5 - COMANDO DOS DISPOSITIVOS DE POTNCIA :

5.1 Introduo :

Os dispositivos eletrnicos de potncia utilizados em eletrnica industrial, geralmente, necessitam de circuitos auxiliares de comando, tambm chamados de circuitos de disparo. Estes circuitos tem a funo de produzir pulsos de tenso ou de corrente que so aplicados no gate ou na base do componente, num tempo determinado, proporcionando assim, o disparo do componente de potncia. Em alguns casos, a retirada do sinal de disparo, provoca a comutao do componente ( transistores ); em outros casos, h a necessidade de circuitos auxiliares de comutao forada, para que o componente ( SCR ) possa comutar. Como estes circuitos de disparo apresentam um nvel de potncia baixo, se comparado com o nvel de potncia do circuito principal, deve-se utilizar elementos que proporcionem um isolamento eltrico entre estes circuitos, de forma que rudos indesejados no venham causar o mau funcionamento do sistema, ou at danific-lo. Existem vrias configuraes de circuitos de disparo, bem como vrios dispositivos eletrnicos utilizados para este fim. Alguns destes circuitos sero apresentados, com uma aplicao especfica de dispositivo de potncia.

5.2 - Circuitos de disparo de SCRs :

5.2.1 - Circuitos com isolao eltrica :

Em conversores que utilizam SCRs, existem diferentes nveis de potncia ao longo do circuito. O circuito de potncia est submetido a tenses relativamente altas (acima de 100V ), enquanto que os circuitos de disparo ficam sujeitos a tenses baixas (12V a 30V ). Torna-se importante uma isolao eltrica entre estes dois circuitos, de maneira a proteger os circuitos e o prprio usurio. A isolao eltrica feita atravs de transformadores de pulso ou de optoacopladores. A isolao com optoacopladores permite uma proteo melhor dos circuitos mas, h um encarecimento do sistema devido a necessidade de se ter uma fonte CC extra, como mostrado na figura 5.1, onde o optoacoplador utilizado um foto-SCR.

+V CC

ICARGA
+

V1
-

R1 D1

T AUX. RG IG

T PRINC. VS

R2

R CARGA

Figura 5.1 : Isolao feita utilizando-se um foto-SCR.

A isolao com transformadores de pulso a mais utilizada em circuitos de disparo para tiristores, proporcionando uma boa qualidade do pulso mas, pode servir como caminho para rudos provenientes tanto do circuito de potncia, quanto do circuito de disparo, ocasionando problemas de operao e at queima de componentes. Circuitos com transformadores de pulso so mostrados abaixo : a) - Pulso estreito :
+V CC G VG

D2

N1

N2 V2
K

C2

R2

V1
+

Q1 R1 C1 D1

V1
t
-

Figura 5.2 : Isolao com transformador de pulso - pulso estreito.

* ANLISE : quando um pulso de tenso aplicado na base do transistor Q1, este satura e a tenso VCC aplicada no primrio do transformador, que induz uma tenso no secundrio V2. Esta tenso ( pulso ) aplicada entre gate e catodo do SCR, provocando o seu disparo. Quando o pulso retirado da base de Q1, este corta e induzida uma tenso com polaridade invertida no primrio do transformador, fazendo com que o diodo D2 conduza. Circula uma corrente que devido a energia armazenada no primrio do transformador, que decai at zero, quando D2 bloqueia. Durante este intervalo de tempo, uma tenso reversa no secundrio, tambm decai at zero.

b) - Pulso longo : O pulso aplicado no gate do SCR pode se tornar longo, se um capacitor C2 for colocado em paralelo do o resistor R2, como mostrado na figura 5.2. * ANLISE : uma tenso VC2 aparece nos terminais do capacitor C2. Quando o transistor Q1 cortado, o diodo D2 polarizado diretamente mas, a tenso no transformador no inverte instantaneamente, devido a descarga do capacitor. Aps o capacitor ter se descarregado, ainda existe energia armazenada no transformador, fazendo com que a tenso se torne negativa e, aps um tempo , a tenso se anula. A introduo da rede RC, aumenta a largura do pulso aplicado ao SCR. Assim, podese estabelecer o tempo tON do SCR com os valores de R e C.

c) - Gerador de trem de pulso : Em muitos conversores de potncia com carga indutiva, o perodo de conduo de um SCR depende do fator de potncia da carga, logo, o incio de conduo do SCR no definido. Neste casos, torna-se necessrio manter um pulso contnuo no gate do SCR. Isto ocasiona perdas no componente. Para se diminuir estas perdas, aplica-se ao gate do SCR, um trem de pulsos. A figura 5.3 mostra o circuito para se gerar o trem de pulso no gate do SCR.

+V CC

D2

N1

N2 V2
K

R2

VG VCC

R1
+

N3 C1

Q1 D1
t

V1
-

Figura 5.3: Circuito gerador de trem de pulso.

* ANLISE : quando o transistor Q1 ligado, induzida uma tenso no enrolamento auxiliar N3, que polariza reversamente o diodo D1, desligando o transistor. Neste instante p capacitor comea a ser novamente carregado e liga Q1 novamente, repetindo-se o processo de liga-desliga. Esta tcnica permite a produo de um trem de pulsos, que aplicado ao gate do SCR.

5.2.2 - Proteo utilizando elementos passivos :

Alm de se ter um circuito de isolao eltrica, deve-se tambm, proteger o gate do SCR de forma a se evitar disparos indesejados do mesmo, devido a rudos de alta frequncia. Esta proteo feita colocando-se um resistor, ou um indutor ou um capacitor, entre o gate e o catodo do SCR. a ) - Efeito de um resistor entre gate e catodo :
A

IG
G

IAK

VG

RG
K

Figura 5.4 : Proteo do gate utilizando-se um resistor.

a.1 ) - reduz a sensibilidade do gate. Os SCRs de baixa potncia e grande sensibilidade so disparados com corrente baixas. Coloca-se um resistor entre gate e catodo, para se evitar disparos indesejados, devido a pequenas correntes de fuga originadas pelo aquecimento do componente; a.2 ) - aumenta IH, pois h um desvio de corrente para o circuito de gate; a.3 ) - aumenta o limite dV/dt, pois a corrente originada por este efeito pode ser desviada para o circuito de gate; a.4 ) - aumenta a tenso VBO ( tenso de break-over ); a.5 ) - reduz o tOFF do SCR.

b ) - Efeito de um capacitor entre gate e catodo :

A

IG
G

IAK

VG

C
K

Figura 5.5 : Proteo do gate utilizando-se um capacitor.

b.1 ) - aumenta o limite dV/dt; b.2 ) - elimina as componentes de alta-frequncia. OBS : durante a conduo do SCR, o gate se comporta como uma fonte que carrega o capacitor. No estado bloqueado, a descarga poder provocar disparos indesejados.

c ) - Efeito de um indutor entre gate e catodo :

A

IG
G

IAK

VG

L
K

Figura 5.6 : Proteo do gate utilizando-se um indutor. c.1 ) - aumenta o limite dV/dt; c.2 ) - elimina componentes de baixa frequncia; c.3 ) - aumente IH; c.4 ) - reduz o tOFF do SCR. Um diodo tambm pode ser colocado entre gate e catodo, para proteger o gate de tenses negativas.

5.2.3 - Disparo em corrente contnua :

A caracterstica V-A do gate semelhante a da curva de um diodo, embora tenha uma variao considervel de componente para componente. A figura 5.7 mostra, como exemplo, as curvas de uma famlia de SCRs.
VG

IG

Figura 5.7 : Caracterstica V-A de uma famlia de SCRs.

O circuito que proporciona o disparo, deve : a ) - considerar as variaes da curva caracterstica dentro destes limites; b ) - no exceder as especificaes de tenso, corrente e potncia do gate; c ) - assegurar que o disparo no ocorra quando no desejado, atravs de sinais indesejados ( rudos ); d ) - assegurar que o disparo ocorra quando desejado. Para que todas estas condies sejam satisfeitas, devem ser impostas restries curva caracterstica acima, como mostrado na figura 5.8.
VG A VGT C
DISPARO SEGURO PARA 25C

DISPARO INCERTO PARA 25C

POTNCIA

VGD IGT

IG

Figura 5.8 : Limites da curva V-I.

As curvas A e B so limites da curva caracterstica V-A de uma determinada srie de SCRs. As caractersticas de disparo so definidas na curva acima, por trs zonas : a ) - zona de disparo impossvel ( rea escura ) : o conhecimento desta zona importante, porque permite manter uma pequena tenso no gate que no provoca o disparo do SCR; b ) - zona de disparo incerto : contm todos os pontos ( IGT e VGT ) de todos os SCRs da famlia. Isto significa que qualquer SCR ter um ponto de disparo dentro desta rea, ou seja, se desejado disparar um SCR, a tenso e a corrente de gate devem estar fora desta zona; pois, poderiam ser disparados alguns SCRs desta famlia; c ) - zona de disparo seguro : regio na qual garante-se que apenas o SCR desejado ser disparado. Deste modo, a reta de carga do circuito de comando deve ser tal que no passe pela zona de disparo incerto e se situe dentro da zona autorizada pelos valores mximos de tenso, corrente e potncia de gate. As retas C e D, definem os valores mximos da tenso e corrente de gate. Alm disso, o ponto de operao deve estar o mais prximo possvel da curva de potncia mxima, para minimizar o tempo de disparo. O ponto de operao do SCR determinado pela interseco da curva do SCR com a reta de carga para VG = VS.

5.2.4 - Disparo em corrente alternada :

Atravs de sinais derivados da prpria fonte CA, pode-se controlar de forma simples, tiristores em aplicaes em corrente alternada. Observando-se o circuito da figura 5.9, tem-se que ao se variar R2, o ngulo de disparo varia de 0 at um mximo de 90. RCARGA R1

VS

R2 D1

Figura 5.9 : Circuito de disparo do SCR em corrente alternada. Definindo RT ( R1 + R2), o seu valor para que o SCR dispare sempre no mesmo ponto :

RT =

VDISPARO + 2volts IGT

( 5.1 )

Onde : 2 volts :compensao da queda de tenso no diodo D1 e no diodo gate-anodo. Para controle de ( 0 a 90 ), o valor mximo de RT dado por :

RTMAX =

2.V IGT

( 5.1a )

5.2.5 - Circuito de disparo utilizando o UJT ( Transistor de Unijuno ) :

Este transistor um dispositivo utilizado essencialmente em chaveamento. O UJT apresenta algumas caractersticas : a ) - dispositivo com trs terminais ( e, b1 e b2 ) e uma juno PN; b ) - sua tenso de disparo uma frao fixa de sua tenso de alimentao, como mostrado na figura 5.10

B2 B2

B2 rB 2 E D r B1 B1 Vx

E E P

B1 B1

a)

b)

Figura 5.10: a) Smbolo; b) tenso de disparo do UJT.

Vx =

rB1 .VBB = .VBB rB1 + rB2

( 5.2 )

rB1 e rB2 : resistncias interbases; : razo intrnseca de equilbrio ( 0,4. 0,9 ) c ) - permite a simplificao dos circuitos de disparo, reduzindo o nmero de componentes; d ) - quando desativado possui uma resistncia interna eleva ( 10k ); e ) - possui uma regio de resistncia negativa, mostrada na figura 5.11, bastante estvel, o que lhe permite ser empregado em circuitos de disparo e osciladores.
VE VP
REGIO DE RESISTNCIA NEGATIVA

VV t IP IV

Figura 5.11: Regio de resistncia negativa do UJT.

Aumenta-se VE at VP. partir de VP o diodo fica diretamente polarizado e o UJT conduz at VE = VV.

VP = VX + VD VP = .VBB + VD
g ) - o UJT necessita de baixos valores de corrente de disparo ( 2 a 10 A ).

( 5.3 )

* Circuito de Relaxao utilizando o UJT :

O circuito da figura 5.12, o circuito de um oscilador de relaxao.

+ VBB

R1
E

RB 2
B2

R1

B1

VBB C1
+

VE

C1

RB1

Figura 5.12: Oscilador de Relaxao a UJT.

VBB = R1 .i +
Tenso no capacitor :

1 . i .dt i = k1 .e t / C 0

( 5.4 )

VE = VBB R .k1.et/ 1

( 5.5 )

t = 0 VE = 0 k1 = VBB/R1

VE = VBB . 1 e t /
Para R1 = RT :

( 5.6 )

VE = VBB . 1 e t / RT .CT

( 5.7 )

O valor de RT deve estar dentro dos limites permitidos da reta de carga. Assim :

VBB VV V V RT BB P IV IP
VE VBB

( 5.8 )

VP

VE=VBB-

V I I Figura 5.13: Limites da reta de carga. t

VE VP

VV t VB1

I1.RB1 VB2

t T

Figura 5.14: Formas de onda de interesse.

A frequncia de oscilao do circuito dada por :

fOSC. =

1 1 RT .CT .ln 1
( 5.9 )

O valor de RB1 por ser calculado por :

t g = RB1.C
onde : tg - tempo de chaveamento.

( 5.10 )

Em geral, RB1 limitado em 100, podendo, entretanto, ter valores entre 2 e 3k. O resistor RB2 conectado base 2 para compensar uma diminuio de VP devido ao aumento de temperatura e dar estabilidade trmica ao UJT. Geralmente RB2 apresenta valores superiores a 100, podendo ser determinado por :

104 RB2 = .VBB

( 5.11 )

5.2.6 - Circuito de disparo utilizando o PUT ( Transistor de Unijuno Programvel )

O PUT apresenta as seguintes caractersticas : a ) - dispositivo eletrnico de quatro camadas; b ) - dito ser programvel devido ao fato de podermos programar a sua tenso de disparo atravs de um divisor resistivo; c ) - empregado no lugar do UJT, onde se requer uma frequncia de oscilao mais precisa; d ) - existe uma semelhana muito grande entre o PUT e o UJT; e ) - a razo intrnseca no UJT no pode ser alterada, sendo que no PUT a mesma pode ser alterada; f ) - possui caracterstica V-A idntica ao do UJT. O circuito de relaxao utilizando o PUT mostrado na figura 5.15.

+VBB RT RB2

PUT CT + K

+ RB1 VG -

VA RS

+ VRs -

Figura 5.15: Oscilador de Relaxao a PUT.

A tenso VP no PUT pode ser variada pelo divisor resistivo R1-R2. Se a tenso no anodo VA menor do que a tenso no gate VG, o PUT no dispara. Quando :

VA = VG + VD

( 5.12 )

o PUT dispara. As correntes IP e IV dependem da impedncia equivalente no gate RG e de VBB.

RG =

R B1 . R B 2 R B1 + R B 2

( 5.13 )

V IG = (1 ). BB RG

( 5.14 )

Os valores de RB1 e RB2 so calculados atravs das equaes :

R B1 = RB2
A tenso VP :

RG 1 R = G

( 5.15 )

VP =

RB1 .VBB = VG RB1 + RB2

RB1 = RB1 + RB2

A frequncia de oscilao fs dado por :

( 5.16 )

fOSC. =

1 1 RT .CT .ln 1

1 VBB RT .CT .ln V V BB P

( 5.17 )

5.2.7 - Circuito de disparo utilizando o DIAC :

O DIAC ( Diode Alternative Current ) destinado ao comando dos TRIACs. O DIAC tem caracterstica simtrica com relao origem e, apresenta uma resistncia dinmica negativa a partir de uma certa tenso chamada ( tenso de break-over - 20V a 40V ). A figura 5.16 mostra o smbolo para o DIAC, bem como a sua curva caracterstica. O DIAC uma chave controlada por tenso que, gera um pulso sempre que a tenso nos seus terminais ultrapassa VBO ).

A1

A2 DIAC

Figura 5.16 : Smbolo e curva VxI do DIAC.

Na figura 5.17, tem-se um circuito simplificado utilizando o DIAC para se disparar o TRIAC. Os resistores R1 e R2 , o capacitor C e o DIAC formam o circuito de disparo do TRIAC.
TRIAC

R1 Vca R2

DIAC CARGA C

Figura 5.17: Controle do TRIAC utilizando o DIAC.

Para que o TRIAC venha a disparar, necessrio que o DIAC tambm dispare, ou seja, ele tem que atingir a sua tenso de disparo VBO. Assim, utiliza-se o circuito RC. Este circuito determina o tempo que o capacitor leva para se carregar ( ). Quanto maior o valor de R1, maior ser a constante de tempo e, consequentemente, o capacitor demora mais para se carregar. Esta constante de tempo determina qual vai ser o ngulo de disparo do TRIAC. O capacitor comea a se carregar e, ao atingir o valor da tenso de disparo do DIAC, este conduz e o capacitor descarrega, sendo aplicado um pulso no gate do TRIAC, que conduz. Atravs do controle do circuito RC, controla-se o ponto em que o disparo do DIAC ocorrer. Para pequena, o capacitor se carrega mais rapidamente, atingindo a tenso de disparo do DIAC mais cedo; consequentemente, o ngulo de disparo do TRIAC ser menor. O oposto ocorrer para um maior.

5.3 - Circuito de comando para o GTO :

A figura 5.18 mostra o circuito de comando utilizado tanto para disparar quanto para comutar o GTO.
R4 Q1 R1 R3 R5 I1 I2 R6 Q2 + VGG + GTO IGT + R7 M1 CS RS D L'

R2

LG

VGG -

Figura 5.18 : Circuito de comando para o GTO.

* Disparo : os transistores Q1 e Q2 conduzem. A corrente que aplicada no gate do GTO ( IGM ) a soma das correntes I1 e I2. Aps o tempo necessrio para o GTO entrar em conduo, o transistor Q2 corta, ficando aplicada ao gate apenas uma corrente de manuteno (IGT). * Comutao : os transistores Q1 e Q2 esto cortados e o transistor M1 ligado. estabelecido ento, um circuito de bloqueio formado por LG, M1 e VGG-. A derivada de corrente (di/dt) limitada apenas por LG e VGG-.

5.4 - Circuitos de comando para Transistores de Potncia :

5.4.1 - Transistor de Potncia Bipolar :

A velocidade de chaveamento pode ser aumentada pela reduo do tempo de disparo tON e do tempo de comutao tOFF. tON pode ser reduzido pela aplicao de um pico de corrente de base durante o disparo, resultando em um baixo F , inicialmente. Aps o disparo, F pode adquirir um valor alto o suficiente para manter o transistor na regio de saturao. tOFF pode ser reduzido pela reverso de corrente de base e pela aplicao de um pico de corrente de base durante a comutao. O tempo de armazenamento diminudo, aumentando-se o valor da corrente de base IB2. A forma de onda da figura 5.19 tpica para o acionamento do transistor.

IB IB1

IBSAT t

-IB2

Figura 5.19: Forma de onda de corrente de base do transistor.

As tcnicas mais comuns utilizadas para a otimizao do acionamento da base de um transistor, so : a ) - Controle turn-on : o pico de corrente de base pode ser obtido pelo circuito da figura 5.20.
RC
VB
R1 C1 R2

IC

+ VCC -

V1 t V2 t1 t2

+
VB

IB

VBE -

IE

Figura 5.20: Controle turn-on.

Quando aplicada uma tenso de entrada V1, a corrente de base limitada pelo resistor R1, sendo seu valor inicial, dado por IBO:

IBO =

V1 VBE R1

( 5.19 )

E o seu valor final IBF :

IBF =
A tenso final no capacitor :

V1 VBE R1 + R2

( 5.20 )

VC V1.

R2 R1 + R2

( 5.21 )

A constante de tempo de carga no capacitor :

1 =

R1 . R2 . C1 R1 + R2

( 5.22 )

Quando a tenso de entrada VB se torna zero, a juno BE est reversamente polarizada e, C1 descarrega sobre R2. A constante de tempo de descarga :

2 = R2.C1

( 5.23 )

Permitindo-se tempos suficientes de carga e descarga, a largura do pulso da corrente de base t1 deve ser maior que 5.1; e o perodo sem o pulso t2, deve ser maior que 5.2. A mxima frequncia de chaveamento :

f =

1 1 0.2 = = T t1 + t2 1 + 2

( 5.24 )

b ) - Controle turn-off : se a tenso VB igual a -V2, durante a comutao, a tenso no capacitor VC somada com -V2 resulta em uma tenso reversa sobre o transistor. Dever existir um pico de corrente de base durante a comutao. Como o capacitor C1 descarrega, a tenso reversa ser reduzida para o valor em regime permanente V2. A figura 5.21 mostra esta situao.
R2

IB2
+

V2

VC1

VBE -

VBE = - V2 - VC1

Figura 5.21 : Controle turn-off

c ) - Controle proporcional de base : este tipo de controle tem vantagens sobre o circuito de acionamento constante. Se a corrente de coletor muda, devido a mudana na carga, a corrente acionadora de base alterada proporcionalmente corrente de coletor. O circuito para este tipo de controle dado na figura 5.22.
IC N2
C1 R1

RC +

VB t V1

+
VB

N3

IB N1 IE

VCC -

Figura 5.22 : Controle proporcional de base.

Quando a chave S fechada, um pulso de corrente de pequena durao dever aparecer na base do transistor Q1, saturando-o. Uma vez que a corrente de coletor comea a circular, uma corrente correspondente de base induzida, devido ao efeito de transformao. O transistor dever se auto manter e a chave S pode ser aberta. A relao de espiras :

N 2 IC = = N1 I B

( 5.25 )

Para uma excelente operao do circuito, a corrente de magnetizao dever ser a menor possvel.

d ) - Controle Anti-saturao : se o transistor de difcil acionamento, o tempo de armazenamento, que proporcional corrente de base, aumenta, diminuindo a velocidade de chaveamento. O tempo de armazenamento pode ser reduzido pela operao do transistor em saturao fraca, ao invs de saturao forte. Isto pode ser realizado por grampeamento da tenso coletor-emissor VCE, para um valor predeterminado sendo, ento, a corrente IC dada por :

IC =

VCC VCM RC

( 5.26 )

No circuito da figura 5.23 mostrado este tipo de controle.

+ VD2 D2 D1 +V D1 I2

RC IC + VCE IE IL + VCC -

RB

+
VB

I1

IB

VBE -

Figura 5.23 : Controle Anti-saturao.

A corrente de base, sem o grampeamento, que a adequada para o acionamento forte do transistor :

VCB = VCE VBE VCE VBE VCB 0(*) I B = I1 = VB VD 1 VBE ; I C = .I B RB

( 5.27 )

(*) - juno diretamente polarizada : conduo do diodo D2. Aps IC crescer ( IC(SAT) ), o transistor ligado e o grampeamento ocorre ( D2 diretamente polarizado ), ento :

 VCB VD2 + VD1 = 0 VCB = VD1 VD2 VCE = VBE + VCB VCE = VBE + VD 1 VD 2
IC = V CC V CE V V BE V D1 + V D 2 = CC RC RC
( 5.28 )

( 5.29 )

A corrente IC com grampeamento :

I C = .I B = .(I 1 I 2 ) = .(I 1 I C + I L ) IC =

.(I 1 + I L ) 1+

( 5.30 )

5.4.2 - Transistor MOSFET :

O tempo tON do MOSFET depende do tempo de carga de Cgs. Este tempo pode ser reduzido, conectando-se um circuito RC como mostrado na figura 5.24, o que permite o capacitor carregar mais rapidamente.

C1 Rs + V G IG R1 G

IDS

RD + VD -

VGS RG S

Figura 5.24 : Circuito de acionamento rpido para o MOSFET.

Quando aplicada uma tenso VG no gate do transistor, a corrente de carga inicial da capacitncia :

IG =
E a tenso VGS :

VS RS

( 5.31 )

V GS =

RG .V G R S + R1 + RG

( 5.32 )