Boole

Eletrnica Digital
Prof. Arthur Braga
Tpicos
Circuitos Lgicos Combinacionais Forma de Soma-de-Produtos Simplificao de Circuitos Lgicos Simplificao Algbrica Projetando Circuitos Lgicos Combinacionais Mtodo do Mapa de Karnaugh Mtodo do Mapa de Karnaugh Condies de dont-care Circuitos Exclusive-OR e Exclusive-NOR
Circuitos Gerador e Verificador de Paridade Circuitos para Habilitar/Desabilitar
Caractersticas Bsicas de CIs Digitais Anlise de defeitos em Sistemas Digitais

Falhas Internas dos CIs Digitais Falhas Externas
Representando dados em VHDL Tabelas-Verdade usando VHDL Estruturas de Controle de Deciso em VHDL
Circuitos Lgicos Combinacionais

Os circuitos descritos e analisados at o momento podem ser classificados como CIRCUITOS LGICOS COMBINACIONAIS porque, em qualquer L instante de tempo, o nvel lgico da sada do circuito depende da combinao dos nveis lgicos presente nas entradas. Um circuito combinacional no possui a caracterstica de memria, portanto mem ria sua sada depende apenas dos valores atuais das entradas. Assim, justifica-se nos circuitos combinacionais um estudo mais detalhado da simplificao dos circuitos lgicos. Dois mtodos sero usados: o primeiro simplifica l gicos usar os teoremas da lgebra Booleana, e o segundo usar uma tcnica de mapeamento
Forma de Soma-de-Produtos
Os mtodos de simplificao e projetos de circuitos lgicos a serem estudados requerem que a expresso esteja na forma de soma-de-produtos. Alguns soma- de- produtos exemplos de expresses desse tipo so: 1. K. ABC + 2. J. + AB
ABC
ABC + C D + D 3. j AB + C D + EF + GK + H L
Cada uma dessas expresses consiste em dois ou mais termos AND (produtos lgicos) conectados por operaes OR. Cada termo AND consiste em uma ou mais variveis que aparecem individualmente na sua forma complementada ou no-complementada. Produto-de-Somas: Uma outra forma geral para expresses lgicas usada s Produto- devezes chamada de produto-de-somas, e consiste em dois ou mais termos OR (somas lgicas) conectados por operaes AND. 1. K. + B + C ( A + C ) A 2.
( ) (A J. + B )(C + D + E )F
Simplificao de Circuitos Lgicos

Uma vez obtida a expresso de um circuito lgico, podemos reduzi-la a uma forma mais simples que contenha um menor nmero de termos ou variveis em um ou mais termos da expresso. Essa nova expresso pode ento ser usada na implementao de um circuito equivalente ao circuito original, mas que contm menos portas lgicas e conexes.
Exemplo:
x = AB A (BC )
= AB A B + C
[ ( )] = AB (AB + AC )
= AAB B + AABC
Dois mtodos para simplificao de circuitos lgicos sero estudados: (i) Simplificao Algbrica e (ii) Mapa de Karnaugh.
Simplificao AlgbricaK
Podemos usar os teoremas da lgebra Booleana para nos auxiliar a simplificar expresses de circuitos lgicos. Entretanto, nem sempre bvio qual teorema deve ser aplicado para se obter o resultado mais simplificado. Assim, as simplificaes algbricas so, muitas vezes, um processo de tentativa-e-erro. Entretanto, com a experincia, pode-se obter resultados razoavelmente bons. Uma metodologia para a aplicao dos teoremas Booleanos na busca pela simplificao de expresses lgicas seguir os dois seguintes passos: 1. A expresso original colocada na forma de soma-de-produtos aplicandose repetidamente os teoremas de DeMorgan e a multiplicao de termos. 2. Uma vez que a expresso original esteja na forma de soma-de-produtos, verifica-se se os termos produto tm fatores comuns, realizando a fatorao sempre que possvel. Esta fatorao pode levar eliminao de termos.
Exemplo: Simplifique o circuito lgico abaixo.
Soluo: Solu
O primeiro passo colocar a expresso na forma soma-de-produtos.
z = ABC + AB AC = ABC + AB A + C = ABC + AB ( A + C )
( )
DeMorgan cancela inverses multiplica A.A=A
= ABC + AB A + A BC = ABC + A B + ABC

primeiro passo
Soluo: Solu
Obtida a forma soma-de-produtos (primeiro passo da simplificao):
z = ABC + AB + ABC
parte-se para o passo 2 (buscar fatores comuns para realizar fatorao):
z = ABC + AB + ABC
= AC ( B + B) + AB = AC + AB
= A B+C
Projetando Circuitos Lgicos Combinacionais

Quando o nvel de sada desejado de um circuito lgico dado para todas as condies de entrada possveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expresso Booleana para o circuito requerido pode ento ser obtida a partir desta tabela-verdade. Por exemplo, considere a Tabela-Verdade abaixo que tem duas entradas, A e B, e a sada x que ser nvel 1 apenas para o caso em que A = 0 e B = 1. 1
O circuito mostrado acima implementa a tabela-verdade apresentada. Caso se tenha interesse em conhecer circuitos que tenham sada 1 para uma nica combinao na entrada ?

Para o caso de duas variveis lgicas, temos abaixo quatro circuitos que tm sada nvel 1 apenas para uma das 4 possveis combinaes na entrada.
Esses circuitos poderiam ser combinados para implementar outras tabelas verdade ?

Quando o nvel de sada desejado de um circuito lgico dado para todas as condies de entrada possveis, os resultados podem ser convenientemente apresentados em uma tabela-verdade. A expresso Booleana para o circuito requerido pode ento ser obtida a partir desta tabela-verdade. Vamos considerar o caso no qual temos uma tabela verdade em que a sada ser 1 apenas para dois casos distintos: A = 0, B = 1 e A = 1, B = 0. Como isso pode ser implementado ?
AB
AB
Qual seria o procedimento geral ?

Ao associar cada sada 1 a um termo que seja um produto das entradas (invertidas ou no), expresso do circuito a soma lgica destes termos.
Se estaria escrevendo a expresso no circuito no formato de soma-de-produtos !
H um mtodo que automatiza a busca pela simplificao da expresso do circuito se esta estiver no formato de soma de produtos.
MAPAS DE KARNAUGH
Mtodo do Mapa de Karnaugh

O mapa de Karnaugh um mtodo grfico usado para simplificar uma equao lgica ou para converter uma tabela-verdade no seu circuito lgico correspondente, de uma forma simples e metdica. Embora um mapa de Karnaugh, ou simplesmente mapa K, possa ser usado em problemas que K envolvem qualquer nmero de variveis de entrada, sua utilidade prtica est limitada a cinco ou seis variveis. O mapa K, assim como uma tabela-verdade, um meio de mostrar a relao K entre as entradas lgicas e a sada desejada. Segue abaixo um exemplo da tabela-verdade de uma expresso lgica e seu mapa K correspondente. Tabela-Verdade Expresso Mapa de Karnaugh
Como montar o mapa para mais de duas variveis ?

Exemplos com mais variveis: vari
Tabela-Verdade Expresso Mapa de Karnaugh

Exemplos com mais variveis: vari
Tabela-Verdade Expresso Mapa de Karnaugh

Pontos mais importantes do Mapa de Karnaugh: 1. A tabela-verdade fornece o valor da sada X para cada combinao de valores de entrada. O mapa K fornece a mesma informao em um formato diferente. Cada linha na tabela-verdade corresponde a um quadrado no tabelamapa K. 2. Os quadrados no mapa K so nomeados de forma que quadrados adjacentes horizontalmente, ou verticalmente, diferem em apenas uma varivel. vari 3. Uma vez que um mapa K tenha sido preenchido com 0s e 1s, a expresso na forma de soma-de-produtos para a sada X pode ser obtida fazendosa fazendose a operao OR dos quadrados que contm 1. opera 1.
Como utilizar o mapa K para simplificar expresses ?

A expresso para a sada X pode ser simplificada combinando adequadamente os quadrados do mapa K que contm 1. O processo de combinao desses 1s denominado agrupamento.
Agrupamento de dois quadros no mapa K

Agrupando um par de 1s adjacentes em um mapa K, elimina-se a varivel que aparece nas formas complementada e no-complementada.
Exemplo:
X = ABC + ABC
= BC A + A
= BC
Exemplos:

Agrupamento de quatro quadros no mapa K (quartetos)
Agrupando um quarteto de 1s adjacentes em um mapa K, elimina-se duas variveis que aparecem nas formas complementada e nocomplementada.
Exemplo:
X = ABC + ABC + ABC + ABC

= AC B + B + AC B + B
X =C
= AC + AC
= C A+ A
=C
10
Exemplos:

Agrupamento de oito quadros no mapa K (octetos)
Agrupando um octeto de 1s adjacentes em um mapa K, elimina-se trs variveis que aparecem nas formas complementada e nocomplementada.
Exemplos:
11
Exemplos:

Processo Completo de Simplificao Simplifica
Quando uma varivel aparece nas formas complementada e nocomplementada em um agrupamento, tal varivel eliminada da expresso. As variveis que no se alteram para todos os quadros do agrupamento tm de permanecer na expresso final
Deve ficar claro que um grupo maior de 1s elimina mais variveis. Para ser exato, um grupo de dois 1s elimina uma varivel, um grupo de quatro 1s elimina duas variveis, e um grupo de oito 1s elimina trs variveis. Esse princpio ser usado para se obter a expresso lgica simplificada a partir do mapa K que contm qualquer combinao de 1s e 0s.
12

Procedimento para uso do mapa K na simplificao de expresses Booleanas: 1. Construa o mapa K e coloque os 1s nos quadros que correspondem aos 1s na tabela-verdade. Coloque 0s nos demais quadros. 2. Analise o mapa quanto aos 1s adjacentes e agrupe os 1s que no sejam adjacentes e quaisquer outros 1s. Esses so denominados 1s isolados. isolados 3. Em seguida, procure os 1s que so adjacentes a somente um outro 1. Agrupe todo par que contm tal 1. 4. Agrupe qualquer octeto, mesmo que ele contenha alguns 1s que j tenham sido agrupados. 5. Agrupe qualquer quarteto que contenha um ou mais 1s que ainda no tenham sido agrupados, certifique-se de usar o menor nmero de agrupamentos. 6. Agrupe quaisquer pares necessrios para incluir quaisquer 1s que ainda no tenham sido agrupados, certifique-se de usar o menor nmero de agrupamentos. 7. Forme a soma OR de todos os termos gerados por cada agrupamento.

Exemplo I: A partir do mapa k abaixo, obtenha a expresso simplificada.
0
1
0
2
0
3
1
4
0
5
1
6
1
7
0
8
0
9
1
10
1
11
0
12
0
13
0
14
1
15
0
16
13

Exemplo II: A partir do mapa k abaixo, obtenha a expresso simplificada.
0
1
0
2
1
3
0
4
1
5
1
6
1
7
1
8
1
9
1
10
0
11
0
12
0
13
0
14
0
15
0
16

Exemplo III: A partir do mapa k abaixo, obtenha a expresso simplificada.
0
1
1
2
0
3
0
4
0
5
1
6
1
7
1
8
1
9
1
10
1
11
0
12
0
13
0
14
1
15
0
16
Se for dada uma expresso lgica, pode-se usar o mtodo de Karnaugh ?
14

Preenchendo o Mapa K a partir da expresso da sada sa
Quando a sada desejada apresentada como uma expresso Booleana em vez de uma tabela-verdade, o mapa K pode ser preenchido usando os seguintes passos: 1. Passe a expresso para a forma de soma-de-produtos caso ela no esteja neste formato. 2. Para cada termo produto da expresso na forma soma-de-produtos, coloque um 1 em cada quadrado do mapa K cuja denominao seja a mesma da combinao das variveis de entrada. Coloque um 0 em todos os outros quadrados.

Preenchendo o Mapa K a partir da expresso da sada sa Exemplo
Use o mapa K para simplificar a expresso:
y = C A B D + D + A BC + D
Soluo: Solu
Multiple o primeiro termo para obter:
y = C A B D + C D + ABC + D
E a expresso simplificada ?????????
15

Preenchendo o Mapa K a partir da expresso da sada sa Exemplo
Use o mapa K para simplificar a expresso:
y = C A B D + D + A BC + D
Soluo: Solu
Expresso simplificada:
y = C + D + AB

Condies de dont-care Condi don care
Alguns circuitos lgicos podem ser projetados de forma que existam certas condies de entrada para as quais no existem nveis de sada especificada normalmente essas condies nunca ocorrero. condi ocorrero Para estas condies de entrada, a sada z no especificada nem como 0 nem como 1, e sim por um x que indica que aquela condio no importa (dont-care). (don care)
Como simplificar a expresso lgica associada com a tabela-verdade ?
16

Condies de dont-care Condi don care
Como no h uma sada especificada para as condies dont-care, o don care projetista est livre para fazer a sada ser 0 ou 1 de forma a obter a expresso mais simple.
Assim, sempre que ocorrerem condies de dont-care temos que decidir qual don x ser alterado para 0 e qual ser alterado para 1 de forma a se obter o melhor agrupamento no mapa k. k
Circuitos Exclusive-OR e Exclusive-NOR
17

OU-Exclusivo (Exclusive-OR) OU(ExclusiveConsidere o circuito lgico mostrado abaixo. Levante a tabela-verdade dele.
Esse circuito produz uma sada em nvel ALTO sempre que duas entradas estiverem em nveis opostos.

OU-Exclusivo (Exclusive-OR) OU(ExclusiveUma porta EX-OR (OU-EXCLUSIVO) tem apenas duas entradas; no existem portas EX-OR de trs ou quatro entradas. Uma forma abreviada algumas vezes usada para indicar uma sada EX-OR :
x = A B
Existem disponveis alguns CIs contendo portas EX-OR, como os seguintes que so chips qudruplos destas portas: 74LS86 74C86 74HC86 - chip qudruplo EX-OR (famlia TTL) - chip qudruplo EX-OR (famlia CMOS) - chip qudruplo EX-OR (CMOS de alta velocidade)
18

NOU-Exclusivo (Exclusive-NOR) NOU(ExclusiveO circuito exclusive-NOR (abreviado EX-OR) opera de forma completamente abreviado EX- OR exclusiveoposta ao circuito EX-OR. O circuito abaixo mostra o EX-NOR.

NOU-Exclusivo (Exclusive-NOR) NOU(ExclusiveO EX-NOR gera uma sada em nvel ALTO se as duas entradas estiverem no mesmo nvel lgico. De forma semelhante exclusive-OR, a exclusive-NOR tambm tem apenas duas entradas e combina essas entradas de forma que a sada seja:
x = AB + AB x = A B
Uma forma abreviada de indicar a expresso de sada de uma porta EX-NOR :
Existem disponveis alguns CIs contendo portas EX-NOR, como os seguintes que so chips qudruplos destas portas: 74LS266 74C266 74HC266 - chip qudruplo EX-NOR (famlia TTL) - chip qudruplo EX-NOR (famlia CMOS) - chip qudruplo EX-NOR (CMOS de alta velocidade)
19

Exemplos de aplicaes para as portas Exclusive-OR e Exclusive-NOR: Circuitos Geradores e Verificadores de Paridade. Circuitos para Habilitar/Desabilitar. Habilitar/Desabilitar
Circuitos Gerador e Verificador de Paridade

Um transmissor pode anexar um bit de paridade em um conjunto de bits de dados antes de transmit-los de forma a permitir que o receptor detecte qualquer erro de um nico bit que ocorra na transmisso.
Considere que se deseja transmitir o caractere C cujo ASCII em 7 bits 1000011.

TRANSMISSOR RECEPTOR
11000011
C bit de paridade anexado
11100011
C Rudo
Como implementar o circuito lgico ?
20

Gerador de Paridade Par
A lgica do Gerador de Paridade Par incluir um bit 1 caso o nmero de 1s contidos no conjunto de bits do cdigo seja mpar, ou incluir um bit 0 caso o nmero de 1s seja par. A Porta EX-OR opera de tal forma que gera uma sada 1 caso o nmero de 1s nas entradas for mpar, e 0 caso o nmero de 1s for par.
Caso se desejasse trabalhar com Paridade mpar ?

Verificador de Paridade Par
A partir do gerador de paridade podemos implementar o verificador: gerase o bit de paridade do conjunto de bits do cdigo e compara-se com o bit de paridade recebido.
Sendo: A paridade gerada. B paridade recebida. x Erro.
gerador de paridade par
21

Exemplos de aplicaes para as portas Exclusive-OR e Exclusive-NOR: Circuitos Geradores e Verificadores de Paridade. Circuitos para Habilitar/Desabilitar. Habilitar/Desabilitar
Circuitos para Habilitar/Desabilitar

Cada uma das portas lgicas bsicas pode ser usada para controlar a passagem de um sinal lgico da entrada para a sada. Assim, temos um sinal lgico A na entrada e a outra entrada usada para controle permintindo (habilitando) ou no (desabilitando) que o sinal A afete o sinal na sada da porta.
22

Existem diversas situaes no projeto de circuitos digitais em que a passagem de um sinal lgico habilitada ou desabilitada dependendo das condies presentes em uma ou mais entradas.
EXEMPLO I:
Dados os sinais A, B e C, projete um circuito lgico que permita a passagem do sinal A para a sada apenas quando uma entrada, mas no ambas, for nvel ALTO; caso contrrio, a sada permanecer em nvel ALTO.

EXEMPLO II:
Projete um circuito lgico com um sinal de entrada A, entrada de controle B e sadas X e Y que operam da seguinte maneira: 1. Quando B = 1, X segue a entrada A e a sada Y 0. 2. Quando B = 0, X 0 e a sada Y segue a entrada A.
Este circuito denominado Circuito Direcionador de Pulsos.
23
Caractersticas Bsicas de CIs Digitais

CIs digitais so uma coleo de resistores, diodos e transistores fabricados em um nico pedao de material semicondutor (geralmente silcio), denominado substrato, comumente conhecido como chip. substrato O chip confinado em um encapsulamento protetor plstico ou cermico, a partir do qual saem os pinos.
Um dos tipos de encapsulamento mais comum o Dual-In-Line (DIP), Dual- In(DIP assim denominado por conter duas linhas de pinos em paralelo. Os pinos so numerados no sentido anti-horrio a partir de uma marca em uma de suas extremidades.
24

O DIP provavelmente o encapsulamento mais comumente encontrado para CIs. Mas h outros encapsulamentos. O PLD EPM 7128SLC84 da Altera um exemplo de dispositivo que possui outro encapsulamento: o PLCC (encapsulamnto plstico com contatos).

CIs digitais so muitas vezes classificados de acordo com a complexidade de seus circuitos medida pelo nmero de portas lgicas n l equivalentes no seu substrato. substrato Complexidade Integrao em pequena escala (SSI) Integrao em mdia escala (MSI) Integrao em larga escala (LSI) Integrao em escala muito larga (VLSI) Integrao em escala ultra-larga (ULSI) Integrao em escala giga (GSI) Portas por Chip Menos do que 12 12 a 99 100 a 9999 10.000 a 99.999 100.000 a 999.999 1.000.000 ou mais
25

CIs digitais tambm podem ser classificados de acordo com o principal tipo de componente eletrnico usado nos seus circuitos. CIs bipolares so fabricados com transistores bipolares de juno (NPN e PNP). CIs unipolares usam transistores unipolares por efeito-de-campo (MOSFETs canal P e canal N) como seu elemento principal.
Famlia TTL famlia de CIs bipolares. Fam fam Famlia CMOS famlia de CIs unipolares. Fam fam

CIs digitais tambm podem ser classificados de acordo com o principal tipo de componente eletrnico usado nos seus circuitos. CIs bipolares so fabricados com transistores bipolares de juno (NPN e PNP). CIs unipolares usam transistores unipolares por efeito-de-campo (MOSFETs canal P e canal N) como seu elemento principal.
26

Famlia TTL: Fam
A famlia TTL (lgica transistor-transistor) consiste atualmente de vrias subfamlias ou sries. A srie 74 padro foi a primeira srie de CIs TTL. Ela no mais usada em novos projetos, tendo sido substituda por vrias sries TTL de alta performance. CIs que pertencem srie Schottky de baixa potncia tm sua identificao comeada por 74LS.
As diferenas entre as sries TTL tm a ver com suas caractersticas eltricas, como: dissipao de potncia e velocidade de chaveamento (comutao). Elas no diferem na disposio dos pinos ou na operao lgica realizada pelos circuitos internos.

Famlia CMOS: Fam
A famlia CMOS (semicondutor de xido metlico complementar) tem a srie 4000 como sendo a sua mais antiga. Ela possui muitas das funes lgicas da famlia TTL, mas no foi projetada para ser compatvel pino a pino com os dispositivos TTL. As sries 74C, 74HC, 74HCT, 74AC e 74ACT so as mais recentes das famlias CMOS. As trs primeiras so compatveis pino a pino com os dispositivos TTL de mesma numerao. As sries 74HC e 74 HCT operam a uma velocidade maior que os dispositivos da 74C. A srie 74HCT foi projetada para ser eletricamente compatvel com com dispositivos TTL. As sries 74AC e 74ACT so CIs de altssimo desempenho nenhum deles compatvel pino a pino com TTL. Os dispositivos 74ACT so eletricamente compatveis com TTL.
27

Alimentao e terra Alimenta
As conexes mais importantes dos CIs digitais so as de alimentao cc (corrente contnua) e terra. Caso a conexo de alimentao ou GND no seja feita, as portas lgicas no CI no vo funcionar !
Faixas de tenso para nveis lgicos n l

Para dispositivos TTL, Vcc +5 V. Para dispositivos CMOS, Vdd pode estar situado na faixa de +3 a +18 V, embora +5 V seja a tenso mais usada, principalmente quando dispositivos CMOS so usados em um mesmo circuito em conjunto com dispositivos TTL.

Faixas de tenso para nveis lgicos n l
O que acontece quando uma entrada de um CI digital desconectada ?
28

Entradas no-conectadas (flutuantes) noUma entrada flutuante em um circuito TTL funciona exatamente como se estivesse em nvel lgico 1. Essa caracterstica freqentemente usada quando se testa um circuito TTL. Entretanto, do ponto de vista de nveis lgicos, no uma prtica recomendada, visto que uma entrada flutuante em um circuito TTL extremamente suscetvel a sinais de rudos.
Uma entrada flutuante em um circuito CMOS pode ter resultados desastrosos. O CI pode superaquecer e possivelmente se danificar. Por essa razo, todas as entradas de um circuito CMOS devem ser conectadas a um nvel lgico (BAIXO ou ALTO), ou sada de um CI.

Diagramas de conexo de circuitos lgicos l
Um diagrama de conexo mostra todas as conexes eltricas, numerao de pinos, valores de componentes, nomes de sinais e tenses de alimentao.
EXEMPLO
29
Anlise de Defeitos em Sistemas Digitais

Existem trs passos bsicos a serem seguidos na anlise de defeitos em um circuito ou sistema digital:
1.
2.
3.
Deteco do defeito: observe o funcionamento do circuito / sistema e compare com o funcionamento correto. Identificao do defeito: Faa testes e medies para identificar o defeito. Correo do defeito: Substitua o componente defeituoso, conserte a conexo defeituosa, remova o curto-circuito, e assim por diante.

FALHAS INTERNAS DOS CIs DIGITAIS: As falhas internas mais comuns dos CIs digitais so:
1.
Mau funcionamento do circuito interno do CI: normalmente causado quando um dos componentes internos est danificado ou operando for a das especificaes. Neste caso, as sadas do CI no respondem adequadamente s entradas.
30

2.
Entradas curto-circuitadas para GND ou com a fonte de alimentao: esse tipo de falha interna faz com que a entrada do CI fique permanentemente no estado BAIXO ou ALTO.

3.
Sadas curto-circuitadas para GND ou com a fonte de alimentao: esse tipo de falha interna faz com que o pino de sada do CI fique permanentemente no estado BAIXO ou ALTO.
31

4.
Circuito aberto nas entradas ou sadas: algumas vezes o fio condutor que conecta o pino do CI ao circuito interno se rompe, gerando o que chama-se de circuito aberto.

5.
Curto-circuito entre dois pinos: um curto interno entre dois pinos de um CI far com que os sinais lgicos dos dois pinos sejam sempre idnticos, Sempre que dois sinais supostamente.diferentes mostram as mesmas variaes lgicas, existe uma grande possibilidade de que os sinais estejam em curto.
As falhas tambm podem ser externas aos CIs.
32

FALHAS EXTERNAS: Um maior nmero de defeitos pode ocorrer externamente aos CIs. So os mais comuns:
1.
Linhas de sinal abertas: essa categoria inclui qualquer tipo de falha que produz uma ruptura ou descontinuidade eltrica tal que um nvel de tenso ou sinal seja impedido de passar de um ponto para outro. Algumas das causas mais comuns: (1) Fio interrompido, (2) conexo com solda fria; conexo wire-wrap folgada, (3) fissuras ou cortes na placa de circuito impresso, (4) pino do CI dobrada ou quebrado e (5) defeito no soquete do CI.
Esses tipo de falhas podem ser frequentemente detectados fazendo um teste de continuidade.

2.
Linhas de sinal em curto: esse tipo de falha apresenta o mesmo efeito que um curto entre pinos do CI faz com que dois sinais sejam exatamente iguais. Principais causas para curtos inesperados: (1) Conexes malfeitas, (2) Pontes de solda e (3) Corroso imcompleta.
Esses tipo de falhas tambm podem ser frequentemente detectados fazendo um teste de continuidade.
33

3.
Falhas na fonte de alimentao: uma fonte de alimentao danificada ou em sobrecarga (com uma solicitao de corrente maior do que ela pode fornecer) proporcionar uma tenso de alimentao com regulao inadequada, fazendo com que os CIs no funcionem ou funcionem de forma instvel.
Esses tipo de falhas pode ser detectada verificando os nveis de tenso de cada fonte de alimentao sistema, e tambm medindo com um osciloscpio se no h uma quantidade significativa de ripples (ondulaes) sobre a tenso cc e se os nveis de tenso permanecem regulados durante o funcionamento dos sistema.

4.
Carregamento da sada: quando um CI digital tem sua sada conectada a diversas entradas de CIs, sua capacidade de fornecimento de corrente pode ser excedida e a tenso de sada pode passar para a faixa de nvel indeterminado.
Esses tipo de falhas pode ser detectada verificando se os nveis de tenso na sada dos CIs vo para valores na faixa de nvel indeterminado durante o funcionamento do sistema.
34
Representando dados e estruturas de controle de deciso em VHDL
Representando dados em VHDL

Quando escrevemos em VHDL, muitas vezes precisamos usar vrios formatos numricos, assim h uma sintaxe prpria para identificar em qual sistema de numerao estamos trabalhando um prefixo usado para identificar o sistema.
Sistema de Numerao Binrio Hexadecimal Decimal VHDL B101 X101 101 Padro do bit 101 100000001 1100101 Equivalente Decimal 5 257 101
Matrizes de bits / vetores de bit Esses valores numricos so chamados de escalares ou literais. Mas pode-se representar em VHDL dados compostos de vrios bit.
Como declarar em VHDL esses dados compostos ?
35
Representando dados em VHDL

Declarao de vetores de bits em VHDL
Em VHDL, a porta P1 definida como uma porta de 8 bits, e podemos nos referir ao valor dessa porta apenas por meio de literais binrios. A sintaxe em VHDL usa um nome para o vetor de bits seguido pelo modo (:IN), o tipo (BIT_VECTOR) e o intervalo dos ndices entre parntesis. PORT(P1 : IN BIT_VECTOR (7 DOWNTO 0); Outros tipos comuns em VHDL.
Tipos de dados BIT STD_LOGIC BIT_VECTOR STD_LOGIC_VECTOR INTEGER Declarao (amostra) y: OUT BIT; driver: STD_LOGIC; bcd_data: BIT_VECTOR (3 DOWNTO 0); dbus: STD_LOGIC_VECTOR (3 DOWNTO 0); SIGNAL z: INTEGER RANGE -32 TO 31; valores possveis Valores possveis 0 1 0 1 z x - 0101 1001 0Z1X -32..-2,-1...31 IF z>5 THEN
vetor de valores
Uso y <=0; driver <= z digit <= bcd_data;
Tabelas-Verdade usando VHDL

Aprendemos que uma tabela-verdade outra forma de expressar o funcionamento de um bloco de circuito. Em VHDL podemos descrever uma tabela-verdade usando atribuio selecionada de sinal. Isso feito utilizando declaraes do tipo: WITH signal_name SELECT
Normalmente, utiliza-se um sinal intermedirio signal_name para colocar os dados em um formato que possa ser usado de forma conveniente com a atribuio de sinal selecionada.
36
Tabelas-Verdade usando VHDL
Estruturas de Controle de Deciso em VHDL

Como em linguagens de programao, em VHDL temos estruturas de tomadas de decises que permitem estabelecer o valor da sada dependendo do intervalo de valores em que se encontre a entrada.
DETALHE 1): declarao de valores em VHDL usando a sintaxe y <= a normalmente uma declarao de atribuio concorrente o que significa que todas as declaraes so avaliadas de forma constante e concorrentemente (no importa a ordem das declaraes). DETALHE 2): em estruturas de controle a ordem das declaraes importa ! Por isso, estruturas de controle so escritas dentro de PROCESSOS que indicam ao compilador que as declaraes dependem de uma ordem.
37

EXEMPLO Imagine um problema em que temos como entrada o valor numrico da tenso de uma bateria obtido por um conversor A/D, e desejamos decidir se a tenso est acima ou abaixo de 6 V.
Como usar VHDL nesse problema ?

IF / THEN / ELSE
lista de sensibilidade tipo inteiro pode ser comparado
declaraes que ocorrem dentro de um processo so seqnciais !
38

ELSEIF
Freqentemente precisamos escolher entre vrias opes possveis, dependendo da situao. A construo IF/ELSE seleciona um de duas aes, com ELSEIF podemos escolher entre vrios possveis resultados.
EXEMPLO
Suponha que se deseje, a partir da medio de uma temperatura, a determinao de em qual intervalo essa temperatura est.

ELSEIF
39

CASE
Uma outra importante estrutura de controle a CASE que percorre uma lista para determinar a ao a ser tomada. Uma construo CASE, diferente de uma IF / ELSEIF, relaciona um nico valor com um conjunto de aes.
EXEMPLO
Uma mquina de xerox interrompida (S=1) caso (a) a bandeja esteja vazia (sinal P) ou (b) o papel esteja preso (chaves sensoras).
Bibliografia Bsica
Tocci, R. j., Widmer, N. S., Moss, G. L.; Sistemas Digitais - Princpios e Aplicaes 10 Ed, Editora Pearson, 2007. Milos Ercegovac; Tomas Lang; Jaime H. Moreno; Introduo aos Sistemas Digitais, Editora Bookman, 2000.
Material da Disciplina
http://www.dee.ufc.br/~arthurp
40

Boole

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Boole

Uploaded by

Copyright:

Available Formats

Eletrnica Digital

Prof. Arthur Braga

Caractersticas Bsicas de CIs Digitais Anlise de defeitos em Sistemas Digitais

Circuitos Lgicos Combinacionais

Simplificao de Circuitos Lgicos

z = ABC + AB AC = ABC + AB A + C = ABC + AB ( A + C )

DeMorgan cancela inverses multiplica A.A=A

= ABC + AB A + A BC = ABC + A B + ABC

Projetando Circuitos Lgicos Combinacionais

Projetando Circuitos Lgicos Combinacionais

Projetando Circuitos Lgicos Combinacionais

Qual seria o procedimento geral ?

Projetando Circuitos Lgicos Combinacionais

Se estaria escrevendo a expresso no circuito no formato de soma-de-produtos !

Mtodo do Mapa de Karnaugh

Como montar o mapa para mais de duas variveis ?

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Como utilizar o mapa K para simplificar expresses ?

Mtodo do Mapa de Karnaugh

Agrupamento de dois quadros no mapa K

Mtodo do Mapa de Karnaugh

X = ABC + ABC + ABC + ABC

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Se for dada uma expresso lgica, pode-se usar o mtodo de Karnaugh ?

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

E a expresso simplificada ?????????

Mtodo do Mapa de Karnaugh

Mtodo do Mapa de Karnaugh

Como simplificar a expresso lgica associada com a tabela-verdade ?

Mtodo do Mapa de Karnaugh

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Exclusive-OR e Exclusive-NOR

Uma forma abreviada de indicar a expresso de sada de uma porta EX-NOR :

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos Gerador e Verificador de Paridade

Considere que se deseja transmitir o caractere C cujo ASCII em 7 bits 1000011.

Como implementar o circuito lgico ?

Circuitos Gerador e Verificador de Paridade

Caso se desejasse trabalhar com Paridade mpar ?

Circuitos Gerador e Verificador de Paridade

Sendo: A paridade gerada. B paridade recebida. x Erro.

gerador de paridade par

Circuitos Exclusive-OR e Exclusive-NOR

Circuitos para Habilitar/Desabilitar

Circuitos para Habilitar/Desabilitar

Circuitos para Habilitar/Desabilitar

Este circuito denominado Circuito Direcionador de Pulsos.

Caractersticas Bsicas de CIs Digitais

Caractersticas Bsicas de CIs Digitais

Caractersticas Bsicas de CIs Digitais

Caractersticas Bsicas de CIs Digitais

Caractersticas Bsicas de CIs Digitais