002 - Capitulo 02 - SDH - Rede de Sincronismo

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO
CAPTULO SEGUNDO SDH - REDE DE SINCRONISMO
Medidas bsicas e terminologia em sincronizao (G.810 do ITU T) Definies gerais Jitter: Variaes de fase de um sinal digital com relao a sua posio ideal, em curtos perodos de tempo, freqncia maior ou igual a 10 Hz. Distrbio de freqncia: Diferena de longa durao entre o valor real da freqncia de um sinal digital e sua freqncia ideal. MTIE (erro mximo de intervalo de tempo): definido como o mximo desvio no tempo de um sinal em relao a uma referencia de relgio dentro de um intervalo de observao especificado. Network Sinchronisation (sincronizao de rede): Conceito genrico que descreve a forma de distribuio de um sinal de sincronizao comum para todos os elementos de rede. Single ended Sinchronisation (Sincronizao Single ended): Mtodo para sincronizar um n especificado com relao a outro n de forma que o sinal de sincronizao gerado derivado da diferena de fase entre o clock local e o sinal digital de entrada recebido do outro n. Sinchronisation Chain (cadeia de sincronizao): Interconexo entre ns e enlaces de sincronizao. Sinchronisation Reference Chain (cadeia de referncia de sincronizao): Cadeia de sincronizao definida na G.803 ou ETS 300462-2 para formar a base para simulaes de Jitter e Wander na rede de sincronizao. Slip: A repetio ou apagamento de um bloco de bits em um fluxo de bits sncrono ou plesicrono devido discrepncia das taxas de leitura e escrita de um buffer. Standard Frequency: Freqncia que guarda uma referncia conhecida com um determinado padro. TDEV: TDEV uma medida do desvio de um sinal digital como funo do tempo de integrao e prov o contedo espectral de Wander. Time (hora): Quando usado para descrever redes de sincronizao, referem-se a sinais de freqncia usados para sincronizao ou medio. UTC Universal Time Coordenated (coordenador de tempo universal): Escala de tempo, mantida pelo Bureau Internacional de pesos e medidas (BIPM) e pelo International Earth Rotation Service (IERS), base para calibrao dos relgios de csio. Wander: Variaes de fase de um sinal digital com relao a sua posio ideal, em longos perodos de tempo (freqncia menor ou igual a 10 Hz). Definies relacionadas a equipamentos de clock Clock ou Relgio: Gerador de freqncias que ser usado para sincronizar a rede. Frequency Standard (padro de freqncia): Gerador cuja sada usada como freqncia de referncia. Master Clock: Gerador que produzem sinal de freqncia que ser usado para controlar outros geradores. Node Clock (n de Relgio); N de distribuio de clock para um ou mais equipamentos sincronizados. Primary Reference Clock PRC (relgio de referncia primria); Um relgio de referncia que fornece um sinal de sincronizao com estabilidade de longa durao de 1x10-11 ou mais com verificao para Universal Time Coordinated (UTC). 1
Slave Clock: Um clock cuja sincronizao chaveada por um sinal de sincronizao de referncia recebido de um clock com mais qualidade. Stand Alone Sinchronisation Equipament (SASE) (equipamento de sincronizao independente): Equipamento independente com implementao da funo SSU lgica, que incorpora sua prpria funo de gerenciamento. Sinchronisation Supply Unit (SSU) (unidade de provisionamento de sincronizao): Funo lgica para seleo, processamento e distribuio de freqncia de referncia, com as caractersticas de freqncia definidas na G.812. Definies relacionadas s redes de sincronizao Asynchronous Mode (modo assncrono): Modo no quais os clocks operam no modo de execuo livre. Local Node (no local) N de rede sncrono que efetua a interface diretamente como equipamento do cliente. Master Slave Mode (modo mestre-escravo): Modo no qual um clock mestre designado usado como padro de freqncia que disseminado para todos os outros clocks da rede. Plesiochronous Mode (modo plesicrono); Modo no qual cada elemento da rede estaria operando com a mesma freqncia nominal, obedecendo aos limites especificados de variao de freqncia. Pseudo-synchronous Mode (modo pseudo-sncrono): Modo no qual todos os clocks possuem a mesma preciso de freqncia de longa durao, de acordo com um clock de referncia primria, conforme especificado na G.811, em condies normais de operao. Sinchronisation Element (elemento de sincronizao): Elemento que fornece servios de sincronizao para os demais elementos da rede, inclui clocks com qualidade de acordo com G.811, G.812 e G.813. Sinchronisation Link (enlace de sincronizao): Enlace entre dois ns atravs do qual a sincronizao transmitida. Synchronous Network (rede sncrona): Rede na qual todos os clocks possuem a mesma preciso de longa durao em condies normais de operao. Sinchronisation Network (rede de sincronizao): Rede para distribuio dos sinais de sincronismo, compreende os ns da rede de sincronizao conectados por links de sincronizao. Sinchronisation Network Node (n de rede de sincronizao): Grupo de equipamentos em uma localizao fsica nica que esto diretamente sincronizados pelo clock do n. Obs: Uma posio fsica pode conter mais de um n de rede de sincronizao. Sinchronisation Sink (destino de sincronizao): Destino do sinal de sincronismo em uma trilha de sincronizao. Sinchronisation Traceability (rastreabilidade de sincronizao) Uma srie de elementos e trilhas de sincronizao, normalmente em um domnio de equipamento SDH ou PDH nico. Sinchronisation Trail (trilha de sincronizao): A conexo completa entre o elemento de sincronizao e o elemento de rede ou entre dois elementos da rede. Transit Node (n de trnsito); N de rede sncrona que se interconecta com outros ns e que no est ligada diretamente a equipamentos de usurios. Definies relacionadas aos modos de operao do clock (aplicvel aos clocks escravos) Free Running Mode (modo de execuo livre): Condio de operao de um clock, cujo sinal de sincronismo gerado pelo oscilador interno, no estando chaveado a outra referncia. Neste modo o clock no possui entrada de referncia da rede ou perdeu a referncia externa e no tem acesso aos dados armazenados, adquiridos de uma referncia externa previamente conectada. A execuo livre 2
inicia quando uma sada de clock no mais reflete a influncia de uma referncia externa conectada, e termina, quando a sada de clock recupera sua conexo com uma referncia externa. Holdover Mode (modo Holdover): Uma condio de operao de um clock escravo que perdeu sua entrada de controle e est usando referncia de fase armazenada, para controlar sua sada. Os dados armazenados so usados para controle de freqncia, para produzir o desempenho. O Holdover inicia quando a sada de clock no mais reflete o comportamento atual da referncia externa ou a transio dela. O Holdover termina quando a sada de clock recupera a condio de modo chaveado. Ideal Operation (operao ideal); Categoria de operao que reflete o desempenho de um clock sob condies ideais. Locked modo (modo chaveado): Condio de operao de um clock escravo na qual o sinal de sada controlado por uma referncia externa, de tal forma que o sinal de sada do clock tem a mesma freqncia mdia de longa durao. O modo de bloqueio o modo de operao esperado de um clock escravo. Stressed Operation (operao Stressed): Categoria de operao que reflete o desempenho atual de um clock, considerando o impacto das condies reais de operao, estas condies incluem os efeitos de Jitter, atividade de comutao de proteo e a perda de sinal de sincronizao de referncia de entrada. Definies relacionadas sincronizao de clock Frequency Accuracy (preciso de freqncia); A magnitude mxima do desvio de freqncia para um perodo de tempo especificado. Obs.: A preciso de freqncia inclui o offset de freqncia inicial e qualquer efeito relativo a envelhecimento e meio ambiente. Drift Frequency (desvio de freqncia); A taxa de alterao do desvio de frao de freqncia de um valor nominal especificado causado por envelhecimento e efeitos externos (radiao, presso, temperatura, umidade, alimentao, carga, etc.). Obs.1: Os fatores externos sempre devem ser claramente indicados. Obs.2: O desvio de freqncia no inclui apenas a taxa de desvio de freqncia linear, mas tambm qualquer outro desvio de freqncia mais significativo. Frequency Stability (Estabilidade de freqncia); A alterao de freqncia causada espontaneamente e/ou pelo ambiente em um intervalo de tempo fornecido. Timing Signal (sinal de sincronismo): Um sinal peridico, gerado por um clock, usado para sincronizar equipamentos e redes digitais. Devido a fatores inevitveis, tais como flutuaes de fase do oscilador, os sinais atuais de sincronismo so pseudo-peridicos, e os intervalos de tempo entre os instantes de fase iguais sucessivos mostram variaes ocasionais. Reference Timing Signal (sinal de sincronizao de Referncia); Sinal de sincronismo com desempenho especificado, que pode ser usado como fonte de sincronismo para um clock escravo. Time Interval Error Function (funo de erro de intervalo de tempo); A diferena entre a medio de um intervalo de tempo fornecido por um clock e a medio deste mesmo intervalo de tempo fornecido por um clock de referncia. Necessidade de sincronizao A maioria das redes de comunicao digital est baseada em sinais codificados em PCM (pulse code modulation). A multiplexao feita no domnio do tempo atravs do arranjo dos sinais bsicos 64Kbits/s em time slots relativos a um sinal de referncia (quadro). A comutao feita em uma combinao de comutao espacial e comutao temporal (troca de time slots). A comutao ou multiplexao no domnio do tempo requer que os times slots sejam iguais em todos os equipamentos reunindo (assembling), separando (disassembling) ou comutando estes sinais. O procedimento de time slots necessita de buffers de dados elsticos para compensar as variaes de fase induzidas por Wander dos dados de entrada. 3
O overflow ou underflow peridico destes buffers (equivalente a uma diferena de freqncia) resulta em escorregamentos de quadros regulares que corrompem a integridade do sinal. Dependendo do tipo de servio afetado pelos escorregamentos, o impacto pode ser mais ou menos severo, alguns efeitos esto listados a seguir:
Servio Voz Fax Multimdia Texto Criptografado Dados Digitais Dados na faixa de voz Impacto de escorregamento Possvel click, com perda de dados de sinalizao (CCS7). Deleo de 4 a 8 linhas de scan (tempo de transmisso aumentado) Quadros de vdeo congelados por alguns segundos, burst de rudo de udio. O cdigo deve ser retransmitido Deleo ou repetio de dados, reduo de throughput Erros de transmisso para 0,01 a 2 seg., a chamada pode ser desconectada.
A fim de manter a quantidade de escorregamento baixa, a exatido e estabilidade destes sinais de sincronismo devem ser bem altas. O valor de exatido de +/-1*10-11no atingido com osciladores convencionais nos equipamentos. Portanto, um clock atmico com a exatido necessria usado na rede e o sinal de referncia gerado por este clock distribudo por toda a rede. Nos elementos de rede, os osciladores so chaveados (phase locked) para o sinal de referncia recebido pela rede de transporte. Este mtodo, considerado como um mtodo mestre-escravo atualmente o mtodo de sincronizao de rede mais utilizado. A exigncia essencial (com respeito sincronizao de rede) para uma rede de transporte a capacidade de transportar sinais de referncia para a sincronizao. A inevitvel degradao do sinal transportado devido Jitter e Wander deve estar dentro dos limites especificados na G.823 e G.825. Sincronizao nas redes PDH Caractersticas das redes PDH (foco na sincronizao) As redes PDH consistem de centrais de comutao, comutando sinais digitais de 64 Kbits/s e uma rede de trans porte interconectando estas centrais. A rede de transporte uma rede complexa de conexes pontoa-ponto. Transporte 1. 2. 3. O sinal de transporte bsico entre centrais de 2048 Kbits/s (G.703) com estrutura PCM30. O equipamento perifrico est conectado aos comutadores atravs de sinais de 2048Kbits/s ou 64Kbits/s. Os sinais de transporte de ordem superior (8448 Kbits/s, 34368 Kbits/s, 139264 Kbits/s) so gerados atravs da multiplexao de sinais do nvel inferior. A sincronizao deste quadro no derivada do nvel de 2048 Kbits/s, gerado localmente a partir da freqncia do oscilador interno do comutador de alta ordem. Os sinais de transporte PDH acima de 2048 Kbits/s no so sncronos para o nvel de 2048 Kbits/s. A adaptao da freqncia dos sinais tributrios para o sinal (multiplexado) agregado feita atravs de bits de enchimento. Devido a este mtodo, a freqncia de cada um dos sinais tributrios pode ser recuperada no demultiplexador atravs da retirada dos bits de enchimento e filtragem dos sinais demultiplexados para reduzir o stuffing Jitter. A freqncia e a magnitude dos eventos de stuffing permitem uma fcil filtragem. O transporte PDH transparente ao clock-freqncia.
4. 5. 6.
Aspectos de Sincronizao de Rede 1. Originado de um PRC, a sincronizao distribuda hierarquicamente, usando o mtodo mestreescravo. 2. O transporte de informao de sincronizao feito no nvel de 2048 Kbits/s. 3. A sincronizao existe apenas no nvel de 2048 Kbits/s. Se necessrio, os sinais de 64 Kbits/s multiplexados no nvel de 2048 Kbits/s (sinal PCM30) so adaptados freqncia atravs de escorregamentos de bytes. 4. Como mencionado anteriormente, os sinais PDH mais significativos (acima de 2048Kbits/s) no so sincronizados para o nvel de 2048 Kbits/s, portanto, estes sinais normalmente no so apropriados como sinais de referncia. Excees usadas raramente:
O quadro mais significativo gerado por um multiplexador cujo oscilador interno controlado por um sinal de referncia externa derivado do nvel de 2048 Kbits/s. usado um sinal PDH assncrono (taxa de bits de PDH com estrutura de quadro de 125 s) de acordo como o ETSI ETS 300337. 5. Os caminhos de sincronizao alternativos esto facilmente disponveis, de tal forma que a sincronizao pode ser distribuda para cada comutador em dois ou mais caminhos independentes, determinados durante o planejamento da rede. Estes sinais de sincronizao pr-selecionados so ordenados em uma lista de prioridades. No caso de uma falha no sinal de referncia, o sinal imediatamente com o nvel de prioridade mais baixo ser selecionado como um sinal de referncia ativa. 6. O alto nvel de complexidade tambm permite uma distribuio hierrquica plana. Caractersticas das redes SDH (foco na sincronizao) A rede SDH interconectando centrais de comutao. A rede de transporte uma rede complexa de conexes ponto-a-ponto. Transporte 1. 2. O sinal de transporte bsico o sinal STM-1 com taxa de bits de 155,52 Mbits/s. O payload transportado em conteiners sncronos. Vrios tamanhos de conteiners esto disponveis. A posio dos conteiners no quadro STM-N no fixa. Os ponteiros indicam as posies dos conteiners relativos ao quadro. Se o sincronismo for perturbado ou ocorrerem variaes de fases significativas do continer, o mesmo poder flutuar dentro do quadro. Devido estrutura em byte do sinal, o continer s pode ser mudado em passos (um ou trs bytes). Quando o container muda de posio dentro do quadro, o ponteiro associado dever ser ajustado (PJE: evento de justificativa de ponteiro). Os sinais de transporte de ordem superior (STM-N) so gerados atravs da multiplexao de bytes de sinais de nvel inferior (STM-M com M<N). As taxas de bits dos sinais de ordem superior so inteiros mltiplos da taxa de bits do STM-1. Os sinais de transporte SDH de ordem superior (STM-N) so sncronos para os sinais de ordem inferior.
3. 4.
Aspectos da Rede de Sincronizao 1. 2. 3. 4. Originria de um PRC, a sincronizao distribuda hierarquicamente, usando o mtodo mestre-escravo. O transporte de informao de sincronizao feito no nvel STM-N. O sincronismo existe em todos os nveis de sinalizao (nveis STM-N). Como mencionado anteriormente, os sinais PDH mais significativos (acima de 2048Kbits/s) no so sincronizados para o nvel de 2048 Kbits/s, portanto, estes sinais normalmente no so apropriados como sinais de referncia. Excees usadas raramente: O quadro mais significativo gerado por um multiplexador cujo oscilador interno controlado por um sinal de referncia externa derivado do nvel de 2048 Kbits/s. usado um sinal PDH assncrono (taxa de bits de PDH com estrutura de quadro de 125 s) de acordo como o ETSI / ETS 300337. Sinais de transporte Os sinais de transporte SDH (sinais STM-N) consistem em um quadro sncrono para a freqncia de referncia de rede e containers multiplexados, que so sincronizados ao quadro. As variaes de freqncia e de fase entre os quadros e os containers ou entre os containers de ordem superior e containers de ordem inferior, so ajustados com tcnicas de justificao de ponteiro. Os sinais PDH so mapeados (sincronizados) em containers apropriados por justificao de bits. Os ajustes de indicao (ponteiro) durante o transporte atravs de uma rede SDH causam os jumps de fase nos sinais transportados. Estes jumps de fase no degradam o transporte e a reinicializao do payload, mas degradam os sinais de payload transportados que, portanto, tornam-se inadequados para sincronizao, mais especificamente no caso de sinais de 2 Mbit/s. O quadro dos sinais STM-N no est sujeito s aes de ponteiro, portanto, os sinais STM-N podem ser usados para o transporte de sincronizao. 5
Funcionalidades de seleo de referencia dos elementos de rede SDH Alm dos sinais recebidos de um elemento de rede SDH (por ex.: um multiplexador ou equipamento terminal de linha), para o processamento de sinais internos, um sinal selecionado como referncia para o clock do sistema, um segundo sinal selecionado independentemente para um sinal de sada de referncia que pode ser usado por outro equipamento. A seleo dos sinais baseada em uma tabela de prioridades e na qualidade da informao transportada nos sinais SDH (conforme as mensagens de estado de sincronizao). Mensagens de estado de sincronizao Um (meio) byte nos sinais STM-N reservado para mensagens relacionadas sincronizao de transporte. Estas mensagens contm uma informao sobre o nvel de qualidade do sinal de clock que foi usado para gerar o sinal STM-N. Uma mensagem importante a Do not use for synchronizatiom que significa: no usar para sincronizao, que usada para evitar loops de sincronizao. Mecanismo de reconfigurao automtica Com as funcionalidades dos elementos de rede SDH, podem ser criados subredes de sincronizao de auto-recuperao. As subredes apropriadas so por ex.: cadeias ou anis de multiplicao Add/Drop. Se ocorrer uma falha no fluxo normal de sincronizao, uma cadeia de sincronizao alternativa estabelecida, alimentando os elementos de rede do segmento para frente do ponto de falha. Tipos de clock nas redes de sincronizao de SDH Como mencionado anteriormente, os comutadores nas redes digitais de comunicaes nas quais a multiplexao por diviso de tempo aplicada, necessitam de uma referncia de sincronismo comum. Os requisitos de preciso e estabilidade so necessrios para se obter caractersticas de qualidade o desempenho (medidas em termos de taxa de slip) de uma conexo digital, especificada pelo ITU-T Rec. G.822. Atualmente estas necessidades somente podem ser atendidas com clocks de tomo (feixe de csio) usados como clock de referncia de rede (PRC: clock de referncia primria). A tarefa de sincronizao de rede distribuir o sinal de referncia do PRC para todos os elementos da rede que necessitam sincronizao. O mtodo para propagar o sinal de referncia na rede o mestre-escravo. A figura 1 mostra uma cadeia de clocks mestre-escravo conectados (cadeia de referncia de sincronizao de [G.803]). Figura 1 Cadeia de referncia de sincronismo Uma cadeia mestre-escravo sincronizada pode ser decomposta em cadeias menores de referncia. Vrias classes de clocks escravos com diferentes propriedades e diferentes regras aparecem na rede: O PRC determina a fonte de relgio primria, possui o melhor nvel de estabilidade; As SSUs (unidades de distribuio de sincronizao) geram o sinal de clock depois de passar por uma cadeia de SECs e servem como referncia temporria para partes da rede, quando a conexo para o PRC estiver sido perdida em situaes de falha. Geralmente as SSUs esto localizadas nos ns da rede, onde distribuem um sinal de sincronismo para todos os elementos de rede no n; Os SECs (clocks do equipamento SDH) so os clocks incorporados aos elementos de rede SDH. Os SECs oferecem grande flexibilidade na seleo de referncias e mecanismos de reconfigurao automtica de suporte nos anis ou cadeias dos elementos de rede SDH; Os RTGs (gerador de sincronismo do regenerador) no aparecem na cadeia de referncia, porque devido sua arquitetura simples e suas propriedades intrnsecas, sua influncia na cadeia de sincronizao no significativa. PRC (clock de referncia primria) Um clock de referncia primria o clock mestre da rede construindo a base para a preciso e estabilidade da freqncia de mais alta prioridade na rede. Em condies normais de operao, apenas um PRC est ativo por vez. Existe um segundo PRC na rede, que ativado quando ocorre uma falha no primeiro PRC; um tubo de feixes de csio est sempre envolvido na gerao de um sinal de PRC, pois o princpio fsico assegura que no existe efeito sistemtico que possa levar um desvio gradual de freqncia. 6
O mecanismo apenas de desgaste (wear-out) o reservatrio limitado de csio para o feixe de partculas de tomo. O limite de vida til de um tubo de feixes de csio de 10 anos, dependo do fabricante e do tipo de tubo; dois tipos de PRCs foram desenvolvidos: PRCs autnomos com um ou vrios (at 3) tubos de csio incorporados no PRC; PRCs controlados por rdio que usam tubos de csio remotos, p. ex. nos satlites do sistema de navegao GPS. Neste caso, os sinais de rdio so gerados com base nos tubos de csio, recebidos na locao do PRC e usados como um sinal de referncia para uma SSU. A figura 2 mostra as configuraes de PRCs, puramente autnomas, puramente controladas por rdio e um exemplo de uma combinao dos dois mtodos que fornecem um alto grau de disponibilidade. As vantagens, desvantagens e cenrios da rede com os diferentes mtodos so descritos com mais detalhes na seo (arquitetura de rede de sincronizao). Figura 2 - Configuraes de PRCs. Propriedades Interfaces de entrada de referncia: Nenhuma (PRC autnomo) Receptor de rdio (PRC controlado por rdio) Interfaces de sada: 2,048 MHz (ITU-T G.70310), HDB3 de 2048 bit/s codificado (G.7036) outras interfaces de sada disponveis, mas no usadas nas redes de sincronizao SDH Propriedades bsicas: Preciso de Freerun: 1x10-11 Referncias normativas: ITU-T Rec. G.811: necessidades de sincronizao nas sadas dos clocks de referncia primria apropriadas para operao plesicrona de enlaces digitais internacionais. ETSI DE/TM-03017-6 : caractersticas de sincronismo de clocks de referncia primria SSU (Unidade distribuidora de sincronizao) As SSUs so o segundo nvel na hierarquia de qualidade do equipamento de sincronizao. As tarefas importantes das SSUs so: seleo de um sinal de referncia vindo do PRC. Tipicamente dois ou trs sinais so roteados para a SSU atravs de diferentes vias na rede; superviso do sinal de referncia (ativo) selecionado. Os sinais de referncia no ativos tambm devem ser supervisionados, de tal forma que haver um sinal de referncia em reserva ativa vlido se for necessria uma comutao; captura (holdover), i.e. manter a freqncia de sada por um perodo de tempo (alguns dias) quando todas as entradas de referncia falharem. Neste caso, a SSU serve como um clock de referncia para uma parte da rede; filtrar o jitter e o wander acumulados na via de transmisso e os clocks na cadeia mestre-escravo. As SSUs podem ser incorporadas no equipamento de transmisso ou comutao (Comutadores digitais ou cross-conects digitais), ou ainda, um equipamento independente (SASE: equipamento de sincronizao independente). Normalmente, uma SSU no est conectada diretamente aos sinais de linha, a figura 3 mostra o ambiente tpico de uma SSU: 7
Os elementos de rede (NEs) conectados rede retiram um sinal de referncia de sincronizao dos sinais de transporte apropriados e fazem a distribuio atravs da sada T4 para o clock do n. Propriedades: Fig. 3 - Ambiente da SSU. Interfaces de entrada de referncia: 2048 kHz (ITU-TG.70310); 2048 kbit/s codificado em HDB3 (G.7036); avaliao e processamento da mensagem de estado se a sincronizao em sinais PDH (especificado em ITU-T Rec. G.704) for implementada apenas em produtos desenvolvidos recentemente; outras interfaces de entrada esto disponveis mas no usadas nas redes de sincronizao SDH. Interfaces de sada: 2048 kHz (ITU-T G.70310); 2048 kbit/s codificado em HDB3 (G.7036); a gerao de mensagens de estado de sincronizao em sinais PDH (especificados em ITU-T Rec. G.704) implementada apenas em produtos desenvolvidos recentemente; outras interfaces de sada esto disponveis mas no so usadas nas redes de sincronizao SDH. Propriedades bsicas: Exatido de Freerun: 5x10-8... 3x10-7/vida til (tpica, no padronizada) Holdover por dia: (5x10-10)/passo + (2x10-10)/dia (para envelhecimento) Referncias normativas: ITU-T Rec. G.812: solicitaes de sincronizao nas sadas dos clocks escravos apropriados para a operao plesicrona dos enlaces digitais internacionais. Obs.: existem dois tipos de clock definidos em G.812 : G.812T e G.812L. A qualidade da G.812L aproximadamente um nvel abaixo da G.812T. Os clocks de G.812L raramente so usados em redes SDH, assim comumente em redes SDH, G.812 significa G.812T; G.812 foi revisado (1997) e novos tipos de clocks foram especificados. A nova recomendao 'Necessidades de sincronizao de clocks escravos apropriados para uso como clocks de n em redes de sincronizao (Timing requirements of slave clocks suitable for use as node clocks in sincronizao networks). ETSI prETS 300462-4 (anteriormente DE/TM 3017-4): caractersticas de sincronizao de clocks escravos apropriados para alimentao de sincronizao para equipamentos SDH e PDH. SETS (fonte de sincronizao de equipamentos sncronos), SEC (clock de equipamento SDH) Quando o ITU-T (CCITT) especificou os blocos funcionais para equipamentos SDH, recomendao G.783, a fonte de sincronizao foi designada MTS (fonte de sincronizao multiplexadora). O ltimo ITU-T alterou o nome da fonte de sincronizao para SETS porque o uso no estava restrito a muitipiexadores. O circuito em blocos de um SETS mostrado na figura 4. Fig. 4 - Circuito em blocos de um SETS (de acordo com ITU) e um SEC (de acordo com. ETSI) O ETSI originalmente adotou o circuito em blocos SETS e denominou-o SEC, mas mais tarde a sada de referncia externa foi considerada como no pertencente fonte de sincronizao. Assim, o SEC 8
agora (ETS 300462-2) um subconjunto de SETS. As caractersticas eltricas de SETSs e SECs so idnticas para a sada TO; durante os processos de padronizao, os termos SETS (e MTS) e SEC foram usados equivalentemente por algum tempo, os quais ainda valem em alguns documentos. O SETS no diretamente conectado para os sinais de entrada e de sada do elemento de rede, mas atravs de interfaces de linha ou interfaces de sincronizao especficas. A figura 5 mostra o circuito em blocos de um elemento de rede SDH tpico. Para esclarecer, as interfaces PDH e conseqentemente os sinais de referncia T2 para SETS foram omitidos e as interfaces so mostradas separadamente para os sinais de entrada e de sada. Propriedades: Fig. 5 - Ambiente de SETS Aplicao tpica: clock de multiplexadores equipamentos de linha Sinais de entrada de referncia: T1, derivado de: STM-N [G.707] 34368 kbit/s com estrutura de quadro de 125us 139264 kbit/s com estrutura de quadro de 125us T2, derivado de: 2048 kbit/s [G.703]6 T3, derivado de: 2048 kHz [G.703]10 2048 kbit/s [G.703]6 com SSM de acordo com [G.704] Sinais de sada: T4: sinal de referncia externa, 2048 kHz [G.703]10 (aps interface fsica) 2048 kbit/s [G.703]6 com SSM de acordo com [G.704] (aps interface fsica) Obs: a aplicao principal dos sinais de 2048 kbit/s com SSM a troca de informaes sobre o estado de sincronizao entre uma SSU e elementos de rede. T0: sinais de sincronizao para o processamento de sinais internos do equipamento e para gerar sinais de linha SDH de sada: as freqncias so especficas da implementao. Propriedades bsicas: Preciso de Freerun: (4.6x10-6) Holdover por dia: (5x10-8) offset inicial + (2x10-6)/(temperatura) + (1x10-8)/dia (envelhecimento) Referncias normativas: ITU-T Rec. G.813 (anteriormente G.81s): necessidades de sincronizao de clocks escravos de equipamentos SDH (SEC) ETSI DE/TM-03017-5: caractersticas de sincronizao de clocks escravos apropriados para a operao em equipamentos SDH. Modos de sincronizao O SETS (fonte de sincronizao de equipamento sncrono oferece vrias opes de sincronizao. A seleo de fontes de referncia para o gerador de sincronizao interna (SETG) e, independentemente, para a sada de referncia externa (T4) permite a adaptao flexvel para as necessidades da distribuio de sincronizao na rede. Para a representao a seguir dos modos de sincronizao usado um modelo muito simplificado de 9 sncronos e
um elemento de rede com um SETS: Linhas largas indicam o fluxo de sincronizao (sinais atualmente em uso para sincronizao). Caractersticas comuns para todos os modos de sincronizao: Os sinais STM-N de sada em todas as portas, incluindo a porta de referncia selecionada, so sincronizados a partir do TG, baseados no sinal de referncia selecionado. A fim de evitar loops de sincronizao entre os elementos de rede vizinhos, usado o SSM nos sinais STM-N. Os sinais PDH de sada em portas tributrias PDH geralmente no so sincronizados a partir do TG. Uma exceo so os sinais de 2 Mbit/s retemporizados para fins de sincronizao. Um equipamento com uma funo SETS (que pode ser fisicamente duplicado para fins de segurana) pode ser operado nos seguintes modos: Sincronizao de linha O sinal de referncia para o TG derivado do sinal da linha oeste ou da linha leste. Obs.: O sinal de sada na porta LW (neste exemplo) identificado com SSM 'no usar para sincronizao (do not use for sync)' para evitar loops de sincronizao. Aplicao: modo de sincronizao normal de elementos de rede em cadeia ou anis. Sincronizao tributria O sinal de referncia para o TG derivado de uma porta tributria que pode ser um sinal STM-N ou um sinal PDH. Se for usado um tributrio PDH, o sinal dever preencher os requisitos para o jitter de entrada e tolerncia wander especificada em [G.813], que so mais rigorosos que os requisitos para os sinais PDH no utilizados para fins de sincronizao. Geralmente os sinais PDH de sada no so sincronizados pelo TG (exceo: nova sincronizao). Sincronizao externa O elemento de rede usa um sinal de referncia externa dedicado para sincronizao (sem trfego). Tipos de sinais: 2048 kHz ou 2048 kbit/s. Aplicao: Distribuio de sincronizao de clocks mais significativos (p. ex. PRCs ou SSUs) para elementos da rede ou diretamente entre os elementos da rede em um n da rede. Sincronizao interna O clock do elementos de rede no chaveado para uma sinal de referncia. A sincronizao interna compreende os modos Freerun e holdover. Os elementos de rede em execuo livre no so liberados nas redes sncronas. O modo holdover introduzido quando a fonte de referncia falhar e nenhuma alternativa apropriada estiver disponvel. O elemento de rede deve retornar para a operao chaveada, assim que possvel, p. ex. com mecanismos automticos de reconfigurao. Outros modos de sincronizao Alguns dos vrios outros modos de sincronizao que so possveis com funes de equipamentos nopadro esto listados a seguir: Through timing
10
Through timing requer dois geradores de sincronizao independentes no elemento da rede. A sincronizao para o sinal da linha de sada oeste derivado do sinal da linha de entrada leste e vice-versa. Um dos geradores de sincronizao usado para o processamento de sinais internos. Em cadeias de elementos de rede suportando through timing, dois sinais de referncia independentes esto disponveis em cada elemento de rede da cadeia. No caso de uma falha (simples) de linha, sempre existe um segundo sinal de referncia sem processo de reconfigurao na cadeia. Sincronizao de loop (two-sided loop timing) A sincronizao de loop requer dois geradores de sincronizao independentes no elemento da rede. A sincronizao para o sinal da linha de sada oeste derivado do sinal da linha de entrada oeste e viceversa. Um dos geradores de sincronizao usado para o processamento de sinais internos. A sincronizao de loop permite manter uma sincronizao separada em uma das linhas de entrada. A aplicao rara. Exemplos para modos de sincronizao A figura 6 mostra os modos de sincronizao mais importantes. A parte inferior a cadeia de elementos de rede operada em sincronizao por linha. Considerar que a SSU no lado esquerdo no recebe sua referncia atravs da linha de entrada, mas atravs de alguma via para o PRC. Da mesma forma a sincronizao pode ser alimentada para um anel. Fig. 6 Exemplos de aplicao de modos de sincronizao A partir do elemento de rede conectado SSU, a sincronizao transportada atravs de uma cadeia de elementos de rede no modo de sincronizao de linha para um elemento de rede conectado a uma SSU. A conexo tributria-tributria no penltimo elemento de rede da cadeia mostra um mtodo para a sincronizao de transporte para outra subrede, como um pequena cadeia ou um pequeno anel. Quando a sincronizao transferida para subredes maiores, geralmente uma SSU colocada entre as redes. RTG (gerador de sincronizao do regenerador) Os RTGs so fontes de sincronizao muito simples, a figura 7 mostra sua posio em um regenerador. Na diferena para elementos de rede equipados com uma sincronizao de alimentao SETS para todas as funes, o RTG consiste em uma fonte de sincronizao separada para cada sentido de um sinal bidirecional, de tal forma que cada sinal mantm a sua sincronizao. Em condies normais de trabalho, um RTG recebe um sinal de referncia extrado do sinal STM-N de entrada e distribui um sinal de sincronizao para as funes de processamento de sinais e para interface de sada. Se um dos sinais STM-N de entrada for perdido, o RTG fornece a sincronizao para a gerao de um SIA no sentido do fluxo (sinal de indicao de alarme). Fig. 7 Posio do RTG no circuito em blocos de um regenerador Devido grande largura da banda, a contribuio wander dos RTGs insignificante. Alguns jitter so adicionados ao sinal que filtrado no prximo SETS. Apenas em cadeias de regeneradores muito grandes (ordem de magnitude: 50) o jitter acumulado significativamente. Conseqentemente, os RTGs podem ser considerados como totalmente transparentes ao clock e podem ser omitidos quando a quantidade de elementos de rede for contabilizada em uma cadeia mestre-escravo. Propriedades: Sinais de entrada de referncia: 11
T1, derivado do STM-N (ITU-T Rec. G.707) Sinais de sada: T0: os sinais de sincronizao para o processamento de sinais internos do equipamentos e para a gerao de sinais de linha de SDH de sada: as freqncias so especficas da implementao Propriedades bsicas: Preciso de Freerun: +20x10-6 Holdover: sem holdover Referncias normativas: ITU-T Rec. G.958: sistemas de linhas digitais baseadas na hierarquia digital sncrona para uso em cabos de fibras ticas. Arquitetura de sincronizao de rede De acordo com o [G.803], o mtodo mestre-escravo apropriado para sincronizar as redes SDH. Com o mtodo mestre-escravo, o sinal de alta preciso e clock mestre estvel passado para todos os elementos da rede atravs de cadeias de clocks escravos, usando tcnicas de chaveamento (phaselock) de fase. Para o transporte de sincronizao entre os ns da rede, geralmente so usados os sinais de linha , enquanto os sinais especiais de sincronizao so usados para sincronizar o equipamento dentro de um n da rede. A fim de preencher os requisitos de desempenho para enlaces digitais internacionais [G.822], o clock mestre dever cumprir os padres para clocks de referncia primria (PRCs), [G.811]. Em grandes redes podem ocorrer grandes cadeias. Isto leva : degradao do sinal de sincronizao devido a: o o o jitter e wander rudo no clock jumps de fase causados por aes de ponteiro (em redes SDH/PDH mistas)
aumento na probabilidade de um interrupo na cadeia, desconectando eventualmente grandes partes da rede do PRC. Por causa da sua importncia para a operao apropriada de redes especiais de comunicaes, os seguintes cuidados especiais elevem ser tomados para evitar os efeitos mencionados acima: disposio de clocks escravos de alta qualidade em locais apropriados, geralmente nos ns da rede. Estes clocks do n, que podem ser equipamentos independentes (SASEs) ou podem ser integrados em equipamentos de comunicao (p. ex. centrais ou interconexes) devem estar de acordo com [G.812T] e [ETS 300417-4]. Suas funcionalidades principais so: o o o filtrar o jitter e wander que esto acumulados na cadeia de sincronizao, servir no modo holdover como clock mestre temporrio para uma parte da rede, se a conexo para o PRC foi perdida, distribuir um sinal de sincronizao para o equipamento de comunicao no n (sincronizao entre os ns);
criar subredes com elementos de rede suportando os mecanismos de reconfigurao controlados pelo SSM; planejar a rede de sincronizao de tal forma que, tanto quanto possvel, cada elemento de rede tenha acesso a vrios sinais apropriados como sinais de referncia. Isto aplica-se particularmente a clocks do n. Para a distribuio do sinal PRC para os elementos da rede, atualmente dois mtodos esto sendo usados: a 'tradicional' rede de sincronizao mestre-escravo, geralmente mencionada como 'sincronizao mestre-escravo' que usa a rede de comunicao para o transporte da informao de sincronizao do
12
PRC para os ns da rede. Geralmente, neste tipo de rede de sincronizao existem vrios nveis hierrquicos de clocks de ns. A distribuio sem fio (wireless) do sinal PRC para os elementos da rede. Como este mtodo que conhecido como 'sincronizao mestre distribuda' ou 'PRC distribudo' , em teoria, possvel alimentar um sinal de referncia para cada elemento da rede diretamente do PRC. Devido ao esforo necessrio nos elementos da rede, isto no usado. O acesso realstico usa a distribuio de rdio para os clocks do n e a partir da pequenas cadeias mestre-escravo para os elementos da rede. A fonte do sinal PRC pode ser uma estao terrestre ou satlites com PRCs, p. ex. os satlites do sistema de localizao global (GPS). Sincronizao de redes mestre-escravo Propriedades genricas A figura 8, usando o mtodo de representao do [G.803], mostra as propriedades de arquitetura e necessidades resultantes de uma sincronizao de rede mestre-escravo: a rede consiste em vrios nveis hierrquicos; o nvel de hierarquia mais alto contm o PRC da rede. Para fins de backup pode existir um segundo PRC, mas apenas um PRC ativado por vez, i.e. a rede sempre sincronizada por uma fonte; o nvel de hierarquia mais alto efetua a distribuio do sinal de referncia de sincronizao para um nmero de SSUs (unidades de alimentao de sincronizao); Cada uma destas SSUs fornece a sincronizao para uma subrede no segundo nvel de sincronizao. O papel da SSU para a subrede similar ao papel do PRC para toda rede. Se a SSU perder todos os sinais de referncia vindos do PRC, servir como fonte de referncia para a subrede. Este papel requer clocks de alta qualidade, de acordo com o [G.812] ou [300462-5]. Tabela 1 Viso geral dos mtodos de sincronizao de rede
Mestre-escravo Complexidade da rede de sincronizao
Hierarquias da rede de sincronizao PRC nas premissas do operador Esforo de planejamento da rede de sincronizao Risco de loops de sincronizao Risco de interferncia Robustez da rede de sincronizao Tempo absoluto disponvel com sincronizao
alta
vrios nveis de hierarquia de SSU sim alto sim no alta, trilhas de sincronizao alternativas no
Baseado no GPS baixa

um nvel SSU no baixo no sim alta sim (em SSU)
Combinado alta
depende do modo de operao(GPS usado ?) sim alto sim depende do modo de operao(GPS usado ?) muito alta parcialmente (em SSU)
Os nveis a seguir so como o segundo nvel: Fig. 8 Arquitetura da rede de sincronizao mestreescravo a transferncia de sincronizao entre os nveis de hierrquicos unidirecional, i.e. a sincronizao sempre transferida de um nvel superior para um inferior, caso contrrio haver um risco de loops de sincronizao. Se, p. ex. em vias de sincronizao alternativas, a ordem hierrquica for alterada, devem ser tomadas medidas adicionais (p. ex. mensagens de estado de sincronizao) para evitar loops de sincronizao; a SSU associada com uma subrede (p. ex. uma cadeia ou anel do elementos de rede SDH) sincroniza os elementos de rede na subrede atravs de sinais de transporte; uma SSU pode e deve receber sinais de referncia de vrias SSUs atravs de diferentes vias. Arquitetura funcional Um pouco mais detalhada, a figura 9 mostra um exemplo de uma rede de sincronizao mestre-escravo. O sinal do PRC distribudo diretamente para as SSUs ou atravs de uma cadeia de SECs (clocks do equipamento SDH). O sinal de sincronizao pode ser transportado entre os ns da rede atravs de sinais SDH, que o mtodo preferido, ou atravs de outras vias transparentes de clock, p. ex. vias de 2 Mbit/s.
13
importante observar que os sinais de 2 Mbit/s, que foram transportados em containers SDH geralmente no apropriados como sinais de referncia. Propriedades bsicas das redes de sincronizao mestre-escravo: a sincronizao no formato de rvore, i.e. de um ponto simples na rede (a localizao no PRC) a sincronizao distribuda para cada elemento de rede atravs de cadeias de clocks. No caso de uma falha na rede, uma rvore alternativa usando vias de transporte normalmente no envolvida no transporte de sincronizao dever ser encontrada, se possvel. Isto feito com os mtodos descritos na seo ; a rede de sincronizao pode ser decomposta em cadeias de sincronizao, descritas em [G.803]: na rede existem vrias classes de clocks escravos com diferentes propriedades e diferentes funes. Os clocks podem ser ordenados em hierarquias com respeito s suas qualidades ou sua posio na cadeia de clock; deve-se assegurar que um clock escravo de um nvel de qualidade superior nunca fique subordinado a um sinal de referncia de qualidade inferior. Para esta finalidade, as medidas incluem a mensagem de estado de sincronizao, sinais de referncia no apropriados, etc; cada SSU fornece sincronizao para uma parte da rede. Se ocorrer uma falha na trilha de sincronizao e nenhuma trilha alternativa puder ser encontrada, a SSU fornecer um clock mestre para o segmento da rede em falha. Vantagens, desvantagens, aplicao tpica Vantagens: O operador da rede proprietrio do PRC, portanto possui controle completo na rede de sincronizao. Nenhum equipamento adicional como receptores GPS necessrio (vantagem nos custos). Fig. 9 - Rede de sincronizao mestre-escravo tpica com subredes. Sincronizao distribuda em fibra ptica, fio de cobre ou radiotransmisso, portanto o risco de interferncia no intencional ou intencional extremamente pequeno. Desvantagens: Rede de sincronizao complexa, principalmente em grandes redes com: o o grandes cadeias mestre-escravo; risco de loops de sincronizao com mecanismos de reconfigurao automtica aps as falhas. PRC alto custo; Planejamento de rede necessria feita por especialistas; So necessrios os sinais de transporte apropriados para o transporte de sincronizao, i.e. no final de uma trilha deve ser possvel recuperar um sinal de sincronizao que preencha os limites de jitter e wander (p. ex. [G.823, G.825]. Fig. 10 Arquitetura das redes de sincronizao PRC distribudas por rdio
Aplicao tpica: Atualmente a sincronizao mestre-escravo o mtodo usado pela maioria dos operadores de rede, mais especificamente, pelos operadores tradicionais com infra-estrutura estabelecida e pessoal de operao bem treinado. 14
Redes de sincronizao distribudas (PRC distribuda) Um mtodo alternativo a distribuio do sinal de sincronizao diretamente para cada elemento da rede. Este mtodo, conhecido como 'Mestre distribudo' ou 'PRC distribudo' vivel apenas com a distribuio de rdio, pois uma distribuio baseada em fios necessita de uma rede de cabos extra que a torna muito dispendioso. Mesmo uma arquitetura de sincronizao de PRC distribudo por rdio no realista, pois cada elemento de rede dever ser equipado com um receptor apropriado. Como o objetivo principal de uma rede de sincronizao sincronizar as SSUs, as vantagens do mtodo PRC distribudo sero efetivas se apenas as SSUs forem diretamente sincronizadas no GPS e os elementos da rede de transporte forem sincronizados como mestre-escravo, utilizando portanto uma distribuio combinada. A figura 10 mostra uma representao genrica do mtodo descrito, a figura 11 mostra a mesma rede que a figura 9 com PRC distribudo por rdio (satlite). Fig. 11 - Sincronizao PRC distribuda por rdio, rede conforme 10-9 Arquitetura funcional A figura 11 mostra a sincronizao baseada em GPS. O sistema GPS representa o PRC da rede, as cadeias de distribuio mestre-escravo para as SSUs so substitudas por rdio-enlaces. Um receptor processa o sinal GPS e retira um sinal de referncia para a SSU. Geralmente a distribuio de sincronizao abaixo do nvel SSU idntica uma rede sincronizada mestre-escravo. Vantagens, Desvantagens, Aplicao tpicas Vantagens: Sinal de referncia sncrona disponvel no mundo todo. Hierarquia de distribuio plana, sem risco de loops de sincronizao. Wander insignificante, o jitter pode ser filtrado no receptor e/ou nas SSUs. Fcil planejamento de rede. Desvantagens: Depende de operador para o sistema GPS. Embora no existam contratos sobre o uso do sistema, existe um 'fact sheet' oficial sobre o controle do GPS do governo dos EUA que informa que o sistema GPS est disponvel (a nvel internacional) para todos os usurios, sem necessidade de licenas. Equipamento adicionais necessrios: o o receptores com aumento de funcionalidades de superviso; antena com viso ampla, proteo contra raios, problemas de cabeao, etc;
Risco de interferncia, p. ex. atravs de sistemas de telefonia mvel. Razoavelmente econmico apenas em ns com muitos equipamentos. Aplicao tpica: O mtodo mestre distribudo baseado no GPS incrementado, sendo usado pelos novos operadores de rede com pequena infra-estrutura, p. ex. vrias redes em ilhas, conectadas com outras redes, que no podem ser transparente ao clock. A soluo GPS tipicamente aplicada para a sincronizao dos ns principais em uma rede das quais as subredes so sincronizadas com o mtodo mestre-escravo.
15
Combinao dos mtodos mestre-escravo e mestre distribudo As vantagens dos dois mtodos podem ser combinadas. A figura 12 mostra os exemplos das sees anteriores Fig. 12 Combinao das sincronizaes mestreescravo e rdio distribudo com receptores de GPS adicionados a algumas SSUs selecionadas Os nmeros em volta das SSUs indicam as prioridades. A atribuio de prioridades determina se a rede sincronizada como mestre-escravo em operao normal, com as referncias baseadas no GPS como backup ou vice-versa. A escolha das opes depende da topologia da rede e das preferncias do operador. Vantagens (adicionais s vantagens dos mtodos descritos acima): Aumento de disponibilidade de um sinal de referncia devido aos sistemas completamente independentes. Desvantagens (adicionais s vantagens dos mtodos descritos acima): Custo dos receptores PRC e GPS. Aplicao tpica: A soluo combinada indicada para redes com poucas malhas onde difcil encontrar pelo menos duas trilhas alternativas de sincronizao para cada SSU na rede. Caractersticas da distribuio de sincronizao intra-ns e entre ns Esta seo abrange apenas a sincronizao de redes SDH para a transferncia de sincronizao de, para ou nas redes, usando outros mtodos de transporte (p. ex. PDH, ATM). A figura 13 mostra as reas de sincronizao intra-ns e entre-ns. Fig. 13 Sincronizao intra-ns e entre-ns. A tabela 2 resume as caractersticas da distribuio de sincronizao intra-ns e entre-ns. Casos especiais e maiores detalhes so fornecidos nas sees seguintes.
Finalidade Topologia Sinais Mensagens de estado de sincronizao
Intra-n Inter-ns Sincroniza todos os equipamentos em um n de Distribui o sinal do PRC para os clocks do n ou de rede atravs do envio de um sinal de referncia para um clock do n para outro cada equipamento rvore com cadeias ou anis de transporte entre os star ns da rede Sinais de sincronizao dedicada sem trfego: 2048 Sinais de linha: STM-N kHz (G.70310) 2048 kbit/s (G.7036) com SSM 2048 kHz: no 2048 kbit/s com SSM: sim sim
Tabela 2 Caractersticas da sincronizao intra-ns e entre-ns Distribuio da sincronizao entre ns Fig. 14 Sincronizao de cadeia de referncia de acordo com ITU-T Rec. G.803.
16
De acordo com [G.803] uma rede de sincronizao mestre-escravo pode ser decomposta em cadeias de clocks escravos distribuindo o sinal PRC. A cadeia de referncia consiste em um PRC, elementos de rede de transporte (NEs) e unidades de alimentao de sincronizao (SSUs). Os clocks nos NEs e nas SSUs possuem propriedades diferentes, de acordo com as regras de distribuio da rede de sincronizao. As simulaes mostraram que a quantidade de clocks em cascata deve ser limitada, a fim de no exceder os limites da rede para jitter e wander ([G.823], [G.825], [300462-3]). Os limites so 20 NEs entre SSUs e um mximo de 10 SSUs em uma cadeia de sincronizao. A quantidade total de clocks em cascata (NEs e SSUs) no pode exceder 60. A figura 14 mostra a sincronizao de cadeia de referncia de acordo com ITU-T Rec. G.80. importante observar que estes nmeros podem ser usados como orientao, mas no so limites rgidos, porque dependem da propriedades do clock, principalmente da sua constante de tempo. Os elementos da rede entre PRC e SSU ou entre as SSUs efetuam as seguintes tarefas no transporte da sincronizao (os nmeros referem-se cadeia de referncia): NE 1: geram um sinal de transporte cuja sincronizao derivada do PRC (ou SSU) NEs 2..n-1: recuperam o clock do sinal de transporte de entrada e o utiliza como referncia para o SETS. A sincronizao dos sinais de transporte de sada derivada dos SETS. NE n: recupera o clock do sinal de transporte SOH de entrada e gera um sinal de referncia (T4) para a SSU. A regra "um clock escravo de um certo nvel de qualidade nunca deve ser sincronizado por um sinal de baixa qualidade" requer que o sinal T4 seja desativado, quando a qualidade ficar abaixo do nvel SSU (ou, em alguns casos, abaixo do nvel PRC). Para este fim, vrios critrios de sinalizao so supervisionados e a informao de qualidade na mensagem de estado se sincronizao avaliada. O transporte da sincronizao em uma seo da cadeia de referncia mostrada na figura 15. Nesta representao muito simplificada, que omite as possibilidades de seleo de referncias, SSMs, etc, o fluxo lgico de sincronizao mostrado atravs das linhas nos blocos funcionais. As linhas no so conexes fsicas mas indicam apenas quais sinais de sada so derivados de quais entradas. Fig. 15 Transporte de sincronizao de SSU para SSU A sincronizao utiliza a via seguinte da SSU no n A para a SSU no n B: No n da rede A, a SSU recebe um sinal de referncia apropriado passvel de tracer para o PRC na rede (assumption). A fonte de sincronizao SETS do elemento de rede SDH no n A sincronizado na SSU do n A a partir de um sinal de sincronizao entre ns de 2048 kHz. Todos os sinais SDH de sada so temporizados atravs de SETS. O elemento de rede de transporte na cadeia retira um sinal de referncia do sinal de transporte STM-N de entrada e envia-o ao SETS. Os sinais STM-N de sada, incluindo a sentido para trs do sinal que vem do n A, so temporizados pelo SETS. Os loops potenciais de sincronizao so informados por SSM (mensagem de estado de sincronizao) nos sinais STM-N. Fig. 15 Distribuio de sincronizao intra-ns
17
No n B da rede, o sinal de referncia retirado do sinal STM-N de entrada enviado para a sada T4 do SETS, desviando o oscilador interno do SETS. A SSU retira jitter e parcialmente wander (em cima da freqncia de corte) e fornece uma sinal de referncia limpo para a entrada externa do SETS. Distribuio de sincronizao intra-ns O [G.803] recomenda que a distribuio de sincronizao intra-ns deve ser no formato de uma estrela. Esta arquitetura, que tem o mesmo conceito de BITS (Building Integrated Timing Suppiy) especificado por Bellcore, usa o clock do n que alimenta um sinal de sincronizao para todos os equipamentos do n. O sinal de referncia de sincronizao para o clock do n extrado de um sinal de transporte selecionado. Esta configurao mostrada na figura 15. Excees para a distribuio em star: A figura 16 mostra um exemplo de uma topologia de rede onde o equipamento est fisicamente no n da rede, mas pertence logicamente uma sub-rede (um anel) sincronizada a partir de um clock de n diferente. A fim de no interferir nos processos de restaurao automticos e propriedades dinmicas do anel, o clock do n no deve estar integrado no anel. Fig. 16 Caso especial: elemento de rede no sincronizado do clock do n (SSU) Interworking entre SSU e elementos da rede de transporte Existem dois problemas principais de interoperabilidade entre os elementos da rede de transporte e o clock do n (SSU) em um n da rede: deve-se assegurar que uma SSU no sincronizada por um sinal de referncia com uma qualidade inferior qualidade da prpria SSU; para o suporte da mensagem de estado se sincronizao, os elementos da rede de transporte que geram sinais STM-N necessitam da informao sobre o estado da SSU (sincronizada ou no modo de holdover), a fim de introduzir a SSM apropriada nos sinais de sada. Atualmente, na maioria dos ns de rede, a sincronizao intra-ns est baseada em sinais de 2048 kHz. Nestes sinais, o transporte da informao est limitado a uma informao binaria: on/off. Foi proposto usar os sinais de 2048 kbit/s com SSM para a comunicao com a SSU. Um sinal de 2048 kbit/s com SSM foi padronizado [G.704], mas a introduo deste mtodo requer interfaces fsicas apropriadas e processos de avaliao na SSU, assim como nos elementos da rede de transporte. A figura 17 mostra em detalhes o fluxo de sincronizao em um n com SSU. A viso detalhada necessria por causa das funcionalidades de SETS. De NE n para SSU O NE n extrai o sinal de referncia do sinal de entrada STM-N e passa-o para a sada T4. importante notar que o gerador de clock interno de NE n (SETG) no est envolvido na gerao do sinal T4, caso contrrio seria criado um loop de sincronizao entre NE n e SSU. Fig. 17 Fluxo de sincronizao no n da rede com SSU Conforme descrito acima, o NE n supervisiona o sinal STM-N selecionado para o transporte de sincronizao nos seguintes critrios: LOS: perda do sinal LOF: perda de quadro MS-AIS: sinal de indicao de alarme - seo de multiplexao SSM abaixo do nvel de qualidade mnima aceitvel (configurvel) 18
a implementao de outros critrios de superviso como EBER (taxa de erros de bits excessiva) dependente do equipamento. Se o sinal falhar, de acordo com o critrio de superviso, a sada T4 ser desativada. Como a SSU um clock de nvel 2 na hierarquia de qualidade ('SSU-T' de acordo como o esquema em [G.707]), o nvel de qualidade mnima aceitvel no dever estar abaixo de 'SSU-T'. Para saber qual dos dois valores possveis 'PRC ou 'SSU-T' dever ser configurado, depende da posio do clock na rede de sincronizao. De SSU para NE n A SSU alimenta um sinal de referncia para todos os elementos da rede no n, incluindo o elemento de rede que passa o sinal de referncia para a SSU. O SETS recebe um sinal de referncia da SSU atravs da entrada T3 e usa a referncia para a gerao de sinais de sada STM-N (na figura 17 mostrado apenas um sinal). Um loop de sincronizao no ir ocorrer se os seletores do SETS estiverem apropriadamente ajustados. Nos sinais de sada STM-N, o SSM ajustado para um valor fixo ('PRC ou 'SSU-T'). De SSU para NE 1 O NE 1 representa todos os elementos de rede 'normais' do n, que so o incio das cadeias da rede de transporte SDH. Estes elementos da rede recebem seus sinais de referncia atravs do sinal de 2048 kHz, geralmente duplicado por razes de confiabilidade, na entrada T3. Um problema a informao de NE 1 sobre o estado da sincronizao da SSU. Se a SSU for sincronizada e o nvel de qualidade mnima aceitvel em NE n foi ajustado para 'PRC, o SSM apropriado dever ser PRC. Se a SSU estiver no modo holdover, 'SSU-T' dever ter sido introduzido. Desativar a sada da SSU no faz sentido, pois uma SSU no modo holdover distribui uma referncia que muitas vezes melhor do que no modo holdover SETS. Atualmente, a prtica introduzir um valor fixo ('PRC ou 'SSU-T') nos sinais de sada STM-N. A soluo est sendo estudada. Ns sem SSU Em ns muito pequenos, que consistem em poucos equipamentos para disponibilizao de uma SSU, no faz sentido a partir do ponto de vista econmico e pode levar a uma quantidade excessiva de SSUs na rede. Nestes casos, a sincronizao poder ser distribuda entre os elementos da rede, usando um dos seguintes mtodos: Distribuio de sincronizao atravs de sinais de 2048 kHz Sinais de 2048 kHz entre as entradas/sadas de referncia externa. Quando este mtodo usado, deve ser verificado quantas entradas de referncias podem ser controladas por uma sada de referncia (fan-out). Isto depende das propriedades do equipamento, p. ex. se existe uma opo de entrada de alta impedncia, etc. Como uma regra de thumb, duas entradas "normais" (sem alta impedncia) podem ser conectadas a uma sada. Opcionalmente, uma simples unidade de distribuio de sincronizao poder ser usada quando ocorrerem problemas de fan-out. Se a unidade de distribuio de sincronizao tiver apenas elementos ativos como PLLs (Phase Lock Loops), dever ser assegurado que em casos de falhas as sadas sero desligadas. Vantagem: Cadeias de sincronizao menores, pois geralmente os elementos de rede so configurados de tal forma que o sinal de sada de referncia derivado diretamente do sinal STM-N de entrada (ver, desviando SEC). Isto significa que o elemento de rede poder ser omitido quando a quantidade de NEs na cadeia entre SSUs for contabilizada. Desvantagens: O sinal de 2048 kHz no pode transportar a mensagem de estado de sincronizao. Distribuio da sincronizao atravs de sinais de linha inter-estaes Os sinais de linha intra-estaes (p. ex. STM-1) tambm pode ser usado para o transporte de sincronizao nos locais com poucos equipamentos. A partir do ponto de vista da sincronizao, no existe diferena para uma cadeia de elementos de rede SDH. 19
Vantagem: A mensagem de estado de sincronizao no ser interrompida se todos os sinais STM-N forem usados. Se sinais inter-estaes ("interface de funcionalidades SOH reduzida" de acordo com [G.707]) forem usados, deve ser verificado se o sinal suporta SSM. Isto no est padronizado na [G.707]. Desvantagens: Mais clocks na cadeia de sincronizao. Normas para planejamento da rede de sincronizao Regras gerais para o planejamento de redes de sincronizao necessrio sincronizar as centrais digitais. Isto um requisito essencial, pois os nicos sinais de multiplex sncronos verdadeiros nos sistemas de transmisso so os sinais de 2 Mbit/s (e os sinais de 1.5 Mbit/s). Os trinta canais de 64 kbit/s so multiplexados juntos sincronizadamente, para formar um grupo de sinais de 2 Mbit/s. Se um sinal de 64 kbit/s de um grupo de 2 Mbit/s for interconectado com outro grupo, estes dois grupos devem operar sicronizados por clock para que seja possvel a operao sem slip (escorregamento). Este requisito aplica-se a qualquer equipamento que interconecte canais digitais no nvel de 64 kbit/s, i.e. juntamente com o equipamento da central, os roteadores de 64 kbit/s, os sistemas multiplex PCM-30 com funo de derivao/insero (drop/insert) e equipamentos similares tambm devem ser sincronizados. Estas redes - virtuais - digitais de 2 Mbit/s normalmente tambm so conectadas a redes adjacentes, estas redes de diferentes operadores possuem seus prprios clocks de rede. Podem ocorrer escorregamentos de bits e de quadro. Como estas redes operam no modo plesicrono. A freqncia de ocorrncias de escorregamentos minimizada se as freqncias de clock das redes tiverem um alto nvel de preciso absoluta e conseqentemente um pequeno desvio entre elas. De acordo com ITU-T Rec. G.811, apenas um escorregamento de quadro permitido a cada 70 dias nesta central. Isto significa que a preciso absoluta das freqncias de clock da rede devem ser de Af / f (1x10-11). Este alto nvel de preciso de clock s pode ser, na prtica, alcanado atravs de um padro atmico de csio. Por causa do seu custo e complexidade, este PRC (clock de referncia primria) s pode ser instalado em um ponto central na rede. Por questes de segurana, tais sistemas sincronizados so projetados para redundncia completa. Se necessrio, um sistema de backup poder ser instalado em um local diferente. Distribuio de clock em redes de transmisso PDH A distribuio de clock em uma rede de comutao ou de dados com elementos de rede de 2 Mbit/s ocorre de acordo com o princpio mestre-escravo. A estrutura de distribuio hierrquica, com o PRC operando no nvel superior e os clocks escravos nos nveis inferiores. A informao de clock transmitida usando sinais de linha de 2 Mbit/s. Os sinais de transporte de clock (rvore de distribuio de clock) devem ser especificados em detalhes. Os sistemas PDH de alta ordem transmitem todos os sinais de 2 Mbit/s no padro transparente ao clock. Os equipamentos conectados s sadas obtm o clock dos sinais de entrada de 2 Mbit/s. Como resultado, a rede PDH de ordem superior - acima de 2 Mbit/s - completamente independente da distribuio de clock e no precisa ser includa no plano de sincronizao. A distribuio de clock planejada na rede "lgica" de 2 Mbit/s. Distribuio de clock em redes de transmisso SDH Os sinais de 2 Mbit/s propagados em uma rede SDH so, a princpio, transmitidos tambm no padro transparente ao clock. Porm, os desvios de clock e deslocamentos de fase so compensados por justificao de ponteiro (pointer justification) nos sistemas SDH. Os sinais de sada de 2 Mbit/s podem, portanto, exibir uma certa quantidade de wander (jitter de baixa freqncia), o que significa que no so adequados para serem utilizados como relgio distribudo ao longo da rede. a seguir. Desta maneira, a distribuio de clock deve ocorrer atravs da rede fsica SDH. Na rede SDH, o clock da rede transportado nos nveis STM-1, STM-4 e STM-16, i.e. a informao de sincronizao transmitida diretamente, junto com os sinais de linha. 20
Conseqentemente, a sincronizao de uma rede de comunicao no pode ser planejada independente da rede de transmisso de SDH. Um PLANO DE SINCRONIZAO detalhado deve ser preparado, que combina, junto com os sistemas de transmisso, as centrais, PBX, outros elementos da rede de 2 Mbit/s e os sistemas de dados. Como o grau de entrelaamento na rede fsica relativamente baixo, devem ser tomadas precaues para a distribuio de clock, que no caso de uma falha inicie uma reconfigurao automtica de distribuio do clock ou comute a parte afetada da rede temporariamente para uma fonte de clock de reserva (SSU = unidade de alimentao de sincronizao ou SASE = equipamento de sincronizao independente) (ITU-T Rec. G.812). Planejamento de sincronizao passo a passo Especificar a posio do n PRC O primeiro passo determinar o ponto na rede no qual um gerador central de clock como PRC deve ser instalado. As possibilidades so: posio especificada pelo operador da rede posio especificada pelo planejador da rede Sob certas circunstncias pode ser prudente especificar uma posio adicional para a instalao de um "PRC de reserva (backup)". Especificar a distribuio de clock O clock ser distribudo por toda a rede atravs de vias de transmisso individuais (seo por seo), de acordo com o princpio mestre-escravo. Cada n da rede deve receber o clock da rede. Desta forma, ser criada uma rede de distribuio de clock estrela/rvore com sua origem no n onde o PRC deve ser instalado (rvore de distribuio de clock principal). Especificar a utilizao de rotas de reserva A comutao de proteo local controlada por ajustes de prioridades nas unidades possibilita a comutao para uma rota de reserva de transporte de clock. Na rvore de distribuio de clock, qualquer rota que no esteja em uso para a rvore de distribuio principal poder servir como uma rota de reserva. O problema evitar loops de sincronizao fechados no sistema de distribuio de clock, no caso de comutao automtica para uma outra via de sincronizao. Utilizando o SSM no STM de ordem superior, estas rotas podem transmitir em qualquer sentido - mas nunca simultaneamente (figura 18). Figura 18: Exemplo de reconfigurao (ITU-T Rec. G.803, figura 6.5) Distribuio de clock intra-ns Normalmente, cada n utiliza apenas um sinal de clock da rede. Este sinal deve ento ser distribudo nas estaes - iniciando pela unidade que est recebendo o clock - para todas as outras unidades da estao. Para este fim, podem ser utilizadas as linhas de clock de 2 MHz. Em grandes estaes, unidades adicionais distribuidores de clock/amplificadores de isolao para o sinal de sincronizao - so necessrias para efetuar esta funo (figura 19). Figura 19 Arquitetura da rede de sincronizao; distribuio de clock intra-ns (ITU-T Rec. G.803) Proviso das fontes de clock em reserva Se, no caso de falha, uma estao no puder receber um sinal de clock - atravs de via direta ou atravs de uma rota de reserva - deve ser fornecida uma fonte de clock de reserva (SRC/SASE/SSU). 21
Neste caso, uma opo possvel pode ser equipar cada estao que recebe o clock da rede atravs de apenas uma via com uma fonte de clock de reserva. Na prtica, nem sempre isto ser necessrio. Depende da importncia da estao para o operador da rede ou para o sistema de distribuio de clock da rede. Clocks escravos Um sinal de clock transmitido por vrias sees de linha necessita de uma SSU, a fim de retirar jitter e wander. Os parmetros de planejamento a seguir esto especificados em ITU-T Rec. G.803 (ver a figura20): Figura 20 Arquitetura da rede de sincronizao; cadeia de referncia (ITU-T Rec. G.803) quantidade de elementos de rede SDH entre os regeneradores de sincronizao (SSUs):no mximo 20 quantidade de regeneradores de sincronizao em uma cadeia: no mximo 10 quantidade total de unidades: no mximo 60 Os repetidores/regeneradores de linha SDH no devem ser considerados. Os regeneradores de sincronizao e fontes de clock de reserva so realizados pelas mesmas unidades. Os limites mencionados acima se aplicam no caso de distribuio de clock sem erros, normal, assim como em condies de falhas. No caso de uma falha, uma comutao pode aumentar consideravelmente o tamanho de uma cadeia de sincronizao, especialmente quando est sendo usado o marcador de sincronizao 'SSM'. Ajuste da base de dados das unidades SDH Esta tarefa faz parte da fase de planejamento de instalao e ser executada apenas durante o planejamento detalhado. A base de dados deve ser criada individualmente para cada elemento de rede: ajustes das tabelas de prioridades para cada sada de sincronizao (sinais STM-N e sadas de sincronizao); ajustes de limites de desativao para sadas de 2 Mbit/s; ajustes de indicadores de qualidade definidos de entrada de sincronizao (entradas tributrias de 2 Mbit/s e entradas de clock de 2 MHz), ativao da funo de sincronizao automtica em sadas tributrias de 2 Mbit/s (reversvel ou no reversvel). Plano de distribuio hierrquica de clock Para explicar o resultado de um planejamento de sincronizao, deve ser montado um plano de distribuio. A base o plano de multiplexao detalhado da rede SDH. O plano ser completado com o equipamento para o PRC e SSUs adicionais, assim como cabeao para interconexo de clock intra-ns adicional. O sentido de uma distribuio de clock ser identificado com setas nas linhas de transporte de clock. As entradas do equipamento usado para a sincronizao so identificadas com figuras de prioridade e/ou figuras do indicador para a qualidade do clock de entrada. Uma representao til adicional da distribuio de clock o diagrama hierrquico da rede. Este diagrama fornece uma visualizao transparente da situao da sincronizao na rede. Um exemplo est na figura 24. Sub-redes de recomposio. Freqentemente, as redes SDH consistem em anis e cadeias SDH que foram combinadas para formar uma rede. Nestes casos, a distribuio de clock deve ser planejada de forma diferente. Os anis so estruturas independentes, com propriedades de "auto composio". Isto significa que a distribuio de um sinal de 22
clock em um anel ocorre automaticamente, mesmo em condies de falhas. Em um anel, tambm possvel feed-in o clock em dois ns separados. O mesmo aplica-se, naturalmente, a uma cadeia SDH onde o clock da rede est disponvel nos dois lados (half-rings). Diviso da rede em sub-redes sincronizadas. Em um primeiro passo, a rede deve ser dividida em uma quantidade de subredes de auto-recomposio. Dentro de cada subrede a distribuio de clock muito simples e fcil de efetuar. Normalmente os anis e cadeias SDH existentes sero usadas como subrede para a distribuio de clock. Porm, a princpio, tambm possvel definir anis especiais para a distribuio de clock. Plano de distribuio hierrquica de clock com sub-redes. Para mostrar a distribuio de clock entre as sub-redes til criar tambm um plano de distribuio hierrquica de clock. Um exemplo mostrado na fig. 26. Exemplo do processo de planejamento de sincronizao. Planejamento padro da distribuio de clock. O ponto de incio para planejar a distribuio de clock a rede de transmisso fsica (figura ao lado), pois o sinal de clock deve ser distribuda por toda a rede atravs dos links desta rede (links de cabo, links de rdio). Figura 21 - Estrutura fsica da rede (topologia) Nesta representao, cada n corresponde a uma estao na rede que necessita ser alimentada com o clock da rede. A distribuio do sinal de clock ao nvel da unidade na estao ento tratada no estgio de planejamento. O primeiro passo determinar o n no qual a fonte do clock mestre deve ser instalado ou onde o clock da rede deve ser alimentado na rede. Figura 22 Distribuio de clock - demanda de sincronizao Este n mestre pode ser armazenado de tal forma que uma hierarquia de distribuio seja formada, uma rvore de distribuio de clock na qual cada n seja alcanado atravs de um mnimo de sees de linha. Na maioria dos casos, porm, este n especificado pelo cliente (operador da rede). Determinar um n mestre apropriado: Se o n mestre no for especificado pelo cliente (ex. no centro de gerenciamento do operador da rede), o planejamento de sincronizao pode selecionar um n apropriado. Figura 23 Distribuio de clock em uma rede entrelaada (princpio mestre-escravo); apresentao fsica. Critrio: quantidade mnima possvel de nveis de hierarquia, mesmo as rvores de clock balanceadas (quase igual quantidade de ns por sub-rvore). No caso aqui apresentado, o n F foi definido como o n mestre. O diagrama ao lado mostra, em forma grfica, os ns que so alimentados com o sinal de clock da rede do ponto central. Ele descreve, as necessidades de linha para distribuio do clock. 23
No caso aqui apresentado, o n F foi determinado como o n mestre. O diagrama acima mostra, em forma grfica, os ns que so alimentados com o sinal de clock da rede do ponto central. Ele descreve, as necessidades de linha para distribuio de clock. O diagrama da figura 23, mostra um resultado possvel do processo de planejamento: Os links identificados com setas so as vias usadas para a distribuio de clock; As setas indicam o sentido do fluxo de sinais de clock. Isto importante para o planejamento de aes de comutao de proteo. As figuras mostradas prximas aos links indicam quantos ns so alimentados com o clock da rede atravs deste link. Este nmero pode ser usado para acessar o tamanho das sub-rvores, especialmente se for desejada uma estrutura de distribuio balanceada; As figuras mostradas prximas aos ns indicam a quantidade de hops necessria para a alimentao de clock. Isto define em qual nvel de hierarquia de clock o n particular est localizado. PRC Figura 24 Distribuio de clock em uma rede entrelaada (princpio mestre-escravo); apresentao fsica. Para obter uma viso geral de uma rede complexa desejvel apresentar a rede de distribuio de clock na forma hierrquica, como mostrado no diagrama da figura 24.
O diagrama de rede mostrado , em todos os aspectos, idntico rede mostrada na representao topolgica. Apenas a posio dos ns foi alterada para refletir suas posies na hierarquia da distribuio. Novamente, os links com as setas indicam as vias de transporte de clock. Os links no marcados podem ser usados para a comutao de proteo. Aqui tambm ser til especificar o sentido de transmisso de clock, se necessrio manualmente. Uma regra importante para prevenir loops de clock fechados assegurar que o sinal de clock sempre ir do nvel mais alto para o mais baixo, no sentido da seta (ambos nos links de trabalho e de reserva). Se um link de reserva permanecer no mesmo nvel, o sentido da seta dever ser claramente especificado, por exemplo, de um n com duas alimentaes para um n com uma alimentao. No caso de falhas, incluindo as falhas mltiplas, os loops de sincronizao fechada no devem ser criados. Se necessrio, isto pode ser verificado atravs de uma simulao de falhas e testes de reconfigurao. Nesta representao relativamente fcil identificar os ns que no podem ser alimentados com o clock da rede atravs da via de reserva. Dependendo do nvel de segurana necessrio, estes ns podem ento ser necessrios para serem equipados com uma fonte de clock adicional (SSU) e podem ser identificados. Figura 25 - Distribuio de clock em uma rede estruturada em anel (princpio mestreescravo); apresentao fsica Planejamento de sincronizao com sub-estruturas auto-healing. Nas redes SDH, as subestruturas deste tipo so RINGS e CHAINS. Em condies de falhas, isto executa a reconfigurao automtica da distribuio de clock, que controlada com auxilio da identificao de sincronizao e da comutao de prioridade do equipamento SDH. As cadeias, estritamente de voz, so anis parciais, que so alimentados com um sinal de clock adicional nos dois lados. Por motivo de segurana, o clock da rede dever estar disponvel em dois ns de cada anel. A distribuio de clock entre as subestruturas dever novamente ser planejada ed acordo com o princpio mestreescravo. Diviso da rede em subestruturas "auto-healing" (auto-recuperao): 24
Se a rede SDH consistir em uma grande quantidade de anis, conveniente explorar esta estrutura para distribuio de clock. Os anis individuais podem ento, em termos de distribuio de clock, ser tratados como entidades independentes. Eles devem ser alimentados com o clock da rede, se possvel atravs de dois ns separados de forma que em caso de falha tenham a capacidade de transmiti-lo para o outro n. Desta forma, uma estrutura de distribuio hierrquica pode ser configurada, da mesma forma que no planejamento padro sem dividir em estruturas de subredes. O exemplo (figura 25) mostra uma rede, que consiste em anis R1 a R8: os anis R1, R2, R3 recebem o clock diretamente do PRC no n F. os anis R4, R5, R6, R8 recebem o clock diretamente do R1 ou R2. o anel R7 recebe o clock do R6. Esta rede pode, obviamente, consistir em mais anis, que podem compartilhar ns e links comuns. Se existir um PRC de reserva na rede, dever ser conectado ao n mestre atravs de um anel comum. No exemplo mostrado, o anel R1 conecta dois ns F (PRC) e I (PRC de reserva). Figura 26 - Distribuio de clock em uma rede estruturada em anel (princpio mestre-escravo); apresentao hierrquica. Apresentao hierrquica da distribuio de clock entre os anis: Neste diagrama novamente, mostrada a rede formada por anis individuais, que so representados apenas como smbolos (R1 a R8, figura 26). O arranjo reflete a posio dos anis individuais na distribuio na distribuio hierrquica enquanto o clock distribudo pelas setas com linhas contnuas. As setas com linhas pontilhadas indicam as vias de reserva. Nesta representao, uma seta simboliza um n compartilhado por dois anis (no um link) e indica onde e em qual sentido o clock transmitido de um anel para outro. Cada seta , portanto, identificada com o nome da estao. Nomes mltiplos so possveis, pois a transferncia de clock para vrios anis pode ocorrer em um n. Se possvel, cada anel deve receber um clock em pelo menos dois ns separados. prudente instalar uma SSU no n de transferncia como uma fonte de clock de reserva. A fim de manter uma quantidade mnima de SSUs, deve ser feita uma tentativa para especificar os ns de transferncia compartilhados entre os anis. Planejamento de sincronizao de redes de sincronizao mestre distribudas Se cada n de rede receber diretamente um sinal de sincronizao do gerador de clock mestre (p. ex. de sistema de satlite GPS), a tarefa de planejamento de sincronizao ser reduzida para a distribuio de clock intra-ns. Na prtica, na rede de comunicao nem todo n possui o seu prprio receptor de clock mestre. Neste caso, a rede dividida em uma quantidade de sub-redes e cada sub-rede alimentada com um clock mestre por um ou mais receptores de sincronizao. Dentro das sub-redes, a distribuio de clock segue o princpio mestre-escravo. O processo de planejamento para cada sub-rede o mesmo descrito no processo acima. Uma caracterstica deste procedimento que normalmente as estruturas das sub-redes so relativamente simples, pois no so to grandes como toda a rede e ento o processo de planejamento torna-se muito simples. Falhas de tratamento na rede de sincronizao Por causa da importncia do desempenho da rede, a distribuio da sincronizao deve ser preparada para reagir em situaes de falhas, como quebra da fibra tica ou falhas de equipamentos. Devido distribuio 25
unidirecional da sincronizao estruturada em rvore em uma rede de sincronizao mestre-escravo, a rede dividida em partes operacionais plesicronas assim que ocorre uma falha em uma trilha de sincronizao. Neste caso, a trilha de sincronizao alternativa deve ser estabelecida para os elementos da rede que no esto mais chaveadas para o PRC. A reconfigurao da rede de sincronizao ocorre em dois nveis: Nvel da rede: A primeira SSU no sentido da falha comuta para um sinal de referncia alternativo ou entra no modo holdover, se nenhum sinal de referncia apropriado estiver disponvel. No nvel da rede, o tempo de resposta no crtico, pois a estabilidade de alta freqncia de uma SSU permite a operao no modo holdover por vrios dias sem efeitos visveis nos servios da rede. Nvel de subrede; A rede SDH pode ser dividida em subredes, que consistem em elementos de rede SDH. As subredes tpicas so cadeias ou anis de multiplexadores e equipamentos terminais de linha. Neste elementos de rede, os clocks (SECs) so menos estveis e portanto devem ser sincronizados novamente o mais rpido possvel. Os tempos de processamento de retardo para as aes no mecanismo de reconfigurao so especificados em [300417-6]. Um valor tpico para uma subrede que consiste em 20 elementos de rede de 15 segundos. Os tempos neste faixa s podem ser alcanados com mecanismos automticos de reconfigurao. A figura 27 mostra o princpio de uma cadeia de sincronizao reconfigurada aps uma falha em 'X'. Fig. 27 - Reconfigurao da sincronizao, princpio Para transportar a informao sobre a perda de sincronizao para a SSU e para evitar os loops de sincronizao durante o processo de reconfigurao, utilizada uma mensagem de estado de sincronizao. As sees a seguir explicam o mtodo de mensagem de estado de sincronizao geral e fornece exemplos detalhados do mecanismo de reconfigurao. Mensagem de estado de sincronizao Nos sinais STM-N foi alocada na Section Overhead (byte S1) a capacidade para a troca de mensagens relacionadas a sincronizao entre os elementos de redes vizinhas. As finalidades das mensagens de estado de sincronizao so: Permitir a seleo do melhor sinal de referncia entre as opes disponveis; Evitar loops de sincronizao;] Identificar sinais no apropriados como referncia de sincronizao. Recentemente as mensagens de estado de sincronizao foram ampliadas para sinais de 2 Mbit/s [G.704]e para sinais ETS 300337. Grupo de mensagens:
bits S1 (b5-b8) 0000 0010 0100 1000 1011 1111 descrio do nvel de qualidade da sincronizao SDH qualidade desconhecida G.811 G.812T (trnsito) G.812L (local) SETS (G.81s, G.813) no usar para sincronizao
O grupo de mensagens para as mensagens de estado de sincronizao (SSMs) especializado em [G.707]. Os cdigos a seguir foram alocados para todos os tipos de sinais.
Este grupo de mensagens transportado nos sinais a seguir: Sinal STM-N: byte S1, bits b5...b8 Taxas de bits de PDH com quadros de 125s (ETS 300337): o 34368 kbit/s e 139264 kbit/s: bit8 na MA (manuteno e adaptao) Byte, quatro multiquadros de quatro; 2048 kbit/s [G.704]: um dos bits Sa4 a Sa8 (selecionvel pelo operador) em um multiquadro G.704. Compatibilidade de SSM: 26
A padronizao da sincronizao iniciou relativamente tarde, assim existem equipamentos em campo que foram desenvolvidos antes da padronizao das mensagens de estado de sincronizao. Estes equipamentos usam grupos de mensagens proprietrias ou interpretam as mensagens de forma diferente, como mostra o exemplo a seguir: Em alguns equipamentos a mensagem qualidade desconhecida foi introduzida em sinais STM-N de sada quando o equipamento foi sincronizado a partir da entrada de referncia externa. Como o sinal de referncia externa normalmente derivado de um clock de alta qualidade (G.812T ou melhor), a mensagem desconhecida deve ser interpretada como G.812T ou melhor pelo equipamento de recepo. Este uso pode gerar uma confuso considervel, pois outros equipamentos interpretam desconhecida como no usar para sincronizao. Portanto, foi decidido no utilizar a mensagem desconhecida em ETSI. Quando os equipamentos de diferentes fabricantes ou diferentes geraes em uma rede forem utilizar os SSMs, a compatibilidade dever ser verificada com cuidado. Interpretao de SSM A avaliao do SSM depende do modo de operao do processo de seleo de referncia. Interpretao de SSM no modo QL desativado: No modo prioridade a informao de SSM ignorada, incluindo a mensagem no usar para sincronizao. Interpretao de SSM no modo QL ativado:
b its S 1 (b 5 -b 8 ) 0000 0010 0100 1000 1011 1111 n v e l d e q u a lid a d e Q L -P R C (q u a lid a d e su p e rio r) Q L -S S U T Q L -S S U L Q L -S E C (q u a lid a d e in f e rio r) Q L -D N U (n o u sa r) Q L -IN V (in v lid o ) Q1 Q2 Q3 Q4 Q5 e sta b ilid a d e in te rv a lo d e slip 1x10 -9 1x10 -8 2x10 -6 4 ,6 x 1 0
-1 1
7 0 d ia s 1 7 h o ra s 1 h 4 0 m in 1 m in
Tabela 3 - Mapeamento dos cdigos SSM nos nveis de qualidade usados para seleo de referncia
Condio do nvel de qualidade para sinais sem SSM No modo QL ativado, o processo de seleo de referncia precisa de informaes sobre qualidade. Para sinais que no possuem informaes de qualidade, por exemplo, sinais PDH ou sinais de referncia externa de 2MHz, um nvel de qualidade fixo atribudo para cada um destes sinais. A atribuio de nveis de qualidade (QL-PRC, ..., QL-DNU) para os sinais depende da fonte do sinal, conseqentemente a atribuio no pode ser feita a partir de uma viso local do elemento da rede, mas o resultado de um planejamento de rede de sincronizao. Gerao de SSM Gerao de SSM no modo QL desativado: No modo QL desativado, o cdigo fixo 1111 (no usar para sincronizao) introduzido nos sinais de transporte de sada SSM. Isto significa que, em uma cadeia de elementos de rede, todos os elementos devem ser ajustados para o modo QL-desativado se um dos elementos da cadeia estiver no modo QLdesativado. Gerao de SSM no modo QL ativado: No modo QL ativado, o SSM corresponde ao nvel de qualidade da fonte selecionada que foi introduzida. Se a fonte selecionada for um sinal que transporta SSM, o SSM deste sinal ser introduzido. Se a fonte selecionada for um sinal sem SSM, o valor fixo atribudo a este sinal (ver acima) ser introduzido. Se o elemento de rede estiver no modo holdover, o cdigo para SETS (1011) ser introduzido. Processo de seleo de referncia Um SETS, um processo de seleo de referncia iniciado quando o sinal de sincronizao ativo para ou T4 falhar, de acordo com o critrio de superviso. O processo de seleo est baseado na informao de qualidade no SSM e em uma lista de propriedades que estabelecida individualmente para cada elemento de rede durante o planejamento da sincronizao. O processo de seleo que padronizado em detalhes (ETSI ETS 300462-6-1), pode ser resumido como: 27
A fonte com qualidade mais alta selecionada; Se existirem fontes com a mesma qualidade, a fonte com a maior propriedade ser selecionada entre as fontes com a maior qualidade; No modo QL desativado, que usado, por exemplo, em casos de incompatibilidade de SSM, o processo de seleo deve ser baseado na lista de propriedades. Reconfigurao automtica baseada em SSM em subredes SEC As subredes SEC so tipicamente anis ou cadeias que consistem em multiplexadores e equipamentos terminais de linha, conectados com sinais STM-N. Do ponto de vista da sincronizao no existe diferena bsica entre cadeias e anis, pois anis no ocorrem redes de sincronizao no formato de rvores. Os anis fsicos sempre devem ser divididos em cadeias de sincronizao, portanto, o exemplo a seguir pode ser amplamente aplicado. Para a descrio do processo de reconfigurao em uma cadeia de elementos de rede SDH entre duas SSUs, usado o modelo a seguir para o elemento de rede: O valor SSM nos sinais STM-N de sada, ajuste da mensagem, ver acima. 1,2...: Propriedades para referncia, para clock interno (TG) 1*...: Propriedades para referncia, para a sada externa (T4) LE, LW (linha leste/oeste), ext.1: designaes de portas Linhas grossas: linhas usadas para o transporte de sincronizao. Figura 28 Cadeia de sincronizao, operao normal. Cadeia de sincronizao, operao normal A figura 28 representa uma seo de cadeia de referncia de sincronizao entre duas SSUs. Assume-se que SSU k recebe um sinal de referncia para o PCR. O sinal de referncia pode vir atravs de partes da cadeia (LW), alguma outra trilha de sincronizao ou ser gerado localmente se o PCR estiver no n. Configurao e estado de NEs e SSUs:
SSUk
Prioridades SSMs (out) Estado Prioridade 1: Entrada 1 Prioridade 2: Entrada 2 (de NE 1) Nenhum SSM suportado Sincronizado da entrada 1
NE1
Prioridades SSMs (out) Estado Prioridade 1: Sincronizao externa (T3) Prioridade 2: Sincronizao de linha (LE) 'PRC em todas as portas STM-N (valor fixo para o sinal de referncia externa em T3) Sincronizado, Sincronizao externa (T3)
NEs 2 to N-1
Prioridades SSMs (out) Estado Prioridade 1: Sincronizao de linha(LW) Prioridade 2: Sincronizao de linha(LE) 'PRC em LE 'DNU' em LW porque NE 2 est sincronizado de LW Sincronizado, Sincronizao de linha(LW)
NEN
Prioridades SSMs (out) Prioridade 1: Sincronizao externa Prioridade 2: Sincronizao de linha(LE) 'PRC em todas as portas STM-N (valor fixo para o sinal de referncia externa em T3) Obs.: em LW 'PRC deve ser introduzido, porque o TG em NE N sincronizado a partir da entrada (T3) externa e no da entrada LW. O sinal de referncia para a SSU derivada do sinal LW, mas no atravs de TG. Portanto, um loop de sincronizao entre TGs de NE N-1 e NE N no pode ocorrer. Como um loop de sincronizao sobre NE N-1, a SSU e NE N preventivo, explicado em 5.3.3. Sincronizado, Sincronizao externa (T3)
Estado
28
SSU k+1
Prioridades SSMs (out) Estado Prioridade 1: Entrada de NE N Prioridade 2: nenhuma (sem referncias alternativas) Nenhum SSM suportado Sincronizado a partir de NE N
Exemplo de falha e aes conseqentes, fase 1 Falha assumida: a referncia externa na falha NE 1, por exemplo, devido a uma falha na SSU ou na conexo fsica entre SSU e NE 1. Aes: Fig. 29 - Reconfigurao, fase 1 O NE 1 entra no modo holdover porque o sinal na entrada de propriedade 1 falhou e o sinal na entrada de propriedade 2 identificado como no usar para sincronizao (DNU). O SSM SETS introduzido nos sinais STM-N de sada. O NE 2 e os NEs seguintes permanecem sincronizados para NE 1 porque no existe sinal de referncia alternativo. O SSM da referncia selecionada introduzido nos sinais de sada e propaga-se pela cadeia de sincronizao. Estado: NE1
SSMs (out) Estado NEs 2 para N-2 SSMs (out) Estado 'SETS' em todas as portas STM-N Sincronizao interna, holdover
'SETS' em LE 'DNU' em LW porque os NEs esto sincronizados partir de LW Sincronizado, Sincronizao de linha (LW)
O estado de todos os outros NEs permanece inalterado Aes conseqentes, fase 2 Aes: No NE N-1 existe uma fonte de referncia alternativa vinda de NE N. O algoritmo de seleo de referncia iniciado e determina que a qualidade da entrada com prioridade 2 maior que a qualidade da entrada com propriedade 1. Conseqentemente, NE N-1 seleciona a entrada com propriedade 2 como referncia. Para evitar um loop de sincronizao, a mensagem DNU introduzida na sada LE. O NE N detecta a mensagem DNU e imediatamente desliga a sada externa (T4). Este mecanismo previne um loop de sincronizao na NE N-1, na SSU e NE N. A SSU k+1 introduz o modo holdover ou comuta para uma fonte de referncia alternativa, se disponvel. O NE N permanece sincronizado SSU porque a qualidade da SSU, mesmo no modo holdover, melhor que o holdover de NE. Obs.: um problema a comunicao entre a SSU e NE N. O NE N precisa da informao sobre o estado da sincronizao da SSU (sincronizado ou holdover) para introduzir o SSM apropriado (PRC ou SSUT, respectivamente) nos sinais de sada. Atualmente, no existe tal comunicao. Neste caso, o valor fixo (PRC ou SSUT) dever ser atribudo ao sinal de entrada externa. O valor escolhido no ir afetar o mecanismo de reconfigurao na rede (cadeia), mas possivelmente o nvel da rede, que considerado neste exemplo.
Fig. 30 - Reconfigurao, fase 2
29
Estado: NE N-1
SSMs (out) Estado NEN SSMs (out) Estado SSU k+1 SSMs (out) Estado 'PRC em LW 'DNU' em LE porque NE N-1 est sincronizado a partir de LE Sincronizado, Sincronizao de linha (LE)
'PRC e todas as portas STM-N (valor fixo para o sinal de referncia externa em T3) Sincronizado, Sincronizao externa (T3)
Nenhum SSM suportado Holdover
O estado dos outros NEs igual fase 1 Aes conseqentes, fase final Aes: Como o NE N-1 agora sincronizado a partir da entrada LE com PRC ou qualidade SSUT, o sinal de sada LW pode ser usado para sincronizao. Portanto, a mensagem DNU substituda na sada por SSM da entrada selecionada, PRC neste exemplo. Na troca de SSM na entrada LE de NE N-2, o algoritmo de seleo iniciado com o resultado que a entrada com propriedade 2 foi selecionado como uma nova referncia. Similarmente, todas as NEs acima da cadeia alteram a sincronizao das suas entradas LE. Fig. 31 reconfigurado Estado
O processo de reconfigurao encerrado com todos os NEs entre SSU k+1 e SSU k, sincronizado a partir de SSU k+1. Estado: SSUk
SSMs (out) Estado NE1 SSMs (out) Estado NEs 2 to N-1 SSMs (out) Estado NEN SSMs (out) Estado SSU k+1 SSMs (out) Estado Nenhum SSM suportado Sincronizado a partir da entrada 1
'PRC em LW 'DNIT em LE porque NE 1 foi sincronizado a partir de LE Sincronizado, Sincronizao de linha (LE)
'PRC em LW 'DNU' em LW porque os NEs foram sincronizados a partir de LE Sincronizado, Sincronizao de linha (LE)
'PRC em todas as portas STM-N (valor fixo para o sinal de referncia externa em T3) Sincronizado, Sincronizao externa (T3)
Nenhum SSM suportado Holdover
Voltar ao estado original Depois da correo da falha, o estado original da cadeia de sincronizao automaticamente restaurado. A seguir o processo que similar ao processo aps a falha rapidamente descrito: NE 1: sinal usado na entrada com propriedade 1 (externa) entrada externa selecionada mensagem DNU no LE retirada. NEs 2 to N-1: sinal usado na entrada com propriedade 1 (LW) LW selecionado mensagem DNU no LE retirada.
30
NE N: sinal usado na entrada com propriedade 1 (LW) sada (externa) desativao retirada da sada externa Transporte de sincronizao atravs dos limites da rede
LW selecionado como referncia para T4 SSU sincronizado a partir da sada T4.
Quando os sinais PDH so transportados atravs das redes SDH, eles so sincronizados na entrada da rede SDH (so mapeados em um container SDH apropriado). Os containers so adaptados para um sinal STM-N, a localizao dos containers com relao ao quadro STM-N armazenada em um ponteiro. Quando a diferena de fases entre o VC e o sinal STM-N exceder um certo limite, o container ser deslocado em 1 ou 3 bytes (dependendo do tipo VC) no sinal de transporte e o valor do ponteiro associado ser devidamente ajustado (ao de ponteiro). Na sada de rede SDH, dessincronizador retira o payload , o sinal PDH, fora do VC. Entre outros processos, o dessincronizador tambm recupera o clock do sinal PDH. A fase deslocada devido uma ao de ponteiro, aparece como Wander no sinal PDH. Um dos maiores problemas nas redes Mestre-Escravo sincronizadas so as flutuaes de fases noperidicas ou de baixa freqncias (Wander) nas vias de dados e de clock. O clock ou os dados geralmente utilizam vias diferentes entre a fonte e o receptor e so causados por diferentes fontes de Wander: O Wander na via de clock resulta das prioridades dos clocks na cadeia mestre-escravo. As causas principais so um rudo de fase dos osciladores, as frases transientes devido comutao de referncia e o desvio de freqncia no modo hold-over . O Wander na via do clock aparece nos sinais gerados com SETSs, com sinais STM-N e sinais de 2Mbits/s retemporizados. O Wander na via de dados surge quando o sinal STM-N separado em VCs, os VCs so arranjados novamente e separados com o clock diferente. Neste processo, as aes de ponteiro tambm podem ocorrer. Um justificao de ponteiro causa um jumper de fase no VC e conseqentemente no(s) sinal (ais) PDH transportado(s) no VC. Os efeitos dominantes so as aes de ponteiro no nvel VC-12, o nvel de transporte de sinais de 2Mbits/s. O jumper de fase atenuado pelo dessincronizador, porm alguns equipamentos no suportam transies rpidas de fase. Portanto, deve ser verificado com ateno se os sinais de 2Mbits/s podem ser usados para sincronizao ou no. Geralmente os sinais de 2Mbits/s que foram transportados atravs da rede SDH so considerados no apropriados para sincronizao. Os jumpers de fase induzidos por ponteiro nos sinais de dados no so crticos, porque so absorvidos nos buffers de entrada das centrais (por exemplo). Retiming A retiming (retemporizao) necessria no ambiente SDH/PDH se um sinal PDH de 2Mbits/s, vindo de um domnio SDH for utilizado para sincronizao, ex: Para o equipamento de comutao que tem entradas de sincronizao de 2Mbits/s. Um sinal de 2Mbits/s mapeado em uma VC-12 para o transporte atravs de uma rede SDH. Um ajuste de indicador TU-12 causa um jumper de fase de aproximadamente 3,5 microsegundos. A figura 32 mostra o transporte de um sinal de 2Mbits/s atravs de uma rede SDH, conforme descrito na introduo (sincronizador transporte dessincronizador , sem retiming). Sem a retiming o sinal de 2Mbits/s fica com a frequncia original, mas com distrbios de fase, principalmente os jumpers de fase introduzidos por ponteiros. A figura 33 mostra a situao com retiming. Antes que o sinal de 2Mbits/s saia do domnio de SDH, passa por um buffer (buffer de retiming) cujo clock de leitura derivado de uma freqncia de referncia da Rede SDH. Este clock s poder ser afetado por Wander intrnseco, mas no por jumpers de fase, devido s aes de ponteiro. Com a retiming o sinal de 2Mbits/s no tem jumper de fase, mas a freqncia de referncia da rede SDH. O buffer de retiming pode ser operado em dois modos bsicos e eventualmente vrios submodos: Buffer de Wander O modo de buffer de Wander apropriado para acomodar variaes de fase entre o sinal de 2Mbits/s e o clock da rede SDH, se o sinal de 2Mbits/s for nominalmente (longa durao) sincronizado com o clock da rede SDH. O tamanho do buffer determina a quantidade de diferena de fase entre o clock do sinal de 2Mbits/s e a freqncia de rede SDH que pode ser acomodada.
31
O comportamento do buffer no caso do over-flow e under-flow diferente nos equipamentos de fabricantes diferentes. Existem at 4 submodos que permitem uma adaptao flexvel para aplicaes diferentes, mas requerem um planejamento cuidadoso. Fig.32 - Transporte de um sinal de 2 Mbit/s atravs de uma rede SDH sem retiming. Buffer de escorregamento de quadro Se o sinal de 2Mbits/s tiver um offset de freqncia constante com respeito freqncia de SDH, a diferena de fases aumenta linearmente at que o buffer esteja cheio ou vazio. Um slip controlado necessrio para conduzir o buffer de volta operao normal. A fim de no corromper o quadro de 2Mbits/s, necessrio um slip de quadro completo. Para este modo, o buffer deve estar apto a acomodar dois quadros de 2Mbits/s. Exemplos de Aplicao Fig.33 - Transporte de um sinal de 2 Mbit/s atravs de uma rede SDH com retiming. Transporte de sinais PDH atravs de uma rede SDH com retiming O EWSD(r) sincronizado a partir de um sinal de 2 Mbit/s, que tem sua origem em outro EWSD(I) e foi transportado atravs de uma rede SDH. A funo de retiming elimina os jumps de fase e gera um sinal sncrono de 2 Mbit/s para o PRC da rede SDH (freqncia fs). Os sinais no usados para sincronizao no precisam ser retemporizados porque os jumps de fase so absorvidos nos buffers de dados da central. Transporte de sinais PDH atravs das redes SDH/PDH A figura 34 mostra a situao quando o equipamento a ser sincronizado no est diretamente conectado ao equipamento SDH nos limites da rede. No exemplo, a central est conectada atravs da rede PDH. Esta rerede PDH do tipo transparente ao clock, os sinais de 2Mbit/s introduzidos na rede mantm suas freqncias individuais. Portanto, os sinais de 2Mbit/s retemporizados podem ser transportados no mesmo sinal PDH multiplexado. Transporte de sinais PDH atravs de vrias redes Redes diferentes usam diferentes clocks de referncia (PTT Alemanha e PTT Frana). Portanto os sinais PDH (nvel de 2Mbit/s) assim como os sinais SDH possuem freqncias de clock diferentes. A figura 35 mostra um exemplo com um sinal PDH de uma central transportado atravs de trs redes SDH. Fig. 34 - Transporte de dados de 2 Mbit/s e sincronizao atravs da rede PDH Por motivos de simplificao, assume-se que a central conectada a rede 1 sincronizada a partir do PCR1. O sinal de 2Mbit/s sai da central com a freqncia fs1. No multiplexador da rede 1, os sinais de 2Mbit/s so mapeados nos containers de VC-12 e reunidos para um sinal STM-N, que transportado atravs da rede 1 para a rede 2. O sinal STM-N entre a rede 1 e a rede 2 transporta apenas dados, no sincronizados, porque os elementos na rede 2 so sincronizados a partir a partir do PRC2. No primeiro elemento ocorre da rede 2 o sinal STM-N separado, os VC-12 so 32
adicionados ou abandonados (no mostrados) e um novo sinal STM-N reunido com novos ponteiros. O sinal de 2Mbit/s no afetado porque no saiu do seu VC-12. As diferenas de freqncias entre PRC1 e PRC2 resultam em aes de ponteiros nos VC-12 vindos da rede 1. O mesmo processo ocorre na transio para a rede 3. Quando os sinais de 2Mbit/s reinicializados nos limites da rede 3, os sinais que devem sincronizar a central devem ser retemporizados pelos motivos descritos acima. importante observar que apenas as diferenas de freqncias entrePRC1 e PRC3 determinam a freqncia de ocorrncia de escorregamento nos sinais de dados de 2Mbit/s nas centrais conectadas rede 3. Se os PRCs estiverem de acordo com o [G.811] ser de um slip em 70 dias. Fig. 35 Transporte de sinais atravs de vrias redes SDH
33

002 - Capitulo 02 - SDH - Rede de Sincronismo

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

002 - Capitulo 02 - SDH - Rede de Sincronismo

Uploaded by

Copyright:

Available Formats

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

CAPTULO SEGUNDO SDH - REDE DE SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

Baseado no GPS baixa

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

Finalidade Topologia Sinais Mensagens de estado de sincronizao

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

Fig. 30 - Reconfigurao, fase 2

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

Nenhum SSM suportado Holdover

Nenhum SSM suportado Holdover

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

LW selecionado como referncia para T4 SSU sincronizado a partir da sada T4.

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

PEDRO DE ALCNTARA NETO SDH - SINCRONISMO

You might also like