Bus-Bus Sistem

Maria Susan Anggreainy, M.Kom

09/03/2008 Maria Susan Anggreainy, M.Kom 1

 Review
„ Seluruh rancangan komputer saat ini secara virtual
didasarkan pada konsep yang dikembangkan oleh
John Von Neumann di institute for advanced
studies, Princeton.
„ Rancangan seperti itu dikenal sebagai arsitektur
Von Neumann dan didasarkan pada tiga konsep
utama:
z Data dan instruksi-instruksi disimpan di memori baca-
tulis tunggal.
z Muatan dari memori ini dapat dialamati dengan lokasi,
tanpa tergantung pada jenis data yang berada di
dalamnya.
z Eksekusi terjadi dengan cara sekuensial (kecuali
diubah secara eksplisit) dari instruksi yang satu ke
instruksi yang berikutnya.

09/03/2008 Maria Susan Anggreainy, M.Kom 2

 Program Concept

„ Hardwired systems are inflexible

„ General purpose hardware can
do different tasks, given correct
control signals
„ Instead of re-wiring, supply a
new set of control signals

09/03/2008 Maria Susan Anggreainy, M.Kom 3

 What is a program?

„ A sequence of steps
„ For each step, an arithmetic or
logical operation is done
„ For each operation, a different
set of control signals is needed

09/03/2008 Maria Susan Anggreainy, M.Kom 4

 Function of Control Unit

„ For each operation a unique

code is provided
z e.g. ADD, MOVE
„ A hardware segment accepts
the code and issues the control
signals
„ We have a computer!

09/03/2008 Maria Susan Anggreainy, M.Kom 5

 Components

„ The Control Unit and the Arithmetic

and Logic Unit constitute the Central
Processing Unit
„ Data and instructions need to get
into the system and results out
z Input/output
„ Temporary storage of code and
results is needed
z Main memory

09/03/2008 Maria Susan Anggreainy, M.Kom 6

 Computer Components:
Top Level View

09/03/2008 Maria Susan Anggreainy, M.Kom 7

 Penjelasan
„ CPU bertukar data dengan memori.
„ Memory Address Register (MAR) :
menentukan alamat di dalam memori untuk
operasi baca atau tulis berikutnya
„ Memory Buffer Register (MBR) : berisi data
yang akan dituliskan ke dalam memori atau
menerima data dan yang dibaca dari
memori.
„ Dengan cara yang sama, sebuah I/O
Address Register (I/O AR)
menspesifikasikan perangkat I/O tertentu.
„ I/O Buffer Register (I/O BR) digunakan
untuk pertukaran data antara modul I/O
dengan CPU.
09/03/2008 Maria Susan Anggreainy, M.Kom 8
 Instruction Cycle

„ Two steps:
z Fetch
z Execute

09/03/2008 Maria Susan Anggreainy, M.Kom 9

 Fetch Cycle

„ Program Counter (PC) holds

address of next instruction to fetch
„ Processor fetches instruction from
memory location pointed to by PC
„ Increment PC
z Unless told otherwise
„ Instruction loaded into Instruction
Register (IR)
„ Processor interprets instruction and
performs required actions
09/03/2008 Maria Susan Anggreainy, M.Kom 10
 Execute Cycle

„ Processor-memory
z data transfer between CPU and main memory
„ Processor I/O
z Data transfer between CPU and I/O module
„ Data processing
z Some arithmetic or logical operation on data
„ Control
z Alteration of sequence of operations
z e.g. jump
„ Combination of above

09/03/2008 Maria Susan Anggreainy, M.Kom 11

09/03/2008 Maria Susan Anggreainy, M.Kom 12
 Example of Program
Execution

09/03/2008 Maria Susan Anggreainy, M.Kom 13

 Penjelasan
„ PC berisi 300, alamat dari instruksi pertama. Instruksi
ini (nilai 1940 dalam heksadesimal) dimasukkan ke
dalam register instruksi IR dan PC ditambahkan
nilainya. Perlu dicatat bahwa proses ini akan
melibatkan penggunaan memori Address Register
(MAR) dan Memory Buffer Register (MBR). Untuk
mudahnya, register-register itu diabaikan.
„ 4 bit pertama (digit heksadesimal pertama) di dalam IR
menunjukkan bahwa akumulator (AC) akan
dimasukkan. 12 bit sisanya (digit tiga heksadesimal)
menentukan alamat (940) dari data yang akan terisi.
„ Instruksi yang berikutnya (5941) diambil dari lokasi 301
dan PC dinaikkan nilainya.
„ Isi AC yang lama dan lokasi 941 ditambahkan dan
hasilnya disimpan di dalam AC.
„ Instruksi yang berikutnya (2941) akan diambil dari
lokasi 302 dan PC dinaikkan nilainya.
„ Isi AC akan disimpan pada lokasi 941.

09/03/2008 Maria Susan Anggreainy, M.Kom 14

 Instruction Cycle -
State Diagram

09/03/2008 Maria Susan Anggreainy, M.Kom 15

 Interupsi atau Interrupt

„ Secara virtual semua komputer

menyediakan mekanisme yang
membuat modul-modul lainnya (I/O,
memori) dapat menginterupsi
pengolahan normal prosesor
„ Interupsi disediakan terutama
sebagai cara untuk meningkatkan
efisiensi pengolahan. Sebagai
contoh, perangkat eksternal banyak
yang lebih lambat dibanding dengan
prosesor.
09/03/2008 Maria Susan Anggreainy, M.Kom 16
 Interrupts
„ Mechanism by which other modules (e.g. I/O) may
interrupt normal sequence of processing
„ Program
z Dibangkitkan dengan beberapa kondisi yang terjadi
sebagai hasil dari suatu eksekusi instruksi
z e.g. overflow, division by zero
„ Timer
z Generated by internal processor timer
z Used in pre-emptive multi-tasking
„ I/O
z from I/O controller
z untuk memberi sinyal penyelesaian normal suatu
operasi atau memberi sinyal berbagai kondisi error.
„ Hardware failure
z Dibangkitkan oleh kegagalan seperti kegagalan daya
z e.g. memory parity error
09/03/2008 Maria Susan Anggreainy, M.Kom 17
 Program Flow Control

09/03/2008 Maria Susan Anggreainy, M.Kom 18

 Transfer of Control via
Interrupts

09/03/2008 Maria Susan Anggreainy, M.Kom 19

 „ Dari sudut pandang program
pengguna, suatu interrupt
adalah: suatu
interupsi/gangguan terhadap
urutan eksekusi noimal.
„ Ketika pengolahan interrupt
telah selesai dilakukan, maka
eksekusi dilakukan lagi

09/03/2008 Maria Susan Anggreainy, M.Kom 20

 Interrupt Cycle
„ Added to instruction cycle
„ Processor checks for interrupt
z Indicated by an interrupt signal
„ If no interrupt, fetch next instruction
„ If interrupt pending:
z Suspend execution of current program
z Save context
z Set PC to start address of interrupt
handler routine
z Process interrupt
z Restore context and continue
09/03/2008
interrupted program
Maria Susan Anggreainy, M.Kom 21
 Instruction Cycle with
Interrupts

09/03/2008 Maria Susan Anggreainy, M.Kom 22

 Program Timing Short I/O Wait

09/03/2008 Maria Susan Anggreainy, M.Kom 23

 Program Timing Long I/O Wait

09/03/2008 Maria Susan Anggreainy, M.Kom 24

 Instruction Cycle (with
Interrupts) - State Diagram

09/03/2008 Maria Susan Anggreainy, M.Kom 25

 Multiple Interrupts

„ Disable interrupts
z Processor will ignore further interrupts whilst
processing one interrupt
z Interrupts remain pending and are checked after
first interrupt has been processed
z Interrupts handled in sequence as they occur
„ Define priorities
z Low priority interrupts can be interrupted by
higher priority interrupts
z When higher priority interrupt has been
processed, processor returns to previous
interrupt

09/03/2008 Maria Susan Anggreainy, M.Kom 26

 Multiple Interrupts - Sequential

09/03/2008 Maria Susan Anggreainy, M.Kom 27

 Multiple Interrupts – Nested

09/03/2008 Maria Susan Anggreainy, M.Kom 28

 „ Sebagai contoh dari pendekatan
yang kedua ini, ambil sebuah
sistem dengan tiga buah
perangkat I/O: printer, disk, dan
saluran komunikasi, dengan
prioritas masing-masing 2, 4,
dan 5.

09/03/2008 Maria Susan Anggreainy, M.Kom 29

 Penjelasan
„ Program pengguna dimulai dari t = 0.
„ Pada saat t = 10, suatu interupsi printer terjadi;
informasi pengguna ditempatkan pada stack sistem
dan eksekusi dilanjutkan pada Interupsi Service
Routine (ISR) printer.
„ Pada saat routine ini masih dieksekusi, pada t = 15,
terjadi interupsi komunikasi. Karena saluran
komunikasi mempunyai prioritas yang lebih tinggi
dibanding dengan printer, maka interupsinya
didahulukan. Printer ISR diinterupsi, keadaannya
dimasukkan ke dalam stack, dan eksekusi
dilanjutkan pada ISR komunikasi.
„ Pada saat routine ini dieksekusi, terjadi Interupsi
disk (t= 20). Karena memiliki prioritas lebih rendah,
maka interupsi ini ditahan dahulu, dan ISR
komunikasi terus dilaksanakan hingga selesai.

09/03/2008 Maria Susan Anggreainy, M.Kom 30

 „ Ketika komunikasi ISR lengkap (t = 25),
keadaan prosesor sebelumnya diambil,
yaitu eksekusi ISR printer.
„ Bagaimanapun, sesaat sebelum instruksi
tunggal yang terdapat di dalam routine itu
dapat dieksekusi, prosesor lebih
mengutamakan interupsi disk yang
prioritasnya lebih tinggi dan kontrol
memindahkannya ke ISR disk.
„ Setelah routine itu selesai (t = 35) maka
ISR printer dilaksanakan.
„ Ketika routine selesai (t = 40), akhirnya
kontrol kembali ke program pengguna.

09/03/2008 Maria Susan Anggreainy, M.Kom 31

 Time Sequence of Multiple
Interrupts

09/03/2008 Maria Susan Anggreainy, M.Kom 32

 „ Buku rujukan : William Stallings,
2003, architecture and computer
organitation, prentice-hall, usa

09/03/2008 Maria Susan Anggreainy, M.Kom 33