Professional Documents
Culture Documents
BAB 3
3.1. 3.2. 3.3. 3.4. 3.5. 3.6. 3.7. 3.8. 3.9.
Logika Kombinasi..................................10
Half Adder(Rangkaian setengah penjumlah).................... 10 Full Adder( Rangkaian penjumlah penuh)...................... 10 Half Subtractor(Rangkaian setengah pengurang)............... 11 Full Subtractor(Rangkaian pengurang penuh).................. 11 Dekoder..................................................... 12 Enkoder..................................................... 12 Multiplekser................................................ 13 Demultiplekser.............................................. 14 Komparator.................................................. 15
BAB 4
4.1. 4.2.
BAB 5
5.1.
Sistem Bilangan...................................21
Sistem bilangan desimal..................................... 21 5.1.1. Konversi ke sistem bilangan biner.................... 21 5.1.2. Konversi ke sistem bilangan heksadesimal............. 22
5.2.
6.2.
Protel 99 SE......................................33
Mendesain PLD(Programmable Logic Control)..............33
7.1.1 7.1.2 Bahasan tentang file *.Pld........................... 36 Bahasan tentang file *.si............................ 37
7.2
1.
Praktikan tidak
harus
datang
tepat
pada
waktunya, praktikum
sesuai dan
dengan
jadwal untuk
praktikum yang telah ditentukan. Jika terlambat 15 menit, praktikan diperkenankan untuk mengikuti diwajibkan mendaftar ulang ke bagian administrasi.
2.
3. 4.
Praktikan Sebelum
diwajibkan
untuk
membawa
kartu
praktikum diwajibkan
pada untuk
setiap mengisi
percobaan untuk ditandatangani oleh asisten yang bersangkutan. melaksanakan praktikum, praktikan daftar hadir pada form yang telah disediakan. Praktikan harus berpakaian rapih dan sopan. Dilarang memakai pakaian tanpa 5. kerah (kaos oblong) dan sandal, serta dilarang merokok dan membawa peralatan yang dapat mengganggu jadwal praktikum. Praktikan hendaklah memeriksa kelengkapan peralatan praktikum sebelum praktikum dimulai dan merapihkan serta menghitungnya kembali setelah selesai. Hendaklah penggunaan peralatan sesuai dengan pengarahan dari asisten, asisten, 6. jika maka terjadi biaya kerusakan perbaikan setelah mendapatkan oleh arahan dari yang ditanggung praktikan
bersangkutan. Pemberian nilai praktikum berikut: 7. Percobaan (keaktifan). Laporan dan kerapihan laporan. Alat (khusus percobaan 2 dan 3). setiap percobaan mengikuti kriteria sebagai
Praktikan yang tidak dapat mengikuti praktikum sesuai dengan jadwal yang telah ditentukan, harus melapor kepada asisten piket selambatlambatnya 1 hari sebelum pelaksanaan praktikum tersebut.
8.
Praktikan yang tidak membawa tugas pendahuluan yang diberikan oleh asisten tidak diperkenankan mengikuti praktikum dan diwajibkan untuk mendaftar susulan. ulang ke bagian administrasi untuk pelaksanaan praktikum
9.
Dispensasi/perubahan waktu hanya diberikan kepada mereka yang benarbenar mempunyai alasan yang sah, dengan disertai bukti-bukti, antara lain: Sakit. Ada Quiz/ujian. Bentrok dengan praktikum yang lain.
Sistem logika dan digital menggunakan sinyal yang mempunyai nilai yang berbeda dan menggunakan unsur rangkaian yang mempunyai dua keadaan stabil, nol dan satu. Apakah suatu tindakan itu baik atau buruk?, apakah suatu keputusan benar atau salah?, apakah jawabannya ya atau tidak?. Seringkali jalan pikiran dan logika kita berurusan dengan upaya untuk mencari jawaban dari pertanyaan yang mempunyai dua nilai seperti diatas. Logika dua nilai itu sangat mempengaruhi pemikiran Aristoteles serta para matematikawan yang merasakan adanya hubungan antara logika itu dengan suatu proses aljabar. De Morgan membuka jalan yang menghubungkan logika dengan matematika, tetapi Boole(1854) yang berhasil menyatukannya. Boole menciptakan suatu aljabar baru yang menggantikan metode Aristoteles. Metode aljabar Boole digunakan untuk menguraikan, memanipulasi, menyederhanakan pernyataan logika dengan cara yang sistematik. Keunggulan metode Boole ini terletak pada kesederhanaan dan ketepatannya. Aljabar Boole tidak mempunyai dampak terhadap dunia teknik sampai Shannon (1938) menerapkan aljabar baru tersebut untuk rangkaian pengalihan telepon (Telephone Switching Circuit). Karena suatu saklar pengalih adalah suatu peralatan biner (terhubung atau terputus), Shannon dapat menganalisis dan merancang rangkaian pengalih itu dengan menggunakan aljabar Boole. Pada saat ini, khususnya dalam bidang elektronika, penggunaan teknik digital telah banyak menggantikan kerja yang sebelumnya menggunakan teknik analog. Alasan utama terjadinya pergeseran menuju teknologi digital itu adalah sebagai berikut: 1. Sistem digital lebih mudah dirancang. 2. Penyimpanan informasi mudah dilakukan. 3. Ketepatan dan ketelitian lebih tinggi. 4. Operasinya dapat dengan mudah diprogramkan. 5. Sistem digital lebih kebal terhadap derau (noise). 6. Lebih banyak rangkaian digital sistem yang dapat dibuat dalam bentuk dunia chip nyata rangkaian terpadu (IC Integrated circuit). Satu-satunya kekurangan digital adalah karena sesungguhnya adalah sistem analog. Hampir semua besaran fisik di alam ini bersifat analog, dan besaran itulah yang merupakan masukan dan keluaran yang dapat dipantau , yang diolah dan dikendalikan oleh sistem.
Tujuan Percobaan: Mempelajari dan memahami sifat-sifat dan fungsi dari suatu gerbang logika dan logika kombinasi. Menyederhanakan persamaan logika dengan menggunakan dalil-dalil aljabar boolean, Karnaugh Map, Quine Mc Cluskey. bilangan yang lainnya. Tugas Pendahuluan: Tulis semua simbol logic gate, realisasi gate dengan gate, dan truth table yang berada pada bab 2 dan 3 pada kertas double folio bergaris (tulis tangan). Baca teori tentang penyederhanaan persamaan boolean dan sistem bilangan. Mengkonversikan suatu sistem bilangan ke sistem
logika
merupakan dalam
dasar
untuk Boolean.
merealisasikan
semua
dinyatakan
aljabar
Persamaan-persamaan
tersebut dapat direalisasikan dengan menggunakan IC Transistor-Transistor Logic (TTL) dengan tipe 74XX yang sesuai (misalnya: 7400, 7404, 7410, 7420, dsb). IC TTL ini membutuhkan tegangan sebesar 5 Volt, yang biasanya terdapat pada pin 7(0 Volt) dan pin 14(5 Volt). Pada umumnya desain dasar sebuah IC TTL 74XX dapat dilihat pada gambar dibawah ini.
A 0 1
Realisasi AND gate dengan menggunakan 1 buah INVERTER dan 1 buah NAND gate:
Realisasi AND gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A 0 0 1 1
B 0 1 0 1
A 0 0 1 1
B 0 1 0 1
2.4. OR Gate
Simbol:
Realisasi OR gate dengan menggunakan 2 buah INVERTER dan 1 buah NAND gate:
A 0 0 1 1
B 0 1 0 1
Realisasi NOR gate dengan menggunakan 3 buah INVERTER dan 1 buah NAND gate:
Realisasi NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A 0 0 1 1
B 0 1 0 1
Realisasi X-OR gate menggunakan 2 buah INVERTER dan 3 buah NAND gate:
Realisasi X-OR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A 0 0 1 1
B 0 1 0 1
Realisasi X-NOR gate dengan menggunakan 2 buah INVERTER dan 3 buah NAND gate:
Realisasi X-NOR gate dengan menggunakan 1 buah IC 7400 dan 1 buah IC 7404:
A 0 0 1 1
B 0 1 0 1
Rangkaian kombinasi terdiri dari variabel masukan, gerbang logika, dan variabel keluaran tetapi tidak mempunyai jalur umpan balik.
A 0 0 1 1
B 0 1 0 1
Sum
Carry
A 0 0 0 0
B 0 0 1 1
C 0 1 0 1
Sum
Carry
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Sum
Carry
A 0 0 1 1
B 0 1 0 1
Difference
Borrow
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Difference
Borrow
3.5. DEKODER
Rangkaian logika kombinasi
n
yang
mengubah
suatu
sandi
biner
dengan
variabel masukan menjadi 2 saluran keluaran. Realisasi rangkaian dekoder 2-ke-4 menggunakan 6 buah INVERTER dan 4 buah NAND gate:
3.6. ENKODER
Rangkaian logika kombinasi yang menerima 2n saluran masukan, satu untuk setiap informasi diskret, dan menghasilkan suatu sandi biner dengan n saluran keluaran. Dalam berbagai keadaan, maka suatu saat akan timbul beberapa input yang mempunyai nilai logic yang sama. Oleh karena itu, kita mengenal desain Priority Encoder, yang dapat kita definisikan sebagai enkoder yang menggunakan prioritas pada semua input-inputnya. Misal, kita ambil contoh
3.7. MULTIPLEKSER
Rangkaian logika kombinasi
n
yang
memilih
sinyal.
Secara
umum
suatu
multiplekser dengan 2 masukan dan 1 keluaran memerlukan n saluran pemilih. Desain multiplekser 4-ke-1:
Realisasi rangkaian multiplekser 4-ke-1 dengan menggunakan 2 buah INVERTER dan 5 buah gerbang NAND:
B 0 0 1 1
A 0 1 0 1
3.8. DEMULTIPLEKSER
Rangkaian logika kombinasi yang menerima informasi dari beberapa saluran dan membagikannya ke tujuan yang jumlahnya lebih banyak. Demultiplekser merupakan kebalikan dari multiplekser. Demultiplekser dapat dimisalkan sebagai penyalur data (data selector), mempunyai 1 masukan dan menghasilkan banyak keluaran. Suatu demultiplekser dapat berfungsi sebagai rangkaian dekoder jika masukan tunggal itu dihubungkan secara permanen dengan suatu sinyal yang bersesuaian dengan logika-1. Desain demultiplekser 1-ke-4:
Realisasi dengan
demultiplekser menggunakan 6
1-ke-4 buah
3.9. Komparator
Rangkaian logika kombinasi yang
Selector A B 0 0 0 1 1 0 1 1
Input Y3
Outpu t Y2 Y1
Y0
menunjukkan apakah A>B, A=B , A<B. Realisasi komparator 2 bit dengan menggunakan 7 buah INVERTER dan 13 buah NAND gate:
A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
A0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
f1
f2
f3
Aljabar Boole merupakan suatu sarana yang berguna untuk menyederhanakan suatu pernyataan logika, tetapi belum dapat dipastikan bahwa pernyataan yang disederhanakan oleh aljabar Boole itu merupakan pernyataan yang paling sederhana. Prosedur meminimumkan itu agak sulit dirumuskan karena ketiadaan aturan khusus yang jelas untuk menentukan langkah manipulasinya. Metode peta (map) memberikan suatu prosedur yang mudah dan langsung dalam proses penyederhanaan fungsi Boole. Cara itu dapat dipandang sebagai suatu tabel kebenaran dalam bentuk gambar dan merupakan perluasan dari diagram Venn. Pemetaan itu dikenal sebagai peta Karnaugh (K-Map). Dan untuk jumlah variabel yang besar dan juga tidak sesuai dikerjakan dengan komputer Metode tabulasi (Quine Mc Cluskey)dapat mengatasi kekurangan tersebut.
2.
bernilai 1 atau 0. Pengandaian itu tidak selalu benar karena dalam praktek terdapat kombinasi variabel masukan yang tidak pernah ada. Sebagai contoh, sandi biner BCD mempunyai enam kombinasi yang tidak pernah terpakai. Kombinasi yang dipakai hanyalah 0000 sampai dengan 1001 (yang menyandikan angka desimal 0 sampai dengan 9), 1010 sampai dengan 1111 tidak boleh muncul dalam operasi normalnya. Rangkaian logika yang menggunakan sandi semacam itu baik. Keadaan lebih Akibatnya, acuh lanjut keluaran fungsi dalam itu tidak untuk mengandaikan kombinasi diperhatikan untuk yang tidak dipakai itu tidak pernah ada selama sistemnya bekerja dengan perlu kombinasi masukan yang tidak terpakai, karena dijamin tidak pernah ada. dimanfaatkan pada K-Map mendapatkan penyederhanaan dont care fungsinya. Dalam penggunaannya kondisi
4. Jika pada suatu posisi terdapat lebih dari satu variabel input, ingatlah
teori pencerminan.
Contoh:
4.2.3. Langkah-langkah penyederhanaan dari sebuah fungsi dengan menggunakan metode K-Map:
1. Pastikan persamaannya dalam bentuk yang sama (SOP atau POS). 2. Tentukan jumlah variabel input. 3. Buatlah format map yang sesuai dengan jumlah variabel input. 4. Masukkan tiap minterm dari persamaan ke dalam map. 5. Lakukan penyederhanaan: a) Kelompokkan mungkin. tiap minterm (segiempat) gabungkan yang 32 berdekatan segiempat, dengan lalu 16 melingkarinya, selalu gabungkan segiempat yang bersebelahan sebanyak Jadi kalau mungkin segiempat, lalu 8 segiempat, lalu 4 segiempat, dan akhirnya kalau masih dapat, 2 segiempat.
f ( A, B, C , D, E ) = m(0,2,4,6,8,13,15,16,18,20) +(1,7,12,14,19,24,28,29,31)
Penyelesaian: 1.
f ( A, B, C , D ) =BCD +AB D +BC D +A BD +BCD
Bentuk soal sudah dalam bentuk SOP. Jumlah input = 4 variabel. Bentuk map setelah semua persamaannya disubstitusi:
2.
f ( A, B, C , D ) =( A +C )( A +C )( B +C +D )
Bentuk soal sudah dalam bentuk POS. Jumlah input = 4 variabel. Bentuk map setelah semua persamaannya diinvers dan disubstitusi:
4.
5.
BD + A BC + CD + A BD Dihasilkan penyederhanaan: A D +
f ( A, B, C , D, E ) = m(0,2,4,6,8,13,15,16,18,20) +(1,7,12,14,19,24,29,31)
Jumlah input = 5 variabel. Bentuk map setelah IM-nya disubstitusikan dan diadakan penggabungan :
Sistem
bilangan
(number
system)
adalah
suatu
cara
untuk
mewakili
besaran dari suatu fisik. Sistem bilangan yang paling banyak dipergunakan oleh manusia adalah sistem bilangan desimal, yaitu sistem bilangan yang menggunakan 10 macam simbol untuk mewakili suatu besaran. Sistem ini banyak digunakan oleh manusia, karena manusia mempunyai 10 buah jari untuk dapat membantu perhitungan-perhitungan dengan sistem desimal. Lain halnya dengan komputer, logika di komputer diwakili oleh bentuk elemen dua keadaan on atau off. Konsep inilah yang dipakai dalam sistem bilangan biner, yang hanya menggunakan 2 macam simbol untuk mewakili suatu besaran nilai. Disamping sistem bilangan biner, komputer juga menggunakan sistem bilangan yang lain , yaitu sistem bilangan oktal, dan sistem bilangan heksadesimal. Sistem bilangan menggunakan suatu bilangan dasar atau basis yang tertentu. Basis yang dipergunakan masing-masing sistem bilangan tergantung dari jumlah nilai bilangan yang digunakan.
Konversikan bilangan desimal 125,4375 ke dalam sistem bilangan biner. 125,4375 dipecah menjadi 125 + 0,4375
untuk bilangan desimalnya dikonversikan ke dalam sistem bilangan biner dengan cara dikalikan dengan bilangan 2. 0,4375 X 2 = 0,875 0,875 0,75 0,5 125 125,437510 X 2 = 1,75 X 2 = 1,5 X 2 = 1 = 1111101 0,4375 = 0,01111 + = 1111101,01112 banyaknya perkalian dengan angka 2 tergantung dari banyaknya angka desimal di belakang koma.
Konversikan
heksadesimal. 110101002 =
biner
110101002
ke
dalam
sistem
bilangan
Tujuan Percobaan: Mensimulasikan persamaan dalam bentuk gate-gate dan IC-IC dengan bantuan software Electronics Workbench 5.12 menggunakan IC TTL. Pertemuan ke-1 Tugas pendahuluan:Anda dihadapkan pada soal yang harus anda selesaikan sesuai dengan petunjuk yang 1. 2. 3. 4. diberikan. Untuk menyelesaikan soal tersebut, anda bisa mengikuti langkah-langkah yang akan dijelaskan berikut ini: Bacalah soal yang anda terima dengan cermat dan pahami maksudnya. Tentukan banyaknya input dan output yang diperlukan. Buatlah tabel kebenarannya. Carilah persamaan logicnya menggunakan salah satu metode berikut ini: 5. 6. 7. 8. 9. Aljabar Boole Karnaugh Map Merealisasikan persamaan logika dengan
Sederhanakan persamaan ke bentuk yang paling sederhana. Penyederhanaan ditujukan untuk meminimalisasi jumlah penggunaan gerbang logika. Ubahlah persamaan logic hasil penyederhanaan ke bentuk persamaan NAND gates dan INVERTER. Gambarkan persamaan yang anda dapatkan dalam bentuk gate-gate dengan menggunakan software Electronics Workbench. Tentukan jumlah IC TTL yang anda perlukan. setelah selesai melakukan langkah ke-7, gambarkan rangkaian gate anda dalam bantuk IC TTL tipe 74XX dengan menggunakan software Electronics Workbench.
10. Realisasikan gambar yang telah anda buat dengan menggunakan IC-IC TTL pada media Protoboard. Pertemuan ke-2 Tugas pendahuluan: Disket berisi file realisasi persamaan dengan gerbang-gerbang logika dan IC-IC TTL. Print out realisasi persamaan dalam bentuk gate dan IC TTL.
Laporan percobaan II: Berisi soal asli yang diberikan map, oleh asisten hasil yang bersangkutan, tabel kebenaran, karnaugh persamaan penyederhanaan, realisasi
persamaan dengan menggunakan gate(Schematic, part list, dan model list), realisasi persamaan dengan menggunakan IC-IC TTL(Schematic, part list, dan model list). Laporan percobaan II dikumpulkan 1 hari setelah pelaksanaan percobaan II pertemuan ke-2. Berikut adalah salah satu contoh soal beserta jawabannya: Dalam dihubungkan sebuah dengan rumah tiga terdapat buah sebuah saluran yang telepon yang pesawat telepon masing-masing
diletakkan di meja A, B, C. Rancang suatu rangkaian penerima dengan ketentuan sebagai berikut: Pesawat Telepon A memiliki prioritas tertinggi, yang berarti bila handset Pesawat diangkat telepon B saluran dapat akan terhubung bila ke pesawat telepon A A, walaupun sedang dipakai oleh yang lain. terhubung pesawat telepon tidak terpakai, dan dapat langsung terhubung walaupun telepon C sedang digunakan. Pesawat telepon C memiliki prioritas terendah, yang berarti hanya dapat terhubung ke saluran jika telepon A dan B tidak digunakan. Pada pesawat telepon A terdapat lampu indikator yang menandakan bahwa pesawat B & C sedang digunakan atau tidak. Jawaban dikerjakan dengan langkah-langkah sebagai berikut: 1. Pada soal ini anda diminta untuk merancang sebuah alat yang mengatur prioritas tertinggi dari tiga buah telepon dalam menerima suatu panggilan. Jadi disini anda mempunyai 3 buah input dan 5 buah output. Kita beri nama inputnya sebagai berikut: A(untuk line 1), B(untuk line 2), C(untuk line 3), lalu untuk kelima buah outputnya I1(indikator yang menunjukkan telepon line 2 sedang dipakai), I2(indikator yang menunjukkan telepon line 3 sedang dipakai), X( output dari telepon line 1), Y( output dari telepon line 2), Z( output dari telepon line 3). 2. kemudian kita buat tabel kebenarannya, sebagai berikut:
3.
Dari tabel tersebut setelah dibuat K-mapnya akan didapat persamaan logicnya, yaitu:
X Y Z =A = A B = A B C IL1 = B IL2 = C
4.
Langkah berikutnya persamaan pada langkah ketiga diubah menjadi bentuk NAND gates dan inverter, sehingga menjadi:
X Y Z = ( A) ( A) = ( A B) ( A B) = ( A B C ) ( A B C ) IL1 = ( B ) ( B) IL 2 = (C ) (C )
5.
Langkah
berikutnya
kita
realisasikan
persamaan
diatas
dengan
6.
Dari gambar diatas ,dapat dilihat bahwa rangkaian terdiri dari: 4 buah INVERTER 1 buah NAND gate 2 input 1 buah NAND gate 3 input
Maka IC TTL yang diperlukan adalah: 1 buah IC 74LS04 1 buah IC 74LS00 1 buah IC 74LS10
Setelah
anda
menyelesaikan
point
s/d
maka
anda
baru
dapat
mempraktekkan percobaan II
EWB
(Electronic
Work
Bench)
adalah
salah
satu
dari
sekian
banyak
software yang digunakan untuk mendesain skema rangkaian elektronika maupun skema rangkaian logic. Software ini sangat berguna dalam perancangan suatu desain, karena software ini secara virtual melalui fungsi simulasi-nya akan memberitahukan apakah skema yang telah kita rancang akan bekerja dengan baik pada saat direalisasikan dengan komponen yang sesungguhnya.
6.1. Cara mengambil komponen yang akan digunakan: 6.1.1. Logic Gate(gerbang logika)
Klik icon Logic gates pada toolbar. Untuk mengambil NAND gate, klik icon NAND, lalu drag & drop ke dalam
worksheet anda. Cara diatas berlaku untuk melakukan pengambilan gate-gate yang lain. Gambar icon Logic Gates Gambar pengembangan dari icon Logic Gates
Catatan: Standar input dari AND, OR, NAND, NOR, X-OR, X-NOR, dan yang lainnya(terkecuali INVERTER) adalah 2, jika anda membutuhkan input lebih dari dua dari komponen diatas lakukan langkah-langkah sebagai berikut: Klik dua kali pada gate yang bersangkutan. Klik bar Number of Input | tentukan banyaknya input dengan memilih option yang tersedia | OK. Selanjutnya cara diatas berlaku untuk semua jenis gate yang ingin diubah jumlah inputnya.
6.1.2. Saklar/Switch
Klik dua kali pada LED yang dimaksud | pilih Choose Probe | pilih warna yang diinginkan | OK. Gambar icon Indicators Gambar icon Red Probe Gambar LED
Cara penggunaannya:
Klik icon Instrument pada toolbar. Klik icon Logic Converter, lalu drag & drop ke dalam worksheet anda, dan klik dua kali pada gambar Logic Converter yang muncul pada worksheet anda untuk mengeluarkan menu Logic Converter.
Bagian kiri tabel merupakan bagian input, dan bagian kanan merupakan output. Klik jumlah input sesuai dengan kebutuhan, lalu isikan bagian output dengan 0 dan 1 sesuai dengan truth table yang anda miliki.
Klik Simplify (SIMP), maka kita akan mendapatkan persamaan logic yang sederhana dari truth table yang kita masukkan pada langkah sebelumnya. Klik A|B NAND, maka anda akan mendapatkan realisasi dari truth
table dalam bentuk gerbang NAND. Catatan : Logic Converter memang memudahkan kita dalam menyederhanakan suatu persamaan logic, dengan hanya sekali klik saja kita dapat membuat gatenya tanpa harus bersusah payah, tetapi sangat disarankan agar anda tidak menggunakan Logic Converter. Karena berdasarkan pengalaman, persamaan yang dihasilkan oleh Logic Converter tidaklah sama dengan truth table yang kita miliki. Selain itu persamaan yang dihasilkan masih belum sederhana, yang akan menyebabkan anda menggunakan banyak IC TTL ketika merealisasikan Karnaugh Map rangkaian atau dan anda. dari Kami sangat yang menyarankan dihasilkan anda baru untuk menyederhanakan persamaan logic dengan menggunakan metode persamaan dibuat gambar gatenya secara manual dengan menggunakan software EWB dengan cara menarik satu persatu gate yang dibutuhkan.
Tujuan Percobaan: Merealisasikan persamaan yang didapat pada percobaan II ke dalam IC PAL dengan menggunakan bahasa CUPL. Pertemuan ke-1 Tugas pendahuluan:Pada percobaan ini anda belajar pemrograman gerbang-gerbang logic pada IC PAL dengan menggunakan bahasa CUPL (Compiler Universal for Programmable Logic) yang terdapat pada software PROTEL 99 SE. Penggunaan IC PAL memungkinkan kita untuk mendesain rangkaian logika dengan menggunakan satu buah IC. Soal yang diberikan dapat dikerjakan dengan mengikuti langkah-langkah yang telah diberikan pada percobaan II pertemuan ke-1 dari point 1 s/d point 5. Setelah anda selesai ,anda diminta untuk menuliskan persamaan dengan bahasa CUPL pada PROTEL 99 SE. Pertemuan ke-2 Tugas pendahuluan: Disket berisi file-file *.pld, *.si dari soal pertemuan ke-1 kepada anda. Pada pertemuan ke-2 ini anda diminta untuk membakar file output (*.jed) ke dalam IC PAL dengan menggunakan Universal Programmer dan merealisasikannya dengan media protoboard. Anda akan diajarkan bagaimana membuat PCB dengan bantuan software PROTEL 99 SE. Laporan percobaan III: Berisi soal asli yang diberikan oleh asisten yang bersangkutan, tabel kebenaran, karnaugh map, persamaan hasil penyederhanaan, beserta print yang diberikan pada Mendesain PCB (Printed Circuit Board)
Protel 99 SE merupakan sebuah software yang digunakan untuk membantu semua tugas yang berhubungan dengan desain elektronika. Dengan bantuan software ini anda bisa mendesain sebuah PCB (Printed Circuit Board) berdasarkan keinginan anda atau dari sebuah skema elektronika secara otomatis, melakukan simulasi dari rancangan skema yang anda buat, dan lainnya.
2. 3. 4.
Jalankan program Protel 99 SE dengan mengklik icon Protel 99 SE di desktop atau di dalam start menu | Programs. Pada toolbars klik File | New. Ubah nama database (xxxx.ddb) pada bagian Database file name, ubah lokasi penyimpanan pada bagian Database Location, dan bila perlu, beri Password dengan mengklik bar Password.
5.
6.
Pada layar kosong, klik kanan lalu pilih New | Wizard | PLD-CUPL Wizard | OK | Next. Anda Diminta untuk mengisikan data sebagai berikut: Name (File pld & si harus sama) Part Number Device Designer : : : : => Nama file
7.
8.
Setelah itu anda klik Next | Text Editor | Next | Next | isi jumlah I/O pin yang diperlukan | Next | Next | Finish. Setelah anda melakukan langkah-langkah diatas akan muncul sebuah file *.pld. Di atas sudah dibahas, bahwa kita membutuhkan file *.pld dan file *.si, maka untuk membuat file *.si caranya adalah sebagai berikut:
Name hapus kata Copy of, dan ganti ekstensinya dari *.pld ke *.si, lalu pada bagian Format pilih PLD Simulation Input Files (*.si) | OK.
9.
Kemudian pada bar explorer akan bertambah suatu file dengan ekstensi *.si, lalu klik file *.si tersebut, yang perlu anda ubah hanya pada bagian /**Inputs**/ sampai dengan /**Logic Equations**/ beserta isinya, oleh karena itu hapus isi file mulai bagian /**Inputs**/ sampai dengan bagian /**Logic Equations**/. Dan bagian yang terhapus tersebut diganti dengan ekspresi ORDER dan Vectors seperti pada contoh file *.si yang akan diberikan.
10.
Pada file *.pld, bagian /**Inputs**/ dan /**Outputs**/ digunakan untuk mendeklarasikan variabel pin I/O yang akan anda gunakan. Bagian Declarations and Intermediate Variables digunakan untuk mendefinisikan variabel yang bukan variabel I/O yang berbentuk persamaan yang dipakai oleh banyak variabel pada bagian /**logic Equations**/, serta untuk mempermudah pengertian dari sebuah desain. Bagian /**Logic Equations**/ digunakan untuk menuliskan persamaan aljabar Boolean.
Pada saat meng-compile anda dapat menggunakan pilihan virtual pada bagian device. Ini memungkinkan anda untuk memastikan bahwa desain anda akan berhasil di-compile, sebaik pada saat meng-compile file *.pld yang pas jumlah literal persamaannya. Pilihan virtual memungkinkan kita untuk mendesain sebuah PLD tanpa harus memikirkan arsitektur target yang digunakan. Pilihan virtual juga memungkinkan sebuah desain memuat jumlah pin dan jumlah literal persamaan yang tidak terbatas jumlahnya. Jumlah pin dan literal persamaan adalah alasan yang menyebabkan kita harus mengganti device target yang lebih besar (yang memuat I/O lebih banyak).
11.
Pada
posisi
file
*.pld,
klik
PLD
Configure.
Pada
bagian
target
device klik Change, pada bagian Device Type pilih GAL, lalu pada bagian Device Name pilih g16v8 yang terletak paling atas, lalu klik OK. Pada bagian Optimizations beri tanda cek Keep XOR (do not expand to And-Or), lalu pada bagian Logic Minimization pilih Quine Mc Cluskey. Pilihan Quine Mc-Cluskey adalah algoritma yang terbaik untuk arsitektur PAL. Setelah selesai klik OK. Proses configure akan menghasilkan file *.cfg. proses configure ini berguna untuk mengkonversikan file *.jed dari PAL To GAL.
12.
Setelah melakukan proses configure, masih dalam posisi file *.pld klik PLD | Compile pada toolbar. Jika file *.pld yang anda buat tidak ada kesalahan (tanpa ada Error) maka secara otomatis anda akan mendapatkan file *.abs, *.rep, *.lst, *.jed. Jika pada saat meng-compile anda mengalami Error, kesalahannya dapat anda lihat pada file *.lst.
13.
Pada file *.si, bagian ORDER digunakan untuk mendeklarasikan variabel yang akan digunakan pada proses simulasi, dan untuk menerangkan
14.
Setelah anda selesai mengisikan data-data pada file *.si, klik PLD | Simulate. Jika file *.si yang anda buat tidak ada kesalahan, maka secara otomatis anda akan mendapatkan dua file tambahan yaitu file *.so dan file *.wo. Jika pada saat simulasi anda mengalami error, kesalahannya dapat anda lihat pada file *.wo. Tetapi jika anda yakin bahwa tabel kebenaran yang anda buat pada file *.si sudah benar, maka anda harus membetulkan kesalahan pada file *.pld. Karena anda mungkin salah dalam memasukkan persamaan, atau persamaan yang anda masukkan tidak sama dengan data tabel kebenaran pada file *.si. Jika mengalami error pada saat simulasi seperti yang sudah dijelaskan diatas jangan membetulkan kesalahan pada file *.si sesuai dengan data kesalahan yang diberikan pada file *.wo. Compile dan simulasi memang akan berhasil, tetapi alat yang anda buat akan mengalami kesalahan pada saat diuji/dites.
15.
Jika
pada
saat
pertama
kali
anda
melakukan
compile
dan
simulate
mengalami kegagalan, dan jika yang kedua kali compile dan simulate yang anda lakukan berhasil maka anda harus melakukan compile dan simulate untuk yang ketiga kalinya, tetapi sebelum itu hapus dulu semua file yang dihasilkan pada saat compile dan simulate.
/*********************************************************************/ /* */ /*********************************************************************/ /** Inputs **/ Pin = ; /** Pin = ; /** **/ **/
/** Declarations and Intermediate Variables /** Logic Equations **/ Penjelasan:
2. Bagian /**
4. Setiap variabel input dan output antara huruf besar [A] dan huruf kecil
[a] sangat berpengaruh, dan merupakan dua variabel yang berbeda.
5. Bagian
Declaration
and
Intermediate
Variables
merupakan
tempat
mendeklarasikan varaiabel yang berbentuk persamaan, yang akan dipakai berulang kali pada bagian Logic Equations. 6. Bagian Logic Equations merupakan bagian yang memuat persamaan akhir. 7. Ekspresi logika yang dapat digunakan adalah AND = &, OR = #, NOT = !, XOR = $.
/*********************************************************************/ /* */ /*********************************************************************/ ORDER: Vectors: $msg 1. Setiap pindah baris harus diakhiri dengan tanda (;).
2. Bagian /**
4. Bagian
ORDER
digunakan
untuk
mendeklarasikan diselingi
variabel %X (X
I/O
yang
digunakan, lainnya).
secara
berurutan
dengan
oleh
menandakan
jumlah spasi yang anda inginkan antara satu variabel dengan variabel
4. 5. 6. 7.
Pada layar kosong, klik kanan lalu pilih New | Wizard | Printed Circuit Board Wizard | OK | Next. Anda telah masuk ke menu Board Wizard | Next. Pada bagian units pilih imperial dan Custom made board | Next. Atur ukuran-ukuran yang anda inginkan pada PCB yang akan anda buat, pengaturan ini juga dapat dilakukan secara manual pada saat anda mendesain PCB di workspace anda, tentukan bentuk PCB dengan mengatur bagin Inner & Corner Cuttoff, jika anda ingin berbentuk kotak hilangkan tanda cek pada Inner & Corner Cutoff | Next | Next.
Isi keterangan-keterangan untuk title block | Next. Pada bagian Layer Stack pilih Two Layer Non Plated | Next. Pada bagian routing via style pilih thruhole Vias Only | Next. Pada bagian Routing Technology pilih Through-hole components dan
one/two/three track sesuai dengan kebutuhan | Next. Atur ukuran Track Size, Via Width, Via Hole Size, Minimum Clearance | Next | Next | Finish. 13. Anda sudah mempunyai sebuah PCB kosong yang siap diisi dengan komponen yang anda butuhkan.
8.
Jangan lupa untuk memberi nama pada setiap komponen yang akan anda gunakan dengan cara mengklik dua kali pada komponen yang bersangkutan, lalu ketikkan nama yang anda inginkan komponen pada ini bar Properties berguna bagian untuk designator (bebas). Penamaan sangat
5.
Geser slider ke arah paling bawah lalu mulai tuliskan net-net yang anda butuhkan. Mengenai cara penulisannya akan dijelaskan berikut ini.
6.
Cara untuk membuat file *.net, lihat gambar!. Untuk menghubungkan titik 2 dari komponen R4 ke titik 3 pada komponen IC1, maka kita harus menulis pada file *.net sbb: ( Net 1 R4-2 IC1-3 )
Ingat !!!
Setiap net hanya untuk menghubungkan satu jalur. Penulisan suatu net harus diawali dengan tanda ( dan diakhiri oleh tanda ). Nama komponen dengan kaki komponen dibatasi dengan tanda dash (-) Berilah nama untuk setiap komponen sebelum membuat file *.net, seperti yang telah dijelaskan diatas. Untuk mengetahui suatu kaki komponen adalah kaki yang ke 1,2,3, dst, klik dua kali pada kaki tersebut dan lihat bagian designator pada bar properties, atau anda zoom sampai terlihat tulisan pada kakinya. Untuk penamaan komponen terserah anda, tetapi sebaiknya yang pendekpendek saja untuk memudahkan anda dalam membuat file *.net.
7. 8. 9.
Setelah anda yakin dalam membuat file *.net, save file anda dengan cara mengklik icon bergambar disket pada toolbars atau melalui File | Save. Langkah berikutnya anda kembali ke file *.pcb anda. Pada toolbars klik Design | Load Nets..., lalu akan muncul jendela seperti dibawah ini.
10. 11.
Klik browse untuk menentukan lokasi tempat anda menyimpan file *.net yang anda buat, lalu klik file *net yang dimaksud lalu klik OK. Pada tampilan berikut, pada kolom akan tampil data-data tentang jalurjalur yang anda buat melalui file *.net. dan hasil harus tanpa error. Jika ada error anda kembali ke dalam file *.net dan betulkan kesalahannya disana. Jika tidak ada kesalahan anda klik execute. Anda akan kembali ke file *.pcb desain. dengan sedikit perubahan pada pcb yang anda
12.
Pada
toolbars
klik
Auto
Route
All,
maka
secara
otomatis
akan
13.
Jika
setelah
proses
Auto
Route
selesai,
dan
jalur
yang
anda
buat
menghasilkan warna hijau itu berarti jalur yang satu bertabrakan dengan jalur yang lain, mungkin anda salah dalam menempatkan komponen, terlalu jauh atau alasan yang lainnya. Anda hanya perlu melakukan proses Auto Route ulang dengan cara mengklik Tools | Un-route | All, geser komponen-komponen yang jalurnya mendapat warna hijau lalu klik Auto Route | All. Jika jalur anda menghasilkan dua buah warna merah dan biru maka pcb anda diset untuk two layer mode, maka untuk merubahnya ke one layer mode anda klik Design | Rules, lalu pada bar Routing anda pilih Routing Layers, klik dua kali tulisan Routing Layers pada bagian Name, lalu akan muncul menu seperti dibawah ini:
Lalu pada bagian Rule Attributes geser slider hingga paling bawah, lalu ubah option Bottom Layer menjadi Not Used | OK | Close. Dan anda hanya perlu melakukan proses Auto Route ulang.
Jika track yang ingin anda ubah ukurannya hanya 1 saja, maka yang harus anda lakukan adalah mengklik track yang bersangkutan sebanyak dua kali sampai muncul menu track, lalu anda ubah sesuai ukurannya dengan pada yang bagian width anda kehendaki.
Jika anda ingin mengubah semua track pada desain pcb anda sehingga semua track mempunyai Design geser ukuran | Rules, yang pada sama bar maka yang perlu anda lakukan adalah mengklik Routing, slider sampai bawah
dan pilih Width Constrain, lalu klik dua kali tulisan width pada bagian Name, lalu akan muncul menu Max-Min Width Rule, ubah ukuran max, min, preffered width sesuai dengan yang anda kehendaki, lalu klik OK | Close. Dan anda hanya perlu melakukan proses Auto Route ulang.
Top layer adalah track bagian atas pada desain PCB anda. Bottom Layer adalah track bagian bawah, layer ini akan terlihat jika anda tidak mematikan option Bottom layer pada penjelasan diatas. Top Overlay adalah gambar komponen-komponen yang anda gunakan Mechanical 4 adalah bagian Tittle Block and scale, Legend String,
Dimension Lines
Keepout Layer adalah garis tepi pada PCB anda dan string-string yang anda sertakan. Multi Layer adalah pad pada komponen-komponen yang gunakan.
Oleh karena itu jika anda hanya ingin mencetak jalur PCB-nya saja delete option Top Overlay, dan Mechanical 4, sedangkan option Bottom Layer itu terserah kepada anda, karena jika anda sudah mematikan fungsi bottom layer option bottom layer tersebut tidak berpengaruh jika di delete atau tidak. Setelah proses diatas dilakukan klik File | Print Job. Maka anda akan mendapatkan hasil cetakan hanya berupa jalur dan string-string yang anda sertakan saja.
Dalil-dalil
6. 0 +0 = 0 1 =1 7. 1 +0 =0 + 8. 1 +1 = 1 9. 0 = 1
0 X =0 1 X = X X X = X
X X =0
Teorema
1b. 2b. 3b. 4b. 5b. 6b. 7b.
1 +X = 1 0 +X = X X +X = X
X + X = 1
X Y = Y X
X Y Z = ( X Y ) Z = X (Y Z )
X + X =Y + X
X +Y +Z = ( X +Y ) +Z = X +(Y +Z )
X Y ......... Z =X + Y + ........... + Z X + Y + ......... + Z =X Y ........... Z
8b.
( X Y ) +( X Z ) = X (Y + Z )
( X Y ) +( X Y ) = X
f ( X , Y ,........, Z , ,+ ) =f ( X , Y ,........., Z ,+ , )
X +( X Y ) = X
X +( X Y ) =X + Y ( Z X ) +( Z X Y ) = ( Z X ) +( Z Y )
( X +Y ) ( X + Z ) = X +(Y Z )
(X + Y ) ( X + Y ) =X
X ( X +Y ) = X
X ( X +Y ) = X Y
( Z + X ) ( Z +X +Y ) =( Z +X ) ( Z +Y )
( X +Y ) ( X +Z ) (Y +Z ) =( X +Y ) ( X +Z )
15a. ( X Y ) +( X Z ) =( X +Z ) ( X +Y ) 16a.
15b. 16b.
( X +Y ) ( X + Z ) =( X Z ) +( X Y )
Template IC TTL