BAB III DESAIN RANGKAIAN LOGIKA Di bab lalu aljabar Boolean digunakan untuk menjelaskan rangkaian logika dan

menerapkannya ke rangkaian yang sederhana. Padbab ini, akan dijelaskan prosedur dasar yang digunakan untuk merancang rangkaian logika, apabila rangkaian yang diinginkan diberikan. Rangkaian yang diinginkan bisa dalam bentuk tabel kebenaran (truth table) keluaran dari semua kemungkinan kombinasi semua masukannya, atau sebagai suatu pernyataan yang menjelaskan operasi rangkaian. Pada bab ini hanya menekankan pada jaringan logika kombinatorial, yaitu jaringan yang hanya berisi gerbang-gerbang logika, dan tidak berisi rangkain memory. Pada jaringan kombinatorial, keluarannya hanya tergantung pada keadaan masukannya. Setiap persamaan logika yang akan diimplementasikan dalam rangkaian logika perlu diuji dahulu dalam bentuk minimumnya. Minimalisasi rangkaian logika diperlukan agar diperoleh rangkaian dengan logika yang sama, namun dengan jumlah gerbang yang paling sedikit. Pada bab ini juga akan disajikan meode pengujian bentuk minimum dari persamaan logika, maupun prosedur minimalisasi rangkaian logika dengan menggunakan peta Karnaugh (K map). 3.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP) dan Hasil Perkalian dari Hasil Penjumlahan (Product of Sum/POS) Dua bentuk umum ekspresi logika adalah : 3.1.1 Ekspresi Hasil Penjumlahan dari hasil Perkalian (Sum of Product / SOP) : 1. 2.
ABC +ABC

AB + ABC + CD + D

3. AB + CD + EF + GK + HL 3.1.2 Ekspresi Hasil Perkalian dari hasil Penjumlahan (Product of Sum / POS) : 1. 2.
( A + B + C).(A + B + C) ( A +B).( A +B +C).(C +D).( D)

3. ( A + B).(C + D).(E + F).(G + K ).(H + L) 3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi SOP :

27

28

Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam bentuk SOP adalah : a. Tulislah dalam bagian AND untuk setiap keluaran yang berlogika 1 pada tabel kebenaran. Variabel masukan yang bernilai 0 ditulis inversi (NOT), sebaliknya yang bernilai 1 ditulis normal (tidak inversi / NOT). b. Semua bagian AND lalu di OR kan menjadi satu untuk memperoleh ekspresi keluaran akhir. Contoh 3.1 : Rancanglah rangkaian logika dengan dua masukan, yang keluarannya ditunjukkan pada tabel dibawah ! Tabel 3.1 Tabel Kebenaran untuk Contoh 3.1 Input B 0 0 1 1 A 0 1 0 1 Output X 0 1 0 0

Penyelesaian : dari tabel tersebut ditunjukkan bahwa keluarannya berlogika 1, hanya apabila masukannya A = 1 dan B = 0, sehingga keluarannya mempunyai persamaan X = A B B A

X = AB

Gambar 3.1 Rangkaian Logika Bentuk SOP untuk Contoh 3.1

Contoh 3.2 : Rancanglah rangkaian logika dengan tiga masukan, yang keluarannya akan tinggi apabila mayoritas masukannya tinggi ! Penyelesaian : Tabel 3.2 Tabel Kebenaran untuk Contoh 3.2 Input Output

29

C 0 0 0 0 1 1 1 1 X=

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1
ABC

X 0 0 0 1 0 1 1 1
A BC ABC
ABC

ABC

ABC + A BC + ABC +

Cara penulisan I m = minterm Cara penulisan II

m1

m2

m3

m4

X(A, B, C) = m (3, 5, 6, 7) Dengan cara penyederhanaan diperoleh : X=

AB(C +C) + AC(B + B) + BC( A + A ) =

AB + AC + BC

Rangkaian logika untuk persamaan dalam bentuk SOP tersebut adalah : A B

A C

X = AB + AC + BC

B C Gambar 3.2 Rangkaian Logika Bentuk SOP untuk Contoh 3.2 3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi POS : Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam bentuk POS adalah :

30

a. Tentukanlah ekspresi SOP untuk keluaran yang diinversikan ( X ) b. Sederhanakanlah ekspresi untuk X tersebut c. Inversikan ekspresi (X) tersebut untuk mendapatkan keluaran X dan gunakan teorema-teorema De-Morgan untuk menyederhanakannya menjadi bentuk POS. Contoh 3.3 : Rancanglah rangkaian logika dengan tiga masukan, yang keluarannya akan rendah apabila mayoritas masukannya rendah ! Penyelesaian : Tabel 3.3 Tabel Kebenaran untuk Contoh 3.3 C 0 0 0 0 1 1 1 1
X

Input B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

Output X X 0 0 0 1 0 1 1 1 1 1 1 0 1 0 0 0
A BC

A BC ABC

A BC

A BC + A BC + ABC + A BC

= BA + A C +BC

Untuk mendapatkan Keluaran X, maka ekspresi X diinversikan yaitu : X = A B + AC +BC =

B A . A C. B C

= (A + B)(A + C)( B + C)

Cara penulisan I M = maksterm Cara penulisan II

M1

M2
22

M3

X(A, B, C) = M (0, 1, 2,4)

Rangkaian logika untuk persamaan dalam bentuk POS tersebut adalah : A B A C B C X = (A + B) (A+C) (B + C)

31

Gambar 3.3 Rangkaian Logika dalam POS untuk Contoh 3.3 3.4 Rangkaian Logika dengan Keluaran Banyak Kadangkala suatu persoalan dalam mendesain rangkaian logika membutuhkan lebih dari satu keluaran untuk masukan yang sama. Untuk itu keluaran-keluaran tersebut diperlakukan secara terpisah. Apabila ekspresi keluaran akhir diperoleh, dan terdapat beberapa bagian yang sama maka dapat disederhanakan dan dijadikan satu. Contoh 3.4 : Desainlah rangkaian logika yang mempunyai masukan A, B dan C dan keluarannya adalah : X = AB + BC B C
X = AB + BC

dan

Y = ABC + AB

A
Y = ABC + AB

C A B Gambar 3.4 Gambar Rangkaian Logika Contoh 3.4 3.5 Peta Karnaugh (Karnaugh Map / K' Map) Seperti halnya tabel kebenaran, K' map juga memberikan keluaran untuk setiap kombinasi nilai masukannya, tetapi bentuknya berbeda. Gambar 3.5 manunjukkan tiga contoh K' map untuk dua, tiga dan empat variabel. Kotak-kotak K' map ditandai dengan nomor urut yang hanya berbeda satu dari kotak

32

sebelahnya, baik horizontal maupun vertikal. Ekspresi SOP untuk keluaran X diperoleh dengan meng-OR-kan pada kotak-kotak K' map yang bernilai 1.

A 0 0 1 1

B 0

X 1 A.B B
X = A B + AB

B 0 1

1 0 1

0 0 1 A.B

A A

1 0

(a) Dua Variabel Masukan

B 0

C 0

X 1 A B C
C

0 0

A B C

AB

1 1 1 0

1 1 0 0 1 1

0 1 0 1 0 1

1 0 0 0 1 0

A B C

AB

0 0 0

0 1 1 1 1

AB
AB

ABC
X = A BC + A BC + ABC + ABC

i Tiga Variabel Masukan (Vertikal)

BC

BC

BC

BC

33

1 0

1 0

0 0

1 1

X = A BC + A BC + ABC + ABC

ii Tiga Variabel Masukan (Horisontal) (b) Tiga Variabel

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

X 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 ABCD ABCD X=ABCD+ABCD+ ABCD+ABCD ABCD ABCD AB AB AB AB 0 0 0 1 1 0 0 1 0 0 0 0 CD CD CD CD 0 1 0 0

(c) Empat Variabel Masukan

34

Gambar 3.4 Contoh K' map : (a) Dua, (b) Tiga, dan (c) Empat Variabel Masukan Ekspresi keluaran X dapat disederhanakan dengan menggabungkan (looping) kotak-kotak dalam Kmap yang berlogika 1 berdekatan. Penggabungan logika 1 tersebut adalah 2, 4 atau 8 kotak. Gambar 3.5 adalah contoh-contoh looping 2, 4 dan 8 kotak yang berlogika 1.
C

AB
AB

0 1 1 0

0 0 0 0

AB
AB

0 1 0 0
X = AB

0 1 0 0

AB
AB

1 0 0 1
X =BC

0 0 0 0

AB
AB

AB
AB

AB
AB

CD

CD

CD

CD

AB
X = A BC +A BD

0 0 0 1

0 0 0 0

1 0 0 0

1 0 0 1

AB

AB
AB

(a) Kalang (Looping) 2 Kotak

AB

0 1 1 0 X=B

0 1 1 0

AB

1 0 0 1
X =B

1 0 0 1

AB

0 0 0 0
X =C

1 1 1 1

AB

AB

AB

AB
AB

AB
AB

AB
AB

35

C
CD

AB
AB

1 1
AB

0 0 0 0 1 0 0 0

CD

CD

CD

0 1 0 0

0 1 0 0

0 1 0 0

AB
AB
X =C

1 AB 1 AB
AB

X = AB

CD

CD

CD

CD

AB AB

0 0 0 0

0 1 1 0

0 1 1 0

0 0
CD CD

CD

CD

AB
AB

0 0

AB AB

0 0 1 1

0 0 0 0
X = AD

0 0 0 0

0 0 1 1

AB
AB
X = AB

36

CD

CD

CD

CD

CD

CD

CD

CD

AB AB

1 0 0 1

0 0 0 0

0 0 0 0

1 0 0 1

AB AB

0 0 0 0

1 1 1 1

0 0 0 0

0 0 0 0

AB
AB

AB
AB

X = BD

X =CD

(b) Kalang (Looping) 4 Kotak

CD CD

CD

CD

AB AB

0 1 1 0

0 1 1 0

0 1 1 0

0 1
CD CD

CD

CD

AB
AB

1 0

AB AB

1 1 1 1

1 1 1 1
X =C

0 0 0 0

0 0 0 0

AB
AB

X=B

CD

CD

CD

CD

37

AB AB

1 0 0 1

1 0 0 1

1 0 0 1

1 0
CD CD

CD

CD

AB
AB

0 1

AB AB

1 1 1 1

0 0 0 0
X =D

0 0 0 0

1 1 1 1

AB
AB X =B

(c) Kalang (Looping) 8 Kotak Gambar 3.5 Contoh-contoh Looping 2, 4 dan 8 Kotak Gambar 3.6 berikut menunjukkan contoh-contoh penyederhanaan ekspresi Boolean dalam bentuk hasil penjumlahan dari hasil perkalian (SOP).

CD

CD

CD

CD

AB AB

0 0 0 0

0 1 1 0

0 1 1 1

1 0 0 0

AB
AB

CD

CD

CD

CD

AB AB

0 1 1 0

0 1 1 0

1 1 0 0

0 38 1 0 0

X = A BCD + ACD + BD

AB
AB

X = AB + BC + ACD

CD

CD

CD

CD

AB AB

1 0 1 1

1 0 0 1

1 0 0 1

1 1
CD CD

CD

CD

AB
AB

0 1

AB AB

1 1 0 0

1 1 0 1

1 0 0 1

1 0 1 0

AB
AB
X = B +ACD +AC D

X = A B + AC + BD + ABCD

1. X = ACD +ABC + A BC +ACD

CD CD

2. 3.

X = ABD + BCD + BCD + A BD

X = BCD + ABC + A CD + ACD

CD

CD

AB AB

0 0 0 1

1 1 0 1

0 1 0 0

0 1 1 1

AB
AB

Gambar 3.6 Contoh-contoh Penyederhanaan Peta Karnaugh 3.6 Kondisi Diabaikan (Dont Care Condition) Tabel kebenaran dari rangkaian logika, selalu memberikan kaluaran logika1 atau 0 untuk semua kombinasi masukannya. Tetapi ada pula rangkaian logika yang

39

kombinasi masukannya tidak pernah terjadi. Untuk rangkaian logika yang masukannya tidak pernah ada, maka nilai keluarannya tidak dinyatakan dalam logika 1 atau 0, melainkan diberi tanda X atau d (dont care), yang berarti keadaan dibaikan. Contohnya rangkaian logika untuk kode BCD (Binary Coded Decimal), yang masukannya hanya mempunyai 10 kombinasi, yaitu 0 (0000) sampai 9 (1001). Sehingga 6 masukan lainnya tidak pernah ada, yaitu 11 (1011) sampai 15 (1111). Tabel 3.4 di bawah menunjukkan pendeteksi bilangan prima dengan masukan kode BCD. Tabel 3.4 Tabel Kebenaran untuk Detektor Bilangan Prima Input D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 3.7 Permasalahan 3.7.1 Sederhanakan persamaan logika berikut menggunakan aljabar Boolean dan gambarkanlah rangkaian logikanya : a.
X =AC( ABD) +ABC D +A BC

Output A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 1 1 0 1 0 1 0 0 X X X X X X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

40

b. c. d. e. f. g. h. i. j.

Y = (A + B)(A + B + D)D

Z = A BC + ABD + CD

M = A BC + ABC + ABC + A BC + A BC
N = (B + C)(B + C) + A + B + C

P = (C +D) +ACD +A BC +A BCD +ACD

X = ABC + BCD + A BD + A CD
Z =( A +B +CD E +BC D

Y = RST + RS(T + V ) W = AC( ABD) +ABC D +A BC

m (0, 1, 4, 5, 10, 11, 14, 15) k. P( W , X, Y, Z) = M (0, 2, 4, 10, 12, 14) l. R (A, B, C, D) =

m. Q( K, L, M, N) = m(1, 5, 9, 12, 14, 15) n. S(X 1 , X 2 , X 3 , X 4 ) = M (2, 3, 7, 9, 15) 3.7.2 Sederhanakanlah persamaan keluaran rangkaian logika berikut : A B C

Gambar 3.5 Untuk permasalahan 3.7.2 3.7.3 Desainlah rangkaian logika dalam SOP dan POS dari tabel kebenaran berikut: Tabel 3.5 Tabel Kebenaran Untuk Permasalahan 3.7.3 Input X1 0 0 0 0 X0 0 0 0 0 Y1 0 0 1 1 Y0 0 1 0 1 Output Z 1 0 0 0

41

0 0 0 0 1 1 1 1 1 1 1 1

1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 0 0 0 1 0 0 0 0 1

3.7.4 Tentukanlah bentuk minimum dari Peta Karnaugh pada gambar berikut :
C

AB
AB

1 0 1 1 (a)

1 0 0 X

AB
AB

CD

CD

CD

CD

AB AB

1 1 0 0

1 1 0 1

1 0 0 1

1 0 1 0

AB
AB

CD

CD

CD

CD

AB AB

1 1 0 1

0 0 0 0 (c)

1 0 0 1

1 42 1 0 1

AB
AB

(b) Gambar 3.6 Untuk permasalahan 3.7.3

3.7.4 Desainlah rangkaian logika Pengali ( Multiplier) dua bilangan biner 2 bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 X1 Input X0 Y1 Y0 Rangkaian Pengali Z3 Z2 Z1 Z0 Output

3.7.5 Desainlah rangkaian logika Pembanding (Comparator) dua bilangan biner 2 bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 ! X1 X0 Y1 Y0 M Rangkaian Pembanding N P (X > Y) (X = Y) (X < Y) Output

Input