2.4.

Switching-capacitors A/D konvertori

Pun naziv ove vrste A/D konvertora je Konvertori sa sukcesivnim aproksimacijama uz korienje preraspodele naelektrisanja. S obzirom da, kod ovih konvertora, raspodela naelektrisanja zavisi od odnosa kapacitivnosti a ne od apsolutnih vrednosti kapacitivnosti, u nastavku teksta su kondenzatori dimenzionisani u relativnim jedinicama. ema etvorobitnog switching-capacitors (S-C) A/D konvertora prikazana je na slici 2.4.1.

SW1 2 VL 1 8 0 SW2 2 Vx Vr Vr 1 4 1 0 2 1 0 1 1 0 1 1 0 1 VL 2 3

4 7 + 6

Slika 2.4.1. ema etvorobitnog konvertora sa sukcesivnim aproksimacijama uz korienje preraspodele naelektrisanja 2.4.1. Faza inicijalizacije Inicijalizacija zapoinje odmeravanjem (semplovanjem) ulaznog signala, odnosno povezivanjem gornjih ploa kondenzatora na napon VL = 0 V, a donjih ploa na nepoznati mereni napon VX, kao to je ilustrovano na slici 2.4.2.

SW1 1 VL SW2 VX 1 2 VL 2 8 4 2 1 1 2 3

Slika 2.4.2. Uzimanje odbiraka (semplovanje) Korienjem jednostavne formule za kapacitivnost C= Q U (2.4.1)

2.4 - 1

2.4. Switching-capacitors A/D konvertori dobija se da je ukupna koliina naelektrrisanja u sistemu QS = 16 C (V X VL ) Kako je VL = 0, sledi da je QS = 16 C V X (2.4.2)

(2.4.3)

U narednoj fazi, kolo prelazi u stanje zadrke (hold), kao na slici 2.4.3.

1 VL

VL

Slika 2.4.3. Zadravanje odbirka U ovom stanju, gornje ploe kondenzatora se odvajaju od mase (VL), a donje ploe se prebacuju od ulaznog napona VX na masu (VL). Formula koja sada vai za naelektrisanje je Q H = 16 C (VL V ) = 16 C V X Na osnovu zakona o odranju naelektrisanja i relacija 2.4.3 i 2.4.4, sledi da je V = V X (2.4.5) (2.4.4)

Ovo je inicijalni napon na ulazu u komparator. Time je zavren proces odmeravanja i konvertor je spreman za proces A/D konverzije. 2.4.2. Faza konverzije Izlaz iz komparatora, poto se prekopa svaki od kondenzatora, odreuje da li se donja ploa kondenzatora zadrava na referentnom naponu VR ili se vraa na nulu. Da bi se razumelo kako se proces odvija, konverzija e biti opisana na primeru konkretnog ulaznog napona VX = 21 VR 32 (2.4.6)

Za vreme inicijalizacije, zbirno naelektrisanje svih kondenzatora je QS = 16 C V X = 16 C 21 21 VR = CVR 32 2 (2.4.7)

Za vreme hold stanja, invertujui ulaz komparatora odlazi na

2.4 - 2

Vi

2.4. Switching-capacitors A/D konvertori V = V X = 21 VR 32 (2.4.8)

Postavljanjem etvorobitnog SAR (Successive Approximation Register) registra na vrednost 1000 kondenzator 8 se prevee sa mase na VR i kolo izgleda kao na slici 2.4.4.
VR

1 VL

VL

Slika 2.4.4. Prekopavanje kondenzatora 8 za najtei bit SAR registra Ukupno naelektrisanje u sistemu, sada je jednako zbiru naelektrisanja na kondenzatoru 8 i zbiru naelektrisanja na ostalim kondenzatorima. Q = 8C (VR V ) + 8C (VL V ) = 8CV R 16CV (2.4.9)

S obzirom na ouvanje celokupnog naelektrisanja u sistemu, ova koliina naelektrisanja jednaka je koliini stvorenoj za vreme perioda odmeravanja, pa je QS = 16CV X = odakle je V = 1 21 5 VR 8 = VR < V+ 16 2 32 (2.4.11) 21 CV R = 8CVR 16CV 2 (2.4.10)

Kako je neinvertujui ulaz u komparator na 0 V, a invertujui negativan, komparator na izlazu daje logiku jedinicu (pozitivan napon), to znai da je konvertovani signal manji od merenog, pa e kondenzator 8 ostati povezan na napon VR i u sledeem koraku. SAR registar ostaje naponjen jedinicom ne najteem bitu (MSB) i kree se u sledei korak. U sledeem koraku se naredni bit (22) postavlja na jedinicu (SAR = 1100) i proverava se da li e V- biti vee ili manje od VL = 0 V. Tada se i kondenzator 4 postavlja na VR, pa kolo poprima konfiguraciju kao na slici 2.4.5. Sada e ukupno naelektrisanje u sistemu biti Q = 12 C (V R V ) + 4 C (VL V ) = 12CVR 16CV (2.4.12)

2.4 - 3

Vi

2.4. Switching-capacitors A/D konvertori

VR

1 VL

VL

Slika 2.4.5. Prekopavanje kondenzatora 4 na VR Prema zakonu o odranju naelektrisanja, sledi da je V = 3 V R > V+ 32 (2.4.13)

Znai da e invertujui ulaz biti na veem potencijalu od neinvertujueg i da e komparator na izlazu dati negativan napon (logika nula za P). Ova nula e prekopati kondenzator 4 nazad na masu, i resetovati bit 3 u SAR registru (SAR = 10xx). U narednom koraku e se bit 2 (21) postaviti na jedinicu, pa e u SAR registru sadraj biti 1010, a kondenzator 2 e se spojiti na VR (slika 2.4.6).
VR

1 VL

VL

Slika 2.4.6. Prekopavanje kondenzatora 2 na VR Koliina naelektrisanja u sistemu je Q = 10 C (V R V ) + 6 C (VL V ) = 10CV R 16CV odakle je V = 1 VR < V+ 32 (2.4.15) (2.4.14)

2.4 - 4

Vi

Vi

2.4. Switching-capacitors A/D konvertori pa trei bit zadrava vrednost, odnosno SAR = 101x. Na kraju se poslednji bit (20) postavlja na jedinicu i u SAR se nalazi vrednost 1011. Dakle, prvi od dva 1 kondenzatora se prikopava na VR, kao na slici 2.4.7.
VR

1 VL

VL

Slika 2.4.7. Prekopavanje kondenzatora 1 na VR Slino kao i u prethodnim sluajevima, sada se dobija da je V = 1 V R > V+ 32 (2.4.16)

Komparator e na izlazu dati negativan napon, to znai da se i najnii bit u SAR resetuje nazad na nulu. Kada je obraen i poslednji bit, sadraj SAR registra je ujedno i rezultat A/D konverzije. Kvant konvertora je a= VR 2m (2.4.17)

gde je m broj bita konvertora. Vrednost SAR = 1010 treba interpretirati kao V A / D = SAR a = SAR Rezolucija A/D konvertora je, = a greka konverzije napona VX iz primera je V = V A / D V X = 1 VR 32 (2.4.20) a 1 = m VR 2 (2.4.19) VR V 10 = (1010)2 R = VR m 4 16 2 2 (2.4.18)

Jasna je i uloga drugog 1 kondenzatora. Da nije njega, svaka jedinina vrednost kapacitivnosti bi odgovarala 1/15 od reference, umesto potrebne 1/16. 2.4 - 5

Vi