Professional Documents
Culture Documents
CADA INSTRUCCIN
En este apndice...
PNDICE APPENDIX
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
Introduccin
Este apndice contiene varias tablas que entregan los tiempos de ejecucin de las instrucciones en los PLCs DL06. Muchos de los tiempos de ejecucin dependen del tipo de datos usados con la instruccin. Las memorias se pueden clasificar en los tipos siguientes:
Memorias de datos (palabra). Memorias de bits.
DL06
Memorias de bits
Recuerde que algunos de los puntos discretos tales como X, Y, C, etc. estn relacionados automticamente en la memoria V. Los bits siguientes contienen estos datos: Registros de bits
Puntos de entradas (X) Puntos de salidas (Y) Relevadores de control (C) Etapas (S) Bits de estado de temporizadores Bits de estado de contadores Relevadores especiales (SP) V40400 - V40437 V40500 - V40537 V40600 - V40677 V41000 - V41077 V41100 - V41177 V41140 - V41147 V41200 - V41237
DL06
Algunas instrucciones pueden tener ms de un parmetro. Por ejemplo, la instruccin SET mostrada en el programa X0 X1 Y0 Y7 SET ladder a la derecha puede configurar un solo punto o un rango de puntos. C0 En estos casos, los tiempos de ejecucin dependen de la cantidad y del tipo de parmetros. Las tablas de tiempo de ejecucin enumeran los tiempos de ejecucin para ambas situaciones, segn lo mostrado abajo:
SET RST 1er #: 1er #: 9.2 s 2ndo #: X, Y, C, S (N puntos) 9.6 s + 0.9 s x N X, Y, C, S 9.2 s (N puntos) 9.6 s + 0.9 s x N 2ndo #: X, Y, C, S X, Y, C, S
La ejecucin depende de la cantidad de localizaciones y tipos de datos usados
C2
DL06
Ejecucin
0,67 s 0,67 s 0,51 s 0,55 s 0,42 s 0,51 s 0,37 s 0,37 s 1,82 s 2,09 s 1,04 s 9,2 s 9,6 s+0,9 s x N 9,2 s 9,6 s+0,9 s x N 25,7 s 16,8 s + 2,7 s x N 5,6 s 9,2 s + 0,3 s x N
Sin ejecucin
0,00 s 0,0 s 0,51 s 0,55 s 0,42 s 0,51 s 0,37 s 0,37 s 1,82 s 2,09 s 1,04 s 1,0 s 1,1 s 1,0 s 1,1 s 1,1 s 1,4 s 5,4 s 4,8 s
RST
PAUSE
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C3
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C4
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,7 s 51,0 s 51,0 s 29,9 s 29,9 s 27,7 s 51,0 s 51,0 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 30,3 s 30,3 s 27,4 s 51,0 s 51,0 s 30,3 s 30,3 s 27,4 s 51,0 s 51,0 s
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,7 s 51,0 s 51,0 s 29,9 s 29,9 s 27,7 s 51,0 s 51,0 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 30,3 s 30,3 s 27,4 s 51,0 s 51,0 s 30,3 s 30,3 s 27,4 s 51,0 s 51,0 s
P:Indir. (Datos)
P:Indir. (Bit)
STRNE
2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 30,3 s 30,3 s 27,4 s 50,4 s 50,4 s 30,3 s 30,3 s 27,4 s 50,4 s 50,4 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 30,3 s 30,3 s 27,4 s 50,4 s 50,4 s 30,3 s 30,3 s 27,4 s 50,4 s 50,4 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
P:Indir. (Datos)
P:Indir. (Bit)
ORNE
2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C5
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C6
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
P:Indir. (Datos)
P:Indir. (Bit)
ANDNE
2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s
1o. T, CT
Tipos legales de datos 2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s
V Reg Datos
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
STRN
1o. T, CT
2ndo.o.. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit
V: Reg Datos.
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C7
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C8
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
Tipos legales de datos 2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
P:Indir. (Datos)
P:Indir. (Bit)
Instruccin
OR
1o. T, CT
Tipos legales de datos 2ndo. V Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos P:Indir. (Bit)
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
V Reg Datos.
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
1o. T, CT
Tipos legales de datos 2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
V: Reg Datos
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C9
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C10
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
1o. T, CT
Tipos legales de datos 2ndo. V Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
V Reg Datos.
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
DL06
Ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
1o. T, CT
Tipos legales de datos 2ndo. V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
Sin ejecucin
7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 7,6 s 7,6 s 4,8 s 30,2 s 30,2 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s 29,9 s 29,9 s 27,4 s 51,0 s 51,0 s
V: Reg Datos.
V: Reg bits
P:Indir. (Datos)
P:Indir. (Bit)
Instrucciones Inmediatas
Instrucciones inmediatas
Instruccin
LDI LDIF STRI STRNI ORI ORNI ANDI ANDNI OUTI OROUTI OUTIF SETI RSTI
DL06
Ejecucin
20.6 s 26.6 s+0.9s x N 19.3 s 19.4 s 19.1 s 19.2 s 18.7 s 18.8 s 25.5 s 25.7 s 66.1 s+0.9s x N 23.1 s, 22.8 s+1.4sxN 23.2 s, 22.8 s+1.4sxN
Tipos de de datos
V 1r. #: Y 2o. #: K Constante X X X X X X Y Y 1r. #: Y 2o. #: Y (N pt) 1r. #: Y 2o. #: K Constant 1r. #: Y 2o. #: Y (N pt)
Sin ejecucin
1.1 s 1.4 s 19.3 s 19.4 s 18.7 s 18.9 s 18.7 s 18.8 s 25.5 s 25.7 s 1.4 s 0.9 s, 0.9 s 0.9 s, 0.9 s
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C11
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
DL06
Ejecucin
3,1 s 3,1 s 30,0 s 30,0 s 3,0 s 3,0 s 29,8 s 29,8 s 2,9 s 2,9 s 29,9 s 29,9 s 2,8 s 2,8 s 29,6 s 29,6 s 2,8 s 2,8 s 29,6 s 29,6 s 2,7 s 2,7 s 29,6 s 29,6 s 3,1 s 3,1 s 30,3 s 30,3 s 13,4 s 13,4 s 41,1 s 41,1 s 13,5 s 13,5 s 41,3 s 41,3 s
Sin ejecucin
3,1 s 3,1 s 30,0 s 30,0 s 3,0 s 3,0 s 29,8 s 29,8 s 2,9 s 2,9 s 29,9 s 29,9 s 2,8 s 2,8 s 29,6 s 29,6 s 2,8 s 2,8 s 29,6 s 29,6 s 2,7 s 2,7 s 29,6 s 29,6 s 3,4 s 3,4 s 30,7 s 30,7 s 3,4 s 3,4 s 29,1 s 29,1 s 1,4 s 1,4 s 29,1 s 29,1 s
STRNB
ORB
ORNB
ANDB
ANDNB
OUTB
SETB
RSTB
C12
DL06
Ejecucin
26,8 s 26,8 s 20,0 s 45,6 s 45,6 s 51,4 s 51,4 s 48,4 s 75,9 s 75,9 s 48,9 s 48,9 s 45,0 s 75,9 s 75,9 s
1o.
TMR T
Sin ejecucin
7,3 s 7,3 s 4,8 s 30,2 s 30,2 s 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s
TMRF
TMRA
1o.
TMRAF T
2ndo.
V Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) 54,2 s 54,2 s 50,3 s 81,2 s 81,2 s 25,8 s 25,8 s 22,2 s 53,5 s 53,5 s 27,3 s 27,3 s 23,5 s 54,9 s 54,9 s 39,8 s 39,8 s 35,4 s 67,8 s 67,8 s 17,8 s + 0,9 s x N 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s 7,3 s 7,3 s 4,6 s 30,2 s 30,2 s 9,8 s
CNT
CT
SGCNT
CT
UDC
CT
SR
C (N puntos a deslocar)
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C13
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C14
DL06
Ejecucin
11,8 s 11,8s 9,0 s 33,9 s 33,9 s 12,2 s 12,2 s 9,0 s 37,8 s 37,8 s 20,5 s+0,9 sxN 10,4 s 29,5 s 29,5 s 25,5 s 54,9 s 54,9 s 14,6 s 10,8 s 10,8 s 45,2 s 45,2 s 9,3 s 9,3 s 35,2 s 35,2 s 10,2 s 10,2 s 35,8 s 35,8 s
Sin ejecucin
1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 0,9 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
LDD
OUT
OUTD
1o. X, Y, C
V:Reg Datos. V:Reg bits V:Reg Datos. V:Reg bits V:Reg Datos. V:Reg bits P:Indir. (Datos) P:Indir. (Bit)
2ndo. K:Constante
54 s+1,0 sxN 13,5 s 13,5 s 13,7 s 13,7 s 17,2 s 17,2 s 43,4 s 43,4 s
OUTX POP
Ninguno
8,4 s
Instrucciones lgicas
Instrucciones lgicas (acumulador)
Instruccin
AND
DL06
Ejecucin
7,9 s 7,9 s 33,4 s 33,4 s 8,9 s 8,9 s 5,7 s 34,4 s 34,4 s 21,6 s + 0,9 s x N 10,0 s 8,1 s 8,1 s 33,8 s 33,8 s 9,0 s 9,0 s 5,8 s 34,5 s 34,5 s 20,9 s + 0,9 s x N 10,2 s 8,0 s 8,0 s 33,6 s 33,6 s 9,0 s 9,0 s 5,4 s 34,4 s 34,4 s 20,9 s + 0,9 s x N 10,1 s 9,4 s 9,4 s 34,9 s 34,9 s 9,9 s 9,9 s 6,7 s 35,4 s 35,4 s
Sin ejecucin
1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
ANDD
ANDF ANDS OR
ORD
1o.: X, Y, C, S T, CT, SP, GX, GY 2ndo.: K:Constante Ninguno V:Reg Datos. V:Reg bits P:Indir. (Datos) P:Indir. (Bit)
V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit) 1o.: X, Y, C, S T, CT, SP, GX, GY 2ndo.: K:Constante Ninguno V:Reg Datos. V:Reg bits P:Indir. (Datos) P:Indir. (Bit) V:Reg Datos. V:Reg bits K:Constante P:Indir. (Datos) P:Indir. (Bit)
XORD
CMPD
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C15
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
DL06
Ejecucin
20,9 s + 1,0 s x N 42,8 s 42,8 s 38,4 s 69,0 s 69,0 s 11,2 s
Sin ejecucin
1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
CMPR
CMPS
Instrucciones aritmticas
Instrucciones aritmticas (Acumulador)
Instruccin
ADD
DL06
Ejecucin
78,4 s 78,4 s 101,2 s 101,2 s 83,3 s 83,3 s 67,7 s 101,2 s 101,2 s 77,4 s 77,4 s 95,1 s 95,1 s 82,5 s 82,5 s 66,0 s 99,7 s 99,7 s 266,1 s 266,1 s 286,9 s 290,0 s 290,0 s 839,1 s 839,1 s 863,1 s 863,1 s 363,9 s 363,9 s 384,4 s 419,8 s 419,8 s 398,3 s 398,3 s 390,9 s 390,9 s
Sin ejecucin
0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s 0,9 s
ADDD
SUB
SUBD
MUL
MULD
DIV
DIVD
C16
Instrucciones aritmticas
Instrucciones aritmticas (Acumulador)
Instruccin
INC
DL06
Ejecucin
48,5 s 48,5 s 74,7 s 74,7 s 47,5 s 47,5 s 71,5 s 71,5 s 13,2 s 13,2 s 38,6 s 38,6 s 13,2 s 13,2 s 38,0 s 38,0 s 24,9 s 24,9 s 23,5 s 51,1 s 51,1 s 24,4 s 24,4 s 20,7 s 50,7 s 50,7 s 24,7 s 24,7 s 23,3 s 50,6 s 50,6 s 24,2 s 24,2 s 20,2 s 50,2 s 50,2 s 10,8 s 10,8 s 8,2 s 37,1 s 37,1 s 28,7 s 28,7 s 26,1 s 54,9 s 54,9 s 48,1 s 48,1 s 41,7 s 74,3 s 74,3 s
Sin ejecucin
1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
DEC
INCB
DECB
ADDB
ADDBD
SUBB
SUBBD
MULB
DIVB
ADDR
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C17
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
Instruccin
SUBR
Sin ejecucin
1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
MULR
DIVR
DIVF ADDS SUBS MULS DIVS ADDBS SUBBS MULBS DIVBS SQRTR SINR COSR TANR ASINR ACOSR ATANR
1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
C18
Instrucciones diferenciales
Instrucciones diferenciales
Instruccin
PD STRPD STRND ORPD ORND ANDPD ANDND
DL06
Ejecucin
14,4 s 5,4 s 7,3 s 6,8 s 7,1 s 6,8 s 7,1 s
Sin ejecucin
14,4 s 5,4 s 7,3 s 5,2 s 4,9 s 5,2 s 4,9 s
Instrucciones de bits
Instrucciones de bits (Acumulador)
Instruccin
SUM
DL06
Ejecucin
6,7 s 12,1 s + 0,1 x N 8,4 s + 0,1 x N 12,1 s + 0,1 x N 8,4 s + 0,1 x N 16,4 s 16,4 s 12,9 s 16,4 s 16,4 s 12,7 s 33,9 s 5,7 s 0,9 s
Sin ejecucin
1,0 s
SHFR
0,9 s
SHFL
V:Reg Datos. (N bits) V:Reg bits (N bits) K:Constante (N bits) V:Reg Datos. (N bits) V:Reg bits (N bits) K:Constante (N bits) V:Reg Datos. (N bits) V:Reg bits (N bits) K:Constante (N bits) Ninguno Ninguno
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C19
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
DL06
Ejecucin
100,2 s 95,2 s 2,5 s 75,6 s 25,4 s 25,4 s 110,8 s 23,1 s 18,6 s 8,6 s 51,4 s 81,5 s
Sin ejecucin
0,9 s 0,9 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
DL06
Ejecucin Sin ejecucin
MOV
60,2 s+9,5 x N
0,9 s
FIND
C20
DL06
Ejecucin
66,1 s 66,1 s 55,2 s 210,8 s 210,8 s 237,0 s 237,0 s 66,9 s 66,9 s 66,8 s 66,8 s 67,8 s 67,8 s 65,0 s 51,1 s 51,1 s 53,5 s 53,5 s 50,8 s 134,0 s 134,0 s 133,9 s 133,9 s 80,2 s 80,2 s 80,4 s 80,4 s 80,4 s 80,4 s 84,1 s 84,1 s 59,5 s 59,5 s 59,5 s 59,5 s
Sin ejecucin
1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s 1,0 s
FINDB
TTD RFB STT RFT ATT TSHFL TSHFR ANDMOV ORMOV XORMOV SWAP SETBIT RSTBIT
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C21
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
DL06
Ejecucin
1,1 s 24,0 s 10,0 s 5,9 s
Sin ejecucin
1,1 s 24,0 s 1,1 s 2,2 s
DL06
Ejecucin
5,1 s 5,7 s 125,9 s 64,4 s 27,5 s 1,5 s 25,7 s 21,2 s (17) 35,2 s (07) 30,9 s
Sin ejecucin
4,8 s 0,0 s 14,5 s 64,4 s 14,8 s 1,5 s 12,1 s 21,2 s 35,2 s 30,9 s
Instrucciones de interrupcin
Instrucciones de interrupcin
Instruccin
ENI DISI INT IRTC IRT
DL06
Ejecucin
24,2 s 9,4 s 7,5 s 0,9 s 6,6 s
Sin ejecucin
2,7 s 2,3 s 1,3 s
DL06
Ejecucin
852,0 s 852,0 s 852,0 s 868,2 s 868,2 s 1614,0 s 1614,0 s 1614,0 s 1630,0 s 1630,0 s
Sin ejecucin
4,4 s 4,4 s 4,4 s 4,2 s 4,2 s 4,4 s 4,4 s 4,4 s 4,4 s 4,4 s
RX
WX
C22
DL06
Ejecucin
385,7 s 385,7 s 385,6 s 385,6 s
Sin ejecucin
1,2 s 1,2 s 1,2 s 1,2 s
Instrucciones de mensajes
Instrucciones de mensaje
Instruccin
FAULT DLBL NCON ACON PRINT
DL06
Ejecucin
65,0 s 65,0 s 204,7 s 631,0 s
Sin ejecucin
4,4 s 4,4 s 4,4 s 3,6 s
DL06
Ejecucin
44,0 s 44,0 s 76,0 s 77,4 s 42,1 s 89,5 s 22,1 s 17,1 s 8,7 s
Sin ejecucin
41,1 s 41,1 s 9,3 s 9,3 s 27,5 s 17,6 s 22,6 s 14,6 s 0,0 s
Instrucciones Drum
Instrucciones Drum
Instruccin
DRUM EDRUM MDRMD MDRMW
DL06
Ejecucin
840,0 s 753,2 s 411,3 s 378,6 s
Sin ejecucin
339,6 s 357,0 s 216,4 s 147,0 s
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
C23
1 2 C 4 5 6 7 8 9 10 11 12 13 14 A B C D
DL06
Ejecucin
24,0 s 50,8 s
Sin ejecucin
1,2 s 1,2 s
Instrucciones MODBUS
Instrucciones MODBUS
Instruccin
MRX MWX Input, Input Register Coil, Holding Register Input, Input Register Coil, Holding Register
DL06
Ejecucin
120,2 s 21,3 s
Sin ejecucin
1,3 s 1,3 s
Instrucciones ASCII
Instrucciones ASCII
Instruccin
AIN AFIND AEX CMPV SWAPB VPRINT PRINTV ACRB V V V V V Datos de texto V V
DL06
Ejecucin
13,9 s 111,5 s 111,7 s 12,2 s 109,8 s 161,6 s 163,3 s 3,9 s
Sin ejecucin
12,0 s 1,3 s 1,3 s 1,3 s 1,3 s 1,3 s 1,3 s 1,1 s
C24