Universidad Catlica Andrs Bello Facultad de Ingeniera Escuela: Alumno: Ingeniera Informtica Wolfgang Dielingen C.I. 20.130.

881

Trabajo final Arquitectura del computador

BUSES Y DISPOSITIVOS DE E/S Cmo escoger el bus adecuado para su sistema de medida?
Cuando usted puede escoger entre cientos de diferentes dispositivos de adquisicin de datos (DAQ) en una amplia variedad de buses, puede ser difcil seleccionar el bus adecuado para sus necesidades de aplicacin. Cada bus tiene distintas ventajas y es optimizado para rendimiento, latencia, portabilidad o distancia desde un servidor. Esta nota tcnica examina las opciones de bus de la PC ms comn y describe las consideraciones tcnicas que se deben tener en mente al escoger el bus adecuado para su aplicacin de medida. Cuntos datos voy a estar escribiendo a travs de este bus? Todos los buses de la PC tienen un lmite de la cantidad de datos que pueden ser transferidos en un cierto periodo de tiempo. Esto se conoce como el ancho de banda del bus y generalmente es especificado en megabytes por segundo (MB/s). Si las medidas de forma de onda dinmica son importantes en su aplicacin, asegrese de considerar un bus con suficiente ancho de banda. Cules son mis requerimientos de E/S de un solo punto? Las aplicaciones que requieren lecturas y escrituras de un solo punto, generalmente dependen de que los valores de E/S sean actualizados inmediatamente y consistentemente. De acuerdo en cmo son implementadas las arquitecturas del bus en hardware y software, los requerimientos de E/S de un solo punto pueden ser el factor determinante para el bus que escoja. Tengo que sincronizar mltiples dispositivos? Varios sistemas de medidas tienen necesidades complejas de sincronizacin si estn sincronizando cientos de canales de entrada o mltiples tipos de instrumentos. Un sistema de estmulorespuesta, por ejemplo, puede requerir que los canales de salida compartan los mismos relojes de muestreo y disparos en estrella que los canales de entrada para correlacionar la E/S y analizar mejor los resultados. Los dispositivos DAQ en diferentes buses ofrecen diferentes maneras de lograr esto. La manera ms simple para sincronizar medidas en mltiples dispositivos es compartir un reloj y un disparo. Varios dispositivos DAQ ofrecen lneas digitales programables para importar y exportar los relojes y los disparos. Algunos dispositivos ofrecen lneas de disparo especializadas con conectores BNC. Estas lneas de disparo externas son comunes en los dispositivos USB y Ethernet, cuando el hardware DAQ es ubicado dentro de la cubierta de la PC. Sin embargo, ciertos buses tienen lneas integradas de temporizacin y disparo adicionales para hacer la sincronizacin de mltiples dispositivos lo ms fcil posible. Las tarjetas PCI y PCI Express ofrecen el bus de

Integracin de Sistema en Tiempo Real (RTSI), en el cual varias tarjetas en un sistema de PC de escritorio pueden ser cableadas directamente dentro de la caja. Esto elimina la necesidad de cableado adicional a travs del conector frontal y simplifica la conectividad de E/S. Qu tan porttil debe ser este sistema? La dramtica adopcin del cmputo porttil es innegable y ha ofrecido nuevas maneras de innovar con adquisicin de datos basada en PC. La portabilidad es un factor importante para varias aplicaciones y podra ser la razn principal para escoger un bus u otro. Las aplicaciones DAQ porttiles, por ejemplo, se benefician del hardware que es compacto y transportable. Los buses externos como USB y Ethernet son particularmente buenos para sistemas DAQ porttiles por la rpida instalacin del hardware y la compatibilidad con PCs porttiles. Los dispositivos USB energizados por Bus ofrecen comodidades adicionales ya que no requieren de una fuente de alimentacin separada y son apagados por el puerto USB. Usar buses de transferencia de datos inalmbrica es otra buena opcin de portabilidad ya que el hardware de medida se vuelve porttil mientras que la PC se mantiene fija. Qu tan alejadas estarn mis medidas de mi PC? La distancia entre las medidas que usted necesita y dnde es ubicada la PC puede variar fuertemente de una aplicacin a otra. Para lograr la mejor integridad de la seal y precisin de la medida, debe colocar su hardware DAQ lo ms cerca posible de la fuente de seal. Esto puede representar un reto para medidas distribuidas como aquellas usadas para monitoreo de estado estructural y monitoreo del medio ambiente. Llevar cables largos a lo largo de una fuente o planta de produccin es costoso y puede dar como resultado seales con interferencias. Una solucin a este problema es usar una plataforma de cmputo porttil para mover todo el sistema ms cerca de la fuente de seal. Con tecnologa inalmbrica, se elimina la conexin fsica entre la PC y el hardware de medidas y usted puede realizar medidas distribuidas y enviar los datos de regreso a una ubicacin central.

Administracin de dispositivos y BIOS

El administrador de dispositivos rene a todos los componentes hardware del sistema, muestra cmo estn configurados, qu controladores tienen y qu recursos estn ocupando. Tambin es una herramienta para instalar, quitar y configurar hardware. El BIOS es un chip ROM el cual contempla todas las instrucciones POST (Power On Self-Test), durante el proceso de arranque, analiza el correcto funcionamiento del hardware del sistema e inicializa los dispositivos bsicos para que el arranque pueda realizarse. Las rutinas del POST envan informacin a la pantalla sobre los dispositivos detectados y chequeados.

Dispositivos externos
Una de las funciones bsicas del ordenador es comunicarse con los dispositivos exteriores, es decir, el ordenador debe ser capaz de enviar y recibir datos desde este dispositivo. Sin esta funcin, el ordenador no sera operativo porque sus clculos no seran visibles desde el exterior.

Dispositivos de Entrada Tambin llamados perifricos de entrada, son todos los componentes que permiten recibir o entrar la informacin desde el exterior al sistema, a travs de impulsos electrnicos. Dispositivos de Salida Son todos aquellos componentes que sirven para recoger y mostrar al exterior los resultados de los procesos que se realicen en el computador. Estos son medios de comunicacin entre el computador y el usuario. Dispositivos de Procesamiento Los dispositivos de procesamiento son aquellos que ayudan a que funciones correctamente nuestro computador, ya que sin estos dispositivos, no se podran realizar tareas asignadas por un usuario, entre otras actividades. Dispositivos de Almacenamiento Estos dispositivos permiten almacenar informacin en medios magnticos en forma permanente. Estos se consideran como dispositivos de entrada y salida, ya que en ellos se puede leer y escribir informacin.

Mdulos de E/S
Los mdulos de entrada y salida junto con la memoria interna y el procesador, conforman la estructura bsica del computador. A travs de los dispositivos de entrada y salida o dispositivos perifricos el computador interacta con su entorno exterior. Pero un conjunto de perifricos estn conectados al computador por medio de un mdulo que se encarga de establecer la comunicacin entre el dispositivo externo y el procesador (la memoria u otro perifrico). Esta comunicacin es posible establecerla porque el modulo adems de la circuitera que lo conforma, est dotado de una lgica que permite comunicacin del bus con el perifrico.

E/S Programada
Cuando el procesador ejecuta una instruccin que implique una operacin de E/S, hay una orden y una direccin del mdulo de E/S y del dispositivo externo. Existen cuatro tipos de rdenes de E/S: Control: para activar el perifrico e indicarle que hacer. Test: para comprobar condiciones de estado del mdulo de E/S y sus perifricos. Lectura: hace que el mdulo de E/S capte un dato del perifrico y lo almacene en un registro interno de datos. Escritura: hace que el mdulo de E/S capte un dato del bus de datos y luego lo transmita al perifrico.

E/S mediante Interrupciones

La tcnica de E/S mediante interrupciones, es una alternativa para compensar la degradacin en las prestaciones del sistema que se presenta en la E/S programada, en la que el procesador tiene que esperar un tiempo considerable a que el mdulo de E/S est preparado para recibir o transmitir la informacin y adems debe comprobar repetidamente el estado del mdulo de E/S.

En la E/S mediante interrupciones, cuando el procesador enva una seal de E/S a un mdulo, puede seguir realizando su trabajo y el mdulo interrumpir al procesador cuando est preparado para intercambiar datos con l. Luego el procesador realiza la transferencia y contina con la tarea previa.

Acceso Directo a Memoria (DMA)

La desventaja de las operaciones de E/S mediante interrupciones y E/S programada, es que el procesador tiene una activa participacin en la transferencia de datos entre la memoria y los mdulos de E/S, sobre todo en grandes volmenes de datos. El acceso directo a memoria (DMA) es una tcnica ms eficiente para este caso. El DMA requiere un mdulo a adicional en el bus del sistema, que imita al procesador cuando reciben el control del sistema. El mdulo DMA, puede obtener el control, cuando el procesador no lo necesita o cuando lo obliga a suspender su funcionamiento (robo de ciclo).

Canales y Procesadores de E/S

Dentro de la evolucin de los mdulos de E/S, encontramos los mdulos que se comportan como procesadores en s, con un repertorio de instrucciones especializado orientado a las operaciones de E/S, es decir, el procesador, especifica una secuencia de actividades de E/S y es interrumpida cuando se completa la secuencia entera. A este mdulo se le llama Canal de E/S. Si el mdulo adems de las caractersticas anteriores, est dotado con una memoria local propia, se le llama procesador de E/S. Un canal y un procesador de E/S, representa una ampliacin del concepto DMA, con lo que cumple en gran medida el objetivo de las tcnicas de E/S, que el aislar en cierto modo al procesador de las operaciones de E/S, y aprovechar todo el potencial del CPU.

USB
El Universal Serial Bus (USB) (bus universal en serie BUS) es un estndar industrial desarrollado en los aos 1990 que define los cables, conectores y protocolos usados en un bus para conectar, comunicar y proveer de alimentacin elctrica entre ordenadores y perifricos y dispositivos electrnicos. La iniciativa del desarrollo parti de Intel que cre el USB Implementers Forum junto con IBM, Northern Telecom, Compaq, Microsoft, Digital Equipment Corporation y NEC. Actualmente agrupa a ms de 685 compaas. USB fue diseado para estandarizar la conexin de perifricos, como mouse, teclados, joysticks, escneres, cmaras digitales, telfonos mviles, reproductores multimedia, impresoras, dispositivos multifuncionales, sistemas de adquisicin de datos, mdems, tarjetas de red, tarjetas de sonido, tarjetas sintonizadoras de televisin y grabadora de DVD externa, discos duros externos y disquetera externas. Su xito ha sido total, habiendo desplazado a conectores como el puerto serie, puerto paralelo, puerto de juegos, Apple Desktop Bus o PS/2 a mercados-nicho o a la consideracin de dispositivos obsoletos a eliminar de los modernos ordenadores, pues muchos de ellos pueden sustituirse por dispositivos USB que implementen esos conectores.

 SCSI
SCSI, acrnimo ingls de Small Computers System Interface (Interfaz de Sistema para Pequeas Computadoras), es una interfaz estndar para la transferencia de datos entre distintos dispositivos del bus de la computadora. Tras dedicar un da entero a discutir el nombre, se lleg al acuerdo de que fuera "Small Computer System Interface,". Sin embargo Dal Allan de ENDL pronunci el nuevo acrnimo como "scuzzy", y se ha perpetuado 1 (Algunos profesionales lo castellanizan como "escasi" o "escosi"). La parte "small" de SCSI es histrica; desde mediados de los 90, SCSI ha estado disponible incluso en los mayores sistemas informticos. Desde su normalizacin en 1986, SCSI ha sido de uso comn en el Commodore Amiga y las lneas de servidores y ordenadores personales Apple Macintosh y Sun Microsystems. Apple comenz a usar IDE para sus mquinas de gama baja con el Macintosh Quadra 630 en 1994, y lo incluy en los de gama alta con el Power Macintosh G3 en 1997. Apple abandon la inclusin de SCSI por completo (en favor de IDE y FireWire) con el G3 azul y blanco en 1999. Sun ha pasado su gama baja a Serial ATA (SATA). SCSI nunca ha sido popular en la gama baja de compatibles IBM PC, debido al menor precio y buen rendimiento de los discos ATA. Los discos duros SCSI e incluso los sistemas RAID SCSI son comunes en las estaciones de trabajo PC dedicadas a la produccin de video y/o audio, pero la aparicin de discos SATA de gran capacidad y bajo coste lo estn desplazando de ese nicho de mercado. Actualmente SCSI es popular en estaciones de trabajo de alto rendimiento y servidores. Los sistemas RAID en servidores casi siempre usan discos duros SCSI, aunque varios fabricantes ofrecen sistemas RAID basados en SATA como una opcin de menor coste. Los ordenadores de sobremesa y notebooks utilizan habitualmente ATA/IDE y ahora SATA para los discos duros, y conexiones USB, e-SATA y FireWire para dispositivos externos.

FireWire
IEEE 1394 (conocido como FireWire por Apple Inc. y como i.Link por Sony) es un estndar de interfaz de conexin para diversas plataformas, destinado a la entrada y salida de datos en serie a gran velocidad. Suele utilizarse para la interconexin de dispositivos digitales como cmaras digitales y videocmaras a computadoras. Existen cuatro versiones de 4, 6, 9 y 12 pines. En la actualidad, su escasa popularidad entre los fabricantes, ha causado que los dispositivos perifricos como los ya mencionados e impresoras, entre otros, sean provistos de puertos USB, en sus versiones 2.0 y 3.0, en el caso de los ms recientes.

PCI
Un Peripheral Component Interconnect (PCI, "Interconexin de Componentes Perifricos") es un bus de ordenador estndar para conectar dispositivos perifricos directamente a su placa base. Estos dispositivos pueden ser circuitos integrados ajustados en sta o tarjetas de expansin que se ajustan en conectores. Es comn en PC, donde ha desplazado al ISA como bus estndar, pero tambin se emplea en otro tipo de ordenadores. En diferencia de los buses ISA, el bus PCI permite configuracin dinmica de un dispositivo perifrico. En el tiempo de arranque del sistema, las tarjetas PCI y el BIOS interactan y negocian

los recursos solicitados por la tarjeta PCI. Esto permite asignacin de IRQs y direcciones del puerto por medio de un proceso dinmico diferente del bus ISA, donde las IRQs tienen que ser configuradas manualmente usando jumpers externos. Las ltimas revisiones de ISA y el bus MCA de IBM ya incorporaron tecnologas que automatizaban todo el proceso de configuracin de las tarjetas, pero el bus PCI demostr una mayor eficacia en tecnologa "plug and play". Aparte de esto, el bus PCI proporciona una descripcin detallada de todos los dispositivos PCI conectados a travs del espacio de configuracin PCI.

PCI-Express
PCI Express (anteriormente conocido por las siglas 3GIO, en el caso de las "Entradas/Salidas de Tercera Generacin", en ingls: 3rd Generation IN/OUT) es un nuevo desarrollo del bus PCI que usa los conceptos de programacin y los estndares de comunicacin existentes, pero se basa en un sistema de comunicacin serie mucho ms rpido. Este sistema es apoyado principalmente por Intel, que empez a desarrollar el estndar con nombre de proyecto Arapahoe despus de retirarse del sistema Infiniband. PCI Express es abreviado como PCI-E o PCIe, aunque errneamente se le suele abreviar como PCIX o PCIx. Sin embargo, PCI Express no tiene nada que ver con PCI-X OG que es una evolucin de PCI, en la que se consigue aumentar el ancho de banda mediante el incremento de la frecuencia, llegando a ser 32 veces ms rpido que el PCI 2.1. Su velocidad es mayor que PCI-Express, pero presenta el inconveniente de que al instalar ms de un dispositivo la frecuencia base se reduce y pierde velocidad de transmisin.

SATA y e-SATA
Serial ATA o SATA (acrnimo de Serial Advanced Technology Attachment) es una interfaz de transferencia de datos entre la placa base y algunos dispositivos de almacenamiento, como puede ser el disco duro, lectores y grabadores de CD/DVD/BR, SSD u otros dispositivos de altas prestaciones que estn siendo todava desarrollados. Serial ATA sustituye a la tradicional Parallel ATA o P-ATA. SATA proporciona mayores velocidades, mejor aprovechamiento cuando hay varias unidades, mayor longitud del cable de transmisin de datos y capacidad para conectar unidades al instante, es decir, insertar el dispositivo sin tener que apagar el ordenador o que sufra un cortocircuito como con los viejos Molex. Actualmente es una interfaz aceptada y estandarizada en las placas base de PC. La Organizacin Internacional Serial ATA (SATA-IO) es el grupo responsable de desarrollar, de manejar y de conducir la adopcin de especificaciones estandarizadas de Serial ATA. Los usuarios de la interfaz SATA se benefician de mejores velocidades, dispositivos de almacenamientos actualizables de manera ms simple y configuracin ms sencilla. El objetivo de SATA-IO es conducir a la industria a la adopcin de SATA definiendo, desarrollando y exponiendo las especificaciones estndar para la interfaz SATA. e-SATA (acrnimo de external-SATA), es estandarizado en 2004, proporciona una variante SATA especfica para conexiones externas. Se utiliza un conector ms robusto y un cable con mayor blindaje internamente, respetndose las normas elctricas impuestas por el estndar. El protocolo

y la sealizacin lgica (enlace, capa de transporte, etc.) son idnticos al estndar utilizado en SATA.

RAID
En informtica, el acrnimo RAID (del ingls Redundant Array of Independent Disks), traducido como conjunto redundante de discos independientes, hace referencia a un sistema de almacenamiento que usan mltiples discos duros o SSD entre los que se distribuyen o replican los datos. Dependiendo de su configuracin (a la que suele llamarse nivel), los beneficios de un RAID respecto a un nico disco son uno o varios de los siguientes: mayor integridad, mayor tolerancia a fallos, mayor throughput (rendimiento) y mayor capacidad. En sus implementaciones originales, su ventaja clave era la habilidad de combinar varios dispositivos de bajo coste y tecnologa ms antigua en un conjunto que ofreca mayor capacidad, fiabilidad, velocidad o una combinacin de stas que un solo dispositivo de ltima generacin y coste ms alto. En el nivel ms simple, un RAID combina varios discos duros en una sola unidad lgica. As, en lugar de ver varios discos duros diferentes, el sistema operativo ve uno solo. Los RAIDs suelen usarse en servidores y normalmente (aunque no es necesario) se implementan con unidades de disco de la misma capacidad. Debido al decremento en el precio de los discos duros y la mayor disponibilidad de las opciones RAID incluidas en los chipsets de las placas base, los RAIDs se encuentran tambin como opcin en las computadoras personales ms avanzadas. Esto es especialmente frecuente en las computadoras dedicadas a tareas intensivas y que requiera asegurar la integridad de los datos en caso de fallo del sistema. Esta caracterstica no est obviamente disponible en los sistemas RAID por software, que suelen presentar por tanto el problema de reconstruir el conjunto de discos cuando el sistema es reiniciado tras un fallo para asegurar la integridad de los datos. Por el contrario, los sistemas basados en software son mucho ms flexibles (permitiendo, por ejemplo, construir RAID de particiones en lugar de discos completos y agrupar en un mismo RAID discos conectados en varias controladoras) y los basados en hardware aaden un punto de fallo ms al sistema (la controladora RAID).

InfiniBand
Al igual que Fibre Channel, PCI Express y otros modos de interconexin modernos, Infiniband usa un bus serie bidireccional de tal manera que evita los problemas tpicos asociados a buses paralelos en largas distancias (en este contexto, una habitacin o edificio). A pesar de ser una conexin serie, es muy rpido, ofreciendo una velocidad bruta de unos 2,5 Gigabits por segundo (Gbps) en cada direccin por enlace. Infiniband tambin soporta doble e incluso cudruples tasas de transferencia de datos, llegando a ofrecer 5 Gbps y 10 Gbps respectivamente. Se usa una codificacin 8B/10B, con lo que, de cada 10 bits enviados solamente 8 son de datos, de tal manera que la tasa de transmisin til es 4/5 de la media. Teniendo esto en cuenta, los anchos de banda ofrecidos por los modos simple, doble y cudruple son de 2, 4 y 8 Gbps respectivamente. Los enlaces pueden aadirse en grupos de 4 o 12, llamados 4X o 12X. Un enlace 12X a cudruple ritmo tiene un caudal bruto de 120 Gbps, y 96 Gbps de caudal eficaz. Actualmente, la mayora de los sistemas usan una configuracin 4X con ritmo simple, aunque los primeros productos soportando doble ritmo ya estn penetrando en el mercado. Los sistemas ms grandes, con

enlaces 12X se usan tpicamente en lugares con gran exigencia de ancho de banda, como clsteres de computadores, interconexin en superordenadores y para interconexin de redes. La latencia terica de estos sistemas es de unos 160ns. Las reales estn en torno a los 6 s, dependiendo bastante del software y el firmware. Infiniband usa una topologa conmutada de forma que varios dispositivos pueden compartir la red al mismo tiempo (en oposicin a la topologa en bus). Los datos se transmiten en paquetes de hasta 4 kB que se agrupan para formar mensajes. Un mensaje puede ser una operacin de acceso directo a memoria de lectura o escritura sobre un nodo remoto (RDMA), un envo o recepcin por el canal, una operacin de transaccin reversible o una transmisin multicast. Al igual que en el modelo de canal usado en la mayora de los mainframes, todas las transmisiones empiezan o terminan con un adaptador de canal. Cada procesador contiene un host channel adapter (HCA) y cada perifrico un target channel adapter (TCA). Estos adaptadores tambin pueden intercambiar informacin relativa a la seguridad o a la calidad de servicio del enlace.

Chipset
Un chipset (traducido como circuito integrado auxiliar) es el conjunto de circuitos integrados diseados con base a la arquitectura de un procesador (en algunos casos, diseados como parte integral de esa arquitectura), permitiendo que ese tipo de procesadores funcionen en una placa base. Sirven de puente de comunicacin con el resto de componentes de la placa, como son la memoria, las tarjetas de expansin, los puertos USB, ratn, teclado, etc.

Northbridge
El Northbridge (traducido como: "puente norte" en espaol) era el circuito integrado ms importante del conjunto de chips (Chipset) que constitua el corazn de la placa base. Reciba el nombre por situarse en la parte superior de las placas base con formato ATX y por tanto no es un trmino utilizado antes de la aparicin de este formato para computadoras de escritorio. Tambin es conocido como MCH (concentrador controlador de memoria) en sistemas Intel y GMCH si incluye el controlador del sistema grfico. Es el chip que controla las funciones de acceso desde y hasta microprocesador, AGP o PCI-Express, memoria RAM, vdeo integrado (dependiendo de la placa) y Southbridge. Su funcin principal es la de controlar el funcionamiento del bus del procesador, la memoria y el puerto AGP o PCI-Express. De esa forma, sirve de conexin (de ah su denominacin de "puente") entre la placa madre y los principales componentes de la PC: microprocesador, memoria RAM y tarjeta de vdeo AGP o PCI Express. Generalmente, las grandes innovaciones tecnolgicas, como el soporte de memoria DDR o nuevos FSB, se implementan en este chip. Es decir, el soporte que tenga una placa madre para determinado tipo de microprocesadores, memorias RAM o placas AGP estar limitado por las capacidades del Northbridge de que disponga.

Southbridge
El puente sur (en ingls southbridge) es un circuito integrado que se encarga de coordinar los diferentes dispositivos de entrada y salida y algunas otras funcionalidades de baja velocidad

dentro de la placa base. El puente sur no est conectado a la unidad central de procesamiento, sino que se comunica con ella indirectamente a travs del puente norte.

Puerto de red
Un puerto de red es una interfaz para comunicarse con un programa a travs de una red. En el modelo OSI quien se preocupa de la administracin de los puertos y los establece en el encabezado de los segmentos es la capa de transporte o capa 4, administrando as el envo y reensamblaje de cada segmento enviado a la red haciendo uso del puerto especificado. Un puerto suele estar numerado para de esta forma poder identificar la aplicacin que lo usa. La implementacin del protocolo en el destino utilizar ese nmero para decidir a qu programa entregar los datos recibidos. Esta asignacin de puertos permite a una mquina establecer simultneamente diversas conexiones con mquinas distintas, ya que todos los paquetes que se reciben tienen la misma direccin, pero van dirigidos a puertos diferentes.

Wi-Fi
Es un mecanismo de conexin de dispositivos electrnicos de forma inalmbrica. Los dispositivos habilitados con Wi-Fi, tales como: un ordenador personal, una consola de videojuegos, un smartphone o un reproductor de audio digital, pueden conectarse a Internet a travs de un punto de acceso de red inalmbrica. Dicho punto de acceso (o hotspot) tiene un alcance de unos 20 metros en interiores y al aire libre una distancia mayor. Pueden cubrir grandes reas la superposicin de mltiples puntos de acceso. Wi-Fi es una marca de la Wi-Fi Alliance (anteriormente la WECA: Wireless Ethernet Compatibility Alliance), la organizacin comercial que adopta, prueba y certifica que los equipos cumplen los estndares 802.11 relacionados a redes inalmbricas de rea local.

Bluetooth
Bluetooth es una especificacin industrial para Redes Inalmbricas de rea Personal (WPAN) que posibilita la transmisin de voz y datos entre diferentes dispositivos mediante un enlace por radiofrecuencia en la banda ISM de los 2,4 GHz. Los principales objetivos que se pretenden conseguir con esta norma son: Facilitar las comunicaciones entre equipos mviles y fijos. Eliminar los cables y conectores entre stos. Ofrecer la posibilidad de crear pequeas redes inalmbricas y facilitar la sincronizacin de datos entre equipos personales.

Los dispositivos que con mayor frecuencia utilizan esta tecnologa pertenecen a sectores de las telecomunicaciones y la informtica personal, como PDA, telfonos mviles, computadoras porttiles, ordenadores personales, impresoras o cmaras digitales.

 HDMI
High-Definition Multimedia Interface o HDMI, (interfaz multimedia de alta definicin), es una norma de audio y vdeo digital cifrado sin compresin apoyada por la industria para que sea el sustituto del Euroconector. HDMI provee una interfaz entre cualquier fuente de audio y vdeo digital como podra ser un sintonizador TDT, un reproductor de Blu-ray, un Tablet PC, un ordenador (Microsoft Windows, Linux, Apple Mac OS X, etc.) o un receptor A/V, y monitor de audio/vdeo digital compatible, como un televisor digital (DTV).

PROCESADORES Y ARQUITECTURAS Estructura y funcionamiento del procesador

El microprocesador es un circuito electrnico que acta como Unidad Central de Proceso de un ordenador, proporcionando el control de las operaciones de clculo. Se identifica rpido en una tarjeta madre porque esta acoplado a la misma en un socket, tiene forma cuadrada con un pequeo ventilador arriba y generan mucho calor. Desde el punto de vista lgico, singular y funcional, el microprocesador est compuesto bsicamente por: varios registros, una unidad de control, una unidad aritmtico-lgica, y dependiendo del procesador, puede contener una unidad en coma flotante. El microprocesador ejecuta instrucciones almacenadas como nmeros binarios organizados secuencialmente en la memoria principal. La ejecucin de las instrucciones se puede realizar en varias fases. Cada una de estas fases se realiza en uno o varios ciclos de CPU, dependiendo de la estructura del procesador, y concretamente de su grado de segmentacin. La duracin de estos ciclos viene determinada por la frecuencia de reloj, y nunca podr ser inferior al tiempo requerido para realizar la tarea individual.

Procesadores escalares
El procesador escalar representa la clase ms simple de procesadores de computadoras. Los procesadores escalares pueden procesar un dato por vez. Contrasta con los procesadores vectoriales, en donde una sola instruccin u operacin puede manejar mltiples datos simultneamente. La mayora de los procesadores actuales son escalares.

Repertorio de instrucciones, caractersticas y funciones

Un conjunto de instrucciones o repertorio de instrucciones, juego de instrucciones o ISA (del ingls Instruction Set Architecture, Arquitectura del Conjunto de Instrucciones) es una especificacin que detalla las instrucciones que una CPU de un ordenador puede entender y ejecutar, o el conjunto de todos los comandos implementados por un diseo particular de una CPU. El trmino describe los aspectos del procesador generalmente visibles a un programador, incluyendo los tipos de datos nativos, las instrucciones, los registros, la arquitectura de memoria y las interrupciones, entre otros aspectos.

Las caractersticas que se pretende que tenga un conjunto de instrucciones son cuatro, principalmente: - Completo: que se pueda realizar en un tiempo finito cualquier tarea ejecutable con un ordenador (computable o decidible). - Eficiente: que permita alta velocidad de clculo sin exigir una elevada complejidad en su UC y ALU y sin consumir excesivos recursos (memoria), es decir, debe cumplir su tarea en un tiempo razonable minimizando el uso de los recursos. - Autocontenidas: esto es, que contengan en s mismas toda la informacin necesaria para ejecutarse. - Independientes: que no dependan de la ejecucin de alguna otra instruccin.

Repertorio de instrucciones, modos de direccionamiento, caractersticas y formatos

Los modos de direccionamiento de un ordenador son las diferentes formas de transformacin del campo de operando de la instruccin en la direccin del operando. El campo de operacin de una instruccin especifica la operacin que se debe realizar. Esta debe ser ejecutada sobre algunos datos almacenados en registros del computador o en palabras de memoria, es decir, sobre los operando. El modo de direccionamiento especifica la forma de interpretar la informacin contenida en cada campo de operando para localizar, en base a esta informacin, el operando. Los ordenadores utilizan tcnicas de direccionamiento con los siguientes fines: Dar versatilidad de programacin al usuario proporcionando facilidades tales como ndices, direccionamientos indirectos, etc., esta versatilidad nos servir para manejar estructuras de datos complejas como vectores, matrices, etc. Reducir el nmero de bits del campo de operando.

Al usuario que tiene poca experiencia, la variedad de modos de direccionamiento en un ordenador le puede parecer excesivamente complicada. Sin embargo, la disponibilidad de diferentes esquemas de direccionamiento le da al programador experimentado flexibilidad para escribir programas que son ms eficientes en cuanto a nmero de instrucciones y tiempo de ejecucin. Es tal la importancia de los modos de direccionamiento que la potencia de una mquina se mide tanto por su repertorio de instrucciones como por la variedad de modos de direccionamiento que es capaz de admitir. Los modos de direccionamiento son: Direccionamiento directo a registro: permitido para operando fuente o destino: Direccionamiento indirecto a registro con desplazamiento: permitido para operando fuente en almacenamiento y destino de cargas. Direccionamiento relativo a PC con desplazamiento: se utiliza las direcciones en bifurcaciones. Direccionamiento inmediato: solamente utilizado para operando fuentes. Direccionamiento pseudo-directo: se utiliza para instrucciones de salto.

Direccionamiento implcito: es cuando est determinado por el cdigo de operacin.

Organizacin del procesador

Microprocesador. Flynn. Pipeline. Paralelismo. Interrupciones. Sumador. Acarreo. UAL (Unidad Aritmtico-Lgica). CPU (Central Process Unit). Multiplexador.

Segmentacin Pipeline
La Segmentacin (Pipelining) es un mtodo por el cual se consigue aumentar el rendimiento de algunos sistemas electrnicos digitales. Es aplicado, sobre todo, en microprocesadores. El nombre viene de que para impulsar el gas en un oleoducto a la mxima velocidad es necesario dividir el oleoducto en tramos y colocar una bomba quede un nuevo impulso al gas. El smil con la programacin existe en que los clculos deben ser registrados o sincronizados con el reloj cada cierto tiempo para que la ruta crtica (tramo con ms carga o retardo computacional entre dos registros de reloj) se reduzca. La ruta crtica es en realidad la frecuencia mxima de trabajo alcanzada por el conjunto. A mayor ruta crtica (tiempo o retraso entre registros) menor es la frecuencia mxima de trabajo y a menor ruta crtica mayor frecuencia de trabajo. La una es la inversa de la otra. Repartir o segmentar equitativamente el clculo hace que esa frecuencia sea la ptima a costa de ms rea para el almacenamiento o registro de los datos intervinientes y de un retraso o latencia (en ciclos de reloj/tiempo) en la salida del resultado equivalente al nmero de segmentaciones o registros realizados. La ventaja primordial de este sistema es que, tal y como se muestra en la imagen, una vez el pipe est lleno, es decir, despus de una latencia de cuatro en la imagen, los resultados de cada comando vienen uno tras otro cada flanco de reloj y sin latencia extra por estar encadenados dentro del mismo pipe. Todo esto habiendo maximizado la frecuencia mxima de trabajo.

Procesadores RISC y CISC

En arquitectura computacional, RISC (del ingls Reduced Instruction Set Computer, en espaol Computador con Conjunto de Instrucciones Reducidas) es un tipo de diseo de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes caractersticas fundamentales: Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos. Slo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

Adems estos procesadores suelen disponer de muchos registros de propsito general. El objetivo de disear mquinas con esta arquitectura es posibilitar la segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los accesos a memoria. Las mquinas RISC protagonizan la tendencia actual de construccin de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, SPARC son ejemplos de algunos de ellos. RISC es una filosofa de diseo de CPU para computadora que est a favor de conjuntos de instrucciones pequeas y simples que toman menor tiempo para ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de escritorio, el x86, est basado en CISC en lugar de RISC, aunque las versiones ms nuevas traducen instrucciones basadas en CISC x86 a instrucciones ms simples basadas en RISC para uso interno antes de su ejecucin. En arquitectura computacional, CISC (del ingls Complex Instruction Set Computer, en espaol Computador con Conjunto de Instrucciones Complejas) es un modelo de arquitectura de computadores. Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposicin a la arquitectura RISC. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones. Los CISC pertenecen a la primera corriente de construccin de procesadores, antes del desarrollo de los RISC. Ejemplos de ellos son: Motorola 68000, Zilog Z80 y toda la familia Intel x86, AMD x8664 usada en la mayora de las computadoras personales actuales.

Paralelismo de las instrucciones y procesadores superescalares

La microarquitectura superes calar utiliza el paralelismo de instrucciones adems del paralelismo de flujo, ste ltimo gracias a la estructura en pipeline. La estructura tpica de un procesador superescalar consta de un pipeline con las siguientes etapas: lectura, decodificacin, lanzamiento, ejecucin, escritura y finalizacin. En un procesador superescalar, el procesador maneja ms de una instruccin en cada etapa. El nmero mximo de instrucciones en una etapa concreta del pipeline se denomina grado, as un procesador superescalar de grado 4 en lectura (fetch) es capaz de leer como mximo cuatro instrucciones por ciclo. El grado de la etapa de ejecucin depende del nmero y del tipo de las unidades funcionales. Un procesador superescalar suele tener unidades funcionales independientes de los tipos siguientes: unidad aritmtica lgica, unidad de lectura, unidad de punto flotante y unidad de salto. La deteccin y resolucin de las dependencias entre instrucciones puede ser esttica (durante la compilacin) o dinmica, es decir, a medida que se ejecuta un programa, generalmente durante las etapas de codificacin y lanzamiento de las instrucciones. Las arquitecturas superescalares adolecen de una estructura compleja y de un mal aprovechamiento de sus recursos debido en parte a la dificultad en encontrar suficientes instrucciones paralelizables. Una forma de obtener un mayor nmero de instrucciones paralelizables es aumentar la ventana de instrucciones, es decir el conjunto de instrucciones que la unidad de lanzamiento considera como candidatas a ser lanzadas en un momento dado.

 Superescalar vs. Supersegmentado

Otra forma de aumentar las prestaciones de una mquina es la supersegmentacin, trmino que naci en 1988. Este mtodo aprovecha el hecho de que muchas etapas del ciclo de instruccin realizan tarea que requieren menos de la mitad de un ciclo de reloj, teniendo como base esta idea, se dobla la velocidad de reloj interna, con lo cual es posible realizar dos tareas en un ciclo de reloj externo. En la figura siguiente se comparan ambas soluciones, en la primera parte del diagrama se presenta una ejecucin normal de instrucciones con cuatro etapas: Captacin de instruccin. Decodificacin de la operacin. Ejecucin de la operacin. Escritura del resultado.

Luego, se presenta la implementacin supersegmentada, en la cual es posible ejecutar dos etapas del cauce por ciclo de reloj. Esta forma de implementacin es denominada de grado 2, pues, las funciones realizadas en cada etapa se dividen en dos y cada una de ellas se realiza en medio ciclo de reloj. Por ltimo, se presenta la implementacin superescalar, en la cual es posible ejecutar dos instrucciones en paralelo. Ambas implementaciones (supersegmentada y superescalar) ejecutan el mismo nmero de instrucciones en el mismo tiempo en forma ininterrumpida. Pero el procesador supersegmentado se retrasa al comienzo del programa y al ejecutar un salto.

Arquitectura del procesador (Diagrama de bloque)

Es el diseo conceptual y la estructura operacional fundamental de un sistema de computadora. Es decir, es un modelo y una descripcin funcional de los requerimientos y las implementaciones de diseo para varias partes de una computadora, con especial inters en la forma en que la unidad central de proceso (UCP) trabaja internamente y accede a las direcciones de memoria. Tambin suele definirse como la forma de seleccionar e interconectar componentes de hardware para crear computadoras segn los requerimientos de funcionalidad, rendimiento y costo. El ordenador recibe y enva la informacin a travs de los perifricos por medio de los canales. La UCP es la encargada de procesar la informacin que le llega al ordenador. El intercambio de informacin se tiene que hacer con los perifricos y la UCP. Todas aquellas unidades de un sistema exceptuando la UCP se denomina perifrico, por lo que el ordenador tiene dos partes bien diferenciadas, que son: la UCP (encargada de ejecutar programas y que est compuesta por la memoria principal, la UAL y la UC) y los perifricos (que pueden ser de entrada, salida, entradasalida y comunicaciones).

Unidad de control cableada y microprogramada

La unidad de control cableada es la que incorporan los denominador microprocesadores RISC (Conjunto Reducido de Instrucciones), mientras que los denominado microprocesadores CISC (Conjunto Complejo de Instrucciones) usan unidad de control microprogramada. En un tiempo, las unidades de control para los CPU eran lgica ad-hoc, y eran difciles de disear. stas pueden identificarse como la parte principal del computador y del dispositivo principal que ayuda al computador a funcionar de una manera apropiada. Es construida de puertas lgicas, circuitos biestables, circuitos codificadores, circuitos decodificadores, contadores digitales y otros circuitos digitales. Su control est basado en una arquitectura fija, es decir, que requiere cambios en el cableado si el conjunto de instrucciones es modificado o cambiado. Esta arquitectura es preferida en los computadores RISC pues consiste en un conjunto de instrucciones ms pequeo. Las unidades de control cableado son implementadas por medio de unidades de lgica secuencial, ofreciendo un nmero finito de puertas que pueden actuar como generadores de resultados especficos, basada en las instrucciones que fueron usadas para invocar esas respuestas. Estas instrucciones son evidentes en el diseo de la arquitectura, pero tambin pueden ser representadas de otras maneras. La idea de microprogramacin fue introducida por M.V. Wilkes en 1951 como un nivel intermediario para ejecutar instrucciones de programa de computadora (ver tambin: microcdigo). Los microprogramas fueron organizados como una secuencia de microinstrucciones y almacenados en una memoria del control especial. El algoritmo para la unidad de control microprogramada es usualmente especificado por la descripcin de un diagrama de flujo. La ventaja principal de la unidad de control microprogramada es la simplicidad de su estructura. Las salidas del controlador son organizadas en microinstrucciones y pueden ser reemplazadas fcilmente.

Harvard y Von Neumann

La arquitectura de Von Neumann es caracterizada por los procesadores que poseen el mismo dispositivo de almacenamiento en donde coexisten tanto datos como instrucciones. Las instrucciones y los datos son almacenados en el mismo formato dentro de la misma memoria, lo que quiere decir que las instrucciones son datos y comparten el mismo bus de datos en su transmisin. En principio un programa en ejecucin se puede modificar a s mismo y en prctica usualmente esto significa que un error ocurri. La ventaja de este tipo de arquitectura es que es eficiente en la utilizacin de la memoria pero su desventaja es que los tipos de datos no pueden ser reconocidos sin ambigedad La arquitectura se compone de las siguientes unidades o bloques: Unidad de memoria principal Unidad aritmtico-lgica. Unidad de control .Unidad de entrada y salida. La arquitectura Harvard esencialmente posee una diferencia muy marcada con respecto a la arquitectura Von Neumann, la cual es que los procesadores utilizan dispositivos de almacenamiento fsicamente separados para el manejo de instrucciones y datos. El acceso a cada espacio de memoria puede llegar a ser mediante buses distintos, es decir, existe un bus de datos y un bus de instrucciones; pero lo ms habitual es que exista un nico bus de direcciones, en cuyo caso debe existir alguna seal de control que permita diferenciar a que espacio de memoria hace referencia (seales de Read, Write y Fetch).

Esta arquitectura tambin se compone de las unidades o bloques de la arquitectura Von Neumann a diferencia del manejo de memoria con instrucciones y datos. La ventaja de la estructuracin de este tipo de arquitectura es que los tipos de datos pueden ser reconocidos sin ambigedad pero es ineficiente en la utilizacin de la memoria.

Procesadores vectoriales
Un procesador vectorial es un diseo de CPU capaz de ejecutar operaciones matemticas sobre mltiples datos de forma simultnea, en contraste con los procesadores escalares, capaces de manejar slo un dato cada vez. La gran mayora de las CPUs de hoy en da son escalares o superescalares. Los procesadores vectoriales son muy comunes en el rea de la computacin cientfica, formando la base de la mayor parte de los supercomputadores durante los aos 80 y 90. Sin embargo, parece claro que la mejora de la tecnologa y de los diseos de procesadores van a acabar con el uso de procesadores vectoriales como procesadores de propsito general. IBM, Toshiba y Sony han anunciado el procesador Cell, que est formado en parte por procesadores vectoriales. Casi todas las CPUs de hoy en da incluyen algunas instrucciones de procesamiento de tipo vectorial, conocidas como SIMD. En particular, las consolas de videojuegos y las tarjetas grficas hacen un uso intensivo de este tipo de procesamiento.

Procesadores VLIM
VLIW, acrnimo del ingls Very Long Instruction Word. Esta arquitectura de CPU implementa una forma de paralelismo a nivel de instruccin. Es similar a las arquitecturas superescalares, ambas usan varias unidades funcionales (por ejemplo varias ALUs, varios multiplicadores, etc.) para lograr ese paralelismo. Los procesadores con arquitecturas VLIW se caracterizan, como su nombre indica, por tener juegos de instrucciones muy simples en cuanto a nmero de instrucciones diferentes, pero muy grandes en cuanto al tamao de cada instruccin. Esto es as porque en cada instruccin se especifica el estado de todas y cada una de las unidades funcionales del sistema, con el objetivo de simplificar el diseo del hardware al dejar todo el trabajo de planificar el cdigo en manos del programador/compilador, en oposicin a un procesador superescalar, en el que es el hardware en tiempo de ejecucin el que planifica las instrucciones. Un microprocesador tpico VLIW es el IA-64.

 Descripcin y comparacin de procesadores

PROCESAMIENTO PARALELO Tipos de sistemas paralelos

La mayor parte de los sistemas hasta ahora han sido sistemas monoprocesador; es decir han tenido una sola CPU. Sin embargo, la tendencia actual es hacia los sistemas multiprocesador. Tales sistemas tienen ms de un procesador en comunicacin ntima, los cuales comparten el bus del computador, el reloj y a veces la memoria y los dispositivos perifricos. Decimos que estos sistemas estn fuertemente acoplados. Hay varias razones para construir este tipo de sistemas. Una ventaja es el aumento en el rendimiento. Al incrementar el nmero de procesadores, esperamos realizar ms trabajo en un tiempo ms corto. De forma anloga, un grupo de n programadores que trabajan en ntima colaboracin no produce n veces la cantidad de trabajo que realiza uno solo. Los multiprocesadores tambin pueden ahorrar dinero en comparacin con varios sistemas monoprocesador porque los procesadores pueden compartir perifricos, gabinetes y fuentes de potencia. Si varios programas deben operar con el mismo conjunto de datos, es ms econmico guardar esos datos en un disco y hacer que todos los procesadores los compartan, en vez de tener muchos computadores con discos locales y hacer copias de los datos. Otra razn para tener sistemas multiprocesador es que mejoran la confiabilidad. Si es posible distribuir las funciones correctamente entre varios procesadores.

El funcionamiento continuado en presencia de ellos requiere un mecanismo para detectar, diagnosticar y corregir (si es posible) el fallo. EI sistema Tandem utiliza duplicacin tanto de hardware como de software para asegurar una operacin continuada a pesar de los fallos. El multiprocesamiento asimtrico es ms comn en los sistemas extremadamente grandes, donde una de las actividades que ms tiempo consume es el procesamiento El 5. En los sistemas por lotes ms antiguos, se utilizaban procesadores pequeos, situados a cierta distancia de la CPU principal para operar los lectores de tarjetas e impresoras de lneas y transferir estos trabajos a y del computador principal. En un sistema de tiempo compartido, una de las principales actividades de El 5 es procesar la El 5 de caracteres entre las terminales y el computador Si es preciso interrumpir la CPU principal cada vez que se transfiere un carcter a o de una terminal, la CPU Podra pasar todo su tiempo procesando caracteres. Para evitar esta situacin, la mayor parte de los sistemas cuenta con un procesador de extremo frontal front-end aparte que se encarga de toda la El 5 de terminales.

Multiprocesadores simtricos SMP

La arquitectura SMP (Symmetric Multiprocessing, tambin llamada UMA, de Uniform Memory Access), se caracteriza por el hecho de que varios microprocesadores comparten el acceso a la memoria. Todos los microprocesadores compiten en igualdad de condiciones por dicho acceso, de ah la denominacin "simtrico". Los sistemas SMP permiten que cualquier procesador trabaje en cualquier tarea sin importar su localizacin en memoria; con un propicio soporte del sistema operativo, estos sistemas pueden mover fcilmente tareas entre los procesadores para garantizar eficientemente el trabajo. Una computadora SMP se compone de microprocesadores independientes que se comunican con la memoria a travs de un bus compartido. Dicho bus es un recurso de uso comn. Por tanto, debe ser arbitrado para que solamente un microprocesador lo use en cada instante de tiempo. Si las computadoras con un solo microprocesador tienden a gastar considerable tiempo esperando a que lleguen los datos desde la memoria, SMP empeora esta situacin, ya que hay varios parados en espera de datos.

Coherencia cache y protocolo MESI

La coherencia de cache hace referencia a la integridad de los datos almacenados en las caches locales de los recursos compartidos. La coherencia de la cache es un caso especial de la coherencia de memoria. Cuando los clientes de un sistema, en particular las CPUs en un multiprocesador, mantienen caches de una memoria compartida, los conflictos crecen. Haciendo referencia al dibujo, si el cliente de arriba tiene una copia de un bloque de memoria de una lectura previa y el cliente de abajo cambia ese bloque, el cliente de arriba podra estar trabajando con datos errneos, sin tener conocimiento de ello. La coherencia de la cache intenta administrar estos conflictos y mantener consistencia entre las caches y la memoria.

El protocolo MESI, tambin conocido como protocolo Illinois, es un extendido protocolo de coherencia de cach y coherencia de memoria, que fue creado por Intel en el procesador Pentium para "dar soporte ms eficientemente a write-back en lugar del write-through de cach de CPU usado con anterioridad en el procesador 486". Cada lnea de cach se marca con uno de los cuatro estados siguientes (codificados con dos bits adicionales): Modified (Modificado): la lnea de cach slo est en la cach actual, y est "sucia"; ha sido modificado el valor de la memoria principal. Es necesario que los datos sean escritos otra vez en la memoria principal antes de permitir cualquier otra lectura del estado de la memoria (ya no es vlida). Exclusive (Exclusivo): la lnea de cach slo se encuentra en la cach actual, pero est "limpia"; coincide con el valor de la memoria principal. Shared (Compartido): indica que esta lnea de cach puede estar duplicada en otras cachs. Invalid (Invlido): indica que esta lnea de cach no es vlida.

Procesamiento multihebra y multiprocesadores monochip

Antes de empezar hablar de este tipo de procesamiento hay que tener en claro ciertos trminos, los cuales nos servirn para comprender mejor este tema. Los trminos se presentan a continuacin: Proceso: Programa en ejecucin, se divide en: Propiedad de recursos. Planificacin/ejecucin. Conmutacin de proceso: Esta operacin consiste en cambiar el proceso que se est ejecutando en el procesador por otro proceso. Hebra: Una unidad de trabajo dentro de un proceso que se puede asignar al procesador. Una hebra se ejecuta secuencialmente y puede interrumpirse para que el procesador pase a ejecutar otra hebra. Conmutacin de hebra: El control del procesador pasa de una hebra a otra dentro de un mismo proceso, este tipo de conmutacin es mucho menos costosa que la de procesos. Importante aclarar que las hebras de un mismo proceso comparten los mismos recursos. Existen distintos tipos de niveles de hebras, nivel de usuario (user-level thread), los cuales son visibles para los programas de aplicacin, y hebras de nivel de kernel (kernel-level threads), en este tipo de nivel son solo visibles para el sistema operativo.

Existen dos tipos de procesamiento multihebra, explcito e implcito, el Implcito hace referencia a la ejecucin concurrente de varias hebras extradas de un nico programa secuencial. Estas hebras pueden ser definidas estticamente por el compilador o dinmicamente por el hardware. Se pueden considerar cuatro aproximaciones principales al procesamiento multihebra: Multihebra entrelazada: El procesador trabaja con dos o ms contextos al mismo tiempo, conmutando entre uno y otro en cada ciclo de reloj. Si una hebra se bloquea a dependencia de datos o retardos de memoria, esa hebra se salta y se pasa a ejecutar una hebra que est preparada.

Multihebra con bloqueo: Las instrucciones de una hebra se ejecutan sucesivamente hasta que se produce un evento que puede ocasionar un retardo, tal como un fallo de cache. Este evento induce una conmutacin a otra hebra. Multihebra simultnea: Las instrucciones correspondientes a hebras diferentes se emiten simultneamente a las funcionales de un procesador superescalar. Multiprocesador monochip: Existen varias copias del procesador en un solo circuito integrado y cada procesador acta sobre hebras diferentes.

Clusters
El trmino cluster (a veces espaolizado como clster) se aplica a los conjuntos o conglomerados de computadoras construidos mediante la utilizacin de hardware comn, logrando que se comporten como si fuesen una nica computadora. La tecnologa de clsteres ha evolucionado en apoyo de actividades que van desde aplicaciones de supercmputo y software de misiones crticas, servidores web y comercio electrnico, hasta bases de datos de alto rendimiento, entre otros usos. El cmputo con clsteres surge como resultado de la convergencia de varias tendencias actuales que incluyen la disponibilidad de microprocesadores econmicos de alto rendimiento y redes de alta velocidad, el desarrollo de herramientas de software para cmputo distribuido de alto rendimiento, as como la creciente necesidad de potencia computacional para aplicaciones que la requieran. Simplemente, un clster es un grupo de mltiples ordenadores unidos mediante una red de alta velocidad, de tal forma que el conjunto es visto como un nico ordenador, ms potente que los comunes de escritorio. Los clsteres son usualmente empleados para mejorar el rendimiento y/o la disponibilidad por encima de la que es provista por un solo computador tpicamente siendo ms econmico que computadores individuales de rapidez y disponibilidad comparables. De un clster se espera que presente combinaciones de los siguientes servicios: Alto rendimiento. Alta disponibilidad. Balanceo de carga. Escalabilidad.

La construccin de los ordenadores del clster es ms fcil y econmica debido a su flexibilidad: pueden tener todos la misma configuracin de hardware y sistema operativo (clster homogneo), diferente rendimiento pero con arquitecturas y sistemas operativos similares (clster semi-homogneo), o tener diferente hardware y sistema operativo (clster heterogneo), lo que hace ms fcil y econmica su construccin. Para que un clster funcione como tal, no basta solo con conectar entre s los ordenadores, sino que es necesario proveer un sistema de manejo del clster, el cual se encargue de interactuar con el usuario y los procesos que corren en l para optimizar el funcionamiento.

Acceso uniforme de memoria (UMA)

Acceso uniforme a memoria o UMA (en ingls: Uniform Memory Access) es una arquitectura de memoria compartida utilizada en computacin paralela. Todos los procesos en el modelo UMA acceden a la memoria de manera uniforme, es decir, el tiempo de acceso o la localizacin de memoria es independiente del proceso que realiza la peticin o del chip de memoria donde se encuentre el dato solicitado. Las arquitecturas UMA frecuentemente se ven como opuestas a las arquitecturas NUMA (Non-Uniform Memory Access). En la arquitectura UMA, cada procesador puede utilizar una cach privada. Existe un modo para compartir tambin dispositivos perifricos. El modelo UMA es ms adecuado para aplicaciones de propsito general o para aplicaciones multi-usuario. Puede ser utilizado para aumentar el speed up en programas largos y tediosos, consiguiendo que varias mquinas ejecuten el mismo programa en menos tiempo y a ser posible con los mismos resultados.

Acceso no uniforme de memoria (NUMA)

La tendencia en el hardware ha sido tener ms de un bus del sistema, y que cada uno de ellos sirva a un pequeo conjunto de procesadores. Cada grupo de procesadores tiene su propia memoria y, posiblemente, sus propios canales de E/S. Sin embargo, cada CPU puede tener acceso a la memoria asociada a otros grupos de forma coherente. Cada grupo se denomina nodo NUMA. El nmero de CPU dentro de un nodo NUMA depende del proveedor de hardware. Resulta ms rpido tener acceso a la memoria local que a la memoria asociada a otros nodos NUMA. Por este motivo se la denomina arquitectura de acceso no uniforme a memoria. En hardware de NUMA, algunas regiones de la memoria residen en buses fsicamente distintos de otras regiones. Puesto que NUMA utiliza memoria local y externa, tardar ms tiempo en obtener acceso a algunas regiones de memoria. Los trminos memoria local y memoria externa se suelen usar para hacer referencia a un subproceso que se est ejecutando. La memoria local es la que se encuentra en el mismo nodo en que la CPU est ejecutando el subproceso actualmente. As pues, toda memoria que no pertenezca al nodo en el que se est ejecutando actualmente el subproceso ser externa. La memoria externa tambin se denomina memoria remota. La relacin entre lo que cuesta obtener acceso a una memoria externa y a una memoria local se denomina relacin NUMA. Si la relacin NUMA es 1, se trata de multiproceso simtrico (SMP). Cuanto mayor sea la relacin, ms costar obtener acceso a la memoria de los dems nodos. A veces, el rendimiento de las aplicaciones de Windows que no estn preparadas para NUMA (incluido el Service Pack 3 de SQL Server 2000 y anteriores) es deficiente en hardware de NUMA. La principal ventaja de NUMA es su escalabilidad. La arquitectura NUMA fue diseada para traspasar los lmites de escalabilidad de la arquitectura SMP. Con SMP, el acceso a la memoria se expone en el mismo bus de memoria compartida. Esto funciona perfectamente en un nmero relativamente reducido de CPU, pero no cuando existen docenas, incluso cientos, de CPU que compiten para tener acceso al bus de memoria compartida. NUMA alivia estos cuellos de botella limitando el nmero de CPU en cualquier bus de memoria y conectando los nodos mediante una interconexin de alta velocidad.

Acceso nicamente a la memoria cache (COMA)

En informtica, una cach es un conjunto de datos duplicados de otros originales, con la propiedad de que los datos originales son costosos de acceder, normalmente en tiempo, respecto a la copia en la cach. Cuando se accede por primera vez a un dato, se hace una copia en el cach; los accesos siguientes se realizan a dicha copia, haciendo que el tiempo de acceso medio al dato sea menor.

Computacin vectorial
A inicios de los aos 50, comenz la necesidad de crear computadoras que resolvieran problemas matemticos de procesos reales, tales como los que aparecen en disciplinas como la aerodinmica, sismologa, meteorologa, fsica atmica, nuclear y de plasmas. Estos problemas se caracterizan por necesitar una precisin elevada y programas que realicen de forma repetitiva operaciones aritmticas en coma flotante con grandes matrices de nmeros. Para manejar este tipo de problemas, se han desarrollado supercomputadoras capaces de realizar cientos de millones de operaciones en coma flotante por segundo, pero estas mquinas tienen un uso limitado y debido a su precio, un mercado limitado. Otro tipo de sistema diseado para las necesidades de la computacin vectorial se trata de los computadores matriciales, estos no realizan procesamiento escalar y estn configurados como dispositivos perifricos para que los usuarios de grandes computadoras y minicomputadoras puedan ejecutar partes vectorizadas de sus programas.

ARQUITECTURAS ESPECIALES VLSI Mquina de Turing

La mquina de Turing es un modelo computacional introducido por Alan Turing en el trabajo On computable numbers, with an application to the Entscheidungs problem, publicado por la Sociedad Matemtica de Londres, en el cual se estudiaba la cuestin planteada por David Hilbert sobre si las matemticas son decidibles, es decir, si hay un mtodo definido que pueda aplicarse a cualquier sentencia matemtica y que nos diga si esa sentencia es cierta o no. Turing construy un modelo formal de computador, la mquina de Turing, y demostr que existan problemas que una mquina no poda resolver. La mquina de Turing es un modelo matemtico abstracto que formaliza el concepto de algoritmo. Una mquina de Turing es un dispositivo que transforma un INPUT en un OUTPUT despus de algunos pasos. Tanto el INPUT como el OUPUT constan de nmeros en cdigo binario (ceros y unos). En su versin original la mquina de Turing consiste en una cinta infinitamente larga con unos y ceros que pasa a travs de una caja. La caja es tan fina que solo el trozo de cinta que ocupa un bit (0 1) est en su interior. La mquina tiene una serie de estados internos finitos que tambin se pueden numerar en binario. Para llevar a cabo algn algoritmo, la mquina se inicializa en algn estado interno arbitrario. A continuacin, se pone en marcha y la mquina lee el bit que se encuentra en ese momento en su interior y ejecuta alguna operacin con ese bit (lo cambia o no, dependiendo de su estado interno). Despus se mueve hacia la derecha o hacia la izquierda, y vuelve a procesar el siguiente bit de la misma manera.

 Arquitecturas de flujo de datos

La arquitectura de flujo de datos es una arquitectura de computadores que contrasta directamente con la tradicional arquitectura de Von Neumann o de estructuras de control. Las arquitecturas de flujo de datos no se basan en un contador de programa (al menos conceptualmente), en tanto en cuanto la posibilidad de ejecucin de las instrucciones solamente viene determinada por la disponibilidad de los argumentos de entrada de las instrucciones. Aunque ningn computador de xito comercial ha utilizado este tipo de arquitectura, sta es muy relevante en muchas arquitecturas actuales de software, incluyendo el diseo de sistemas de bases de datos o de sistemas de procesamiento paralelo. Este tipo de arquitecturas de hardware constituy una de las principales ramas de investigacin sobre arquitectura de computadores en los aos 70 y principios de los 80. Jack Dennis del MIT abri el camino en el campo de las arquitecturas de flujo de datos esttico, mientras que la Manchester Dataflow Machine y la arquitectura MIT Tagged Token fueron algunos de los mayores proyectos en flujo de datos dinmico. Los diseos que emplean direcciones convencionales de memoria como marcas de dependencias de datos son conocidos como mquinas de flujo de datos esttico. Estas mquinas no permitan la ejecucin simultnea de varias instancias de una misma subrutina porque la forma de etiquetar los datos no diferenciaba entre ellas. Aquellos diseos basados en memoria de contenido direccionable o CAM son llamados mquinas de flujo dinmico de datos. Normalmente, los compiladores analizan el cdigo fuente del programa en busca de dependencias de datos entre instrucciones para organizar mejor la secuencia en los ficheros binarios de salida. Las instrucciones son organizadas de forma secuencial, pero la informacin acerca de las dependencias no se graba en los binarios. Sin embargo, los ficheros binarios compilados en una mquina de flujo de datos s contienen esta informacin. Un compilador de flujo de datos graba estas dependencias creando etiquetas nicas para cada dependencia en lugar de utilizar nombres variables. Al nombrar cada dependencia de forma unvoca, se consigue que los segmentos de cdigo no dependientes en el fichero binario sean ejecutados sin problemas fuera de orden o en paralelo. Los programas se cargan en la memoria CAM del computador de flujo dinmico. Cuando todos los operandos etiquetados de una instruccin pasan a estar disponibles (esto es, han recibido la salida de instrucciones previas y/o la entrada de usuario), la instruccin se marca como preparada para su ejecucin. Este proceso es conocido como activacin o firing. Una vez que la instruccin es completada, su salida es almacenada junto con la correspondiente etiqueta en la memoria CAM. Cualquier instruccin que sea dependiente de este dato en concreto (identificado por el valor de su etiqueta) es entonces marcada como preparada para su ejecucin. De este modo, las instrucciones subsiguientes son ejecutadas en el orden correcto, evitando la aparicin de condiciones de carrera. Este orden puede diferir del orden secuencial considerado por el programador. Una instruccin, junto con los operandos requeridos, es transmitida a una unidad de ejecucin como un paquete, tambin conocido como seal de instruccin. De forma similar, los datos de salida son transmitidos de vuelta a la memoria CAM como seal de datos. El empaquetado de instrucciones y resultados permite la ejecucin paralela a gran escala de instrucciones preparadas.

Las redes de flujo de datos reparten las seales de instruccin a las unidades de ejecucin y devuelven a la memoria CAM las seales de datos. En contraste con la Arquitectura de von Neumann convencional, las seales de datos no son almacenadas de forma permanente en memoria, sino que son mensajes transitorios que solamente existen durante el trnsito de informacin que se produce en el almacenamiento de la instruccin. La investigacin, sin embargo, nunca se preocup de tratar problemas relacionados con: Emisin eficiente de las seales de datos e instrucciones en sistemas paralelos masivos. Construccin de memorias CAM lo suficientemente grandes como para almacenar todas las dependencias de un programa real.

Se prob que las instrucciones y sus dependencias de datos eran una unidad demasiado pequea para trabajar en grandes redes. Esto es, el tiempo de transmisin de las instrucciones y los correspondientes resultados etiquetados era mucho mayor que el tiempo realmente necesario para su procesamiento.

Procesadores Sistlicos
Los procesadores sistlicos son el resultado de los avances en tecnologa de semiconductores y en las aplicaciones que requieren un amplio rendimiento. Lo principal es resolver problemas de sistemas de propsito especfico que deben balancear el bandwidth entre una intensiva cantidad de clculos y gran cantidad de requerimientos de E/S. Los procesadores convencionales estn muy a menudo limitados por la disparidad del bandwidth de Entrada y el bandwidth de Salida, el cual se produce debido a que los tems de datos deben ser ledos y grabados cada vez que se los referencia. Una razn para elegir el trmino "systolic" como parte de Systolic Array puede verse en la analoga con el sistema de circulacin humano, en el cual el corazn entrega y recibe una gran cantidad de sangre como resultado del bombeo rtmico e ininterrumpido de pequeas cantidades de ese fluido a travs de venas y arterias. En esta analoga el corazn corresponde a la fuente y destino de los datos, como si fuera una memoria global; y la red de venas es equivalente al array de procesadores y sus conexiones. Las arquitecturas Sistlicas (array sistlicos) son multiprocesadores pipelinizados en los cuales los datos se bombean en forma rtmica desde la memoria y a travs de la red de procesadores antes de ser devueltos a la memoria La informacin circula entre los procesadores como en un pipeline, pero slo los procesadores frontera mantienen comunicacin con el exterior. Un reloj global conjuntamente con mecanismos explcitos de retardo sincroniza el flujo de datos a travs del pipe que se conforma con los datos obtenidos de la memoria y los resultados parciales que usa cada procesador. Los procesadores modulares unidos mediante una red local y regular proveen los ladrillos bsicos para construir una buena variedad de sistemas de propsito especfico. Durante cada intervalo de tiempo estos procesadores ejecutan una secuencia corta e invariante de instrucciones.

Procesadores con redes neuronales

Las redes neuronales consisten en una simulacin de las propiedades observadas en los sistemas neuronales biolgicos a travs de modelos matemticos recreados mediante mecanismos artificiales (como un circuito integrado, un ordenador o un conjunto de vlvulas). El objetivo es conseguir que las mquinas den respuestas similares a las que es capaz de dar el cerebro que se caracterizan por su generalizacin y su robustez. Una red neuronal se compone de unidades llamadas neuronas. Cada neurona recibe una serie de entradas a travs de interconexiones y emite una salida. Esta salida viene dada por tres funciones: Una funcin de propagacin (tambin conocida como funcin de excitacin), que por lo general consiste en el sumatorio de cada entrada multiplicada por el peso de su interconexin (valor neto). Si el peso es positivo, la conexin se denomina excitatoria; si es negativo, se denomina inhibitoria. Una funcin de activacin, que modifica a la anterior. Puede no existir, siendo en este caso la salida la misma funcin de propagacin. Una funcin de transferencia, que se aplica al valor devuelto por la funcin de activacin. Se utiliza para acotar la salida de la neurona y generalmente viene dada por la interpretacin que queramos darle a dichas salidas. Algunas de las ms utilizadas son la funcin sigmoidea (para obtener valores en el intervalo [0,1]) y la tangente hiperblica (para obtener valores en el intervalo [-1,1]).

Procesadores con lgica difusa

La lgica difusa es una tcnica de la inteligencia computacional que permite trabajar informacin con alto grado de imprecisin, en esto se diferencia de la lgica convencional que trabaja con informacin bien definida y precisa. El concepto de Lgica Difusa fue concebido por Lofti Zadeh un profesor de la Universidad de California en Berkley, quien inconforme con los conjuntos clsicos (crisp sets) que solo permiten dos opciones, la pertenencia o no de un elemento a dicho conjunto la present como una forma de procesar informacin permitiendo pertenencias parciales a unos conjuntos que en contraposicin a los clsicos los denomin Conjuntos Difusos (fuzzy sets), el concepto de conjunto difuso fue expuesto por Lofti Zadeh en un paper hoy clsico en la literatura de la lgica difusa en el ao de 1965, el artculo se titula "Fuzzy Sets" y fue publicado en la revista Information and Control. El mismo Zadeh publica en 1971 el artculo, "Quantitative Fuzzy Semantics", en donde Introduce los elementos formales que acabaran componiendo el cuerpo de la doctrina de la lgica difusa y sus aplicaciones tal como se conocen en la actualidad.

Computadores cunticos
Un computador Cuntico realiza las operaciones en bits cunticos, llamados Qubits. Un Qubit al igual que un bit clsico, puede estar en dos estados, cero o uno. El Qubit se diferencia del bit clsico en qu, debido a las propiedades de la mecnica cuntica, puede estar simultneamente en ambos estados. Un Qubit que contiene los valores cero y uno a la vez se dice que est en superposicin de los estados cero y uno. Este estado de superposicin es persistente hasta que el Qubit es externamente medido. Al medir un Qubit, su estado se ve forzado a tomar un solo valor. Porque la medicin determina el valor del Qubit, los posibles estados que existen deben describirse antes de realizar la medicin en trminos de su probabilidad de ocurrencia.

 Sistemas embebidos
Un sistema embebido es un ordenador ms, que a diferencia de un Personal Computer, por ejemplo, carece de teclado y pantalla en la mayora de los casos. Dicho de otra manera, un sistema embebido consiste de una electrnica programable especialmente diseada para soluciones especficas.

Procesadores de seal DSP

Un procesador digital de seales o DSP (sigla en ingls de Digital Signal Processor) es un sistema basado en un procesador o microprocesador que posee un juego de instrucciones, un hardware y un software optimizados para aplicaciones que requieran operaciones numricas a muy alta velocidad. Debido a esto, es especialmente til el procesado y representacin de seales analgicas en tiempo real: en un sistema que trabaje de esta forma (tiempo real) se reciben muestras (samples en ingls), normalmente provenientes de un conversor analgico/digital (ADC). Se ha dicho que puede trabajar con seales analgicas, pero es un sistema digital, por lo tanto necesitar un conversor analgico/digital a su entrada y digital/analgico en la salida. Como todo sistema basado en procesador programable necesita una memoria donde almacenar los datos con los que trabajar y el programa que ejecuta. Si se tiene en cuenta que un DSP puede trabajar con varios datos en paralelo y un diseo e instrucciones especficas para el procesado digital, se puede dar una idea de su enorme potencia para este tipo de aplicaciones. Estas caractersticas constituyen la principal diferencia de un DSP y otros tipos de procesadores.

Procesadores y aceleradores grficos

Dependiendo del tipo de procesador y su velocidad, se obtendr un mejor o peor rendimiento. La velocidad de los procesadores se mide en Mega Hertz (MHz = millones de ciclos por segundo), este parmetro indica el nmero de ciclos de instrucciones que el procesador realiza por segundo, pero solo sirve para compararlo con procesadores del mismo tipo, por ejemplo un procesador 586 de 133 MHz no es ms rpido que un Pentium de 100 MHz. Las aceleradoras grficas o tarjetas grficas son memorias de expansin para una computadora, las cuales se encargan de procesar los datos de video en 2D y 3D para transformarlos en informacin comprensible y representable para los dispositivos de salida como monitores o televisores y liberar de este trabajo al CPU y agilizarlo en otras funciones de mayor importancia para el mismo. Dispositivo que da al ordenador la capacidad de mostrar imgenes en pantalla. Las prestaciones de una tarjeta grfica suelen depender de la cantidad de puntos y de colores que es capaz de mostrar, de su rapidez, y de la cantidad de memoria que dispone (a mayor cantidad de memoria, ser capaz de mostrar imgenes con ms puntos y/o ms colores). La tarjeta grfica debe ir en consonancia con la pantalla o monito.

Arquitecturas reconfigurables

Los Procesadores Configurables son aquellos que se configuran antes de implementarlos definitivamente en un chip, despus de lo cual no se pueden modificar. Por otro lado, los Procesadores Reconfigurables son los que pueden cambiar su arquitectura y microarquitectura despus de haber fabricado el chip, los cuales normalmente se implementan en circuitos reconfigurables como los del tipo FPGA (Field Programmable Gate Array). Ambos tipos de procesadores tiene aplicabilidad en aplicaciones empotradas que requieren un aumento de prestaciones respecto a la utilizacin de procesadores empotrados convencionales como ARM o MIPS. La especializacin del hardware en los procesadores re-configurables puede ser de grano fino, a nivel de la unidad funcional que permite implementar nuevas instrucciones especializadas, o de grano grueso, a travs de un coprocesador acoplado al procesador.