Professional Documents
Culture Documents
En este caso se eligi el mtodo de ecuaciones booleanas, aunque se pudo usar tambin una tabla de verdad.
ABEL y CUPL son dos lenguajes de descripcin de hardware(HDL, Hardware Description Language) comnmente utilizados.
Lenguaje ABEL(Advanced Booelan Expression Language): Introduccin del diseo: ecuaciones tablas de verdad y diagramas de estado, los primeros dos para lgica combinacional y el ltimo para lgica secuencial
Simulacin del diseo: se realiuza usando vectores de prueba, estos enumeran los valores de entrada y salida para aseguranse que trabaja como se esperaba.
Sntesis lgica: Proceso de convertir la descripcin del circuito en el archivo JEDEC.
A, B, C y D son las entradas y X1 y X2 son las salidas, el smbolo -> indica las entradas que producen las salidas combinacionales. Ejemplo: Tabla de verdad de una OR exclusiva
Archivo JEDEC (Joint Electronic Device Engineering Council): denominado mapa de celdas o fusibles, se descarga en el programador para implementarlo en el dispositivo, un 0 indica que la celda esta conectada y un 1 indica que esta desconectada.
Los PLD ms sencillos (como el GAL, PAL, PLA) remplazan circuitos LSI y MSI; los potentes CPLD y FPGA, tienen aplicaciones en reas como telecomunicaciones, computacin, redes, entre otros.
Los CPLD son recomendables en aplicaciones donde se requieren muchos ciclos de sumas de productos; ya que pueden introducirse en el dispositivo para ejecutarse al mismo tiempo, lo que conduce a pocos retrasos. Los FPGA son recomendables en aplicaciones secuenciales que no suponen grandes cantidades de trminos producto, debido a la gran cantidad de registros con los que cuentan sus dispositivos (de 1024 a 6400).