Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more ➡
Download
Standard view
Full view
of .
Add note
Save to My Library
Sync to mobile
Look up keyword
Like this
38Activity
×
0 of .
Results for:
No results containing your search query
P. 1
Conversor A-D de Doble Rampa de 8 Bit’s

Conversor A-D de Doble Rampa de 8 Bit’s

Ratings:

4.0

(1)
|Views: 7,312|Likes:
Published by Jonathan Chourio

More info:

Published by: Jonathan Chourio on Jul 23, 2009
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, DOC, TXT or read online from Scribd
See More
See less

08/10/2013

pdf

text

original

 
Conversor A/D de Doble Rampa de 8 Bit’s
Laboratorio de diseño lógico. Facultad de Ingeniería. Universidad RafaelUrdaneta.Maracaibo. Venezuela.
EXTRACTO
El convertidor A/D es el único elemento totalmenteindispensable en un sistema de adquisición de datos.Además el por si solo puede constituir un SAD.Generalmente suele ser el mas caro de todos loselementos que constituyen el SAD aunque, por supuesto,su precio depende de la calidad de las prestaciones quese le pidan. Estas serán: la exactitud, que depende de loserrores que se produzcan y de la resolución (numero debits), y la velocidad. A nivel de elemento de circuito, el A/Dse caracteriza por una entrada analógica, una salidadigital y varias señales de control y alimentación.
OBJETIVOS
Estudio de:
Descripción de la lógica de funcionamiento de conversor 
Descripción de los bloques principales
Medidas de las principales señales en el circuito
MATERIALES UTILIZADOS
Unidad básica para sistema IPES (Unidad de alimentación mod. PS1-PSU/EV, Caja de soporte de los módulos mod. MU/EV, Unidad decontrol individual mod. SIS1/ SIS2/ SIS3)
Osciloscopio
Generador de funciones
BASES TEÓRICAS
La figura muestra el esquema de bloques que realiza un conversor A/D dedoble rampa.A continuación se describen las dos secciones principales:
La primera, en la cual la señal de entrada se integra por un intervalo detiempo constante To determinado por una red secuenciadora en base ala frecuencia de reloj:
La segunda, en la cual el contador cuenta un numero de impulsosproporcional a la tensión de entrada Vi.
 
Como se ha dicho antes la tensión de entrada Vi se integra por unintervalo de tiempo equivalente a To por lo que la tensión en la salida delbloque integrador resulta igual a:Al termino del intervalo de tiempo To, el conmutador conmuta dela tensión de entrada Vi a la tensión de referencia VREF; esta tensión dereferencia se integra a su vez dando origen a una rampa decreciente deigual duración de T2, Durante el intervalo T2 la lógica de control estahabilitada y los impulsos de reloj pueden alcanzar el contador. El ciclo seinterrumpe en lo que la salida del integrador alcanza el valor cero (elpaso para el cero se señaliza con el bloque comparador). Este eventobloquea la cuenta en curso y prepara el sistema para una nuevaconversión.A través del análisis del funcionamiento se entiende como existauna proporcionalidad directa entre el numero de impulsos contados por el contador y la tensión Vi por convertir; de hecho, cuanto más elevadaes Vi, mayor será el valor de la tensión de salida del integrador tras untiempo T0 y, en consecuencia, mayor será el intervalo de tiempo T2requerido para situar en cero la tensión de salida del integrador.
RESULTADOS

Activity (38)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
David Gutiérrez liked this
Diana Plazas liked this
Diana Plazas liked this
Laura Rocio liked this
junior198619 liked this
Andrea Paola liked this

You're Reading a Free Preview

Download
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->