Sistem Nombor & Get Logik

SISTEM NOMBOR KOD-KOD BINARI GET LOGIK AKTIVITI 1 ALGEBRA BOOLEAN LITAR BERSEPADU JENIS LITAR LOGIK AKTIVITI 2

GET LOGIK

Logik dalam sistem Binari digunakan untuk menyatakan proses dan operasi sesuatu maklumat Binari dari segi penyataan matematik!

Logik Binari terdiri pembolehubah Binari dan juga operasi logik. Operasi ini memerlukan get-get logik.

Get DAN
A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula

B 0 1 0 1

C 0 0 0 1

C = A.B @ C = A x B

Get ATAU
A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula C=A+B

B 0 1 0 1

C 0 1 1 1

Get TAK
Simbol

A 0 Jadual kebenaran 1

C 1 0

Formula

C=A

Get TAK DAN

A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula C=A.B

B 0 1 0 1

C 1 1 1 0

Get TAK ATAU

A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula C=A+B

B 0 1 0 1

C 1 0 0 0

Get Eksklusif ATAU

A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula

B 0 1 0 1

C 0 1 1 0

C=A. B+A. B=AB

Get Eksklusif TAK ATAU

A

Simbol

A 0 Jadual kebenaran 0 1 1 Formula

B 0 1 0 1

C 1 0 0 1

C=A. B+A. B=AB

Aktiviti 1
A. Membina dan menguji litar logik Peralatan dan Bahan Peralatan Kuantiti

1. Osiloskop
2. Kuar Logik 3. Bekalan Kuar AT 4. Perintang 150

1
1 1 1

5. Litar bersepadu 74LS08

6. LED 7. Papan Projek 8. Suis SPDT

1
1 1 2

Aktiviti 1
Langkah kerja Sambung litar seperti di bawah pada papan projek :-

74LS08 GET ? R = 150

1 S1-B 1 S2-A 0 0

Aktiviti 1
Letakkan kedudukan suis ikut kombinasi seperti jadual keputusan di bawah :-

Masukan
A B Keadaan LED

Keluaran
Keadaan logik kuar logik Bacaan Osiloskop

0 0 1 1

0 1 0 1

Catat semua keadaan keluaran dengan :Sentuh kuar logik ke pin 3; Sentuh kuar osiloskop ke pin 3, set pada voltan/masa ke 5 V/div

Aktiviti 1
Perbincangan Apakah keadaan LED apabila keluaran berada pada logik 1. Berapakah voltan yang mewakili logik 1. Kesimpulan Dari ujikaji, apakah get pada litar bersepadu 74LS08.

Litar-litar Logik

Litar logik digital terdiri daripada 2 kategori iaitu:

Litar logik gabungan (COMBINATIONAL) Litar logik jujukan (SEQUENTIAL)

Litar logik gabungan

Gabungan get-get logik asas untuk menentukan nilai keluaran secara terus oleh nilai masukan.

Untuk mereka litar logik gabungan, perlukan pengetahuan tentang:

Sistem nombor perduaan (sistem digital) Perlaksanaan suatu rangkap kepada litar logik Jadual benar Pemudahan rangkap (Karnaugh-Map)

Apabila semua ilmu tersebut deketahui, litar bagi sesuatu sistem boleh direka!

Litar logik gabungan

Beberapa jenis litar logik gabungan yang digunakan sumber alamat dalam ingatan:Pengkod (Encoder) Penyahkod (Decoder) Pemultipleks (Multiplexer) Nyahmultipleks (Demultiplexer) Pembanding (Comparator) Penambah-Penuh (Full-Adder)

Penyahkod

Digunakan untuk menukar beberapa kod seperti binari, hex dan BCD kepada nilai numeric (angka sebenar). Litar bersepadu 74LS47 adalah contoh penyahkod BCD ke decimal. Digabungkan dengan mengunakan keluaran yang diperlukan serta algebra boolean (K-Map, De Morgan)

Litar Bersepadu (Integrated Circuit)

Cip Litar Bersepadu (IC Chip) terbahagi kepada beberapa jenis, berdasarkan bilangan get-get di dalamnya:

SSI (Smal Scale Integration), mengandungi kurang daripada 12 get-get asas per cip MSI (Medium Scale Integration), mengandungi 12 - 99 get-get asas per cip LSI (Large Scale Integration), mengandungi 100 999 get-get asas per cip VLSI (Very Large Scale Integration) mengandungi 10,000 - 99,999 get-get asas per cip ULSI (Ultra Large Scale Integration), mengandungi lebih 100,000 get-get asas per cip

Litar Bersepadu

Keluarga Litar Bersepadu (IC Chip) yang utama terbahagi kepada 2 iaitu :

Bipolar Junction Transistor (BJT)

TTL ECL PMOS NMOS CMOS

Metal Oxide Semiconductor (MOS) drp FET

Litar Bersepadu

TTL (transistor-transistor logic) yang merujuk kepada penggunaan BJT dalam pembinaannya. Ada beberapa jenis TTL iaitu; standard TTL, low-power TTL, Schottky TTL, low-power Schottky TTL, advanced low-power Schottky TTL, advanced Schottky TTL.

CMOS (complementary metal oxide semiconductor) merujuk kepada penggunaan PMOS dan NMOS dalam pembinaannya. Sesuatu cip yang dibina dengan menggunakan TTL dan CMOS akan menjalankan fungsi dan operasi yang sama. Yang membezakannya hanyalah ciri prestasinya (performance characteristic).

Algebra Boolean
Boolean Algebra adalah pernyataan matematik bagi sistem digit. Penting untuk tujuan pemahaman dan analisis litar sistem digit.

Algebra Boolean

Hukum
1. Hukum Tukar-tertib (Commutative Laws)
ABC = ACB = CBA A+B+C = B+C+A = C+A+B

2. Hukum Sekutuan (Associative Laws)

A+(B+C) = (A+B)+C A(BC) = (AB)C

3. Hukum Taburan (Distributive Laws)

A(B+C) = AB+AC

Teori Asas Boolean

Permudah rangkap Boolean

Pemudahan boleh dilakukan dengan menggunakan hukum-hukum dan teori asas Boolean. Cth; F = (A + B)(A + B) = AA + AB + AB +BB = A + AB + AB + 0 = A (1 + B) + AB = A + AB = A (1+B) =A

Ungkapan Boolean
Ungkapan Boolean digunakan untuk menganalisis fungsi litar-litar digit. Terdapat dalam 2 bentuk iaitu :

Jumlah hasil darab (Sum of Product, SOP) Hasil darab jumlah (Product of Sum, POS)

SOP(jumlah hasil darab)

Gabungan litar get DAN(hasil darab) dan ATAU(jumlah) Contoh Y = AB + CD

A B Y C D

POS(hasil darab jumlah)

Gabungan litar get ATAU(jumlah) dan DAN(hasil darab) Contoh Y = (A + B)(C + D)

A B Y C D

Litar logik jujukan

Mempunyai fungsi ingatan Nilai keluaran bergantung kepada nilai masukan dan juga nilai pada ingatan (nilai keluaran sebelumnya)

Litar logik jujukan

Sistem logik jujukan berasaskan beberapa komponen litar jujukan yang dikenali sebagai flip-flops. Flip-flop yang paling asas digunakan adalah flip-flop RS (Set-Reset). Antara flip-flop lain yang digunakan adalah JK, D dan T

Flip-Flop RS
Tatarajah
S

Simbol
S Q R R Q

Get TAK DAN

Q

Get TAK ATAU

R Q

Flip-Flop RS
Jadual Kebenaran Flip Flop RS Get TAK ATAU
S 0 0 1 1 R 0 1 0 1 Q Q 1 0 0 Q Q 0 1 0 Status Tak Berubah Set Reset Dilarang
R Q S Q

Get TAK ATAU

Jadual Kebenaran Flip Flop RS Get TAK DAN

S Q

S
0

R
0 1 0

Q
1 1 0

Q
1 0 1

Status
Dilarang Set Reset

Get TAK DAN

R Q

0 1

Tak Berubah

Flip-Flop RS Denyut
Dengan tambahan denyut (clock), keluaran bergantung kepada picuan +ve atau picuan ve denyut Simbol
S Q Q

Tatarajah
S
Q Clock

Clock
R

Q R

Flip-Flop RS Denyut
Masukan Keluaran
Clock

Jadual Kebenaran Flip Flop RS Denyut Picuan +ve

S 0 0 1 1

R 0 1 0 1

Q Q0 0 1 ?

Q Q0 1 0 ?

Status No change Reset Set Invalid

Gelombang masukan & keluaran mengikut denyut +ve

Clock S
R Q Q No change Reset Set 1 2 3 4 5 6

Reset

Set

Set

Litar logik jujukan

Litar Jujukan berdasarkan kepada penggunaan flip-flop adalah seperti :Penghitung (Counter) Shift Register Memory Device Pemasa (Timer 555)

Penghitung (Counter)

Menyimpan ingatan (memory) sebelum menyimpan maklumat yang baru ikut denyut (Clock) yang dihasil. Terdiri dari gabungan flip-flop JK dan get-get logik (Adder). Penghitung yang selalu digunakan adalah Penghitung 4-bit.

74LS90
B RO(1) RO(2) Vcc R9(1) R9(2) A QA QD Gnd QB QC

Gambarajah Litar Bersepadu

Pemasa (Timer 555)

Digunakan untuk menghasilkan rantaian denyut yang serupa @ sama Menggunakan flip-flop jenis RS. Dapat memberi picuan yang sama kepada penghitung (counter), pengeluar bunyi, penguji keterusan dan pembilang getar (multivibrator).

Gnd Trigger Output Reset

Vcc Discharge

555

Threshhold Control Voltage

Gambarajah Litar Bersepadu

Aktiviti 2

Membina litar berdigit yang mengandungi pemasa, penghitung, penyahkod dan pemapar. Sambung litar seperti rajah di bawah :-

a b c d

74LS90

74LS47 e f g

555

Aktiviti 2
Perbincangan Dari litar yang dibina, namakan komponen yang termasuk dalam kategori litar logik berkombinasi.