6.11 FET KANAL P Analisa sejauh ini telah dibatasi hanya untuk FET kanal-n.

Untuk FET kanal-p,gambar maya dari kurva transfer akan bekerja, dan arah arus didefinisikan terbalik seperti ditunjukkan pada Gambar. 6,55 untuk berbagai jenis FET. Catatan untuk setiapkonfigurasi pada Gambar. 6,55 bahwa setiap tegangan suplai adalah negatif volt berdasarkan gambar arah arus yang ditunjukkan. Secara khusus, perhatikan bahwa notasi subskip ganda untuk tegangan seperti yang didefinisikan untuk perangkat kanal n: VGS, VDS, dan sebagainya. Dalam hal ini, bagaimanapun, VGS adalah positif (positif atau negatif untuk MOSFET tipe pengosongan ) dan VDS negatif.

Karena kesamaan antara analisis kanal-n dan perangkat kanal -p, yang bisa berasumsi perangkat kanal n dan membalikkan tegangan suplai serta melakukan analisis secara keseluruhan. Bila hasil yang diperoleh, besarnya masing-masing kualitas akan benar, meskipun arah arus dan polaritas tegangan harus dibalik.

6.12 UNIVERSAL JFET BIAS KURVA Semenjak solusi dc konfigurasi FET membutuhkan gambar kurva transfer untuk masingmasing analisis, kurva universal yang dikembangkan dapat digunakan untuk setiap level IDSS dan VP. Kurva universal untuk sebuah JFET kanal n atau MOSFET tipe pengosongan (untuk nilai-nilai negatif dari VGSQ) disediakan pada Gambar. 6,58. Perhatikan bahwa sumbu horisontal bukan dari VGS tetapi dari tingkat normal yang didefinisikan oleh VGS / |VP|, maka | VP| menunjukkan bahwa besarnya VP pada saat digunakan , bukan sebagai tanda. Untuk sumbu vertikal,skala juga merupakan tingkat normalisasi dari ID / IDSS. Hasilnya adalah bahwa ketika ID= IDSS,rasio adalah 1, dan ketika VGS= VP, rasioya VGS / |VP| adalah 1 . Perhatikan juga bahwa skala untuk ID / IDSS adalah di sebelah kiri bukan di kanan. Dua tambahan skala di sebelah kanan membutuhkan pengenalan. Skala vertikal dengan label m dapat diberi label itu sendiri yang gunakan untuk mencari solusi untuk konfigurasi bias tetap. Skala lainnya, diberi label M , digunakan bersama dengan skala m untuk menemukan solusi

Untuk konfigurasi tegangan pembagi. Skala untuk m dan M berasal dari pengembangan matematika yang melibatkan persamaan jaringan dan skala normal sebagai pengenalan saja . Uraian yang diikuti tidak dapat berkonsentrasi pada skala m yang memanjang dari 0 sampai 5 pada VGS / | VP|= - 0,2 dan skala M dari 0 ke 1 pada VGS / |VP|= 0 melainkan cara menggunakan skala yang dihasilkan untuk memperoleh solusi bagi konfigurasi. Persamaan untuk m dan M adalah sebagai berikut, dengan VG ditunjukkan oleh Pers. (6.15)

Dengan :

Perlu diingat bahwa keunggulan dari pendekatan ini adalah penghapusan dari kebutuhan sketsa kurva transfer bagi analisis masing-masing, bahwa superposisi dari garis bias yang besar lebih mudah ditangani , dan dengan perhitungan yang lebih sedikit. Penggunaan sumbu m dan M terbaik dijelaskan dengan contoh menggunakan skala. Setelah prosedur ini dipahami dengan jelas, analisis bisa sangat cepat, dengan ukuran akurasi yang baik. 6.13 PSPICE WINDOWS - Konfigurasi JFET pembagi tegangan Hasil dari Contoh 6.20 sekarang akan diverifikasi menggunakan PSpice Windows. Jaringan Gambar. 6,62 dibangun menggunakan metode komputer dijelaskan dalam bab sebelumnya. JFET J2N3819 diperoleh dari pustaka EVAL.slb dan, melalui Edit-Model-Edit Instance Model (Teks), Vto diatur ke - 6V dan Beta, seperti yang didefinisikan Beta = IDSS / | VP| 2 ke 0,222 mA/V2. Setelah OK diikuti dengan mengklik Simulasi ikon (latar belakang kuning dengan dua bentuk gelombang) dan bersihkan Pesan Viewer, layar PSpiceAD akan menghasilkan Gbr. 6,62. Arus mengalir yang dihasilkan 4,231 mA dibandingkan dengan tingkat yang dihitungi 4,24 mA, dan VGS

adalah 3,504 V - 5,077 V - 1,573 V versus nilai yang dihitung dari 1,56 V-keduanya merupakan perbandingan yang sangat baik.

Jaringan kombinasi Selanjutnya, hasil dari Contoh 6.13 dengan kedua transistor JFET akan diverifikasi. Untuk transistor, model tersebut harus diubah untuk memiliki Bf (beta) dari 180 yang cocok dengan contoh, dan untuk JFET, Vto harus diatur ke- 6V dan Beta ke 0,333 mA/V2. Hasil muncul pada Gambar. 6,63 yang perbandingannya sangat baik dengan solusi yang ditulis tangan. VD adalah 11,44 V dibandingkan dengan 11,07 V, VC adalah 7,138 V dibandingkan dengan 7,32 V,dan VGS adalah - 3,758 V dibandingkan - 3,7 V.

MOSFET peningkatan Selanjutnya, prosedur analisis Bagian 6.6 akan diverifikasi menggunakan IRF150 MOSFET tipe peningkatan kanal- n ditemukan pada pustaka EVAL.slb. Pertama, karakteristik perangkat akan diperoleh dengan membangun jaringan Gambar. 6.64.

Dengan mengklik ikon Analisis Setup (dengan bar biru di bagian atas di kiri sudut layar), DC sweep dipilih untuk mendapatkan kotak dialog DC sweep . Sumber tegangan dipilih sebagai tipe swept Var , dan Linear dipilih dengan tipe Sweep. Karena hanya satu kurva yang akan diperoleh, maka tidak dibutuhankan Nested sweep.Tegangan tegangansaluran VDD akan tetap pada nilai 9 V (sekitar tiga kali nilai ambang batas (Vto) dari 2,831 V), sedangkan tegangan gerbang-ke-sumber VGS, pada kasus ini adalah VGG, akan bernilai dari 0 sampai 10 V. Nama oleh karena itu adalah VGG dan,nilai mula adalah 0 volt dan Nilai Akhir 10V, dengan selisih 0.01V . Setelah OK kemudian diikuti oleh Tutup pada Setup Analisis, analisis dapat dilakukan melalui icon analisi . Secara otomatis menjalankan probe setelah simulasi dipilih dalam Probe Opsi Pengaturan dari Analisis, layar Probe OrCAD-MICROSIM akan menghasilkan, dengan sumbu horisontal muncul dengan VGG sebagai variabel dan berkisar dari 0 sampai 10 V. Selanjutnya, kotak dialog Add traces dapat diperoleh dengan mengklik ikon traces (merah menunjukkan pola pada sumbu) dan ID (M1) dipilih untuk memperoleh arus drain versus tegangan gerbang-ke-sumber. Klik OK, dan karakteristik akan muncul di layar. Untuk memperluas skala plot yang dihasilkan untuk 20 V, cukup pilih Plot diikuti oleh XAxis Pengaturan dan Pengguna Ditetapkan rentang 0 sampai 20 V. Setelah lain OK,plot

Gambar. 6,65 akan dihasilkan, yang menyatakan perangkat dengan arus besar . label ID dan VGS ditambahkan menggunakan ikon Text Label dengan huruf A, B, dan C. gambar tangan garis beban akan dijelaskan dalam paragraf untuk diikuti.

Jaringan Gambar. 6,66 kemudian didirikan untuk memperluas garis beban dari ID sama dengan 20 V/0.4 = 50 A ke VGS= VGG= 20 V seperti ditunjukkan pada Gambar.6,65. Sebuah hasil simulasi dalam level tampilan, dapat ditemukan pada Gambar. 6,65.