2007 Landrault

Christian LANDRAULT
landraul@lirmm.fr
Laboratoire dInformatique, de Robotique
et de Microlectronique de Montpellier
(LIRMM)
TEST INTEGRE
BIST : Built-In Self-Test
2007 Landrault
Dfinitions et terminologie
Capacit dun circuit se tester lui-mme
Test en ligne Test hors ligne
Concurrent
codage
Non Concurrent
routines de
diagnostic
Structurel
modles de
fautes explicites
Fonctionnel
logiciels de
test spcifiques
2007 Landrault
Pourquoi du test intgr ?
prix lev et toujours croissant des testeurs
gnration des squences de test longue et
difficile
temps d application des squences lev
inefficacit grandissante des testeurs
2007 Landrault
Test intgr
Un passage oblig
1995 2001 2010
Technologie (micron) 0,35 0,18 0,07
Nombre de transistors
(millions)
1 10 100
Frquence dhorloge
(MHz)
300 600 1100
Nombre dE/S 900 2000 4800
Taille de la puce (mm
2
) 450 750 1400
Pourcentage de circuits
avec DFT/BIST (%)
25 50 90
Carte de route SIA (aspect technologie)
2007 Landrault
Test intgr
Un passage oblig
1995 2001 2010
Vitesse du test (MB/s) 125 225 550
Longueur de la squence
de test (millions)
4 8 2
Standardisation des
logiciels de test (%)
0 25 90
Testeurs avec option de
test analogique (%)
20 100 100
Cot du test en
caractrisation (k$/pin)
14 5 1,5
Cot du test en
production (k$/pin)
3,3 1,3 0,4
Carte de route SIA (aspect test)
2007 Landrault
Principe du test intgr
Contrle du test
Circuit
sous Test
E
v
a
l
u
a
t
i
o
n

d
e
s

r

p
o
n
s
e
s

G

r
a
t
i
o
n

d
e

v
e
c
t
e
u
r
s

2007 Landrault
Avantages du test intgr
Suppression de la ncessit de testeur
coteux
possibilit de test vitesse nominale
taux de couverture bon et modulable
temps de test court (vitesse + hirarchisation)
possibilit de test en fonctionnement (temps
de dormance)
2007 Landrault
Plan du chapitre
Gnration intgre de vecteurs de test
Analyse intgre des rponses
Structures pour le test intgr
Planification et contrle du test intgr
Test intgr des mmoires
2007 Landrault
Diffrentes mthodes de
gnration
Test alatoire (pseudo-alatoire)
pas besoin d ATPG
test long (TC fonction de la longueur de la squence)
pseudo-alatoire : mme caractristique qualatoire
mais appliqu de manire dterministe
Test dterministe
utilisation d ATPG
vecteurs fixs et optimaux
Test exhaustif (pseudo-exhautif)
pas besoin d ATPG
pseudo-exhaustif : mme caractristique quexhaustif
mais squence moins longue
2007 Landrault
Registre dcalage reboucl
et autonome
BASCULES D
10 10
11
00
La squence
dtats parcourue
dpend de l tat initial
2007 Landrault
Registre dcalage
rebouclage linaire (LFSR)
001 100
111 000
La squence
d tats parcourue
dpend toujours
de ltat initial
+ +
110 011
010
101
2007 Landrault
Registre dcalage rebouclage
linaire (gnralisation)
+ + +
C
1
C
2
C
3
C
n

+
C
n-1

Q
1
Q
2
Q
3
Q
n-1
Q
n

c
i
=1 si la connexion existe sinon c
i
= 0
{ } , , ,
2 1 0
a a a a
m
= est la squence de sortie
2007 Landrault
Registre dcalage rebouclage
linaire (gnralisation)
{ } , , ,
2 1 0
a a a a
m
= est la squence de sortie
m
m
m
x a x G

=
=
0
) (
i m
n
i
i m
a c a

=

=
1

=

=

=
= =
n
i m
i m
i m
i
i
m
m
i m
n
i
i
x a x c x a c x G
1 0 0 1
) (

=

+ + + =
n
i m
m
m
i
i
i
i
x a x a x a x c x G
1 0
1
1
) (
| |

+ + + =
n
i
i
i
i
i
x G x a x a x c x G
1
1
1
) ( ) (
2007 Landrault
Registre dcalage rebouclage
linaire (gnralisation)
| |

=

=
+ + + =
n
i
i
i
n
i
i
i
i
i
x a x a x c x G x c x G
1
1
1
1
) ( ) (
| |

=
+
+ +
=
n
i
i
i
i
i
n
i
i
i
x c
x a x a x c
x G
1
1
1
1
1
) (

La squence de sortie dpend
toujours de ltat initial
et du cablage du LFSR
Polynme
caractristique
2007 Landrault
Registre dcalage rebouclage
linaire (gnralisation)
pour un LFSR de n bascules, une
squence de longueur 2
n
-1est dite de
longueur maximum
le polynme caractristique dun LFSR
longueur maximum est dit polynme primitif
il existe des polynmes primitifs pour toutes
valeurs de n
en pratique on privilgie les polynmes
primitifs avec peu de termes (surface plus
faible)
2007 Landrault
LFSR de longueur maximum
(n=3)
001
100
111
010
+
110
011
000
101
3 2
1 x x P(x) + + =
Q
1
Q
2
Q
3

Squence de
longueur maximum
tat absorbant
2007 Landrault
LFSR de longueur maximum
degr degr degr
1 0 13 4 3 1 0 25 3 0
2 1 0 14 12 11 1 0 26 8 7 1 0
3 1 0 15 1 0 27 8 7 1 0
4 1 0 16 5 3 2 0 28 3 0
5 2 0 17 3 0 29 2 0
6 1 0 18 7 0 30 16 15 1 0
7 1 0 19 6 5 1 0 31 3 0
8 6 5 1 0 20 3 0 32 28 27 1 0
9 4 0 21 2 0 33 13 0
10 3 0 22 1 0 34 15 14 1 0
11 2 0 23 5 0 35 2 0
12 7 4 3 0 24 4 3 1 0 36 11 0
1 ) (
14 15 34
+ + + + = x x x x x P
Quelques polynmes primitifs pour 1 > n > 36
2007 Landrault
Gnration pseudo-alatoire
par automates cellulaires
Un automate cellulaire (AC) est une MEF
dont ltat suivant est fonction de l tat
prsent et des tats des autres automates
En pratique, l tat suivant est fonction de
l tat prsent et de l tat des cellules
voisines
rgle 90 :
rgle 150 :
) ( ) ( ) 1 (
1 1 1
t a t a t a
i i i + +
= +
) ( ) ( ) ( ) 1 (
1 1 1
t a t a t a t a
i i i i + +
= +
2007 Landrault
Gnration pseudo-alatoire
par automates cellulaires
CAO
CAI2
CAO
CAI1
CAO
CAI2
CAO
CAI1
CAO
CAI2
CAO
CAI1
CAO
CAI2
CAO
CAI1
LOGIQUE
Scan in
Scan out
PO PO
PO
PO
PI PI
PI PI
TDO
TDI
CAI2 CAI1
BIST Test interne
Test externe
chantillonnage
Scan Normal
5 modes de fonctionnement
Cellule lmentaire
2007 Landrault
Gnration pseudo-alatoire
pondre
P
1
ou P
0
=0,5
+ + +
C
1
C
2
C
3
C
n

+
C
n-1

Q
1
Q
2
Q
3
Q
n-1
Q
n

P
1
= 0,25, P
0
=0,75
P
1
= 0,75, P
0
=0,25
2007 Landrault
Gnration exhaustive
Utilisation de LFSR modifi
+ + +
C
1
C
2
C
3
C
n

+
C
n-1

Q
1
Q
2
Q
3
Q
n-1
Q
n

NOR
2007 Landrault
Gnration exhaustive
+
Q
1
Q
2
Q
3

001
100
111
010
110
011
000
101
2007 Landrault
Gnration dterministe
Gnration d une squence de test par
ATPG (ou autre moyen)
gnration de cette squence par une
structure matrielle :
ROM : simple mais coteux
MEF : toujours simple et toujours coteux
recherches en cours

2007 Landrault
BIST et taux de couverture
Description des circuits Longueur de la squence de test
pour obtenir le taux de
couverture maximum
circuits Fonctions Nombre
dEntre
s/Sorties
Nombre total
de
fautes
Nombre de
fautes
redond
antes
dterministe alatoire
[
c432 Dcodeur de
priorit
36/7 864 4 41 2,5 10
3
c499 ECAT 41/32 998 8 61 1,9 10
3
c880 ALU + contrle 60/26 1760 0 39 3,7 10
4
c1355 ECAT 41/32 2710 8 91 2,2 10
6
c1908 ECAT 33/25 3816 9 144 6,2 10
4
c2670 ALU + contrle 157/140 5340 117 77 1,1 10
7
c3540 ALU + contrle 50/22 7080 137 144 2,3 10
6
c5315 ALU + slecteur 178/123 10630 59 90 5,3 10
4
c6288 Multiplieur 16
bits
33/32 12576 34 45 1,9 10
3
c7552 ALU + contrle 206/108 15104 131 114 4,9 10
11
2007 Landrault
Amlioration du taux de
couverture
Insertion de point de test (contrle et
observation) : Modification du circuit
Ajout de vecteurs supplmentaires
dterministes : ROM (taille), Rinitialisation
du LFSR, modifications de vecteurs
alatoires inutiles (bit flipping)
BIST Hybride o les vecteurs
supplmentaires sont gnrs par le
testeur

2007 Landrault
Analyse intgre des rponses
Vrification de la parit
Compaction de la rponse par comptage :
comptage des 1 (0)
comptage des transitions
Compaction de la rponse par LFSR
2007 Landrault
Vrification de la parit
Circuit
tester
Q
Initialisation de la bascule
Dtection des fautes simples sur un bit et
derreurs en nombre impair sur une chane
de m bits

Probabilit de masquage
1 2
1
2
2

=
m
m
m
P
2007 Landrault
Vrification de la parit
(plusieurs sorties)
Associer un vrificateur de parit chaque
sortie (cot lev)
groupage des sorties avant compression
(taux de masquage plus lev)
Circuit

tester
Q
2007 Landrault
Comptage des transitions
Simulations logiques du circuit sain et du circuit fautif
Comptage des transitions dans e circuit sain et le circuit fautif
2007 Landrault
Comptage des transitions
Technique utilise par HP dans les annes 80 pour
la maintenances des plaques
Probabilit de masquage pour une squence de
longueur m avec r transitions






1 2
1
1
2

|
|
.
|

\
|

=
m
r
m
Pm
Pm
r
0 m-1
Pm=0 pour 0 et m transitions
Lobjectif est donc de rendre le nombre de
transitions du circuit sain ou trs grand ou trs petit



) 1 (
2
max

=
m
P
t
2007 Landrault
Compaction par utilisation de
LFSR : division polynomiale
La squence de bits est assimile un
polynme Q(x)
La signature sera le reste de la division de
Q(x) par le polynme caractristique du
LFSR P(x)
Q(x) = x
6
+x
3
+x
2
+1 P(x) = x
3
+x+1
reste (signature)
r(x) = x+1 (0011)
1001101 1011
1011 1010
001010
1011
00011
2007 Landrault
Division polynomiale : analogie
avec les nombres entiers
Squence de sortie : 1 3 0 5 6 7 6 4 1
On la considre comme 1305676641
la signature est le reste de la division par 99
soit 6 (cette signature est toujours < 99)
si la place on reoit : 1 3 5 5 6 2 6 4 1 le
reste sera 60 et les erreurs seront dtectes
en fait la squence reue est diffrente de la
squence idale par une erreur de 4995000
si l'erreur est divisible par 99 il y a masquage
sinon dtection
1305676641 + 62865 (99x635) = 130630506

Reste 6 Reste 6
2007 Landrault
Compaction par utilisation de
LFSR (une seule sortie)
Taux de masquage faible et surtout
modulable
de lordre de si n est le nombre de
bascules
1D
H
Q 1D
H
Q 1D
H
Q 1D
H
Q
s(t)
Q3 Q2 Q1 Q4
3 2 1 0
H
Entre
n
Pm
2
1
=
2007 Landrault
Compaction par utilisation de
MISR (plusieurs sorties)
Taux de masquage faible et modulable
Toujours de lordre de si n est le
nombre de bascules
n
Pm
2
1
=
1D
H
Q
1D
H
Q
1D
H
Q
1D
H
Q
s(t)
Q3 Q2 Q1 Q4
3 2 1 0
Horloge
Z1
Z2 Z3 Z4
2007 Landrault
Compaction par utilisation de
MISR (plusieurs sorties)
L'approximation pour la probabilit de
masquage est d'autant plus
valable que la squence analyser est
longue
Pour les squences courtes toujours utiliser
un polynme primitif comme diviseur et
ventuellement faire une vrification par
simulation de fautes
n
Pm
2
1
=
2007 Landrault
Mise en uvre
Test parallle : Test per clock
Contrle du test
Circuit
sous Test
E
v
a
l
u
a
t
i
o
n

d
e
s

r

p
o
n
s
e
s

G

r
a
t
i
o
n

d
e

v
e
c
t
e
u
r
s

Sorties
primaires
Entres
primaires
2007 Landrault
Test parallle : Test per clock
Utilisation de registres spciaux pouvant
fonctionner en quatre modes diffrents :
fonction de bascule D (mode systme)
le registre effectue la gnration autonome d'tats
qui sont considrs comme vecteurs de test (mode
gnration de vecteurs de test)
le registre comprime la rponse du circuit (mode
d'analyse de signature)
les tats internes du registre peuvent tre entrs et
sortis en srie (mode scan)
BILBO (Built-In Logic Block Observer) : Knemann, Mucha, Zwiehoff, 1979
2007 Landrault
Registre BILBO
Z1 Z2
D
H
Q D
H
Q
B1
B2
Horloge
Q1 Q2
M
U
X
SCO
SCI
B
1
=B
2
=1, registre parallle (entres Z
i
et sorties Q
i
)

B
1
=B
2
=0, registre srie (entre SCI, sortie SCO)
B
1
=1 et B
2
=0, analyseur de signature parallle (entres Zi)
B
1
=1 et B
2
=0, gnrateur de vecteurs (entres Zi constantes et sorties Q
i
)
Le circuit est remis zro en positionnant B
1
=0 et B
2
=1.

2007 Landrault
Test parallle
Placement des registres de test
Le BIST s'effectue comme suit :
en mode dcalage les registres R1 et R2 sont initialiss
R1 gnre les vecteurs pour le circuit C1 dont les rponses sont
compresses par R2
R2 travaille ensuite en gnrateur pour C2 alors que R1
compresse les rponses de C2
aprs compression les contenus de R1 et R2 doivent tre dcals
en mode srie et compars aux rsultats attendus
SDI SDO
R1 C1 R2 C2
2007 Landrault
Test parallle : Unit de test
Les registres de test ne peuvent pas tre
utiliss simultanment en gnrateur et
analyseur
le nombre de registre doit donc tre
augment et le contrle s'avre complexe
une unit de test est la portion minimum de
circuit pouvant tre teste indpendamment
une unit de test comprend le module
tester T, un registre de test pour l'analyse de
la rponse et tous les registres de test
gnrant en entre les vecteurs de test au
module T

2007 Landrault
Exemple RTL et Units de test
Registre Test 7
C
Test register 1
C
Registre Test 4
C
Registre Test 2
C
Registre Test 6
C
Registre Test 3
PI
PO
Registre Test 5
C
Registre Test 3 Registre Test 7
Registre Test 1
Registre Test 4
Registre Test 3
Registre Test 2
Registre Test 5
Registre Test 4 Registre Test 5
Registre Test 2
Registre Test 2 Registre Test 1
Registre Test 4
Registre Test 2
Test register 6
2007 Landrault
Compatibilit des units de test
Deux units de test (UT) peuvent tre
actives simultanment s'il n'y a pas de
conflit de ressources
conflit : un mme registre doit simultanment
gnrer des vecteurs et analyser des
rponses
temps de test minimum correspond au
paralllisme maximum
problme de couverture minimum appliqu
au graphe d'incompatibilit de test o les
nuds sont les UT et les arcs les
incompatibilits entre UT


2007 Landrault
Procdure de BIST
Session de Test : UT effectues en
parallle
Procdure de BIST : Sessions de test
effectues squentiellement (en srie)
L'unit de contrle du BIST doit
implmenter matriellement la procdure
2007 Landrault
Registre Test 3 Registre Test 7
Registre Test 1
Registre Test 4
Registre Test 3
Registre Test 2
Registre Test 5
Registre Test 4 Registre Test 5
Registre Test 2
Registre Test 2 Registre Test 1
Registre Test 4
Registre Test 2
Registre Test 6
Test units
Control incompatibility graph
Sessions de Test
TR 1 TR 2
TR 5 TR 4
TR 6 TR 3
{TR1, TR2}
{TR3}
{TR4, TR5, TR6}
2007 Landrault
Test per clock
POUR et CONTRE
POUR
temps de test rduit
le test la vitesse nominale est possible
les tests utilisant deux vecteurs conscutifs sont envisageables
moyennant l'utilisation de registres de test appropris
CONTRE
le surcot matriel est lev car les registres (BILBO) prennent plus
de place qu'un scan avec gnrateur srie
la partie contrle est plus complique que dans le test per scan
l'insertion des registres de test un impact sur les performances du
systme
2007 Landrault
Mise en uvre
Test srie : Test per scan
Contrle du test
Circuit
sous Test
Evaluation des
rponses
Gnration de
vecteurs
Entres
primaires
Registre de scan
Sorties
primaires
2007 Landrault
Partie contrle du
test srie : Test per scan
module under test
MUT
scan path TPG TRE
Compteur
de vecteur
Compteur
de bit
BCU
shift/capture
CT
TEND
1) TPG gnre une squence de bits et remplit le scan
2) Sur l'horloge de "capture" :
- appliquer le contenu du scan path au MUT
- charger la rponse du MUT dans le scan path
3) Dcaler une nouvelle squence de bits et compacter la rponse (TRE)
2007 Landrault
Test per scan
POUR et CONTRE
POUR
convient tout flot de conception commercial supportant le scan
le matriel pour le BIST est extrieur au MUT d'o un faible impact
sur les performances du systme
le contrle du BIST est simple
l'approche peut tre facilement tendu au scan partiel et au scan
multiple
en gnral, le surcot matriel est plus faible que dans le schma de
"test per clock"
CONTRE
temps de test long (entre srie)
de nombreuses fautes ncessitent deux vecteurs de test et ne
peuvent pas tre dtecter par scan
le module sous test n'est pas test vitesse nominale
2007 Landrault
Mise en uvre
Test srie : multiple scan
Bardell and McAnney, 1984 ("STUMPS" IBM)
Rduction du temps de test
Corrlation (dpendance linaire) entre les signaux
d'entre (insertion de "Phase shifter")

+
+
.
.
.
.
.
.
T
P
G
/
L
F
S
R
.
.
.
.
.
.
.
.
.
.
MUT
M
I
S
R
2007 Landrault
Dpendance linaire
Par construction les bits fournis par un LFSR sont
linairement dpendants
par exemple le test du collage zro de s
ncessite a
1
= a
3
= a
4
= 1
x
1
x
0
x
2
a
5
x
0
+x
1
a
4
x
0
+x
1
+x
2
a
3
x
0
+x
2
a
2
x
2
a
1
x
1
a
0
x
0
s
Donc x
1
= 1, x
0
+ x
2
= 1 et
x
0
+ x
1
+ x
2
= 1 qui ne peuvent
tre satisfaites simultanment
LFSR
2007 Landrault
Insertion de "Phase Shifter"
[Rajski, Tyszer] VLSI test Symposium1998
L

F

S

R

Chane de scan
Chane de scan
Chane de scan
Chane de scan
Chane de scan
M

I

S

R

Phase shifter Circuit sous test
Bonne sparation des chanes avec 1 3 portes OUEX par chane
2007 Landrault
Test intgr des mmoires
Mmoires RAM
Quelques approches de test pseudo exhaustif
En gnral utilisation d'algorithmes dterministe
de type "March"
Mmoires ROM
2007 Landrault
Test des RAM
Le modle du circuit
Adresse
Dcodeur dadresse
Tableau des cellules mmoires
Logique de lecture/criture
Donnes
Suffisant si lon est pas intress par la localisation de la faute
Adresse Rafrachissement
Logique de
rafrachissement
Registre de donnes Amplificateurs
Tableau des
cellules mmoire
Dcodeur de
colonnes
Dcodeur
de lignes
Registre d'adressage
"Driver" d'criture
Lecture
/Ecriture
Donnes
Dcodage d'adresse
Logique de lecture/criture
2007 Landrault
Fautes du dcodeur dadresse :
Sous-type et occurrence
avec une certaine adresse aucune cellule
est accde
une certaine cellule nest jamais accde
avec une certaine adresse plusieurs
cellules sont accdes
une certaine cellule est accde avec
plusieurs adresses
Une faute du dcodeur dadresse combine
au moins deux sous-types
2007 Landrault
Fautes du dcodeur dadresse
exemples
A
x
C
x

Sous-types 1 & 2
A
x
C
x

A
y
C
y

Sous-types 1 & 3
A
x
C
x

A
y
C
y

Sous-types 3 & 4
2007 Landrault
Fautes dans le tableau de
cellules : fautes de cellule
collage dune cellule 0 ou 1 (CA)
collage ouvert d une cellule (SOF)
faute de transition dune cellule (FT)
elle ne peut effectuer une transition montante (FTM) ou
descendante (FTD)
faute de rtention de donnes (deux sous
types 0 ou 1)

2007 Landrault
Fautes dans le tableau de
cellules : fautes entre cellules

fautes de couplage entre deux cellules (CF) :
fautes de couplage dinversion (2 sous-types) (CFin)
la transition 0-1 (ou 1-0) de la case couplante fait passer la case
couple de x a x* (x = 0 ou 1)
fautes de couplage idempotente (4 sous-types) (CFid)
la transition 0-1 (ou 1-0) de la case couplante fait passer la case
couple de x x* mais pas de x* x
fautes de couplage d tat (4 sous-types) (CFst)
la cellule couple est force une valeur (0 ou 1) si la cellule
couplante est une certaine valeur (0 ou 1)
Rmq : fautes de couplages entre K cellules trs complexes
si aucune restriction sur la position respective des k cellules
fautes de voisinage (FV)
fautes de couplages entre une cellule et ses cellules
voisines
2007 Landrault
Test des mmoires
Notions de fautes lies
les fautes lies influencent la mme cellule
leffet est un possible masquage de faute (donc
des tests plus complexes afin de les prendre en
compte)
i j k l i k l
< ;1>
< ;0>
< ;0>
< ;1>
2 fautes de couplages
idempotentes
2 fautes de couplages
idempotentes lies
2007 Landrault
Test des RAM
Les algorithmes March
Tests pour les fautes de collage, les fautes de
transition et les fautes de couplage
Def1: un lment de March est une squence finie
doprations applique chaque cellule dune mmoire
en les parcourant soit en ordre croissant ( | ) soit en ordre
dcroissant ( + )
Un test March est une squence finie dlments
exemple : le test MATS+ en 5n
{ | (w0); | (r0,w1); +(r1,w0)}
( | signifie que lordre dadresses est indiffrent)
2007 Landrault
Exemple
{ | (r0,w1); + (r1,w0) }

DEBUT
{lment (r0,w1)}
POUR i=0 N-1
FAIRE
lire la cellule i (valeur attendue 0)
crire 1 dans la cellule i
FAIT
{lment (r1,w0)}
POUR i=N-1 0
FAIRE
lire la cellule i (valeur attendue 1)
crire 0 dans la cellule i
FAIT
FIN
2007 Landrault
Test March
Conditions de dtection
pour chaque type de faute on dmontre les
conditions observer
fautes du dcodeur dadresse
(rx, ..., wx) et (rx, ..., wx)
faute de collage et collage ouvert
(...,rx,...) et (..., rx, ..., rx, ...)
fautes de rtention de donnes
{test March existant;Del; (r0,w1);Del; (r1)}
{test March existant;Del; (r0,w1,r1);Del; (r1,w0,r0)}
.......
2007 Landrault
Test March : Couverture de
fautes
{ (w0); (r0,w1); (r1,w0); (r0,w1); (r1,w0);Del; (r0,w1);Del; (r1)}
Fautes de dcodeurs dadresses dtectes
Fautes de collage dtectes
Fautes de collage ouvert non dtectes car (..., rx, ..., rx, ...) absent
Fautes de rtention de donnes dtectes
Fautes de transition (w0,...,w1,...,r1,...,w0,...,r0) dtectes
Fautes de couplage non dtectes
.......
2007 Landrault
Les Tests de March
Nom Rf. Description de l'algorithme
MATS [NAI79] { (w0); (r0,w1);(r1)}
MATS+ [ABA83] {(w0);l(r0,w1); (r1,w0)}
Marching 1/0 [BRE76] {l(w0);l(r0,w1,r1);(r1,w0,r0);l(w1);l(r1,w0,r0);(r0,w1,r1)}
MATS++ [VAN91] {(w0);l(r0,w1);(r1,w0,r0)}
March X [VAN91] {(w0);l(r0,w1);(r1,w0);(r0)}
March C- [MAR82] {(w0);l(r0,w1);l(r1,w0);(r0,w1);(r1,w0);(r0)}
March A [SUK81] {(w0);l(r0,w1,w0,w1);l(r1,w0,w1);(r1,w0,w1,w0);(r0,w1,w0)}
March Y [VAN91] {(w0);l(r0,w1,r1);(r1,w0,r0);(r0)}
March B [SUK81] {(w0);l(r0,w1,r1,w0,r0,w1);l(r1,w0,w1);(r1,w0,w1,w0);
(r0,w1,w0)}
March GS [VAN93] {(w0);l(r0,w1,r1,w0,w1);l(r1,w0,r0,w1);(r1,w0,w1,w0);
(r0,w1,r1,w0);Del;(r0,w1,r1);Del;(r1,w0,r0)}
March M [MIK96] {(w0);l(r0,w1,r1,w0);(r0);l(r0,w1);(r1);l(r1,w0,r0,w1,);(r1);(r1,
w0)}
March LR [VAN96] {(w0);(r0,w1);l(r1,w0,r0,w1);l(r1,w0);l(r0,w1,r1,w0,);l(r0)}
March LRD [VAN96] {(w0);(r0,w1);l(r1,w0,r0,w1);l(r1,w0);l(r0,w1,r1,w0,);l(r0):Del;(
r0,w1);Del;(r1)}
March LRDD [VAN96] {(w0);(r0,w1);l(r1,w0,r0,w1);l(r1,w0);l(r0,w1,r1,w0,);l(r0):Del;(
r0,w1,r1);Del;(r1)}
2007 Landrault
Test March et
dtection de fautes
Algorithme Taux de couverture Temps de test
FA CA FT FC Autres Complexit

Test d'une
mmoire de
1Mbits
2
Zro-un - L - - n 0,42s
Echiquier - L - - Rafrachissement n 0,52s
1 balladeur L L L L
n
2 2,5j
GALPAT L L L L
n
2 5,1j
GALROW LQ L L L
n
3/2 7,2m
GALCOL LQ L L L
n
3/2 7,2m
MATS DQ D - - 4n 0,42s
MATS+ D D - - 5n 0,52s
Marching 1/0 D D D - 14n 1,5s
MATS++ D D D - 6n 0,63s
March X D D D D 6n 0,63s
March C- D D D D voir tr. suivant 10n 1,0s
March A D D D D id 15n 1,6s
March Y D D D D id 8n 0,85s
March B D D D D id 17n 1,8s
March GS D D D D id
24n+2T
1
2,5s+2T
1
March M D D D D id 16n 1,7s
March LR D D D D id 14n 1,5s
March LRD D D D D id
17n+2T
1
1,8s+2T
1
March LRDD D D D D id
18n+2T
1
1,9s+2T
1
D : Dtection LQ : Localisation Quelques fautes
DQ : Dtection Quelques fautes FA : Faute d'Adressage
L : localisation
1
: T est le temps ncessaire pour la mise en vidence de la faute de rtention de donnes, des
rsultats empiriques [DEK90] montrent qu'une attente de 100 ms est suffisante
2
: pour un temps de cycle de 100ns
2007 Landrault
Test march et fautes lies
Types de fautes lies couvertes
Nom Longueur TF
implique
s
CFid
#
CFid
CFid
implique
s
CFst
impli-
ques
CFdst
#
CFdst
CFdst
impli-
ques
DRF
impli-
ques
MATS 4n - - - - - - -
MATS+ 5n - - - - - - -
Marching 1/0 14n + - - + - - -
MATS++ 6n - - - - - - -
March X 6n - - - - - - -
March C- 10n - - - + - - -
March A 15n - + - + - - -
March Y 8n - - - - - - -
March B 17n + + - + - - -
March GS 24n+2T + + - + - - -
March M 16n + + + + - - -
March LR 14n + + + + + + -
March LRD 17n+2T + + + + + + +
March LRDD 18n+2T + + + + + + +
2007 Landrault
Test des mmoires organises
en mot de b (>1) bits
Fautes de collage et de transition : pas de
problme, utilisation dun mot de fond et de
son complment
Fautes de couplage :
pas de problmes si les cellules couples dans des
mots diffrents,
si les cellules couples dans le mme mot,
si lopration dcriture est prpondrante sur la faute
de couplage alors pas de pb
si lopration dcriture est non prpondrante sur la
faute de couplage, faute inversion pas de pb, faute
idempotente utilisation de b mots de fond
2007 Landrault
Test intgr dterministe de RAM
Architecture gnrale
.
.
MUX
Donne entrante
Mots de fonds
Dcodeur colonne
Dcodeur colonne
.
.
.
contrleur
G

r
a
t
e
u
r

d
'
a
d
r
e
s
s
e
s

comparateur
OK/OK
Gnrateur
de donnes
Donne sortante
Plan mmoire
test/normal
2007 Landrault
Algorithme de test des ROM
Algorithme en trois passes diffrent de ceux
utiliss pour les RAM
Comparaison avec le circuit bon par compression
de donnes (MISR)
Premire passe : suivant les adresses croissantes
lire la donne et la compresser (vrification des donnes
stockes et du dcodage d'adresses)
Deuxime passe : suivant les adresses
dcroissantes lire la donne et la compresser
(vrification de la non prsence d'opration de lecture destructrice
dans le sens des adresses croissantes)
Troisime passe : suivant les adresses
croissantes lire la donne et la compresser
(vrification de la non prsence d'opration de lecture destructrice
dans le sens des adresses dcroissantes)
2007 Landrault
Test intgr de ROM
Architecture gnrale
.
.
MISR
.
.
.
contrleur
G

r
a
t
e
u
r

d
'
a
d
r
e
s
s
e
s

comparateur
OK/OK
Signature
correcte
Donne sortante
Plan mmoire
Dcodeur colonne