Fonte de alimentao trifsica, sada 60v e 100a, com fator de potncia unitrio e baixo nvel de RFI Three-phase power

supply, output 60v and 100a, with unit power factor and low RFI level
Carlos Henrique Gonalves Treviso1; Adriano Alves Pereira2; Lcio dos Reis Barbosa3; Luiz Carlos de Freitas4; Joo Batista Vieira Jnior5

Resumo
Este artigo apresenta o funcionamento de um retificador trifsico, fator de potncia unitrio, comutao no dissipativa na converso CC-CC e controle sincronizado em freqncia, funcionando com 89% de rendimento global com baixo nvel de RFI. A estrutura proposta permite o funcionamento com alta freqncia de chaveamento. A tenso de sada controlada por PWM com uma freqncia constante. O princpio de funcionamento, anlise terica da converso CC, equaes relevantes, tcnica de controle para o balanceamento de corrente, resultados experimentais so mostrados neste trabalho. Palavras Chave: Retificador, fator de potncia, alto rendimento, baixo RFI

Abstract
This paper presents a three-phase rectifier, unit power factor, non-dissipative commutation in DC-DC converter and synchronized control in frequency, working with 89% of global efficiency and low level do RFI. The proposed structure allows the operation with high switching frequency. The output voltage is controlled by PWM with a constant frequency. The operation principle, theoretical analysis from DC converter, relevant equations, current balance control technique and experimental results, are shown in this paper. Key Words: Rectifier, unit power, high performance, low RFI

Introduo
No Brasil, poucos setores esto preocupados realmente com RFI. Somente as indstrias nacionais que produzem equipamentos para os exigentes mercados externos e para as empresas de
1 2

telecomunicaes so obrigadas a realizarem testes de RFI em seus equipamentos (ASSOCIAO BRASILEIRA DE NORMAS TCNICAS, 1991; IEC-CISPR, 1990).

Docente do Departamento de Engenharia Eltrica da Universidade Estadual de Londrina e-mail: treviso@uel.br. Docente do Departamento de Engenharia Eltrica da Universidade Federal de Uberlndia e-mail: adriano@eletrica.ufu.br 3 Docente do Departamento de Engenharia Eltrica da Universidade Estadual de Londrina e-mail: lrbarbosa@uel.br. 4 Docente do Departamento de Engenharia Eltrica da Universidade Federal de Uberlndia e-mail: freitas@eletrica.ufu.br 5 Docente do Departamento de Engenharia Eltrica da Universidade Federal de Uberlndia e-mail: batista@ufu.br

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

25

Por meio de contatos com fabricantes de renome na produo de retificadores, concluiu-se que a construo de um retificador, capaz de fornecer uma corrente de sada de 100A e uma tenso de 60V em corrente contnua, alm das caractersticas expostas no resumo e tomando-se especial cuidado com os rudos de RFI, com acabamento semi-industrial, seria uma valiosa contribuio tcnico-cientfica para o mercado nacional (TREVISO, 1999). No sentido de ilustrar os objetivos deste trabalho, a Figura 1 traz o diagrama de blocos do retificador proposto.

A Figura 2 mostra o esquema eltrico do circuito.

Figura 2 Esquema Eltrico do Circuito de Gerao de Sinais.

Este circuito colocado em um conjunto CA-CC e CC-CC e ser denominado mdulo mestre e os demais conjuntos sero denominados mdulos escravos.

O Conversor Boost como Pr-Regulador

O conversor Boost, com a devida tcnica de controle, possibilita obter-se uma corrente de entrada senoidal e em fase com a tenso de entrada, alm de um controle da tenso do barramento CC (UNITRODE, 1999). Para a obteno do exposto acima, utilizou-se o CI3854 para o controle do pr-regulador, cujo diagrama de blocos mostrado na Figura 3.

Figura 1 Diagrama de Blocos do Retificador Trifsico.

Para o estgio CA-CC, utiliza-se o conversor Boost PWM convencional como pr-regulador, muito conhecido na literatura especializada e para a converso CC-CC, utiliza-se o conversor Forward a 2 transistores com snubber no dissipativo multi-nvel. O casamento das freqncias dos mdulos coloca os rudos provenientes das derivadas de correntes e/ ou tenses em um espectro bem definido, tornandose assim, mais fcil a atenuao, constituindo-se em uma importante contribuio (CRUZ, 1996).

Circuito de Gerao de Sinais

Neste circuito so implementados os sinais referncias necessrios para o casamento das freqncias de todos os conversores do retificador trifsico. 26

Figura 3 Diagrama de Blocos do Controle Aplicado ao Conversor Boost.

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

A tcnica utilizada pelo CI3854 o mtodo de controle da corrente mdia. O esquema eltrico completo com todos os componentes dimensionados para a potncia de 2200 Watts, tenso de sada de 380V e tenso de entrada variando de 185 a 250 VCA, mostrado na Figura 4. Na Figura 4, o sinal referncia proveniente do circuito gerador de sinais faz o transistor BC337 descarregar o capacitor conectado ao pino 14 (3854), casando-se assim a freqncia e o trimpot de 12K no pino 12 (3854), ajusta a amplitude da triangular. A partir da triangular, faz-se o isolamento do sinal que ser utilizado casar a freqncia do circuito de controle do conversor CC-CC.

Figura 5 Circuito Eltrico Simplificado Para a Converso CC-CC.

As principais vantagens da topologia da Figura 5 so: as redues das tenso nas chaves em 50% da tenso do barramento (sada do conversor Boost) e o indutor de sada projetado para o dobro da freqncia de chaveamento de cada conversor Forward. O conversor Boost funciona numa freqncia de 100KHz, enquanto que cada conversor do lado primrio funciona a 50KHz, porm defasados de 180 graus. Para ilustrar o funcionamento da comutao no dissipativa do conversor Forward a 2 transistores, ser feita a anlise da estrutura da Figura 6.

Figura 4 Esquema Eltrico Completo do Pr-Regulador.

O circuito existente antes da ponte retificadora, faz a limitao da corrente de inrush, cujo tempo para curto-circuitar a resistncia de 22 (definido pelo resistor de 9K e o capacitor de 220F) 2s aproximadamente.

Figura 6 Circuito simplificado do conversor Forward a 2 Transistor com Snubber no Dissipativo.

Os elementos do snubber no dissipativo da Figura 6 so: Lr, D3, D4, Cr e L3. As vantagens desta topologia so: reduzido nmero de componentes e ausncia de um transistor auxiliar para obter a ressonncia. Para um projeto bem dimensionado, pode-se obter as mesmas caractersticas do conversor Forward a 2 transistores convencional do ponto de vista do controle (TREVISO, et al., 1998). 27

A Converso CC-CC
Para a converso CC-CC, utilizado o conversor Forward a 2 transistores com snubber no dissipativo multi-nvel, que consiste em dois conversores Forward a 2 transistores com snubber no dissipativo no lado primrio e os secundrios acoplados. A Figura 5 mostra o circuito simplificado.

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

A topologia da Figura 6 foi analisada de acordo com as seguintes consideraes: Todos os semicondutores so ideais; A tenso de entrada constante; A indutncia magnetizante muito grande; No existe indutncia de disperso; A Corrente de sada constante; N1 = N2. Este conversor possui 6 etapas de funcionamento para um ciclo de chaveamento.

magnetizante do transformador. Este estgio iniciase quando a tenso no capacitor torna-se nula, polarizando diretamente o diodo de roda livre D6, devido a corrente de sada Io. A energia do transformador transferida para o capacitor Cr, invertendo sua polaridade, terminando esta etapa quando a tenso em Cr atingir Vdc.

Primeira etapa, (t0, t1) Etapa linear de corrente no indutor srie L3. Inicia-se quando os transistores T1 e T2 entram em conduo simultaneamente com correntes nulas (ZCS), devido a indutncia L3. Neste estgio comea a ressonncia entre Lr e Cr, com a tenso no capacitor Cr variando de Vdc at um valor VCr1, enquanto a corrente no indutor Lr varia de zero a um valor iLr1, terminando esta etapa quando ocorre o bloqueio do diodo de roda livre D6.

Quinta etapa, (t4, t5) Nesta etapa tem-se a desmagnetizao do transformador. O incio ocorre quando a tenso do capacitor atinge Vdc, polarizando os diodos D1 e D2. A corrente magnetizante circula atravs dos diodos, devolvendo energia para a fonte de entrada, terminando este estgio quando a corrente magnetizante torna-se nula.

Sexta etapa , (t 5, t 6) Nesta etapa ocorre o grampeamento da tenso do capacitor Cr em Vdc. Inicia-se quando a corrente magnetizante torna-se nula, permanecendo neste estado at ocorrer os disparos dos transistores. Quando termina este estgio, fecha-se o ciclo de chaveamento.

Segunda etapa, (t1,t2) Este estgio a etapa PWM. Continua ocorrendo a ressonncia entre Lr e Cr, com a tenso em Cr variando de VCr1 a +Vdc e a corrente iLr1 atinge um mximo e decresce at zero. Esta etapa termina quando os transistores T1 e T2 entram em corte.

A Figura 7 mostra os circuitos equivalentes para cada etapa de funcionamento.

Terceira etapa, (t2, t3) Nesta etapa ocorre o descarregamento linear do capacitor de ressonncia. Inicia-se com a abertura dos transistores T1 e T2 sob tenses nulas (ZVS) devido ao capacitor de ressonncia estar carregado com a tenso de entrada Vdc. A corrente de sada constante impe uma descarga linear do capacitor Cr, chegando tenso nula quando termina esta etapa. Quarta etapa, (t3, t4) Nesta etapa ocorre a ressonncia entre o capacitor Cr e a indutncia 28
Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

Partindo das consideraes acima, chega-se equao 1:

Fs Vo = d Fs + Vdc o 2 o
onde:
Fs = freqncia de chaveamento; Fo = freqncia de ressonncia;

(1)

o = 2Fo =

1 LRCR

(2)

=
Figura 7 Circuitos Equivalentes para Cada Etapa de Funcionamento Para Um Ciclo de Chaveamento.

( I 0 ) LR Vdc C R

(3)

As etapas de funcionamento deram origem s formas de onda mostrada na Figura 8.

A Figura 9 mostra a faixa de converso g para as equaes acima.

Figura 9 Faixa de converso para o conversor.

De acordo com a Figura 9, este conversor apresenta uma diminuio do ganho esttico em relao a razo cclica para a

Figura 8 Principais Formas de Onda Para os Circuitos Equivalentes.

A Estratgia de Controle para a Converso CC-CC

Para realizar do controle da converso CC-CC de cada mdulo, ser utilizado o CI3525. O sincronismo da freqncia de chaveamento do conversor CC-CC com a freqncia do conversor 29

A tenso de sada Vo, pode ser obtida por meio da anlise dos estgios de funcionamento com as consideraes expostas anteriormente para anlise.

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

Boost realizado atravs do circuito eltrico mostrado na Figura 10.

de disparo dos transistores faz a isolao galvnica dos pulsos. A Figura 12 mostra o diagrama de blocos para a fonte trifsica.

Figura 10 Circuito Para Sincronizar Com Freqncia do Conversor Boost.

O pino 3 do CI3525 a entrada para se fazer o sincronismo. O sinal proveniente do conversor Boost (Figura 4) possui isolao galvnica e entra no monoestvel, produzindo pulsos de 2,8 V e largura de 0,5 ms, realizando assim o casamento de freqncia. A Figura 11 mostra o diagrama de blocos para a realizao do controle do mdulo mestre.

Figura 11 O diagrama de blocos da estratgia de controle.

A tenso de sada, mostrada e comparada com uma tenso referncia produz um sinal Verro (bloco 1). O amplificador de corrente produz um sinal de tenso Vs proporcional corrente de sada. O sinal VS comparado com os sinais Verro (bloco 2) e Iref (bloco 3). O sinal Vc pode ser gerado a partir dos blocos 2 ou 3 dependendo do valor de Iref e comparado com uma dente de serra (bloco 4), produzindo os pulsos para as chaves. O bloco circuito 30

Figura 12 Diagrama de Blocos Para o Controle da Fonte Trifsica.

Os terminais positivo e negativo de cada mdulo esto conectados em paralelo, consequentemente, ao mesmo potencial. Considerando que os valores dos

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

sensores de corrente so iguais, e implementando a realimentao da tenso de sada no mdulo mestre, tem-se a tenso Verro e esta ir para os mdulos escravos. Em cada mdulo, o circuito responsvel para a obteno do sinal de tenso Vs possui o mesmo ganho, e ir acompanhar o sinal de Verro. O mesmo princpio vlido para Iref, ou seja, Iref comum a todos os mdulos.

Pelo fato do valor de Cr no ser um valor comercial, adota-se um capacitor de 10nF. Com isto, tem-se a=1,03, e o valor de fo=1,03MHz.

Tcnicas de Supresso de RFI

Os testes RFI possuem custos elevadssimos, pois so realizados em laboratrios especficos. Sendo assim, antes de realizar aos testes, deve-se ter certeza de que o equipamento desenvolvido esteja com nveis aceitveis, para no ocorrer um dispndio financeiro desnecessrio. Com isso, adota-se mtodos prticos e eficientes para verificar se o equipamento sob teste tem baixo RFI. Para isto, basta ligar o equipamento prximo a equipamentos que funcionam com freqncias diversas, tais como televisores, rdios AM e FM. A verificao ser visual e/ou auditiva. No caso da TV, aparecero faixas, indicando que o equipamento precisa de filtros. Quanto ao Rdio, acorrero assovios (TREVISO, 1999; CRUZ, 1996). Foram adotadas diversas tcnicas para conseguir-se atenuaes dos rudos conduzidos e radiados, tais como: cuidado especial com o layout, separao entre primrio e secundrio, utilizao dos capacitores tipo X e Y para supresso dos rudos modo comum e diferencial, blindagens nos transformadores e indutores, desacoplamento dos transformadores e indutores, blindagem do mdulo, filtro de entrada blindado e snubber dissipativo em todos os semicondutores de potncia. A Figura 13 mostra o circuito eltrico projetado para um mdulo, adotando todos a tcnicas para a redues dos rudos RFI.

Exemplo de Projeto
O projeto deve ser feito com os valores adequados de a (maior que 0,3) para que o conversor funcione na regio PWM como mostrado na Figura 9. Uma outra condio a ser satisfeita que a freqncia de ressonncia seja pelo menos dez vezes maior que a freqncia de chaveamento. Dessa forma, pode-se calcular os valores dos elementos ressonantes que compem a estrutura. As equaes bsicas para o clculo do indutor e do capacitor de ressonncia so aquelas dadas de (2) a (3). Os valores dos elementos ressonantes devem satisfazer os valores de para que o conversor esteja na regio de funcionamento PWM. Dados do projeto: Tenso de entrada (Vdc) = 300V; Corrente de entrada (Io) = 20A; Freqncia de Chaveamento = 100kHz; Vo = 60V; Iout = 100A; Po = 6000W e a = 1.
fs = 0,1 fo = 1MHz fo 1 1 1*106 = Cr = 12 2 4 *10 .Lr 2 Lr .Cr

20 Lr 400 12 = Lr 2 39,5 * 1012 300 Cr 90000 Lr = 2,39 H Cr 10,5F

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

31

Resultados Experimentais
Os resultados experimentais so obtidos do mdulo mestre, pois a tcnica de controle empregada, faz com que os demais mdulos tenham o mesmo comportamento e a mesma resposta dinmica da fonte trifsica. Alm disso, o laboratrio possui somente um Wattmetro ..TRUE RMS..., o que reforou a deciso de obter-se os resultados somente do mdulo mestre (medidas mais confiveis). Na Figura 14 tem-se a forma de onda da tenso e corrente de entrada para a potncia de 2000 Watts de sada.

Figura 14 Formas de Onda da Tenso e Corrente de Entrada Para Potncia de 2000W de Sada.

A Figura 15 mostra a curva do fator de potncia para potncias variando de 300W a 2000W de sada.
Figura 13 Esquema Eltrico da Potncia de Cada Mdulo.

Ao ligar a fonte trifsica prximo a TV, observaram-se faixas transversais praticamente imperceptveis, quanto ao rdio, no se observou qualquer alterao no som, indicando que a fonte possui baixo RFI.

Figura 15 Curva do Fator de Potncia.

32

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

A Figura 16 traz a forma de onda da tenso e corrente no mosfet que faz parte do circuito ressonante do conversor Forward a 2 transistores com snubber no dissipativo.

Figura 18 Resposta Dinmica da Fonte Trifsica Com Carga Variando de 3000W a 6000W.

Observa-se que o controle possui timo desempenho, pois no foram observadas oscilaes no momento da variao de carga.
Figura 16 Forma de Onda da Tenso e Corrente no Mosfet do Circuito Ressonante.

A Figura 19 mostra a fotografia da fonte trifsica.

A Figura 17 traz o rendimento de cada mdulo.

Figura 17 Rendimento Global do Mdulo Monofsico.

A Figura 18 expe a resposta dinmica para a fonte trifsica, com variao de carga de 50% a 100% e freqncia de 1KHz.

Figura 19 Fotografia da Fonte Trifsica.

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003

33

Concluso
Este artigo teve como objetivo, apresentar um retificador trifsico com fator de potncia unitrio, baixa distoro harmnica de corrente, reduzidos nveis de rudos radiado e conduzido, alto rendimento, tenso de sada com isolao galvnica e potncia de 6KW de sada (60V, 100A). Isto tornou-se possvel com a utilizao do conversor Boost PWM convencional como prregulador e para a converso CC-CC, dois conversores Forward a 2 transistores com snubber no dissipativo acoplados, ou seja, multi-nvel. O custo de material da fonte foi estimado em US$ 1.326,13 dlares, cotados em So Paulo. Levando em considerao o lucro da empresas que varia de 40 a 50%, o custo de material do equipamento ficaria bastante reduzido se for produzido em srie e adquirindo-se os componentes diretamente dos fabricantes. Os resultados experimentais comprovam a eficincia da fonte retificadora trifsica, com rendimento global de 89% e fator de potncia de 0,996 para a potncia nominal. A estrutura da fonte (colocada em mdulos para diviso de potncia) possibilita especificar uma fonte para qualquer faixa de potncia, no ficando limitada somente na estrutura trifsica.

Esta fonte pode ser utilizada em telecomunicaes, laboratrios experimentais e at para soldagem de peas metlicas.

Referncias
ASSOCIAO BRASILEIRA DE NORNAS TCNICAS. NBR-12304: limites e mtodos de medio de rdioperturbao em equipamentos para tecnologia da informao (EIT). Rio de Janeiro, dez. 1991. CRUZ, D. F. Contribuio ao estudo dos fenmenos de radio-interferncia provocados por fontes chaveadas: anlise, propostas de soluo e resultados experimentais. 1996. Dissertao (Mestrado) Universidade Federal de Uberlndia, Uberlndia. INTERNATIONAL ELECTROTHECNICAL COMMISSION. CISPR11: Limits and methods of measurement of electromagnetic disturbance characteristics of industrial, scientific and medical (ism) radio-frequency equipment. 2th ed. Geneva, 1990. TREVISO, C. H. G. Retificador de 6KW, fator de potncia unitrio, trifsico, comutao no dissipativa na converso cc/cc e controle sincronizado em freqncia. 1999. Tese (Doutorado) Universidade Federal de Uberlndia, Uberlndia. TREVISO, C.H.G. et al. A 1,5 KW two transistors forward converter using non-dissipative snubber. In: IEEE INTERNATIONAL SYMPOSIUM, 1998, Monterey. Proceeding... Monterey: IEEE , 1998. p.470-473. UNITRODE. High power factor pregulator. Watertown, 1999.

34

Semina: Cincias Exatas e Tecnolgicas, Londrina, v. 24, p. 25-34, dez. 2003