نزخ وميما ن يخا خست 1أ0لثما يب ى أ
2.5
V
ى ل يخا ىفر ى1أ ,
-
2.5V
ى ل
0
,
ن يخا وكت
6
MOSFETs
يا ةرما ىح ه ىقبت ةأ ز اذأ ي هعب نيو ن وكت اوأ هف يرا ىف يقعت عترما كت ,رس وا ا زيم ,ك
8-10
MOSFETs
ربك ةيزخ ةعس اذ ادو د ن قي
,
ىف ث ا ح ىف خس وهف
CACH Memory
.جعما ا
Dynamic Random Access Memory (DRAM
(
:
ن وا ا ىف يخا وكت
1
transistor
1
Capacitor
ل ةا زخت
Capacitor
أ رعما ن ) ارف ى نشا ةد ت يخا ف ةرف رم قف هش ت ثكما
Refresh
(
يف ًبرقت هزخت ةدأ شا ةءار 65ني يمسا رف ن ج م ا ي ا ي ىي
Static
Dynamic
ف ثكما ةءار أ ظح ًأ ,ريت ىح ش لا وا أ يح ا زيم .هار ع قسا ه يعست ىك يخا يمصت يف ,و ىا دؤ م وما ىف هرت . ةريب ع اذ اح نوكت ى س م ميمصت وهس والا
Synchronous DRAM (SDRAM
: (لا ن خت
DRAM
زس اذأ را أ ىع ا ع يت ىه را را مي رأ يت يطست هأ
Clock pulses
لأ ىف يت أب أ نكم ف
Pulse
اك يثا ىف لا مي رأ أب يثا ىف ف
Pulse
رظت أ ن ل رأ يت و
Pulses
ل يمعا ىمست ,رأ ك
Pipelining
: يورا عما عما ضع ىف ًأ خست ى
GPUs
. ره
Double-Data-Rate SDRAM (DDR SDRAM
(لا ىف نيتر يبا ق أ ا :
Clock pulse
.ةحاوا
Add a Comment
uploaded a new revision for this document (#2)
uploaded a new revision for this document (#1)