Professional Documents
Culture Documents
Abstract
Los sistemas digitales, como por ejemplo el ordenador, usan lógica de dos
estados representados por dos niveles de tensión eléctrica, uno alto, H y otro
bajo, L (de High y Low, respectivamente, en inglés). Por abstracción, dichos
estados se sustituyen por ceros y unos, lo que facilita la aplicación de la lógica
y la aritmética binaria. Si el nivel alto se representa por 1 y el bajo por 0,
se habla de lógica positiva y en caso contrario de lógica negativa.
Cabe mencionar que, además de los niveles, en una señal digital están las
transiciones de alto a bajo y de bajo a alto, denominadas flanco de subida y
de bajada, respectivamente. En la figura se muestra una señal digital donde
se identifican los niveles y los flancos.
Ejercicios propuestos.
1.- ¿Cuáles de las siguientes entidades son analógicas y cuales son digitales?
8.-Que es un microprocesador
2.1.1 Bits.
La más pequeña cantidad de información en una computadora binaria es el
bit, éste solamente es capaz de representar dos valores diferentes, sin em-
bargo ésto no significa que exista una cantidad muy reducida de elementos
representables por un bit, todo lo contrario, la cantidad de elementos que
se pueden representar con un sólo bit es infinito, considere ésto, podemos
representar por ejemplo, cero ó uno, verdadero ó falso, encendido ó apagado,
masculino ó femenino. Y para ir aún más lejos, dos bits adyacentes pueden
2.1.2 Nibbles .
Un nibble es una colección de cuatro bits, esto no representarı́a una estructura
interesante si no fuera por dos razones: El Código Binario Decimal (BCD por
sus siglas en inglés) y los números hexadecimales. Se requieren cuatro bits
para representar un sólo dı́gito BCD ó hexadecimal. Con un nibble se pueden
representar 16 valores diferentes, en el caso de los números hexadecimales,
cuyos valores 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, y F son representados
con cuatro bits. El BCD utiliza diez dı́gitos diferentes (0, 1, 2, 3, 4, 5, 6, 7,
8, 9) e igualmente se requiere de cuatro bits. De hecho se puede representar
16 elementos diferentes con un sólo nibble pero los dı́gitos hexadecimales y
BCD son los principales representados por un nibble.
2.1.3 Bytes .
Todavı́a se puede decir que el byte es la estructura de datos más importante
utilizada por los procesadores 80x86. Un byte está compuesto de ocho bits y
es el elemento de dato más pequeño direccionable por un procesador 80x86,
ésto significa que la cantidad de datos más pequeña a la que se puede tener
acceso en un programa es un valor de ocho bits. Los bits en un byte se
enumeran del cero al siete de izquierda a derecha, el bit 0 es el bit de bajo
orden ó el bit menos significativo mientras que el bit 7 es el bit de alto or-
den ó el bit más significativo. Nos referimos al resto de los bits por su número.
Como un byte contiene ocho bits, es posible representar 28, ó 256 val-
ores diferentes. Generalmente utilizamos un byte para representar valores
numéricos en el rango de 0 255, números con signo en el rango de -128
Cada dı́gito a la izquierda del punto decimal representa un valor entre cero y
nueve veces una potencia incrementada de diez. Los dı́gitos a la derecha del
punto decimal por su parte representan un valor entre cero y nueve veces una
potencia decrementada de diez. Por ejemplo, el número 123.456 representa:
=128 + 64 + 8 + 2 =20210
2.3 CÓDIGOS.
El código BCD utiliza 4 dı́gitos binarios (ver en los dos ejemplos que siguen)
para representar un dı́gito decimal (0 al 9). Cuando se hace conversión de
binario a decimal tı́pica no hay una directa relación entre el dı́gito decimal
y el dı́gito binario.
Ejercicios propuestos.
5.-Se cuenta que un rey, encantado con el juego, ofreció al inventor del ajedrez
el premio que desease. El inventor sólo pidió 1 grano de arroz por la primera
casilla del tablero, 2 granos por la segunda, 4 por la tercera y ası́, el doble
cada vez, hasta llegar a la última casilla (la número 64) . Los matemáticos
del reino concluyeron que no habı́a arroz suficiente para pagar al inventor.
¿Sabrı́a decir cuántos granos de arroz se necesitaban?
3.1.2 DUALIDAD.
Los postulados y teoremas presentados anteriormente están representados en
pares. La razón es que cada teorema posee lo que llamamos un dual. El
dual de una expresión se obtiene intercambiando las ocurrencias de OR por
AND, 0 por 1 y viceversa.. Si un teorema es válido, también lo será su dual,
En efecto siguiendo el dual de la demostración del teorema, se obtiene la
demostración del dual del teorema.
a) X + 0 = X
b) X + 1 = 1
Figure 7: Dualidad.
c) X · 1 = X
d) X · 0 = 0
a) X + X = X
b) X · X = X
3. Complementación.
a) X +X’ = 1
b) X ·X’ = 0
4. Involución.
X”=X
5. Conmutatividad.
a) Conmutatividad del( +)
X+Y=Y+X
6. Asociatividad.
X + (Y + Z) = (X + Y) + Z
b) asociatividad del ( ·)
X · (Y · Z) = (X · Y) · Z
7. Distribuitividad.
8. Leyes de absorción.
a) X · (X + Y)= X
b) X · ( + Y)= X·Y
c) · (X + Y)= ·Y
d) (X + Y) · (X + )= X
e) X + X·Y = X
f) X + ·Y = X + Y
g) + X·Y = + Y
h) X·Y + X· = X
9. Teoremas de De Morgan.
a) (A + B)’ = A’ . B’
b) (A . B)’ = A’ + B’
Existen infinitas maneras de representar una función booleana. Ası́ por ejem-
plo la función G = X + Y Z puede también representarse como G = X + X
+ YZ.
Otras veces se suele utilizar la forma negada o el complemento de la función.
Para esto es se niegan los literales y se intercambian los AND y OR.
Negación (-)
Consiste en cambiar el valor de verdad de una variable proposicional.
Conjunción
La proposición molecular será verdadera sólo cuando ambas variables proposi-
cionales sean verdaderas.(Columna 8 de la tabla de funciones posibles)
Disyunción
La proposición molecular será verdadera cuando una o ambas variables proposi-
cionales sean verdaderas.(Columna 2 de la tabla de funciones posibles)
Teorema 1:
Para obtener la forma canónica de una función suma de productos se multi-
plicará por un término de la forma (X + X’ ) donde falte un literal para que
el termino sea canónico.
Teorema 2:
Para obtener la forma canónica de una función producto de sumas se sumará
un termino de la forma X · X’ donde falte un literal para que el termino sea
canónico.
Puerta Y (AND)
Puerta O (OR)
Puerta NOT
Puerta NAND
Puerta NOR
Puerta OR EXCLUSIVO
4 SIMPLIFICACION DE FUNCIONES DE
CONMUTACIÓN.
Suponiendo que conozcamos la tabla de la verdad de un circuito combina-
cional, a partir de la cual deseamos diseñar dicho circuito, lo más corriente
es tener que buscar una expresión simplificada de la función o funciones a
implementar. En este capitulo trataré de explicar cómo ello es posible de una
forma sencilla gracias al empleo de un método de simplificación gráfico muy
extendido (extendido precisamente por esto, por su facilidad de uso). Para
ello me ayudaré de una tabla ejemplo mediante la cual iré explicando todo
F(x, y, z) = x y z + x’z’
1.png
4. Cada grupo ha de ser tan grande como sea posible. Tal y como
lo ilustramos en el ejemplo.
Ejercicios propuestos.
F(A,B,C,D) = min(0,l,4,5,7,8,10,12,14,15)
F(A,B,C,D) = min(0,2,5,7,8,10,13,15)
F2 = max(1,3,4,5,6,7,9,11,13).
Muchos de los circuitos lógicos que cumplen estas funciones están ahora como
circuitos integrados en la categorı́a de Mediana Escala de Integración (MSI
- Medium Scale Integration). Por esta razón, no nos concentraremos en el
diseño de estos circuitos, sino que investigaremos cómo se usan solos o en
combinación, para cumplir varias operaciones sobre datos digitales. Algunas
de las operaciones que se discuten son decodificación, codificación, conversión
de códigos, multiplexado y demultiplexado.
Los circuitos MSI son los que están constituidos por un número de puertas
lógicas comprendidos entre 12 y 100. En este capı́tulo veremos una serie de
circuitos combinaciones que se utilizan mucho en electrónica digital y que son
la base para la creación de diseños más complejos. Aunque se pueden diseñar
a partir de puertas lógicas, estos circuitos se pueden tratar como ”compo-
nentes”, asignándoles un sı́mbolo, o utilizando una cierta nomenclatura. Lo
más importante es comprender para qué sirven, cómo funcionan y que bits
de entrada y salida utilizan. Estos circuitos los podrı́amos diseñar perfecta-
mente nosotros, puesto que se trata de circuitos combinacionales y por tanto
podemos aplicar todo lo aprendido en capitulos anteriores.
5.1 CODIFICADORES.
Los codifcadores nos permiten ”compactar” la información, generando un
código de salida a partir de la información de entrada. Y como siempre, lo
mejor es verlo con un ejemplo. Imaginemos que estamos diseñando un cir-
cuito digital que se encuentra en el interior de una cadena de música. Este
circuito controlará la cadena, haciendo que funcione correctamente.
Una de las cosas que hará este circuito de control será activar la radio, el CD,
la cinta o el Disco según el botón que haya pulsado el usuario. Imaginemos
que tenemos 4 botones en la cadena, de manera que cuando no están pulsados,
generan un ’0’ y cuando se pulsan un ’1’ (Botones digitales). Los podrı́amos
conectar directamente a nuestro circuito de control la cadena de música,
como se muestra en la figura .
Fijémonos en las entradas del codifcador, que están conectadas a los botones.
En cada momento, sólo habrá un botón apretado, puesto que sólo podemos
escuchar una de las cuatro cosas. Bien estaremos escuchando el CD, bien la
cinta, bien la radio o bien un disco, pero no puede haber más de un botón
pulsado1. Tal y como hemos hecho las conexiones al codifcador, el CD tiene
asociado el número 0, la cinta el 1, la radio el 2 y el disco el 3 (Este número
depende de la entrada del codificador a la que lo hayamos conectado). A la
salida del codificador obtendremos el número del botón apretado. La tabla
de verdad será ası́:
claramente que cuando uno de los sensores esté activado, porque que el tren
se encuentre en ese tramo, el resto de sensores devolverán un ’0’ (No detectan
al tren).
Si conectamos todas las entradas de los sensores a un codificador de 8 a 3, lo
que tendremos es que a la salida del codificador saldrá un número que indica
el tramo en el que se encuentra el tren. El circuito de control que conectemos
a las salidas de este codificador sólo necesita 3 bits de entrada para conocer
el tramo en el que está el tren, y no es necesario 8 bits. ¡Su diseño será más
simple!. La tabla de verdad es:
5.1.1 Ecuaciones.
A continuación deduciremos las ecuaciones de un codificador de 4 a 2, y luego
utilizaremos un método rápido para obtener las ecuaciones de un codi?cador
de 8 a 3.
El codificador de 4 a 2 que emplearemos es el siguiente:
C1 y C0 siempre valen ’x’ excepto para 4 filas. Los mapas de Karnaugh que
obtenemos son:
Las casillas que tienen el valor ’x’ podemos asignarles el valor que más nos
convenga, de forma que obtengamos la expresión más simpli?cada. Las ecua-
ciones de un decodificador de 4 a 2 son:
Co = E2 + E3
C1 = E1 + E3
primera forma canónica) y escribir la variable de entrada que vale ’1’. Habrá
tantos sumandos como ’1’ en la función de salida.
Las ecuaciones para un codificador de 8 a 3, utilizando el método rápido,
son:
Co = E1 + E2 + E5 + E7
C1 = E2 + E3 + E6 + E7
C2 = E4 + E5 + E6 + E7
5.2 DECODIFICADORES.
Un decodificador es un circuito lógico combinacional, que convierte un código
de entrada binario de N bits en M lı́neas de salida (N puede ser cualquier
entero y M es un entero menor o igual a 2 elevado a la potencia N), tales que
cada lı́nea de salida será activada para una sola de las combinaciones posibles
de entrada. La Figura , muestra el diagrama general de un decodificador con
N entradas y M salidas.
Puesto que cada una de las entradas puede ser 0 ó 1, hay 2 a la N posibles
combinaciones o códigos de entrada. Para cada una de estas combinaciones
de entrada sólo una de las M salidas estará activada 1, para lógica positiva;
todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para
producir salidas 0 activas, lógica negativa, donde la salida seleccionada es 0
mientras que las otras son 1. Esto último, se indica siempre por la presen-
cia de pequeños cı́rculos en las lı́neas de salida del diagrama del decodificador.
tiene un código de entrada de 4 bits, el cual usa sólo diez grupos codificados
BCD, 0000 hasta 1001.
Algunos de estos decodificadores se diseñan de tal manera, que si cualquiera
de los códigos no usados se aplican a la entrada, ninguna de las salidas se
activará.
La Figura 34, muestra la circuiterı́a para un decodificador con 3 entradas y
8 salidas. Como sólo usan compuertas Y, las salidas activadas son 1. Para
tener salidas activas 0, deberı́an usarse compuertas No Y.
5.3 MULTIPLEXORES.
Un multiplexor o selector de datos es un circuito lógico que acepta varias en-
tradas de datos y permite que sólo una de ellas pase en un tiempo a la salida.
El enrutamiento de la entrada de datos hacia la salida está controlado por
las entradas de selección (a las que se hace referencia a veces como entradas
de dirección). La Figura muestra el diagrama general de un multiplexor. En
este diagrama las entradas y salidas se dibujan como flechas gruesas para
indicar que pueden ser una o más lı́neas.
El multiplexor actúa como un conmutador multiposicional controlado digi-
talmente, donde el código digital aplicado a las entradas de SELECCIÓN,
controla cuáles entradas de datos serán conmutadas hacia la salida. Por
ejemplo, la salida Z será igual a la entrada de datos I0 para algún código de
entrada particular de selección; Z será igual a I1 para otro código particular
de selección de entrada y ası́ sucesivamente. Establecido de otra manera, un
multiplexor selecciona 1 de N fuentes de entrada de datos y transmite los
datos seleccionados a un solo canal de salida. Esto se llama multiplexión o
multiplexaje.
Z = Io.S’ + I1.S,
Z = Io.1 + I1.0 = Io
lo cual indica que Z será idéntica a la señal de entrada I0, que puede ser un
nivel lógico fijo o bien, una señal lógica que varı́a con el tiempo. Con S = 1,
la expresión se transforma en:
Z = Io.0 + I1.1=I1
Pero esta no es la única solución. Puede ser que podamos tirar los 4 cables,
porque sean muy caros o porque sólo haya un único cable que comunique
ambas parte, y será necesario llevar por ese cable todas las comunicaciones.
La solución se muestra en la figura 43. Vemos que los sistemas a, b, c y d se
conectan a un multiplexor.
Un circuito de control, conectado a las entradas de selección de este mul-
tiplexor, selecciona periódicamente los diferentes sistemas, enviando por la
salida el canal correspondiente. Podemos ver que a la salida del multiplexor
se encuentra la información enviada por los 4 sistemas. Se dice que esta
información está multiplexada en el tiempo. Al final de esta lı́nea hay un
demultiplexor que realiza la función inversa. Un circuito de control selec-
ciona periódicamente por qué salidas debe salir la información que llega por
la entrada.
Lo que hemos conseguido es que toda la información enviada por un sistema,
llega a su homólogo en el extremo anterior, pero sólo hemos utilizado un
único canal de datos.
5.6 Resumen.
En este capı́tulo hemos visto los multiplexores y los demultiplexores, con-
stituidos internamente por puertas lógicas. Los multiplexores nos permiten
seleccionar entre uno de varios canales de entrada (tuberı́as) para sacarlo por
la salida. Por ello disponen de unas entradas de datos (por donde entra el
agua), unas entradas de selección (Llaves de paso) y un canal de salida. Estos
canales de datos pueden ser de varios bits, sin embargo, en este capı́tulo nos
hemos centrado en los multiplexores que tienen canales de datos de 1 bits,
puesto que a partir de ellos podemos construir multiplexores con canales de
datos de mayor cantidad de bit, ası́ como multiplexores que tienen mayor
cantidad de canales de entrada.
También hemos visto los demultiplexores, que realizan la función inversa. Un
canal de entrada (tuberı́a) se puede conectar a una de las diferentes salidas,
según el valor introducido por las entradas de selección (llaves de paso).
Los multiplexores pueden tener opcionalmente una entrada de validación,
que puede ser activa a nivel alto o a nivel bajo y actúa como una especie de
interruptor que permite que el multiplexor funcione o no. Si está activada, el
multiplexor funciona normalmente. Si la entrada de validación está desacti-
vada, por la salida del multiplexor siempre hay un ’0’. Por último hemos visto
que con un multiplexor también se pueden implementar funciones lógicas, y
es otra alternativa que tenemos además de las puertas lógicas. Mediante el
método de las tablas de verdad, podemos saber facilmente qué variables hay
que conectar a las entradas del multiplexor.
5.7.1 SUMADORES.
El sumador digital es un circuito combinacional que realiza la operación ar-
itmética de sumar dos o más datos. La operación suma es la base de las
unidades de cómputo en un sistema de procesamiento digital debido a que
las operaciones de resta, multiplicación y división pueden crearse a partir de
ésta.
Por ejemplo, la resta de dos números binarios se puede expresar como la suma
del minuendo más el complemento a dos del sustrayendo; por otra parte el
producto y la división de dos números se obtienen realizando operaciones
recursivas de sumas y restas respectivamente.
SEMISUMADOR
En la figura se muestra un bloque sumador genérico de un bit, donde los
datos a sumar son de un bit cada uno. El circuito debe tener una salida que
corresponde con el resultado aritmético y otra que señala el acarreo de la
operación.
Debido a que no posee acarreo de entrada, el circuito se conoce como semisumador;
y esto hace que no pueda ser acoplado en cascada directamente con otros blo-
ques del mismo tipo.
5.7.2 RESTADORES .
En la diferencia, cada bit del sustraendo se resta de su correspondiente bit
del minuendo para formar el bit de la diferencia. El préstamo ocurre cuando
el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta
un 1 de la siguiente posición significativa.
Ejercicios propuestos.
1.- Las normas de seguridad de los modernos aviones exigen que, para señales
de vital importancia para la seguridad del aparato, los circuitos deben estar
triplicados para que el fallo de uno de ellos no produzca una catástrofe. En
caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá
mediante votación. Diseñe el circuito ”votador” que ha de utilizarse para
obtener como resultado el valor mayoritario de las tres entradas.
4.- Se ha diseñado una puerta de tres entradas llamada bomba (cuyas carac-
terı́sticas se muestran) con un resultado desafortunado. Experimentalmente
5.- Florencio va a ir a una fiesta esta noche, pero no solo. Tiene cuatro
nombres en su agenda: Ana, Bea, Carmen y Diana. Puede invitar a más de
una chica pero no a las cuatro. Para no romper corazones, ha establecido las
siguientes normas:
- Si invita a Bea, debe invitar también a Carmen.
- Si invita a Ana y a Carmen, deberá también invitar a Bea o a Diana.
- Si invita a Carmen o a Diana, o no invita a Ana, deberá invitar también a
Bea.
Antes de llamarlas por teléfono, quiere utilizar un circuito que le indique
cuándo una elección no es correcta. Ayúdele a diseñar el circuito óptimo en
dos niveles con puertas NAND.
6.- Una luz se enciende cuando su señal de excitación está en nivel bajo.
Esta señal está controlada por un circuito de cuatro entradas: x1:orden de
encender la luz, activa en bajo; x2:orden de inhibir la luz, activa en bajo ;
x3: orden de emergencia, activa en bajo; x4:aviso del estado de la luz en la
calle : ”1” si es de dı́a, ”0” si es de noche. La luz se debe iluminar cuando
haya orden de encenderla, el estado de la luz exterior sea el apropiado y no
haya inhibición, excepto si hay emergencia, en cuyo caso la luz se enciende
independientemente de las otras señales.De una tabla de verdad del circuito
que controla la luz diseñándolo con los elementos que estime oportunos.
7.-Realice las siguientes funciones haciendo uso de los dispositivos que se dan
en cada uno de los apartados:
F=Min (0,9,11,15)
F= Max (0, 3,5)
a) Utilizando un decodificador con salidas activas en nivel alto y puertas
OR.
b) Utilizando un decodificador con salidas activas en nivel bajo y puertas
AND.
c) Utilizando un decodificador con salidas activas en alto y puertas NOR.
d) Utilizando un decodificador con salidas activas en bajo y puertas NAND.
11.- Obtener los circuitos semisumador y sumador completo usando sólo puer-
tas NAND.
12.- Un circuito tiene como entradas dos números binarios de dos bits cada
uno: Y= y1yo; X= x1xo. Se desea que tenga salidas 11 si Y ≡ X, 10 si
Y ≥ X y 01 si Y ≤ X . Diseñe un circuito con un decodificador de 3 a 8 con
salidas activas en alto, un número no determinado de puertas NAND de dos
entradas y dos puertas NAND de un número de entradas no limitado.
Añada una señal de habilitación (enable). Las entradas están en único raı́l.
Utilize obligatoriamente el decodificador.
P d = Icc ∗ V c
ó
P d = Idd ∗ V dd
Por lo general, los circuitos digitales son utilizados para conmutar de un
estado a otro; en el momento que son acoplados generan transiciones, pro-
ducen cambios en el consumo de corriente y en la disipación de potencia.
Esta forma de consumo de energı́a se conoce como disipación de potencia
dinámica ”PDD” y es igual a la energı́a almacenada en el condensador que
origina la carga acoplada a la compuerta ”CL”, multiplicada por el cuadrado
del voltaje; siendo proporcional al número de transiciones por segundo (fre-
cuencia ”f”).
P dd = C1 ∗ (V cc)2 ∗ f
A medida que aumenta la frecuencia también incrementa el promedio de
consumo de corriente y por lo tanto mas calentamiento habrá en el circuito.
Al conectar compuertas aumentamos la capacitancia parásita acoplada y,
como se verá más adelante, la potencia dinámica reducirá el fan-out de las
compuertas.
Conectividad (Fan-out):
La tabla 60 indica el número de entradas de compuertas que se pueden conec-
tar a una lı́nea de salida, las que tienen mayor conectividad son las series:
FAST£ 33; LS£ 20; L£ 20 y ALS£ 40. Sin embargo, esta cantidad debe ser
reducida para asegurar que la corriente de salida no supere el 80o/o de IOL e
IOH (máx) y de esta manera garantizar el buen funcionamiento del circuito
integrado.
Margen de ruido:
En la sección anterior de la, figura 60, se definen los parámetros de márgenes
de ruido VNSL y VNSH; este último, determina la diferencia entre las ten-
siones mı́nimas del nivel lógico alto VoH(mı́n) y por tanto, muy fundamental
para poder determinar la inmunidad al ruido. El VNSH de las series FAST,
LS, AS, y ALS es igual a 0.7 V lo que implica una mayor inmunidad al ruido
que las series L, H y estándar donde el margen de ruido VNSH es de 0.4 V.
Consumo de corriente:
Las series que manejan mayor corriente son las FAST, AS y H. Están diseñadas
para este propósito, la corriente que soportan en nivel bajo IoL es menor o
igual que 20 mA; la diferencia con respecto a las series de tecnologı́a L, LS y
ALS es, efectivamente, la baja corriente IOL (3.6mA, 8mA, 8mA) que circula
a través de ellas. En este aspecto los chips de mayor consumo de corriente
son más rápidos, pero con el inconveniente de generar mayor calor en el cir-
cuito integrado y ruido de picos de corriente en la fuente de alimentación. La
ventaja de la serie FAST es que puede soportar cargas mayores a las otras
series TTL y de este modo, mejorar el fan-out.
F actor = tp ∗ P
La serie que tiene mejor factor es la ALS (6.5) y el factor más pobre es el de la
serie H (132). Al mejorar la velocidad de respuesta de un circuito integrado
se debe sacrificar, por otra parte, el consumo de potencia y viceversa.
Las nuevas tecnologı́as de fabricación buscan la forma de aumentar la veloci-
dad de los dispositivos y al mismo tiempo disminuir el consumo de potencia
con el fin de mejorar el Factors.p.
Una de las alternativas que se han aplicado es la de disminuir la tensión de
alimentación de los circuitos, con la finalidad de poder utilizar capas más
V thn ≤ V gsn ≤ V dd
Las figuras 4.20(a) y (b) muestran dos sı́mbolos utilizados por los transistores
MOSFET de enriquecimiento y de agotamiento.
Los resultados de estos cambios se muestran en la tabla 4.5 donde los dis-
positivos HC son comparados con las series estándar CMOS, LSTTL y ALS.
Existe también una sub-serie con la nomenclatura HCT de la gran familia
CMOS que es compatible pin a pin con los circuitos integrados de la fa-
milia TTL. Esto significa que poseen internamente elementos que igualan las
impedancias de entrada y salida para que puedan ser compatibles en voltajes
y corrientes con los chips TTL.
Frecuencia de operación ( f ).
Los dispositivos CMOS consumen energı́a solo en las transiciones de los nive-
les lógicos. Por esto al aumentar la frecuencia en las señales de entrada
también se incrementa el consumo del dispositivo. La frecuencia debe estar
dada en MHz.
Capacitancia de la carga ( CL ).
Carga total capacitiva presente en el pin de salida. Se debe sumar todas las
capacidades que se encuentres en la lı́nea y se maneja en pf.
La tabla 4.6 muestra los márgenes de ruido que posee la compuerta 74HC08.
Aquı́ se observa que el VNSH=VOH(mı́n)-ViH(mı́n) y VNSL=ViL(máx)-
VOL(máx), con una alimentación de 2 Voltios es 0.4 Voltios y, con una
References
[1] Analisis y Diseño de Circuitos Logicos Dgitales Nel-
son,Troy,Carrol,David.