You are on page 1of 64

Introducción a la Electrónica Digital.

Ventura Grández Henry Edison.


ING ELECTRÓNICA UNI-FIEE.
PAET MECATRÓNICA CTIC-UNI.
February 24, 2009

Abstract

Este manual está pensado fundamentalmente para aquellas per-


sonas que, consientes de la importancia que la electrónica digital está
teniendo dı́a a dı́a en la sociedad moderna, desean adquirir una visión
en conjunto de tan sobresaliente especialidad técnica.
El presente material está organizado en varios capı́tulos que abor-
dan los conceptos básicos para iniciarse en el mundo de la electrónica
digital, es por ello que primeramente comenzamos definiendo que es
electrónica analógica y electrónica digital, a si mismo trataremos sus
caracterı́sticas esenciales de cada una de ellas y sus aplicaciones.
En la sección siguiente trataremos algunos términos utilizados en in-
formática, tales como bit, nibles, bites, works y otros. Ya que dichos
términos también son utilizados en electrónica para manejar infor-
mación de manera digital. De manera similar tocaremos los sistemas
de numeración y los distintos códigos, tales como el BCD, GRAY,
AYKEN y otros.
También trataremos unos de los temas del algebra para el análisis de
los sistemas digitales, nos referimos al algebra Booleana, su utilización
ha trascendido por muchas áreas de la matemática y ahora nos apo-
yaremos en ella para la sı́ntesis de los circuitos digitales y el análisis
de los circuitos de conmutación. Como un método alternativo detal-
laremos la simplificación de funciones de conmutación por los mapas
K.
Detallaremos las compuertas lógicas y las distintas familias lógicas a
las que ellas pertenecen, nos referimos a la serie TTL y la serie CMOS.
Trataremos las nociones básicas de los circuitos combinacionales tales
como: aritmética binaria, en los que se tratara sumadores, resta-
dores, comparadores de magnitud, y de manera similar los codifi-
cadores, decodificadores, multiplexores, demiltiplexores. Y para cul-
minar trataremos las caracteisticas internas de las familias logicas.
Anexaremos tambien algunos proyectos electrónicos, datasheet de los
integrados utilizados en el curso y ampliación de algunos temas rela-
cionados con la electrónica digital.
UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 1: LABORATORIO DE DIGITALES

1.1 ELECTRÓNICA DIGITAL


La electrónica digital es una parte de la electrónica que se encarga de sis-
temas electrónicos en los cuales la información está codificada en dos únicos
estados. A dichos estados se les puede llamar ”verdadero” o ”falso”, o más
comúnmente 1 y 0, refiriéndose a que en un circuito electrónico hay (1- ver-
dadero) tensión de voltaje o hay ausencia de tensión de voltaje ( 0 - falso).
Electrónicamente se les asigna a cada uno un voltaje o rango de voltaje deter-
minado, a los que se les denomina niveles lógicos, tı́picos en toda señal digital.
Por lo regular los valores de voltaje en circuitos electrónicos pueden ir desde
1.5, 3, 5, 9 y 18 Volts dependiendo de la aplicación, ası́ por ejemplo, en un
radio de transistores convencional las tensiones de voltaje son por lo regular
de 5 y 12 Volts al igual que se utiliza en los discos duros IDE de computadora.

Se diferencia de la electrónica analógica en que, para la electrónica digital


un valor de voltaje codifica uno de estos dos estados, mientras que para la
electrónica analógica hay una infinidad de estados de información que codi-
ficar según el valor del voltaje.

Esta particularidad permite que, usando Álgebra Booleana y un sistema de


numeración binario, se puedan realizar complejas operaciones lógicas o ar-
itméticas sobre las señales de entrada, muy costosas de hacer empleando
métodos analógicos.

La electrónica digital ha alcanzado una gran importancia debido a que es


utilizada para realizar autómatas y por ser la piedra angular de los sistemas
microprogramados como son los ordenadores o computadoras.

Los sistemas digitales pueden clasificarse del siguiente modo:

• Sistemas cableados que constan de los circuitos, Combinacionales, Se-

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

cuenciales. Memorias, Convertidores

• Sistemas programados que abarcan, microprocesadores y Microcontro-


ladores.

Es entonces en este contexto la necesidad, definir que es en si las señales


analógicas y digitales, ya que en nuestro medio abundan dichas señales. Por
ejemplo las señales que proviene de la vos humana, la temperatura de un
horno eléctrico, el grado de humedad de la tierra, las pulsaciones de los
latidos del corazón son ejemplos de señales.

1.2 SEÑAL ANALÓGICA.


Una señal analógica es un tipo de señal generada por algún tipo de fenómeno
electromagnético y que es representable por una función matemática continua
en la que es variable su amplitud y periodo (representando un dato de in-
formación) en función del tiempo. Algunas magnitudes fı́sicas comúnmente
portadoras de una señal de este tipo son eléctricas como la intensidad, la
tensión y la potencia, pero también pueden ser hidráulicas como la presión,
térmicas como la temperatura, mecánicas, etc.

Figure 2: SEÑAL ANALOGICA

1.2.1 DESVENTAJAS EN TÉRMINOS ELECTRÓNICOS


Las señales de cualquier circuito o comunicación electrónica son susceptibles
de ser modificadas de forma no deseada de diversas maneras mediante el
ruido, lo que ocurre siempre en mayor o menor medida. Para solucionar esto
la señal suele ser acondicionada antes de ser procesada.
La gran desventaja respecto a las señales digitales es que en las señales
analógicas cualquier variación en la información es de difı́cil recuperación, y
esta pérdida afecta en gran medida al correcto funcionamiento y rendimiento
del dispositivo analógico.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Un sistema de control (ya pueda ser un ordenador, etc.) no tiene capacidad


alguna para trabajar con señales analógicas, de modo que necesita convertir-
las en señales digitales para poder trabajar con ellas.

1.3 SEÑAL DIGITAL.


Una señal digital es un tipo de señal generada por algún tipo de fenómeno
electromagnético en que cada signo que codifica el contenido de la misma
puede ser analizado en término de algunas magnitudes que representan val-
ores discretos, en lugar de valores dentro de un cierto rango. Por ejemplo,
el interruptor de la luz sólo puede tomar dos valores o estados: abierto o
cerrado, o la misma lámpara: encendida o apagada (véase circuito de con-
mutación).

Los sistemas digitales, como por ejemplo el ordenador, usan lógica de dos
estados representados por dos niveles de tensión eléctrica, uno alto, H y otro
bajo, L (de High y Low, respectivamente, en inglés). Por abstracción, dichos
estados se sustituyen por ceros y unos, lo que facilita la aplicación de la lógica
y la aritmética binaria. Si el nivel alto se representa por 1 y el bajo por 0,
se habla de lógica positiva y en caso contrario de lógica negativa.

Cabe mencionar que, además de los niveles, en una señal digital están las
transiciones de alto a bajo y de bajo a alto, denominadas flanco de subida y
de bajada, respectivamente. En la figura se muestra una señal digital donde
se identifican los niveles y los flancos.

Figure 3: SEÑAL DIGITAL

Referido a un aparato o instrumento de medida, decimos que es digital cuando


el resultado de la medida se representa en un visualizador mediante números
(dı́gitos) en lugar de hacerlo mediante la posición de una aguja, o cualquier
otro indicador, en una escala.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

1.3.1 Conversión analógica-digital.


Una conversión analógica-digital (CAD) (o ADC) consiste en la transcripción
de señales analógicas en señales digitales, con el propósito de facilitar su
procesamiento (codificación, compresión, almacenamiento, etc.) y hacer la
señal resultante (la digital) más inmune al ruido y otras interferencias a las
que son más sensibles las señales analógicas.

1.3.2 Conversor digital-analógico


Un conversor digital análoga o DAC (Digital to Analogue Converter) es un
dispositivo para convertir datos digitales en señales de corriente o de tensión
analógica. Se utilizan profusamente en los reproductores de discos compactos,
en los reproductores de sonido y de cintas de vı́deo digitales, y en los equipos
de procesamiento de señales digitales de sonido y vı́deo. La mayorı́a de los
DAC utilizan alguna forma de red reostática. Los datos digitales se aplican
a los reóstatos en grupos de bits. Las resistencias varı́an en proporciones
definidas y el flujo de corriente de cada uno está directamente relacionado
con el valor binario del bit recibido.

1.3.3 Comparación de las señales analógica y digital


Una señal analógica es aquélla que puede tomar una infinidad de valores
(frecuencia y amplitud) dentro de un lı́mite superior e inferior. El término
analógico proviene de análogo. Por ejemplo, si se observa en un osciloscopio,
la forma de la señal eléctrica en que convierte un micrófono el sonido que
capta, ésta serı́a similar a la onda sonora que la originó.

En cambio, una señal digital es aquélla cuyas dimensiones (tiempo y am-


plitud) no son continuas sino discretas, lo que significa que la señal nece-
sariamente ha de tomar unos determinados valores fijos predeterminados en
momentos también discretos. Estos valores fijos se toman del sistema binario,
lo que significa que la señal va a quedar convertida en una combinación de
ceros y unos, que ya no se parece en nada a la señal original. Precisamente,
el término digital tiene su origen en esto, en que la señal se construye a partir
de números (dı́gitos).

1.3.4 Ventajas de la señal digital.

1. Ante la atenuación, la señal digital puede ser amplificada y al mismo


tiempo reconstruida gracias a los sistemas de regeneración de señales.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

2. Cuenta con sistemas de detección y corrección de errores, que se uti-


lizan cuando la señal llega al receptor; entonces comprueban (uso de
redundancia) la señal, primero para detectar algún error, y, algunos
sistemas, pueden luego corregir alguno o todos los errores detectados
previamente.

3. Facilidad para el procesamiento de la señal. Cualquier operación es


fácilmente realizable a través de cualquier software de edición o proce-
samiento de señal.

4. La señal digital permite la multigeneración infinita sin pérdidas de cal-


idad. Esta ventaja sólo es aplicable a los formatos de disco óptico; la
cinta magnética digital, aunque en menor medida que la analógica (que
sólo soporta como mucho 4 o 5 generaciones), también va perdiendo in-
formación con la multigeneración.

1.3.5 Inconvenientes de la señal digital.

1. Se necesita una conversión analógica-digital previa y una decodificación


posterior, en el momento de la recepción.

2. La transmisión de señales digitales requiere una sincronización precisa


entre los tiempos del reloj del transmisor, con respecto a los del re-
ceptor. Un desfase cambia la señal recibida con respecto a la que fue
transmitida.

Ejercicios propuestos.

1.- ¿Cuáles de las siguientes entidades son analógicas y cuales son digitales?

a. Oscilador de una radio


b. Salida del audio del teléfono celular
c. Temperatura
d. Control de volumen de una radio con potenciómetro

2.-¿Que es una señal analógica?.

3.-¿Que es una señal digital?.

4.-¿Que es un conversor DAC Y CAD?.

5.-Para digitalizamos una señal.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

6.-Que es un sistema combinacional.

7.- Que es un sistema secuencial.

8.-Que es un microprocesador

9.- Que es un micro controlador

2 SISTEMAS NUMÉRICOS Y CÓDIGOS.

2.1 CONCEPTOS PREVIOS.


En términos matemáticos un valor puede tomar un número arbitrario de
bits, pero las computadoras por el contrario, generalmente trabajan con un
número especı́fico de bits, desde bits sencillos pasando por grupos de cuatro
bits (llamados nibbles), grupos de ocho bits (bytes), grupos de 16 bits (words,
ó palabras) y aún más. Como veremos mas adelante, existe una buena razón
para utilizar éste orden. ¿pero en si que es un bit?.

Figure 4: Los microprocesadores transfiren la información es bits

2.1.1 Bits.
La más pequeña cantidad de información en una computadora binaria es el
bit, éste solamente es capaz de representar dos valores diferentes, sin em-
bargo ésto no significa que exista una cantidad muy reducida de elementos
representables por un bit, todo lo contrario, la cantidad de elementos que
se pueden representar con un sólo bit es infinito, considere ésto, podemos
representar por ejemplo, cero ó uno, verdadero ó falso, encendido ó apagado,
masculino ó femenino. Y para ir aún más lejos, dos bits adyacentes pueden

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

representar cosas completamente independientes entre sı́, lo que se debe tener


en cuenta es que un bit sencillo sólo puede representar dos cosas a la vez.
Esta caracterı́stica otorga a las computadoras binarias un campo infinito de
aplicaciones.

2.1.2 Nibbles .
Un nibble es una colección de cuatro bits, esto no representarı́a una estructura
interesante si no fuera por dos razones: El Código Binario Decimal (BCD por
sus siglas en inglés) y los números hexadecimales. Se requieren cuatro bits
para representar un sólo dı́gito BCD ó hexadecimal. Con un nibble se pueden
representar 16 valores diferentes, en el caso de los números hexadecimales,
cuyos valores 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, y F son representados
con cuatro bits. El BCD utiliza diez dı́gitos diferentes (0, 1, 2, 3, 4, 5, 6, 7,
8, 9) e igualmente se requiere de cuatro bits. De hecho se puede representar
16 elementos diferentes con un sólo nibble pero los dı́gitos hexadecimales y
BCD son los principales representados por un nibble.

2.1.3 Bytes .
Todavı́a se puede decir que el byte es la estructura de datos más importante
utilizada por los procesadores 80x86. Un byte está compuesto de ocho bits y
es el elemento de dato más pequeño direccionable por un procesador 80x86,
ésto significa que la cantidad de datos más pequeña a la que se puede tener
acceso en un programa es un valor de ocho bits. Los bits en un byte se
enumeran del cero al siete de izquierda a derecha, el bit 0 es el bit de bajo
orden ó el bit menos significativo mientras que el bit 7 es el bit de alto or-
den ó el bit más significativo. Nos referimos al resto de los bits por su número.

Figure 5: Equivalencias entre las unidades básicas

Como un byte contiene ocho bits, es posible representar 28, ó 256 val-
ores diferentes. Generalmente utilizamos un byte para representar valores
numéricos en el rango de 0 255, números con signo en el rango de -128

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

+127, códigos de carácter ASCII y otros tipos de datos especiales que no


requieran valores diferentes mayores que 256.

2.1.4 Words (palabras).


Una palabra (word) es un grupo de 16 bits enumerados de cero hasta quince,
y al igual que el byte, el bit 0 es el bit de bajo orden en tanto que el número
quince es el bit de alto orden. Una palabra contiene dos bytes, el de bajo
orden que está compuesto por los bits 0 al 7, y el de alto orden en los bits 8 al
15. Naturalmente, una palabra puede descomponerse en cuatro nibbles. Con
16 bits es posible representar 216 (65,536) valores diferentes, éstos podrı́an ser
el rengo comprendido entre 0 y 65,535, ó como suele ser el caso, de -32,768
hasta +32,767. También puede ser cualquier tipo de datos no superior a
65,536 valores diferentes.

2.2 SISTEMAS NUMERICOS.


Los modernos equipos de cómputo actuales no utilizan el sistema decimal
para representar valores numéricos, en su lugar se hace uso del sistema bina-
rio, también llamado complemento de dos. Es importante entender cómo rep-
resentan las computadoras los valores numéricos, en éste capı́tulo analizare-
mos varios conceptos importantes incluyendo los sistemas binario y hexadeci-
mal, la organización binaria de datos (bits, nibbles, bytes, palabras y palabras
dobles), sistemas numéricos con signo y sin signo, operaciones aritméticas,
lógicas, de cambio (shift) y rotación en valores binarios, campos de bits,
empaquetado de datos y el juego de caracteres ASCII.

2.2.1 El sistema numérico decimal .


Hemos utilizado el sistema decimal (de base 10) por tanto tiempo que prácticamente
lo tomamos como algo natural. Cuando vemos un número, por ejemplo el
123, no pensamos en el valor en sı́, en lugar de ésto hacemos una repre-
sentación mental de cuántos elementos representa éste valor. En realidad, el
número 123 representa:

123=1*102 + 2*101 + 3*100 ó lo que es lo mismo: 123=100 + 20 + 3

Cada dı́gito a la izquierda del punto decimal representa un valor entre cero y
nueve veces una potencia incrementada de diez. Los dı́gitos a la derecha del
punto decimal por su parte representan un valor entre cero y nueve veces una
potencia decrementada de diez. Por ejemplo, el número 123.456 representa:

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

123.456=1*102 + 2*101 + 3*100 + 4*10-1 + 5*10-2 + 6*10-3

2.2.2 El sistema numérico binario .


Los sistemas de cómputo modernos trabajan utilizando la lógica binaria. Las
computadoras representan valores utilizando dos niveles de voltaje (general-
mente 0V. y 5V.), con éstos niveles podemos representar exáctamente dos
valores diferentes, por conveniencia utilizamos los valores cero y uno. Éstos
dos valores por coincidencia corresponden a los dı́gitos utilizados por el sis-
tema binario. El sistema binario trabaja de forma similar al sistema decimal
con dos diferencias, en el sistema binario sólo está permitido el uso de los
dı́gitos 0 y 1 (en lugar de 0 9) y en el sistema binario se utilizan potencias de
2 en lugar de potencias de 10. De aquı́ tenemos que es muy fácil convertir un
número binario a decimal, por cada ”1” en la cadena binaria, sume 2n donde
”n” es la posición del dı́gito binario a partir del punto decimal contando a
partir de cero. Por ejemplo, el valor binario 110010102 representa:

1*27 + 1*26 + 0*25 + 0*24 + 1*23 + 0*22 + 1*21 + 0*20

=128 + 64 + 8 + 2 =20210

Para convertir un número decimal en binario es un poco más difı́cil. Se


requiere encontrar aquellas potencias de 2 las cuales, sumadas, producen
el resultado decimal, una forma conveniente es trabajar en ”reversa” por
ejemplo, para convertir el número 1359 a binario se aplica el método de
divisiones sucesivas.

2.2.3 El sistema numérico hexadecimal .


Un gran problema con el sistema binario es la verbosidad. Para representar el
valor 20210 se requieren ocho dı́gitos binarios, la versión decimal sólo requiere
de tres dı́gitos y por lo tanto los números se representan en forma mucho más
compacta con respecto al sistema numérico binario. Desafortunadamente
las computadoras trabajan en sistema binario y aunque es posible hacer la
conversión entre decimal y binario, ya vimos que no es precisamente una tarea
cómoda. El sistema de numeración hexadecimal, o sea de base 16, resuelve
éste problema (es común abreviar hexadecimal como hex aunque hex significa
base seis y no base dieciséis). El sistema hexadecimal es compacto y nos
proporciona un mecanismo sencillo de conversión hacia el formato binario,
debido a ésto, la mayorı́a del equipo de cómputo actual utiliza el sistema

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

numérico hexadecimal. Como la base del sistema hexadecimal es 16, cada


dı́gito a la izquierda del punto hexadecimal representa tantas veces un valor
sucesivo potencia de 16, por ejemplo, el número 123416 es igual a:

123416 = 1*163 + 2*162 + 3*161 + 4*160

lo que dá como resultado:

4096 + 512 + 48 + 4 = 466010

Cada dı́gito hexadecimal puede representar uno de dieciséis valores entre 0 y


1510. Como sólo tenemos diez dı́gitos decimales, necesitamos ”inventar” seis
dı́gitos adicionales para representar los valores entre 1010 y 1510. En lugar
de crear nuevos sı́mbolos para éstos dı́gitos, utilizamos las letras A a la F.
La conversión entre hexadecimal y binario es sencilla, considere la siguiente
tabla:

2.3 CÓDIGOS.

2.3.1 Código BCD.


Para poder compartir información, que está en formato digital, es común
utilizar las representaciones binaria y hexadecimal. Hay otros métodos de
representar información y una de ellas es el código BCD. Con ayuda de la
codificación BCD es más fácil ver la relación que hay entre un número deci-
mal (base 10) y el número correspondiente en binario (base 2)

El código BCD utiliza 4 dı́gitos binarios (ver en los dos ejemplos que siguen)
para representar un dı́gito decimal (0 al 9). Cuando se hace conversión de
binario a decimal tı́pica no hay una directa relación entre el dı́gito decimal
y el dı́gito binario.

2.3.2 Código BCD Aiken.


El código BCD Aiken es un código similar al código BCD natural con los
”pesos” o ”valores” distribuidos de manera diferente. En el código BCD
natural, los pesos son: 8 - 4 - 2 - 1, en el código Aiken la distribución es:
2 - 4 - 2 - 1 La razón de esta codificación es la de conseguir simetrı́a entre
ciertos números.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

2.3.3 Código BCD Exceso 3.


El código BCD Exceso 3 se obtiene sumando 3 a cada combinación del código
BCD natural. Ver la tabla inferior a la derecha. El código BCD exceso 3
es un código en donde la ponderación no existe (no hay ”pesos” como en
el código BCD natural y código Aiken). Al igual que el código BCD Aiken
cumple con la misma caracterı́stica de simetrı́a. Cada cifra es el complemento
a 9 de la cifra simétrica en todos sus dı́gitos.
Ver la simetrı́a en el código exceso 3 correspondiente a los decimales: 4 y 5,
3 y 6, 2 y 7, 1 y 8, 0 y 9
Es un código muy útil en las operaciones de resta y división.

Ejercicios propuestos.

1.- Que es un código binario, bcd, Ayken, Exceso 3.

2.- Represente posicionalmente la cantidad ”dieciséis unidades” en las bases


3, 7,8 y 16.

3 .- Represente el número decimal 23 .75 en las bases 2, 5, 6, 8 y 16 .

4.- Convierta los siguientes números a base 10:


a) 100.111010 (2); b) 50(8), c) 1011(2); d) 198F(16)

5.-Se cuenta que un rey, encantado con el juego, ofreció al inventor del ajedrez
el premio que desease. El inventor sólo pidió 1 grano de arroz por la primera
casilla del tablero, 2 granos por la segunda, 4 por la tercera y ası́, el doble
cada vez, hasta llegar a la última casilla (la número 64) . Los matemáticos
del reino concluyeron que no habı́a arroz suficiente para pagar al inventor.
¿Sabrı́a decir cuántos granos de arroz se necesitaban?

6.- Represente el 6 en los siguientes casos:


a) Código Gray asumiendo que se representan del 0 al 7.
b) Código Gray asumiendo que se representan del 0 al 9 .
c) Código Gray asumiendo que se representan del 0 al 15 .

7.-Represente los números del 0 al 15 en el código 8, 4, -2, -1 .

8.- Represente los siguientes números decimales en base 2 y compruebe el


resultado: a) 17 b) 94

9.- Represente el número decimal 8620.


(a) En BCD, (b) en código exceso 3, (c) en código 2, 4, 2, 1 y (d) como
número binario.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

3 ANALISIS DE CIRCUITOS LOGICOS.


Cuando se trabaja con circuitos digitales es muy común que al final de un
diseño se tenga un circuito con un número de partes (circuitos integrados y
otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de
partes correcta (la menor posible) hay que optimizarlo (reducirlo).

Un diseño óptimo causará que:


- El circuito electrónico sea más simple
- El número de componentes sea el menor
- El precio de proyecto sea el más bajo
- La demanda de potencia del circuito sea menor
- El mantenimiento del circuito sea más fácil.
- Es espacio necesario (en el circuito impreso) para la implementación del
circuito será menor.
En consecuencia que el diseño sea el más económico posible.

Para asegurarse de que la reducción del circuito electrónico fue exitosa, se


puede utilizar la tabla de verdad que debe dar el mismo resultado para el
circuito simplificado y el original.

En 1854 George Boole introdujo una notación simbólica para el tratamiento


de variables cuyo valor podrı́a ser verdadero o falso (variables binarias) Ası́
el álgebra de Boole nos permite manipular relaciones proposicionales y canti-
dades binarias. Aplicada a las técnicas digitales se utiliza para la descripción
y diseño de circuitos mas económicos.
Las expresiones booleanas serán una representación de la función que realiza
un circuito digital. En estas expresiones booleanas se utilizarán las tres op-
eraciones básicas ( AND, OR NOT ) para construir expresiones matemáticas
en las cuales estos operadores manejan variables booleanas (lo que quiere
decir variables binarias).

3.1 FUNDAMENTOS DEL ÁLGEBRA BOOLEANA.


La herramienta fundamental para el análisis y diseño de circuitos digitales
es el Álgebra Booleana. Este álgebra es un conjunto de reglas matemáticas
(similares en algunos aspectos al álgebra convencional), pero que tienen la
virtud de corresponder al comportamiento de circuitos basados en disposi-
tivos de conmutación (interruptores, relevadores, transistores, etc.).

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

3.1.1 POSTULADOS BASICOS.


Los postulados para las tres operaciones básicas, AND, OR Y NOT, son su-
ficientes para deducir cualquier relación boleana, pero adicionalmente men-
cionaremos lasotas de conmutatividad y asociatividad.

Figure 6: POSTULADOS BASICOS.

3.1.2 DUALIDAD.
Los postulados y teoremas presentados anteriormente están representados en
pares. La razón es que cada teorema posee lo que llamamos un dual. El
dual de una expresión se obtiene intercambiando las ocurrencias de OR por
AND, 0 por 1 y viceversa.. Si un teorema es válido, también lo será su dual,
En efecto siguiendo el dual de la demostración del teorema, se obtiene la
demostración del dual del teorema.

Por ejemplo dado el postulado 0+0 = 0, se obtiene el dual haciendo 1·1 = 1

En clase se utilizaran los postulados y teoremas del álgebra de Boole para


minimizar funciones booleanas. La simplificación de estas funciones con el
uso de álgebra de Boole es sin duda uno de los procesos que requiere mucho
del Raciocinio y la destresa del ser humano”.
No existe un algoritmo que uno pueda seguir para garantizar que el resultado
llegue a dar la forma más simple de expresión mı́nima. Con la práctica se va
aprendiendo a reconocer patrones que nos guı́an hacia la solución.

3.1.3 TEOREMAS FUNDAMENTALES DEL ÁLGEBRA BOOLEANA.


Teoremas:

1. Regla del cero y la unidad.

a) X + 0 = X
b) X + 1 = 1

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 7: Dualidad.

c) X · 1 = X
d) X · 0 = 0

2. Idempotencia o potencias iguales.

a) X + X = X
b) X · X = X

3. Complementación.

a) X +X’ = 1
b) X ·X’ = 0

4. Involución.

X”=X

5. Conmutatividad.

a) Conmutatividad del( +)
X+Y=Y+X

b) conmutatividad del (·)


X·Y=Y·X

6. Asociatividad.

a) asociatividad del (+)

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

X + (Y + Z) = (X + Y) + Z

b) asociatividad del ( ·)
X · (Y · Z) = (X · Y) · Z

7. Distribuitividad.

a) distribuitividad del (+)


X + (Y · Z) = (X + Y) · (X + Z)
b) distribuitividad del ( ·)
X · (Y + Z) = (X · Y) + (X · Z)

8. Leyes de absorción.

a) X · (X + Y)= X
b) X · ( + Y)= X·Y
c) · (X + Y)= ·Y
d) (X + Y) · (X + )= X
e) X + X·Y = X
f) X + ·Y = X + Y
g) + X·Y = + Y
h) X·Y + X· = X

9. Teoremas de De Morgan.
a) (A + B)’ = A’ . B’
b) (A . B)’ = A’ + B’

3.2 FUNCIONES DE CONMUTACIÓN.


Antes de proceder a detallar la forma de minimizar expresiones estudiaremos
las diferentes representaciones de las funciones booleanas.

Existen infinitas maneras de representar una función booleana. Ası́ por ejem-
plo la función G = X + Y Z puede también representarse como G = X + X
+ YZ.
Otras veces se suele utilizar la forma negada o el complemento de la función.
Para esto es se niegan los literales y se intercambian los AND y OR.

Por ejemplo, el complemento de: A+B’.C, es: A’(B+C’)


El complemento de una función no es la misma función, es la forma negada
de la función.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

En el álgebra de Boole es fundamental la existencia de una forma algebraica


que proporcione explı́citamente el valor de una función para todas las com-
binaciones de los valores de las variables. Es esta la forma canónica de la
función. Veamos antes algunos conceptos.

3.2.1 TABLA DE VERDAD.


La tabla de valores de verdad, también conocida como tabla de verdad, es
una herramienta desarrollada por Charles Peirce en los años 1880, siendo
sin embargo más popular el formato que Ludwig Wittgenstein desarrolló en
1921. Se emplean en lógica para determinar los posibles valores de verdad
de una expresión o proposición molecular. O si un esquema de inferencia,
como argumento, es formalmente válido mostrando que, efectivamente, es
una tautologı́a. Considerando dos proposiciones A y B, cada una como un
todo (sea como proposición atómica o molecular) y asimismo cada una con
sus dos posibles valores de verdad V (Verdadero) y F (Falso), para nuestro
caso cero y uno y considerando su relación ”F” como variable de cualquier
relación sintáctica posible que defina una función de verdad, podrı́an suceder
los casos siguientes:

Negación (-)
Consiste en cambiar el valor de verdad de una variable proposicional.
Conjunción
La proposición molecular será verdadera sólo cuando ambas variables proposi-
cionales sean verdaderas.(Columna 8 de la tabla de funciones posibles)
Disyunción
La proposición molecular será verdadera cuando una o ambas variables proposi-
cionales sean verdaderas.(Columna 2 de la tabla de funciones posibles)

Figure 8: TABLA DE VERDAD.

3.2.2 FORMAS ALGEBRAICAS DE FUNCIONES DE CON-


MUTACION.
Algunas definiciones previas.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

A)Literal: se refiere a una variable o a su complemento (por ej. A, X, X’)

B)Termino producto: es un grupo de literales que se encuentran rela-


cionados entre si por un AND (por ej. A·B, C·A, X’·Y·Z ).

C)Termino suma: es un grupo de literales que se encuentran relacionados


entre si por un OR (por ej. A+B, C+A, +Y+Z ).

D)Termino normal: termino producto o termino suma en el que un lit-


eral no aparece mas de una vez.

E)Termino canónico: termino en el que se encuentra exactamente uno de


cada uno de los literales de la función.Si el termino canónico es un producto,
se denominará mintermino. Si es una suma se denominará maxtermino.

F)Forma normal de una función: es la que está constituida por términos


normales. Puede estar en la forma suma de términos productos o productos
de términos sumas.

G)Forma canónica de una función: es aquella constituida exclusiva-


mente por términos canónicos que aparecen una sola vez.

H)Forma canónica de funciones booleanas: La importancia de la


forma canónica estriba en el hecho de ser UNICA. Como vimos anterior-
mente una función puede tener infinidad de representaciones, pero solo una
representación en forma canónica.

Existen dos formas canónicas de una función: Suma De Productos o Producto


de Sumas. (También de una manera más formal Suma de minterminos o Pro-
ducto de maxterminos). Para obtener algebraicamente la forma canónica de
una función podemos utilizar los teoremas de expansión canónica:

Teorema 1:
Para obtener la forma canónica de una función suma de productos se multi-
plicará por un término de la forma (X + X’ ) donde falte un literal para que
el termino sea canónico.

Teorema 2:
Para obtener la forma canónica de una función producto de sumas se sumará
un termino de la forma X · X’ donde falte un literal para que el termino sea
canónico.

Forma canónica suma de productos: Es aquella constituida exclusiva-


mente por términos canónicos productos (minterminos) sumados que apare-
cen una sola vez.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Por ejemplo: F(X,Y,Z) = X Y’Z + X’YZ + X Y’Z’ + X’YZ’ + X’Y’Z’

Para simplificar la escritura en forma de suma canónica de productos, se


utiliza una notación especial. A cada mintermino se le asocia un numero bi-
nario de n bits resultante de considerar como 0 las variables complementadas
y como 1 las variables no complementadas.
Ası́ por ejemplo el mintermino Z corresponde a combinación X=0, Y=0,
Z=1 que representa el numero binario 001, cuyo valor decimal es 1. A este
mintermino lo identificaremos entonces como m1.
De esta forma, la función :

F(X,Y,Z) = X’Y’Z + X Y’Z’+ X Y’Z + X Y Z’+ X Y Z


se puede expresar como:
X
F (X, Y Z) = m(1, 4, 5, 6, 7)

que quiere decir la sumatoria de los minterminos 1,4,5,6,7


Forma canónica producto de sumas:

Es aquella constituida exclusivamente por términos canónicos sumas (max-


terminos) multiplicados que aparecen una sola vez.

Por ejemplo F(X,Y,Z) = (X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’)

Análogamente al caso anterior, podemos simplificar la expresión de la función,


indicando los maxterminos. Sin embargo, en este caso se hace al contrario de
antes. A cada maxtermino se le asocia un numero binario de n bits resultante
de considerar como 1 las variables complementadas y como 0 las variables no
complementadas. Ası́ por ejemplo el maxtermino X’ + Y + Z corresponde
a combinación X=1, Y=0, Z=0 que representa el numero binario 100, cuyo
valor decimal es 4. A este maxtermino lo identificaremos entonces como M4.

De esta forma, la función:


F(X,Y,Z) = ( X + Y + Z ) ( X + Y’+ Z ) ( X + Y’+ Z’)
se puede expresar como:
Y
F (X, Y Z) = M (0, 2, 3)

que quiere decir el producto de los maxterminos 0,2,3

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

En resumen, cada mintermino se asocia con la combinación de entrada para


la que la función producirı́a un 1, y cada maxtérmino con la combinación
para la que producirı́a un 0.
En la tabla de la derecha se muestran los minterminos y los maxterminos
asociados con cada combinación en una tabla de verdad de 3 variables.
De acuerdo con esta tabla para determinar el termino producto o suma se
hace lo siguiente: para los minterminos cada variable no complementada se
asocia con un 1 y cada variable complementada se asocia con 0. Para los
maxtérminos la regla es la inversa.

Figure 9: Equivalencia entre maxterminos y minterminos.

3.3 CIRCUITOS DE CONMUTACION.


En electricidad y electrónica, las leyes del álgebra de Boole y de la lógica
binaria, pueden estudiarse mediante circuitos de conmutación. Un circuito
de conmutación estará compuesto por una serie de contactos que represen-
tarán las variables lógicas de entrada y una o varias cargas que represen-
tarán las variables lógicas o funciones de salida. Los contactos pueden ser
normalmente abiertos (NA) o normalmente cerrados (NC). Los primeros per-
manecerán abiertos mientras no se actúe sobre ellos (por ejemplo al pulsar
sobre interruptor, saturar un transistor, etc.). Los contactos NC funcionarán
justamente al contrario. Esto significa que si se actúa sobre un contacto NA
se cerrará y si se hace sobre uno NC se abrirá.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

3.3.1 COMPUERTAS LOGICAS ELECTRONICAS .


En todas las ingenierı́as se utilizan planos que describen los diseños. En ellos
aparecen dibujos, letras y sı́mbolos. Mediante estos planos o esquemas, el
Ingeniero representa el diseño que tiene en la cabeza y que quiere construir.
En electrónica analógica se utilizan distintos sı́mbolos para representar los
diferentes componentes: Resistencias, condensadores, diodos, transistores...
Algunos de estos sı́mbolos se pueden ver en la figura.

Figure 10: Algunos sı́mbolos utilizados en electronia analógica.

En electrónica digital se utilizan otros sı́mbolos, los de las puertas lógicas,


para representar las manipulaciones con los bits. A continuación se represen-
tarán las puertas lógicas fundamentales junto con su sı́mbolo esquemático y
la tabla de verdad que las representa. En la tabla de verdad se representan
los estados de la salida de la puerta dependiendo del valor que tomen las
variables de entrada.

Puerta Y (AND)

La operación Y se ejecuta exactamente en la misma forma que la multi-


plicación ordinaria de unos y ceros. Una salida igual a 1 ocurre sólo en el
único caso donde todas las entradas son 1. La salida es 0 en cualquier caso
donde una o más entradas son 0. La compuerta Y se muestra en la siguiente
figura, en forma simbólica una compuerta Y de dos entradas. La salida de
la compuerta Y es igual al producto Y de las entradas lógicas; es decir: x=A B

Puerta O (OR)

La compuerta O es un circuito que tiene dos o más entradas y cuya sal-


ida es igual a la suma de las entradas. La siguiente figura muestra el sı́mbolo
correspondiente a una compuerta O de dos entradas. Las entradas A y B
son niveles de voltaje lógicos y la salida (o resultado) x es un nivel de voltaje
lógico cuyo valor es el resultado de la adición O de A y B; esto es: x=A + B
En otras palabras, la compuerta O opera en tal forma que su salida sea

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 11: Puerta logica AND.

ALTA si las entradas A, B o ambas están en un nivel lógico 1. La salida de


la compuerta O será BAJA si todas las entradas están en el nivel lógico 0.

Figure 12: Puerta logica OR.

Puerta NOT

La operación NO difiere de las operaciones Y y O en que ésta puede efectuarse


con una sola variable de entrada. Por ejemplo, si la variable A se somete a
la operación NO, el resultado x se puede expresar como:
, donde la barra sobrepuesta representa la operación NO. La operación NO se
conoce ası́ mismo como inversor o complemento y estos términos se pueden
utilizar como sinónimos. La compuerta NO se muestra en la siguiente figura,
la cual se conoce comúnmente como INVERSOR (INVERTER). Este circuito
siempre tiene sólo una entrada y su nivel lógico de salida siempre es contrario
al nivel lógico de esta entrada.

Figure 13: Puerta logica NOT.

Puerta NAND

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

El sı́mbolo correspondiente a una compuerta No Y de dos entradas se muestra


en la siguiente figura. Es el mismo que el de la compuerta Y, excepto por el
pequeño circulo en su salida. Una vez más, este cı́rculo denota la operación
de inversión. De este modo la compuerta No Y opera igual que la Y seguida
de un INVERSOR.

Figure 14: Puerta logica NAND.

Puerta NOR

El sı́mbolo correspondiente a una compuerta No O de dos entradas se muestra


en la siguiente figura. Es el mismo que el de la compuerta O, excepto por el
pequeño circulo en su salida. Una vez más, este cı́rculo denota la operación
de inversión. De este modo la compuerta No O opera igual que la O seguida
de un inversor.

Figure 15: Puerta logica NOR.

Puerta OR EXCLUSIVO

Existe otra compuerta es la O EXCLUSIVA y su complemento o dual No


O EXCLUSIVA. La primera nos indica que la salida será un 1 solamente si
una del total de las entradas está en 1 o el número de entradas con valor
1 es impar, y será la salida un 0 si el número de las entradas en 1 es par o
todas las entradas están en 0; aquı́ se aplica una frase de la lógica de proposi-
ciones, para dos entradas, ”una entrada u otra pero no ambas”. El sı́mbolo
propuesto para la compuerta O EXCLUSIVA se muestra a continuación, la
expresión de salida de la compuerta es:
Puerta NOR EXCLUSIVO

La compuerta No O EXCLUSIVA, en realidad combina las operaciones de

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 16: Puerta logica OR EXCLUSIVO.

una compuerta O EXCLUSIVA y NO. El sı́mbolo correspondiente a una


compuerta No O EXCLUSIVA de dos entradas se muestra en la siguiente
figura. Es el mismo que el de la compuerta O EXCLUSIVA, excepto por el
pequeño cı́rculo en su salida. Una vez más este cı́rculo denota la operación
de inversión. De este modo la compuerta No O EXCLUSIVA opera igual que
la O EXCLUSIVA seguida de un INVERSOR.

Figure 17: Puerta logica NOR EXCLUSIVO.

3.3.2 COMPONENTES FUNCIONALES BASICOS.


A continuación mostramos algunos componentes funcionales básicos para la
implementación de circuitos lógicos digitales

4 SIMPLIFICACION DE FUNCIONES DE
CONMUTACIÓN.
Suponiendo que conozcamos la tabla de la verdad de un circuito combina-
cional, a partir de la cual deseamos diseñar dicho circuito, lo más corriente
es tener que buscar una expresión simplificada de la función o funciones a
implementar. En este capitulo trataré de explicar cómo ello es posible de una
forma sencilla gracias al empleo de un método de simplificación gráfico muy
extendido (extendido precisamente por esto, por su facilidad de uso). Para
ello me ayudaré de una tabla ejemplo mediante la cual iré explicando todo

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 18: Componebtes funcionales basicos.

lo referente a este tipo de simplificación de funciones lógicas. Pero antes, un


poco de teorı́a necesaria:

4.1 MAPAS DE KARNAUGH.


Un mapa de Karnaugh (también conocido como tabla de Karnaugh o di-
agrama de Veitch, abreviado como K-Mapa o KV-Mapa) es un diagrama
utilizado para la minimización de funciones algebraicas booleanas. El mapa
de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un fı́sico y
matemático de los laboratorios Bell. Los mapas K aprovechan la capaci-
dad del cerebro humano de trabajar mejor con patrones que con ecuaciones
y otras formas de expresión analı́tica. Externamente, un mapa de Karnaugh
consiste de una serie de cuadrados, cada uno de los cuales representa una
lı́nea de la tabla de verdad. Puesto que la tabla de verdad de una función de
N variables posee 2N filas, el mapa K correspondiente debe poseer también
2N cuadrados. Cada cuadrado alberga un 0 ó un 1, dependiendo del valor
que toma la función en cada fila. Las tablas de Karnaugh se pueden utilizar
para funciones de hasta 6 variables ya que si adicionamos mas variables el
método se vuelva muy complicado de analizar .

El método de Karnaugh convierte una expresión a otra más simplificada. En


nuestro caso, convierte una suma de productos en otra mı́nima denominada

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Minimal Sum Product (MSP o suma de productos minimal) . Tiene como


caracterı́sticas:
o Un mı́nimo número de términos en la expresión.
o Un mı́nimo número de variables en cada término de dicha expresión.
Inicialmente poseemos una expresión booleana constituida por una suma de
productos de variables, que pueden tomar únicamente los valores de cero o
uno. El resultado de esta expresión es un valor booleano para cada uno de
los valores que tomen dichas variables. Dichos valores se van almacenando
en una tabla de verdad como la que ilustramos en el siguiente ejemplo:

F(x, y, z) = x y z + x’z’

1.png

Figure 19: TABLA Y MAPA K.

Podemos hacer una representación gráfica de dicha tabla de verdad, mediante


la matriz que se encuentra al lado, denominada mapa de Karnaugh. Ası́
el resultado en rojo obtenido en la tabla de verdad se corresponde con la
posición indicada en rojo en la matriz. Cada valor en esta matriz recibe el
nombre de implicante siendo los valores uno minterm.

4.1.1 REGLAS DE SIMPLIFICACION.


1. Las agrupaciones son exclusivamente de unos. Esto implica que
ningún grupo puede contener ningún cero.

2. Las agrupaciones únicamente pueden hacerse en horizontal y


vertical. Esto implica que las diagonales están prohibidas.

3. Los grupos han de contener 2n elementos. Es decir que cada grupo


tendrá 1,2,4,8... número de unos.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 20: REGLAS 1 Y 2.

Figure 21: REGLA 3.

4. Cada grupo ha de ser tan grande como sea posible. Tal y como
lo ilustramos en el ejemplo.

5. Todos los unos tienen que pertenecer como mı́nimo a un grupo.


Aunque pueden pertenecer a más de uno.

6. Pueden existir solapamiento de grupos.

7. La formación de grupos también se puede producir con las


celdas extremas de la tabla. De tal forma que la parte inferior se podrı́a
agrupar con la superior y la izquierda con la derecha tal y como se explica
en el ejemplo.

8. Tiene que resultar el menor número de grupos posibles siem-


pre y cuando no contradiga ninguna de las reglas anteriores. Esto
es el número de grupos ha de ser mı́nimo.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 22: REGLA 4,5,6,7,8.

4.1.2 Mapas de Karnaugh para dos, tres, cuatro y cinco variables.


De izquierda a derecha y de arriba a abajo aparecen los mapas para dos, tres,
cuatro y cinco variables.
Note que en cada mapa existe una lı́nea diagonal en la esquina superior
izquierda. Por encima y por debajo de dicha lı́nea aparecen los nombres
de las variables implicadas (en este caso a, b, c, d y/o e, según el mapa,
aunque pudieran ser otros diferentes), de tal forma que para el mapa de
cuatro variables, por ejemplo, las combinaciones de ceros y unos de la parte
superior del mapa son las combinaciones posibles de las variables a y b, en
este orden, y las combinaciones de dı́gitos binarios del lateral izquierdo son
la posibles combinaciones de las variables c y d, también en ese orden.
El aspecto de los mapas de Karnaugh es el de la siguiente figura:

Ejercicios propuestos.

1.- Demuestre los teoremas booleanos en base a la definición del álgebra.

2.- Obtenga la tabla de verdad de las siguientes expresiones:


a) f = wyz+xy+wy)

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 23: MAPAS K PARA MAS VARIABLES.

b) f= (w+x+y) (x+z) (w+x).

3.- Obtenga los mapas de las siguientes funciones :


X
a)f = m(5, 6, 7, 12)
Y
b)f = M (10, 13, 14, 15)
X
c)f = m(1, 2, 3, 8, 12, 23)

4.- Obtenga las formas normales en suma de productos y producto de sumas


de las siguientes expresiones :
a) f = (ab+ac)(ab))
b) f = xy(v+w)[(x+y) v] .
c) f = (x+yz)
d) f = (a+b+c)(d+a)+bc+ a c .

5.- Determine y exprese en forma de mintérminos y maxtérminos las fun-


ciones f, + f 2 y f, - f 2, siendo:
Y
f1 = M (1, 2, 3, 5, 6, 7, 13, 14, 15).
X
f2 = m(0, 4, 8, 9, 10, 14, 15)

6.- Obtenga las expresiones algebraicas de las siguientes funciones:


7.- Obtener las expresiones lógicas que describen las relaciones entre las vari-
ables de entrada X, Y y Z y las variables de salida A y B en el circuito de la
figura.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 24: Problema no 6.

Figure 25: Problema no 7.

9.-Empleando diagramas de Karnaugh minimı́cense las funciones de cuatro


variables que aparecen expresadas como suma de términos minimos:

F(A,B,C,D) = min(0,l,4,5,7,8,10,12,14,15)

F(A,B,C,D) = min(0,2,5,7,8,10,13,15)

10.-Minimizar las siguientes funciones expresadas como producto de términos


máximos, empleando directamente estos términos sobre el diagrama de Kar-
naugh:
F1 = max(0,3,4,5,6,7,11,13,14,15)

F2 = max(1,3,4,5,6,7,9,11,13).

5 LÓGICA COMBINACIONAL MODULAR.


Los sistemas digitales contienen datos o información que está en alguna forma
de código binario,los cuales se operan de alguna manera. En este capı́tulo se
examinan circuitos combinatorios cuyas aplicaciones incluyen:
1. Cambio de datos de una forma a otra.
2. Tomar datos y enrutarlos a uno de varios destinos.
3. Decodificación de datos para despliegues visuales.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Muchos de los circuitos lógicos que cumplen estas funciones están ahora como
circuitos integrados en la categorı́a de Mediana Escala de Integración (MSI
- Medium Scale Integration). Por esta razón, no nos concentraremos en el
diseño de estos circuitos, sino que investigaremos cómo se usan solos o en
combinación, para cumplir varias operaciones sobre datos digitales. Algunas
de las operaciones que se discuten son decodificación, codificación, conversión
de códigos, multiplexado y demultiplexado.

Los circuitos MSI son los que están constituidos por un número de puertas
lógicas comprendidos entre 12 y 100. En este capı́tulo veremos una serie de
circuitos combinaciones que se utilizan mucho en electrónica digital y que son
la base para la creación de diseños más complejos. Aunque se pueden diseñar
a partir de puertas lógicas, estos circuitos se pueden tratar como ”compo-
nentes”, asignándoles un sı́mbolo, o utilizando una cierta nomenclatura. Lo
más importante es comprender para qué sirven, cómo funcionan y que bits
de entrada y salida utilizan. Estos circuitos los podrı́amos diseñar perfecta-
mente nosotros, puesto que se trata de circuitos combinacionales y por tanto
podemos aplicar todo lo aprendido en capitulos anteriores.

5.1 CODIFICADORES.
Los codifcadores nos permiten ”compactar” la información, generando un
código de salida a partir de la información de entrada. Y como siempre, lo
mejor es verlo con un ejemplo. Imaginemos que estamos diseñando un cir-
cuito digital que se encuentra en el interior de una cadena de música. Este
circuito controlará la cadena, haciendo que funcione correctamente.

Una de las cosas que hará este circuito de control será activar la radio, el CD,
la cinta o el Disco según el botón que haya pulsado el usuario. Imaginemos
que tenemos 4 botones en la cadena, de manera que cuando no están pulsados,
generan un ’0’ y cuando se pulsan un ’1’ (Botones digitales). Los podrı́amos
conectar directamente a nuestro circuito de control la cadena de música,
como se muestra en la figura .

Figure 26: Circuito de control de una cadena de musica.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Sin embargo, a la hora de diseñar el circuito de control, nos resultarı́a más


sencillo que cada botón tuviese asociado un número. Como en total hay 4
botones, necesitarı́amos 2 bits para identifcarlos. Para conseguir esta aso-
ciación utilizamos un codifcador, que a partir del botón que se haya pulsado
nos devolverá su número asociado:

Figure 27: Circuito de control con codificador.

Fijémonos en las entradas del codifcador, que están conectadas a los botones.
En cada momento, sólo habrá un botón apretado, puesto que sólo podemos
escuchar una de las cuatro cosas. Bien estaremos escuchando el CD, bien la
cinta, bien la radio o bien un disco, pero no puede haber más de un botón
pulsado1. Tal y como hemos hecho las conexiones al codifcador, el CD tiene
asociado el número 0, la cinta el 1, la radio el 2 y el disco el 3 (Este número
depende de la entrada del codificador a la que lo hayamos conectado). A la
salida del codificador obtendremos el número del botón apretado. La tabla
de verdad será ası́:

Figure 28: Tabla de verdad del codificador de 4 a 2.

El circuito de control de la cadena ahora sólo tendrá 2 bits de entrada para


determinar el botón que se ha pulsado. Antes necesitábamos 4 entradas. El
codificador que hemos usado tiene 4 entradas y 2 salidas, por lo que se llama
codificador de 4 a 2. Existen codificadores de mayor número de entradas,
como el que vamos a ver en el siguiente ejemplo.
Imaginemos que ahora queremos hacer un circuito para monitorizar la situación
de un tren en una vı́a. En una zona determinada, la vı́a está dividida en 8
tramos. En cada uno de ellos existe un sensor que indica si el tren se en-
cuentra en ese tramo (el sensor devuelve 1) o fuera de él (valor 0). Se ve

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

claramente que cuando uno de los sensores esté activado, porque que el tren
se encuentre en ese tramo, el resto de sensores devolverán un ’0’ (No detectan
al tren).
Si conectamos todas las entradas de los sensores a un codificador de 8 a 3, lo
que tendremos es que a la salida del codificador saldrá un número que indica
el tramo en el que se encuentra el tren. El circuito de control que conectemos
a las salidas de este codificador sólo necesita 3 bits de entrada para conocer
el tramo en el que está el tren, y no es necesario 8 bits. ¡Su diseño será más
simple!. La tabla de verdad es:

Figure 29: Tabla de verdad para un codificador de 8 a 3.

5.1.1 Ecuaciones.
A continuación deduciremos las ecuaciones de un codificador de 4 a 2, y luego
utilizaremos un método rápido para obtener las ecuaciones de un codi?cador
de 8 a 3.
El codificador de 4 a 2 que emplearemos es el siguiente:

Figure 30: Codificador 4 a 2.

Las ecuaciones las obtenemos siguiendo el mismo método de siempre: primero


obtendremos la tabla de verdad completa y aplicaremos el método de Kar-
naugh. Con ello obtendremos las ecuaciones más simplificadas para las sal-
idas y. Al hacer la tabla de verdad, hay que tener en cuenta que muchas

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

de las entradas NO SE PUEDEN PRODUCIR. En las entradas de un de-


codificador, una y sólo una de las entradas estará activa en cada momento.
Utilizaremos esto para simplificar las ecuaciones. Se ha utilizado una X para
indicar que esa salida nunca se producirá:

Figure 31: Tabla del circuito.

C1 y C0 siempre valen ’x’ excepto para 4 filas. Los mapas de Karnaugh que
obtenemos son:

Figure 32: Mapas K para el circuito.

Las casillas que tienen el valor ’x’ podemos asignarles el valor que más nos
convenga, de forma que obtengamos la expresión más simpli?cada. Las ecua-
ciones de un decodificador de 4 a 2 son:

Co = E2 + E3

C1 = E1 + E3

La manera ”rápida” de obtenerlas es mirando la tabla simplificada, como la


que se muestra en el ejemplo de la cadena de música. Sólo hay que fijarse en
los ’1’ de las funciones de salida (como si estuviésemos desarrollando por la

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

primera forma canónica) y escribir la variable de entrada que vale ’1’. Habrá
tantos sumandos como ’1’ en la función de salida.
Las ecuaciones para un codificador de 8 a 3, utilizando el método rápido,
son:

Co = E1 + E2 + E5 + E7

C1 = E2 + E3 + E6 + E7

C2 = E4 + E5 + E6 + E7

5.2 DECODIFICADORES.
Un decodificador es un circuito lógico combinacional, que convierte un código
de entrada binario de N bits en M lı́neas de salida (N puede ser cualquier
entero y M es un entero menor o igual a 2 elevado a la potencia N), tales que
cada lı́nea de salida será activada para una sola de las combinaciones posibles
de entrada. La Figura , muestra el diagrama general de un decodificador con
N entradas y M salidas.

Figure 33: Diagrama general del decodificador.

Puesto que cada una de las entradas puede ser 0 ó 1, hay 2 a la N posibles
combinaciones o códigos de entrada. Para cada una de estas combinaciones
de entrada sólo una de las M salidas estará activada 1, para lógica positiva;
todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para
producir salidas 0 activas, lógica negativa, donde la salida seleccionada es 0
mientras que las otras son 1. Esto último, se indica siempre por la presen-
cia de pequeños cı́rculos en las lı́neas de salida del diagrama del decodificador.

Algunos decodificadores no usan todos los 2 ala N códigos posibles de entrada,


sino sólo algunos de ellos. Por ejemplo, un decodificador BCD a DECIMAL,

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

tiene un código de entrada de 4 bits, el cual usa sólo diez grupos codificados
BCD, 0000 hasta 1001.
Algunos de estos decodificadores se diseñan de tal manera, que si cualquiera
de los códigos no usados se aplican a la entrada, ninguna de las salidas se
activará.
La Figura 34, muestra la circuiterı́a para un decodificador con 3 entradas y
8 salidas. Como sólo usan compuertas Y, las salidas activadas son 1. Para
tener salidas activas 0, deberı́an usarse compuertas No Y.

Figure 34: Decoficador de binario a octal.

Puede hacerse referencia a este codificador de distintas maneras, todas ellas


válidas y usuales. Puede llamarse un decodificador de 3 lı́neas a 8 lı́neas (3
x 8), porque tiene tres lı́neas de entrada y ocho de salida.
También recibe el nombre de convertidor o decodificador binario a octal,
porque toma un código de entrada binario de tres entradas y produce un 1
en una de las ocho (octal) salidas correspondientes a ese código. A veces se
hace referencia al circuito como un decodificador 1 de 8, porque 1 de las 8
salidas se activa a la vez. A continuación se muestra la Tabla funcional dela
figura 35 para este decodificador (74138):
Si se tiene una función reducida, deberá primero obtenerse su forma canónica
para poderla realizar con un decodificador. La mayorı́a de estos circuitos
tienen sólo dos niveles de conmutación. La tabla funcional queda en función
de mintérminos por utilizarse lógica positiva.
Es por esta razón que a los decodificadores se les conoce como generadores
de minterminos.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 35: Tabla funcional.

Figure 36: Decodificador como generador de minterminos.

5.3 MULTIPLEXORES.
Un multiplexor o selector de datos es un circuito lógico que acepta varias en-
tradas de datos y permite que sólo una de ellas pase en un tiempo a la salida.
El enrutamiento de la entrada de datos hacia la salida está controlado por
las entradas de selección (a las que se hace referencia a veces como entradas
de dirección). La Figura muestra el diagrama general de un multiplexor. En
este diagrama las entradas y salidas se dibujan como flechas gruesas para
indicar que pueden ser una o más lı́neas.
El multiplexor actúa como un conmutador multiposicional controlado digi-
talmente, donde el código digital aplicado a las entradas de SELECCIÓN,
controla cuáles entradas de datos serán conmutadas hacia la salida. Por
ejemplo, la salida Z será igual a la entrada de datos I0 para algún código de
entrada particular de selección; Z será igual a I1 para otro código particular
de selección de entrada y ası́ sucesivamente. Establecido de otra manera, un
multiplexor selecciona 1 de N fuentes de entrada de datos y transmite los
datos seleccionados a un solo canal de salida. Esto se llama multiplexión o

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 37: Diagrama general de un multiplexor digital.

multiplexaje.

5.3.1 MULTIPLEXOR BÁSICO DE DOS ENTRADAS.


La figura muestra la circuiterı́a lógica de un multiplexor de dos entradas, I0
e I1 y entrada de SELECCIÓN S. El nivel lógico que se aplica a la entrada S
determina qué compuerta Y se habilita de manera que su entrada de datos
atraviese la compuerta O hacia la salida Z. Observando esto desde otro punto
de vista, la expresión booleana de la salida es:

Figure 38: Multiplexor basico de dos entradas.

Z = Io.S’ + I1.S,

Con S = 0, esta expresión se convierte en:

Z = Io.1 + I1.0 = Io

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

lo cual indica que Z será idéntica a la señal de entrada I0, que puede ser un
nivel lógico fijo o bien, una señal lógica que varı́a con el tiempo. Con S = 1,
la expresión se transforma en:

Z = Io.0 + I1.1=I1

lo cual muestra que la salida Z será idéntica a la señal de entrada I1.

5.3.2 MULTIPLEXOR DE CUATRO ENTRADAS.


Se puede aplicar la misma idea básica para formar el multiplexor de cuatro
entradas que se muestra en la figura . Aquı́ se tienen cuatro entradas, que se
transmiten en forma selectiva a la salida con base en las cuatro combinaciones
posibles de las entradas de selección S1S0. Cada entrada de datos se accede
con una diferente combinación de niveles de entrada de selección. I0 se
captura con S1S0 negadas las dos, de manera que I0 pase a través de su
compuerta Y hacia la salida Z sólo cuando S1 = 0 y S0 = 0. La tabla de la
figura da las salidas de otros tres códigos de selección de entrada.

Figure 39: Multiplexor de cuatro entradas.

En las familias lógicas TTL y CMOS se dispone regularmente de multiplex-


ores de dos, cuatro, ocho y dieciséis entradas. Estos circuitos integrados
básicos pueden ser combinados para la multiplexación de un gran número de
entradas.

5.4 DEMULTIPLEXORES(DISTRIBUIDOR DE DATOS).


Un multiplexor toma varias entradas y transmite una de ellas a la salida.
Un demultiplexor toma una sola entrada y la distribuye sobre varias salidas.
La Figura, muestra el diagrama general para un demultiplexor. Las flechas

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

grandes para entradas y salidas pueden representar una o más lı́neas. El


código de entrada selección determina a cuál salida será transmitida la en-
trada datos. En otras palabras, el demultiplexor toma una fuente de datos
de entrada y la distribuye en forma selectiva a 1 de N canales de salida.

Figure 40: Diagrama general de un demultiplexor digital.

La Figura 41, muestra el logigrama para un demultiplexor que distribuye


una lı́nea de entrada a ocho lı́neas de salida. La sola lı́nea de entrada de
datos I se conecta a todas las ocho compuertas Y, pero una sola de ellas será
capacitada por las lı́neas de entrada selección. Por ejemplo, para S2 S1 S0
= 0 0 0, sólo la primera compuerta Y será habilitada y la entrada de datos
I aparecerá en la salidas O0. Para otros códigos de selección, la entrada I
estará presente en otras salidas.

Figure 41: Logigrama de un multiplexor de 1 a 8.

El demultiplexor de la Figura 41, es realmente una modificación del circuito

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

decodificador de la Figura 34 . Si se añade una cuarta entrada a todas


las compuertas decodificadoras, esta entrada puede usarse como la entrada
común de datos I y las entradas A, B y C pueden servir como las lı́neas
de selección. Muchos decodificadores proveen esta entrada común extra (lla-
mada generalmente la entrada habilitadora), ası́ el decodificador puede usarse
también como un demultiplexor.

5.5 Juntando multiplexores y demultiplexores.


Vamos a ver una aplicación tı́pica de los multiplexores y los demultiplexores.
Imaginemos que tenemos 4 sistemas, que los llamaremos a,b,c y d, y que
necesitan enviar información a otros 4 dispositivos A,B,C y D. La comuni-
cación es uno a uno, es decir, el sistema a sólo envı́a información al sistema
A, el b al B, el c al C y el d al D. ¿Qué alternativas hay para que se
produzca este envı́o de datos?

Una posibilidad es obvia, y es la que se muestra en la figura . Directamente


se tiran cables para establecer los canales de comunicación.

Figure 42: Método alternativo sin Mux.

Pero esta no es la única solución. Puede ser que podamos tirar los 4 cables,
porque sean muy caros o porque sólo haya un único cable que comunique
ambas parte, y será necesario llevar por ese cable todas las comunicaciones.
La solución se muestra en la figura 43. Vemos que los sistemas a, b, c y d se
conectan a un multiplexor.
Un circuito de control, conectado a las entradas de selección de este mul-
tiplexor, selecciona periódicamente los diferentes sistemas, enviando por la
salida el canal correspondiente. Podemos ver que a la salida del multiplexor
se encuentra la información enviada por los 4 sistemas. Se dice que esta
información está multiplexada en el tiempo. Al final de esta lı́nea hay un
demultiplexor que realiza la función inversa. Un circuito de control selec-
ciona periódicamente por qué salidas debe salir la información que llega por

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 43: Comunicación por Mux.

la entrada.
Lo que hemos conseguido es que toda la información enviada por un sistema,
llega a su homólogo en el extremo anterior, pero sólo hemos utilizado un
único canal de datos.

5.6 Resumen.
En este capı́tulo hemos visto los multiplexores y los demultiplexores, con-
stituidos internamente por puertas lógicas. Los multiplexores nos permiten
seleccionar entre uno de varios canales de entrada (tuberı́as) para sacarlo por
la salida. Por ello disponen de unas entradas de datos (por donde entra el
agua), unas entradas de selección (Llaves de paso) y un canal de salida. Estos
canales de datos pueden ser de varios bits, sin embargo, en este capı́tulo nos
hemos centrado en los multiplexores que tienen canales de datos de 1 bits,
puesto que a partir de ellos podemos construir multiplexores con canales de
datos de mayor cantidad de bit, ası́ como multiplexores que tienen mayor
cantidad de canales de entrada.
También hemos visto los demultiplexores, que realizan la función inversa. Un
canal de entrada (tuberı́a) se puede conectar a una de las diferentes salidas,
según el valor introducido por las entradas de selección (llaves de paso).
Los multiplexores pueden tener opcionalmente una entrada de validación,
que puede ser activa a nivel alto o a nivel bajo y actúa como una especie de
interruptor que permite que el multiplexor funcione o no. Si está activada, el
multiplexor funciona normalmente. Si la entrada de validación está desacti-
vada, por la salida del multiplexor siempre hay un ’0’. Por último hemos visto
que con un multiplexor también se pueden implementar funciones lógicas, y
es otra alternativa que tenemos además de las puertas lógicas. Mediante el
método de las tablas de verdad, podemos saber facilmente qué variables hay
que conectar a las entradas del multiplexor.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

5.7 ELEMENTOS DE ARITMETICA BINARIA.


Son dispositivos MSI que pueden realizar operaciones aritméticas (suma,
resta, multiplicación y división) con números binarios. De todos los dis-
positivos, nos centraremos en los comparadores de magnitud, detectores y
generadores de paridad y sumadores .

5.7.1 SUMADORES.
El sumador digital es un circuito combinacional que realiza la operación ar-
itmética de sumar dos o más datos. La operación suma es la base de las
unidades de cómputo en un sistema de procesamiento digital debido a que
las operaciones de resta, multiplicación y división pueden crearse a partir de
ésta.

Por ejemplo, la resta de dos números binarios se puede expresar como la suma
del minuendo más el complemento a dos del sustrayendo; por otra parte el
producto y la división de dos números se obtienen realizando operaciones
recursivas de sumas y restas respectivamente.

SEMISUMADOR
En la figura se muestra un bloque sumador genérico de un bit, donde los
datos a sumar son de un bit cada uno. El circuito debe tener una salida que
corresponde con el resultado aritmético y otra que señala el acarreo de la
operación.
Debido a que no posee acarreo de entrada, el circuito se conoce como semisumador;
y esto hace que no pueda ser acoplado en cascada directamente con otros blo-
ques del mismo tipo.

Figure 44: Tabla y mapas K del circuito semisumador.

Su logigrama del semisumador y su circuito topológico es:


Sin embargo, el acoplamiento de los bloques semisumadores puede obtenerse
a través de circuitos de compuertas. La solución a este problema se resuelve
en la figura donde se agrega un bit de acarreo en la entrada del circuito

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 45: Logigrama del circuito semisumador.

de forma que pueda ser utilizado para realizar expansiones de sumadores


digitales con varios bloques de un solo bit acoplados en serie o en cascada.
SUMADOR COMPLETO DE UN BIT.
El circuito de la figura es un sumador completo de un bit; este circuito puede
acoplarse directamente en cascada para obtener sumadores de varios bits. El
inconveniente del acoplamiento es el retardo de tiempo que se origina en cada
bloque y que trae consigo una propagación total del circuito equivalente al
producto del retardo de un bloque por la cantidad que van ha ser conectados
en serie.

Figure 46: Tabla y mapas K del circuito sumador.

Su simplificacion por los mapas K y su logigrama es:


Donde la compuerta O de tres entradas se obtuvo a partir de dos compuer-
tas O de dos entradas, y su circuito topológico se muestra en la gráfica 47.
Donde el diodo LED 1 es S y el diodo LED 2 es C.

5.7.2 RESTADORES .
En la diferencia, cada bit del sustraendo se resta de su correspondiente bit
del minuendo para formar el bit de la diferencia. El préstamo ocurre cuando
el bit del minuendo es menor al bit del sustraendo, de tal forma que se presta
un 1 de la siguiente posición significativa.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 47: Logigrama del circuito sumador.

La resta se implementa mediante un sumador. El método consiste en llevar


al minuendo a una de las entradas y el sustraendo en complemento 2 a la
otra entrada.

SEMI RESTADOR El circuito combinacional que realiza la resta de dos


bits se denomina Restador medio. El circuito tiene dos entrada binaria y
dos salidas. La figura 3.9.5 muestra el sı́mbolo lógico de Restador medio.
En el circuito las entradas son A(minuendo) y B(sustraendo) y la salida D
corresponde a la diferencia y P al préstamo de salida. Si A B, existen tres
posibilidades 0-0=0, 1-0=0 y 1-1=1. El resultado es el bit de diferencia D.
Si A¡B se tiene 0-1 y es necesario prestar un 1 de la siguiente posición signi-
ficativa de la izquierda. El préstamo agrega 2 al bit del minuendo de manera
similar cuando en el sistema decimal se agrega 10 al dı́gito del minuendo.

Figure 48: Tabla y mapas K del circuito semirestador.

El grafico nos muestra el logigrama del semirestador. Donde el diodo LED 1


es R y el diodo LED 2 es P.
RESTADOR COMPLETO
El Restador completo realiza la resta entre dos bits, considerando que se
ha prestado un 1 de un estado menos significativo. En la tabla 3.9.4. las
entradas A, B y C denotan el minuendo, el sustraendo y el bit prestado. Las
salidas D y P representan a la diferencia y el préstamo.
Logigrama del restador completo y su Circuito topológico:

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 49: Circuito del semirestador.

Figure 50: Tabla y mapas K del circuito restador completo.

El diodo LED 1 es R y el diodo LED 2 es P.

Donde nuevamente la compuerta O de tres entradas se puede obtener a partir


de dos compuertas O de dos entradas.

5.7.3 COMPARADORES DE MAGNITUD.


Los comparadores de magnitud son circuitos que comparan el valor binario
de dos números, proporcionando información de cuál es mayor, menor, o si
ambos son iguales. Son sistemas muy usados en ingenierı́a.

Existen comparadores de 4 bits y de 8 bits. Además de las correspondientes


entradas de datos disponen de tres entradas más que pueden informar sobre
una situación anterior, y que se usan para conectar en cascada distintos
comparadores, de manera que pueda construirse uno de mayor capacidad.

5.7.4 DETECTORES Y GENERADORES DE PARIDAD.


Los detectores y generadores de paridad son circuitos MSI que detectan si
en la entrada hay un número par o impar de ”unos”, o sea, detectan la pari-
dad de una palabra digital. Se basan en la función EX-OR. Su aplicación
principal se basa en la transmisión y detección de códigos en las comunica-

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 51: Circuito de un restador completo.

ciones digitales. Un tipo de código muy usado en las transmisiones digitales


es aquel que a una palabra digital le añade un bit que indique la paridad de
la palabra.
Cuando nuestro circuito genere el bit de paridad, funcionará como trans-
misor, y cuando tenga que detectarlo, funcionará como receptor. Supong-
amos que vamos a trasmitir la palabra de 7 bits [1011110] con paridad par,
el bit que debemos añadir debe ser un 1, para que el total de unos sea par.
Como Transmisor: 1011110 1 no de unos 6
En el receptor recibimos una palabra de 8 bits [10111101] detectamos su
paridad y si es par (como ocurre en este caso), admitimos la palabra como
correcta.

Ejercicios propuestos.

1.- Las normas de seguridad de los modernos aviones exigen que, para señales
de vital importancia para la seguridad del aparato, los circuitos deben estar
triplicados para que el fallo de uno de ellos no produzca una catástrofe. En
caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá
mediante votación. Diseñe el circuito ”votador” que ha de utilizarse para
obtener como resultado el valor mayoritario de las tres entradas.

2.- Las cuatro lı́neas de entrada de un circuito combinacional corresponden


a un número natural codificado en binario natural. Diseñe un circuito que
sirva para detectar cuándo un número es una potencia de dos.

3.- Diseñe un circuito combinacional que acepte un número de tres bits y


genere un número binario de salida igual al cuadrado del número de entrada.

4.- Se ha diseñado una puerta de tres entradas llamada bomba (cuyas carac-
terı́sticas se muestran) con un resultado desafortunado. Experimentalmente

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

se encuentra que las combinaciones de entrada 101 y 010 hacen explotar la


puerta.
Determine si hay que inutilizar las puertas o, por el contrario, pueden ser
modificadas externamente (añadiendo un circuito) de forma que sea fun-
cionalmente completa y que sin embargo no explote.

5.- Florencio va a ir a una fiesta esta noche, pero no solo. Tiene cuatro
nombres en su agenda: Ana, Bea, Carmen y Diana. Puede invitar a más de
una chica pero no a las cuatro. Para no romper corazones, ha establecido las
siguientes normas:
- Si invita a Bea, debe invitar también a Carmen.
- Si invita a Ana y a Carmen, deberá también invitar a Bea o a Diana.
- Si invita a Carmen o a Diana, o no invita a Ana, deberá invitar también a
Bea.
Antes de llamarlas por teléfono, quiere utilizar un circuito que le indique
cuándo una elección no es correcta. Ayúdele a diseñar el circuito óptimo en
dos niveles con puertas NAND.

6.- Una luz se enciende cuando su señal de excitación está en nivel bajo.
Esta señal está controlada por un circuito de cuatro entradas: x1:orden de
encender la luz, activa en bajo; x2:orden de inhibir la luz, activa en bajo ;
x3: orden de emergencia, activa en bajo; x4:aviso del estado de la luz en la
calle : ”1” si es de dı́a, ”0” si es de noche. La luz se debe iluminar cuando
haya orden de encenderla, el estado de la luz exterior sea el apropiado y no
haya inhibición, excepto si hay emergencia, en cuyo caso la luz se enciende
independientemente de las otras señales.De una tabla de verdad del circuito
que controla la luz diseñándolo con los elementos que estime oportunos.

7.-Realice las siguientes funciones haciendo uso de los dispositivos que se dan
en cada uno de los apartados:
F=Min (0,9,11,15)
F= Max (0, 3,5)
a) Utilizando un decodificador con salidas activas en nivel alto y puertas
OR.
b) Utilizando un decodificador con salidas activas en nivel bajo y puertas
AND.
c) Utilizando un decodificador con salidas activas en alto y puertas NOR.
d) Utilizando un decodificador con salidas activas en bajo y puertas NAND.

8.-Encuentre un diseño mı́nimo para cada una de las siguientes funciones si


sólo disponemos de un decodificador 3 :8 y de puertas de dos entradas .

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

a) F = Min (0, 9, 11, 15).


b) F = Max (0, 3, 5).
c) F = Max (1, 3, 4, 6, 9, 11).
d) F = Max (1, 2, 3, 7, 8, 9).

9.- Diseñe los siguientes convertidores de código:


a) BCD - EXCESO-3.
b) BCD -2 de5.

10.- Se pretende diseñar un circuito comparador de 2 números de 2 bits,


A=(a1, a0) y B = (b1, bo). Dicho circuito deberá tener tres salidas M, p,
m, de tal forma que:
M = 1siA ≥ B,
p = 1siA ≡ B,
m = 1siA ≤ B,
Diséñese exclusivamente con puertas NOR.

11.- Obtener los circuitos semisumador y sumador completo usando sólo puer-
tas NAND.

12.- Un circuito tiene como entradas dos números binarios de dos bits cada
uno: Y= y1yo; X= x1xo. Se desea que tenga salidas 11 si Y ≡ X, 10 si
Y ≥ X y 01 si Y ≤ X . Diseñe un circuito con un decodificador de 3 a 8 con
salidas activas en alto, un número no determinado de puertas NAND de dos
entradas y dos puertas NAND de un número de entradas no limitado.
Añada una señal de habilitación (enable). Las entradas están en único raı́l.
Utilize obligatoriamente el decodificador.

13.- Se dispone de decodificadores 2 a 4 con señal de habilitación activa en


nivel alto. Diseñe, con las mismas caracterı́sticas:
a) Un decodificador 1:2.
b) Un decodificador 3:8.
c) Un decodificador de 4:16.

14.- Utilizando decodificadores 74138 (utilizar data sheet) y el menor número


de puertas posible, ¿Cómo diseñarı́as?
a) Un decodificador 4 a 16.
b) Un decodificador 5 a 32.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

6 CARACTERÍSTICAS INTERNAS DE LAS


FAMILIAS LÓGICAS.
Los circuitos integrados digitales están caracterizados por la tecnologı́a de
fabricación utilizada. La base de esta integración es el silicio que junto a
otros materiales, usados como aditivos, ionizan y dan caracterı́stica eléctrica
transitoria y permanente de corriente, tensión, retardo de tiempo, etc.

Los componentes básicos de la integración son: transistores bipolares, FET,


resistencias y diodos; éstos originan comportamientos de tipo analógico en el
circuito integrado digital. Los niveles lógicos 0 y 1 están supeditados a ran-
gos de corriente y voltaje que van ha depender de las cargas que se conecten
en esas lı́neas digitales y, especı́ficamente, de la tecnologı́a de fabricación e
integración utilizada en la construcción del chip.

Las familias lógicas más utilizadas en el diseño de circuitos digitales son:


TTL, CMOS y ECL. Las diferencias entre ellas determinan el tipo de apli-
cación en la implementación del diseño lógico digital y el rendimiento del
mismo. Existen actualmente otras subfamilias de circuitos integrados que
trabajan con voltajes bajos y altas frecuencias como lo son las series LVC y
LVT que trabajan con tensiones entre 2.5 y 5.0 Voltios. En este manual no
se estudiaran estos dispositivos; no obstante, se sugiere consultar los man-
uales de fabricantes como Texas Instruments (2.5V-5V Standard Logic IC
”SN74LV-A series 2000) o la dirección electrónica: www.ti.com/sclogic/iva.

6.1 Parámetros eléctricos de un circuito integrado dig-


ital.
Los parámetros de las compuertas lógicas están determinados por el fabri-
cante del circuito integrado y alguno de estos parámetros comprenden valores
y rangos de corriente, voltaje, retardo de tiempo, disipación de potencia, mar-
gen de ruido, fan-out.
Todos ellos determinan las condiciones de operación del circuito: consumo de
corriente que suministra la fuente, temperatura de trabajo, tiempo de propa-
gación de las señales en los acoplamientos de compuertas, ruido externo, etc.
Los tipos de tecnologı́as (familias lógicas TTL, CMOS, ECL, etc.) diferen-
cian estas condiciones de operación, y es aquı́ donde el diseñador debe tomar
las precauciones necesarias a la hora de implementar un circuito digital.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

6.1.1 Niveles lógicos.


Los niveles alto y bajo (H y L) de las entradas y salidas digitales tienen ran-
gos fijos dentro de una misma familia lógica. Sin embargo, existen pequeñas
variaciones entre las subfamilias de los circuitos y compuertas digitales comúnmente
denominadas series de la familia lógica. En la figura se muestran los rangos de
voltaje entrada/salida (Input/Output) de los circuitos digitales; los valores
de éstos están dados en los manuales de caracterı́sticas técnicas del fabricante
y se definen de la siguiente forma:

ViH (mı́n): Voltaje de entrada mı́nimo reconocido como un nivel lógico


alto (1 ó H). Las tensiones por debajo de éste valor no garantiza una tensión,
ViH válida.

ViL(máx): Voltaje de entrada máximo reconocido como un nivel lógico bajo


(0 ó L). Las tensiones por encima de éste valor no garantiza una tensión, ViL
válida.

VoH(mı́n): Voltaje de salida mı́nimo reconocido como un nivel lógico alto


(1 ó H). Las tensiones por debajo de éste valor no garantiza una tensión,
VoH válida.

VoL(máx): Voltaje de salida máximo reconocido como un nivel lógico bajo


(0 ó L). Las tensiones por encima de éste valor no garantiza una tensión, VoL
válida.

Figure 52: Rangos definidos para los niveles logicos de voltaje .

Los valores correspondientes de (VCC, VDD) y (VEE, VSS) se establecen


con la fuente de poder, dependiendo de la familia utilizada. Del mismo modo,
las lı́neas de los circuitos integrados digitales drenan y conducen corrientes
que dependen de la familia utilizada, y de los niveles lógicos.

IiH(máx): Corriente de entrada máxima cuando la lı́nea o compuerta dig-

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

ital está en nivel lógico alto.

IiL(máx): Corriente de entrada máxima cuando la lı́nea o compuerta digi-


tal está en nivel lógico bajo.

IoH(máx): Corriente de salida máxima cuando la lı́nea o compuerta digital


está en nivel lógico alto.

IoL(máx): Corriente de salida máxima cuando la lı́nea o compuerta digital


está en nivel lógico bajo.
Estos parámetros, dados por los fabricantes de circuitos integrados, deben
ser respetados, ya que de ello dependerá el buen funcionamiento del circuito
digital implementado.

De hecho, los fabricantes garantizan compatibilidad cuando se acoplan o


conectan circuitos integrados de una misma Subfamilia o Serie. Por ejemplo,
con VCC=+5V y VEE=0V no deben aparecer tensiones por encima del VCC
ni voltajes negativos por debajo del VEE; estas variaciones en la fuente de
poder o en los niveles de entrada y salida ocasionan daños irreparables en los
circuitos integrados.
Los voltajes de entrada/salida que se muestran en la figura comprenden los
valores que se deben aplicar en cualquier circuito digital:

6.1.2 Conexión de salida (fan - out).


El acoplamiento directo de compuertas tiene limitaciones que determinan la
cantidad de entradas que se pueden conectar a una salida. Esto es debido a
que la corriente suministrada y absorbida en los distintos niveles de tensión
de las compuertas.

En la figura 54 se observa el acoplamiento de varias entradas de compuertas


inversoras a una salida de compuerta NAND. Los cambios en las entradas de
la NAND hacen que la salida pase de un nivel lógico a otro.
Este es un acoplamiento estático de compuertas, ya que solamente se toman
en cuenta las corrientes y tensiones DC de las mismas. De esta forma será
necesario saber solamente la cantidad de compuertas que se pueden conectar
a la salida de un chip perteneciente a una familia o serie especı́fica.
El fan - out de una familia es el número máximo de lı́neas de entrada que se
le pueden conectar a la salida de un circuito o compuerta. En la figura 4.2
se obtiene el valor del fan-out para un nivel lógico alto y bajo en la salida S:

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 53: Conectividad o fan-out de las compuertas digitales.

6.1.3 Márgenes de ruido.


Los componentes y circuitos electrónicos son susceptibles a ruidos que pueden
ser producidos por: variaciones de temperatura, ruido ambiental, inducción
de transformadores, motores, relays, conmutadores eléctricos, etc.
Los fabricantes de circuitos integrados prevén estas posibilidades de gen-
eración de ruido y por consiguiente incluyen en el diseño, una diferencia
entre la entrada y la salida de las compuertas; con la finalidad de mantener
la conectividad y los niveles lógicos H y L de entrada / salida de las mismas.
Esta diferencia se conoce como margen de ruido y está indicada en la figura
55.

Margen de ruido estático en nivel alto (VNSH): Es la máxima variación


permitida en el nivel alto de salida, dentro de la cual queda garantizado el
reconocimiento como nivel alto en la entrada del otro circuito o compuerta
de la misma familia.
Margen de ruido estático en nivel bajo (VNSL): Es la máxima variación
permitida en el nivel alto de salida, dentro de la cual queda garantizado el
reconocimiento como nivel bajo en la entrada del otro circuito o compuerta
de la misma familia.

La tecnologı́a utilizada por el fabricante busca siempre aumentar el margen


de ruido para poder obtener más inmunidad al ruido.

6.1.4 Disipación de potencia y consumo de corriente.


Las fuentes de alimentación son las encargadas de suministrar corriente a los
circuitos integrados que conforman, internamente, a las compuertas lógicas
digitales; a esta corriente se le denomina ICC. La potencia disipada o con-
sumida es muy pequeña y está por el orden de los miliwatts (mW); el término

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 54: Margenes de ruidos estaticos.

utilizado para el consumo de corriente, cuando todas las compuertas se en-


cuentran en nivel bajo, es ICCL y para el nivel alto es ICCH.
No obstante, el consumo de corriente continua (DC) en todas las compuertas
se promedia asumiendo que ellas, se encuentran el mismo tiempo en nivel
alto que en nivel bajo, y por lo tanto, la corriente suministrada por la fuente
debe ser:
Iccl + Icch
Icc =
2
En consecuencia, la disipación o consumo de potencia estática está expresada
por:

P d = Icc ∗ V c

P d = Idd ∗ V dd
Por lo general, los circuitos digitales son utilizados para conmutar de un
estado a otro; en el momento que son acoplados generan transiciones, pro-
ducen cambios en el consumo de corriente y en la disipación de potencia.
Esta forma de consumo de energı́a se conoce como disipación de potencia
dinámica ”PDD” y es igual a la energı́a almacenada en el condensador que
origina la carga acoplada a la compuerta ”CL”, multiplicada por el cuadrado
del voltaje; siendo proporcional al número de transiciones por segundo (fre-
cuencia ”f”).

P dd = C1 ∗ (V cc)2 ∗ f
A medida que aumenta la frecuencia también incrementa el promedio de
consumo de corriente y por lo tanto mas calentamiento habrá en el circuito.
Al conectar compuertas aumentamos la capacitancia parásita acoplada y,
como se verá más adelante, la potencia dinámica reducirá el fan-out de las
compuertas.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

6.2 LÓGICA TTL


La lógica transistor transistor (TTL) es un tipo de tecnologı́a bipolar que
utiliza transistores para generar las distintas funciones lógicas. Está formada
por las variantes denominadas series de la familia TTL, mostradas en la tabla
4.1.

Figure 55: Serie de la familia TTL.

La serie militar 54 trabaja en un rango de temperatura bastante amplio [-55



C +125 ◦ C], es utilizada en la industria militar y equipos médicos. La serie
74 indica un rango de temperatura menor [0 ◦ C 70 ◦ C], es la más utilizada
comercialmente y tiene menor costo. En la figura 4.4 se muestra la forma de
numerar los chips TTL.
Estructura de la Fecha: El código de la fecha es otro código que trae el circuito
integrado junto al que lo describe, indica lugar y fecha de la manufacturación.
Con una o más letras especı́fica el paı́s, en la parte numérica, las dos primeras
cifras indican el año y las dos últimas se refieren a la semana de fabricación.
Por ejemplo, el chip [SN74LS00J 9532] indica que se trata de una compuerta
NAND de dos entradas, serie de bajo consumo Schotty con rango de temper-

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 56: Nomenclatura de los chips TTL.

atura desde 0 ◦ C hasta 70 ◦ C y fue fabricado por Texas Instruments el año


1995 semana 32.

6.2.1 Conectividad, Margen de ruido, consumo de corriente, re-


tardo de tiempo de las series TTL.
La familia TTL posee compatibilidad de corriente, tensión y retardo de
tiempo entre las series que la componen. No obstante, es recomendable
utilizar circuitos integrados pertenecientes a una misma serie para que sus
caracterı́sticas técnicas sean exactamente iguales y por ende, se disminuyan
los errores de propagación de señales en los acoplamientos de los dispositivos.
Por ejemplo, al acoplar en paralelo dos compuertas de distinta serie, la com-
puerta más rápida colocara primero la señal en la salida, ocasionando que el
circuito alimentado por ésta responda a mayor frecuencia. En la tabla 60 se
muestran las caracterı́sticas más comunes de las compuertas pertenecientes
a la familia TTL.

Conectividad (Fan-out):
La tabla 60 indica el número de entradas de compuertas que se pueden conec-
tar a una lı́nea de salida, las que tienen mayor conectividad son las series:
FAST£ 33; LS£ 20; L£ 20 y ALS£ 40. Sin embargo, esta cantidad debe ser
reducida para asegurar que la corriente de salida no supere el 80o/o de IOL e
IOH (máx) y de esta manera garantizar el buen funcionamiento del circuito
integrado.

Margen de ruido:
En la sección anterior de la, figura 60, se definen los parámetros de márgenes
de ruido VNSL y VNSH; este último, determina la diferencia entre las ten-
siones mı́nimas del nivel lógico alto VoH(mı́n) y por tanto, muy fundamental
para poder determinar la inmunidad al ruido. El VNSH de las series FAST,
LS, AS, y ALS es igual a 0.7 V lo que implica una mayor inmunidad al ruido
que las series L, H y estándar donde el margen de ruido VNSH es de 0.4 V.

Consumo de corriente:

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 57: Especificaciones de algunos fabricantes.

Las series que manejan mayor corriente son las FAST, AS y H. Están diseñadas
para este propósito, la corriente que soportan en nivel bajo IoL es menor o
igual que 20 mA; la diferencia con respecto a las series de tecnologı́a L, LS y
ALS es, efectivamente, la baja corriente IOL (3.6mA, 8mA, 8mA) que circula
a través de ellas. En este aspecto los chips de mayor consumo de corriente
son más rápidos, pero con el inconveniente de generar mayor calor en el cir-
cuito integrado y ruido de picos de corriente en la fuente de alimentación. La
ventaja de la serie FAST es que puede soportar cargas mayores a las otras
series TTL y de este modo, mejorar el fan-out.

Retardo de tiempo (tp):


La caracterı́stica de retardo de tiempo esta intrı́nsecamente ligado a los ma-
teriales semiconductores con que fabrican los circuitos integrados. Una capa
delgada de material N o P hace que los portadores minoritarios necesiten
menor tiempo para conmutar de un estado de encendido hacia la condición
de apagado.
Los tiempos de retardo que ocasionan los perı́odos de almacenamiento y

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 58: Especificaciones.

transición de la unión NP o PN determinan la respuesta transitoria de las


compuertas TTL. Esto se conoce como tiempo de propagación ( tp) o re-
tardo de tiempo y es una caracterı́stica muy importante que el diseñador
debe tomar en cuenta a la hora de realizar el diseño digital.

En la representación, aproximada, de la onda cuadrada con niveles TTL de


la figura 4.8 se puede observar, la respuesta S de un inversor 74LS04. Si en
la entrada E se inyecta un pulso de esta onda; la señal de salida se invierte
y se propaga en el tiempo.

El instante t1 y t3, son tomados respectivamente del 10o/o y 90o/o de la


rampa de subida; esta diferencia de tiempo t3-t1=tr es conocida como tiempo
de subida (tr: time rising), flanco de subida o transición positiva (TSP). De
igual forma, la diferencia t7-t5=tf se conoce como tiempo de bajada (tf: time
falling), flanco de bajada o transición negativa (TSN).

El tiempo de propagación de la señal de entrada, a la mitad de la rampa


(50o/o), con respecto a la salida; cuando ésta cambia del nivel alto al nivel
bajo, se conoce como tpHL. La figura 4.8 indica el tpHL como la diferencia
de tiempo t4-t2. Del mismo modo t8-t6 es tpLH y ocurre cuando la señal
de salida pasa de un nivel bajo a un nivel alto. El tiempo de propagación se
obtiene sacando el promedio de estos dos valores:
T phl + T plh
tp =
2
La frecuencia máxima de trabajo o frecuencia de corte de la compuerta es el
inverso de:
1
f (max) =
tp
Los tiempos de propagación de las series: AS, F, H y ALS están por debajo
de los 10 ns lo que permite colocarlas como las más rápidas de la familia
TTL.
Una caracterı́stica importante de los circuitos integrados de compuertas dig-
itales es el factor formado por producto del tiempo de propagación y el con-
sumo promedio de potencia. Este factor debe ser lo más pequeño posible;
los fabricantes de circuitos integrados, a través de las tecnologı́as, buscan
constantemente la forma de disminuirlo.

F actor = tp ∗ P

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 59: Algunas caracteristicas tecnicas promediadas de la familia TTL.

De la tablade la figura 60 se obtiene el producto para estas series:


- High Speed H (132 ns.mW).
- Estándar (100 ns.mW).
- Fast F (60 ns.mW).
- Low power Schottky LS (36 ns.mW).
- Low power: bajo consumo L (33 ns.mW).
- Avanzada Schottky AS (32 ns.mW).
- Avanzada de bajo consumo Schottky ALS (6.5 ns.mW).

La serie que tiene mejor factor es la ALS (6.5) y el factor más pobre es el de la
serie H (132). Al mejorar la velocidad de respuesta de un circuito integrado
se debe sacrificar, por otra parte, el consumo de potencia y viceversa.
Las nuevas tecnologı́as de fabricación buscan la forma de aumentar la veloci-
dad de los dispositivos y al mismo tiempo disminuir el consumo de potencia
con el fin de mejorar el Factors.p.
Una de las alternativas que se han aplicado es la de disminuir la tensión de
alimentación de los circuitos, con la finalidad de poder utilizar capas más

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

delgadas de silicio y reducir el tiempo de almacenamiento de los portadores


minoritarios en las uniones de los semiconductores. De esta forma, se pueden
ver en el mercado circuitos integrados digitales y analógicos con tensiones de
alimentación menores a 5 voltios.

6.3 LÓGICA CMOS


Los circuitos integrados CMOS están constituidos por MOSFET de canal N y
MOSFET de canal P. Presentan gran impedancia de entrada y su capacidad
de integración los coloca en el renglón de la tecnologı́a de mediana y alta
escala de integración. En la figura 4.20(a) se observa el corte transversal
de un MOSFET canal N de enriquecimiento; la circulación de corriente Ids
se establece cuando la tensión VGSN supera la tensión umbral VThN. Por
debajo de esta tensión el MOSFET queda en corte y, la completa conducción
se establece cuando:

V thn ≤ V gsn ≤ V dd
Las figuras 4.20(a) y (b) muestran dos sı́mbolos utilizados por los transistores
MOSFET de enriquecimiento y de agotamiento.

Figure 60: MOSFET canal N y MOSFET canal P.

El significado de CMOS (Complementary Metal Oxide Semiconductor) im-


plica que deben ser utilizados, dos tipos de canal ”NMOS” y ”PMOS”, para
fabricar los circuitos integrados lógicos. Los electrodos (S: source: fuente);
(G: gate: puerta); (D: drain: fuente), sirven para polarizar el dispositivo.
Estos transistores están formados por tecnologı́as de enriquecimiento, las
tensiones umbrales de Q1 y Q2 son VThP y VThN y los parámetros de con-
ducción Kp y Kn.

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 61: Inversor CMOS y la grafica del transistor NMOS.

6.3.1 Caracterı́sticas de las compuertas CMOS.


Los circuitos integrados CMOS han evolucionado en el proceso de fabri-
cación. El avance fundamental ha sido la reducción del tamaño del área de
fabricación del material semiconductor; han reducido el área de la compuerta
estándar (4XXX) casi a la mitad por lo que el canal de conducción se ha re-
ducido también. Las compuertas CMOS estándar se realizan en una capa de
material base (silicio) de 120 micrones y los chips de alta velocidad CMOS
(HCXXXX) son fabricados sobre una capa de 65 micrones. Esto hace au-
mentar la integración de la serie HC; reduce el solapamiento de capas que se
hacia anteriormente en la serie estándar para aumentar la cantidad de puer-
tas; disminuye la capacitancia intrı́nseca y por ende disminuyen los tiempos
de respuestas de estos dispositivos. También se han integrados diodos de
protección en los pines de entrada del chip con la finalidad de dar protección
contra los choques electrostáticos.

Los resultados de estos cambios se muestran en la tabla 4.5 donde los dis-
positivos HC son comparados con las series estándar CMOS, LSTTL y ALS.
Existe también una sub-serie con la nomenclatura HCT de la gran familia
CMOS que es compatible pin a pin con los circuitos integrados de la fa-
milia TTL. Esto significa que poseen internamente elementos que igualan las
impedancias de entrada y salida para que puedan ser compatibles en voltajes
y corrientes con los chips TTL.

6.3.2 Disipación de potencia de las compuertas CMOS.


El inversor CMOS y los dispositivos lógicos en general se utilizan para excitar
a otros circuitos, la impedancia de estos dispositivos se puede modelar como
una capacitancia. Por lo que, durante la conmutación de los niveles lógicos,
esta carga capacitiva se debe cargar y descargar. respectivamente. Aquı́
se asume, como condición inicial, que el condensador está descargado total-

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

mente. El consumo de potencia de los dispositivos CMOS (series Estándar


y HC), los cuatro factores más importantes son:

Voltaje de la fuente de alimentación (VCC o VDD).


Como se observa en la tabla 4.5 las caracterı́sticas de los circuitos CMOS
Estándar y HC varı́an de rango en función del valor de tensión de la fuente.
En la serie Estándar el rango va desde 3.0 hasta 18 voltios y para la serie HC
el rango va desde 2.0 hasta 6.0 voltios.

Frecuencia de operación ( f ).
Los dispositivos CMOS consumen energı́a solo en las transiciones de los nive-
les lógicos. Por esto al aumentar la frecuencia en las señales de entrada
también se incrementa el consumo del dispositivo. La frecuencia debe estar
dada en MHz.

Capacitancia interna ( CPD ).


Es la capacitancia intrı́nseca de la fabricación del dispositivo. Por lo general,
está dada en pico faradios pf.

Capacitancia de la carga ( CL ).
Carga total capacitiva presente en el pin de salida. Se debe sumar todas las
capacidades que se encuentres en la lı́nea y se maneja en pf.

6.3.3 Margen de ruido de las compuertas CMOS.


En los circuitos integrados CMOS el margen de ruido aumenta a medida que
se incrementa la tensión de alimentación (VCC o VDD); esto es una ventaja
para el diseño con dispositivos de esta familia de chips. Sin embargo, el au-
mento de tensión incrementa la disipación de potencia y como consecuencia,
reduce la respuesta de frecuencia del chip. El diseñador debe sopesar los
requerimientos de disipación, voltaje, frecuencia y consumo de corriente del
circuito digital a la hora de realizar el prototipo.

En este particular los simuladores básicos digitales no ofrecen mucha ayuda


debido a que están hechos con modelos matemáticos lógicos que no toman
en cuenta estos márgenes de ruido de señales y variaciones eléctricas. No
obstante, los simuladores profesionales mixtos (Analógicos - Digitales) como
el SPICE si pueden ser configurados para tomar en cuenta las variaciones,
ruidos y tolerancias eléctricas a las que deba ser sometido el diseño antes de
realizar el prototipo.

La tabla 4.6 muestra los márgenes de ruido que posee la compuerta 74HC08.
Aquı́ se observa que el VNSH=VOH(mı́n)-ViH(mı́n) y VNSL=ViL(máx)-
VOL(máx), con una alimentación de 2 Voltios es 0.4 Voltios y, con una

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

Figure 62: Caracteristicas tecnicasde las familias LSTTL,ALS,Estandar


CMOS y HC.

tensión de alimentación de 6 Voltios el VNSH y VNSL es igual a 1.7 Voltios.

6.3.4 Tiempo de propagación de los dispositivos CMOS.


El problema de la tecnologı́a CMOS son los tiempos de retardo en las re-
spuestas de las señales digitales. La tabla 4.5 muestra el retardo de la serie
Estándar CMOS (tp=125 ns) y la serie HC (tp=8.0 ns) ésta última iguala
y hasta mejora los tiempos de propagación de la serie LSTTL. En la tabla
de la grafica 63 se describen los tiempos de propagación tpHL y tpLH de
algunas compuertas de la serie HC.

6.3.5 Conectividad de las compuertas CMOS (fan out).


El factor de carga estático de los chips CMOS es bastante alto, debido a
que la corriente promedio de entrada y salida de una compuerta de la serie

VENTURA GRÁNDEZ HENRY. CEFIEE


UNIVERSIDAD NACIONAL DE INGENIERIA UNI-FIEE

HC es 1mA y 5 mA respectivamente. Esto significa que se deberı́an acoplar


5000 compuertas a una salida CMOS. Sin embargo, la capacitancia de estos
dispositivos disminuye significativamente su rendimiento y en consecuencia
también reduce el fan out. Se debe considerar un factor que involucre el efecto
de la capacitancia acoplada conjuntamente con los tiempos de transición y
la frecuencia de trabajo de las señales aplicadas. Este se conoce como factor
dinámico de carga de los chips CMOS o fan-out y se utiliza para saber cuantas
entradas de compuertas o pines del chip se pueden conectar a la salida de
otra de una misma familia u otra del tipo equivalente.

Nuestro Agradecimiento A través de estas lı́neas quiero agradecer a


Dios, a mis padres y toda mi familia por darme prioridad de haberme ded-
icado pensando en ti, y haber realizado este pequeño pero significativo es-
fuerzo. Amigo lector, tú que me estás observando, te pido que tengas la
amabilidad de una sana participación, ası́ te entenderé que estás colabo-
rando no tan solo por mı́, sino por ese paraı́so floreciente de ideas.
Ası́ mismo, gratos recuerdos plasmarán tanto en mı́, en ti y llevando en alto
a nuestra gran UNIVERSIDAD NACIONAL DE INGENIERIA.

References
[1] Analisis y Diseño de Circuitos Logicos Dgitales Nel-
son,Troy,Carrol,David.

[2] Diseño Digital M.Morris Mano.

[3] Manual de laboratorio de Electrónica Digital de la facultad de Eléctrica


y Electrónica.

VENTURA GRÁNDEZ HENRY. CEFIEE

You might also like