Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Download
Standard view
Full view
of .
Look up keyword
Like this
6Activity
0 of .
Results for:
No results containing your search query
P. 1
Cell Procesor

Cell Procesor

Ratings: (0)|Views: 714|Likes:
Published by Igor Prša

More info:

Published by: Igor Prša on Jun 19, 2010
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

05/23/2012

pdf

text

original

 
 
UNIVERZITET U BIHA
Ć
UTEHNI
Č
KI FAKULTET
Elektrotehni
č
ki odsjekInformatika
Seminarski rad iz predmeta:Arhitektura ra
č
unaraCell procesor
(Cell Broadband Engine Architecture)
Studenti: Br. Indexa:Igor Prša 173Aladin Halilagi
ć
177
 
 
1
Sadržaj
Sadržaj.................................................................................................................................1
 
Uvod.....................................................................................................................................2
 
Moor-ov zakon...................................................................................................................2
 
Arhitektura Cell procesora.................................................................................................3
 
PPE (Power Processing Element).....................................................................................5
 
SPE (Synergistic Processing Element)..............................................................................6
 
SPU (Synergistic Processing Unit).................................................................................
 
SPU Pipeline.................................................................................................................
 
Lokalna memorija (Local Store).....................................................................................
 
MFC (Memory Flow Controller).....................................................................................10 
 
EIB (Element Interconnect Bus)........................................................................................12
 
Ulazno/izlazno su
č
elje FlexIO........................................................................................13
 
MIC (Memory Interface Controller)...................................................................................14
 
Programiranje Cell procesora...........................................................................................15
 
Pervasively Data Parallel Computing................................................................................15
 
Data-parallel conditional execution...................................................................................16
 
Aplikacije za Cell procesor................................................................................................17
 
Zaklju
č
ak.............................................................................................................................19
 
Literatura.............................................................................................................................20
 
 
 
2
Uvod
Glavno podru
č
 je razvoja novih procesora je orjentirano na kompatibilnost ikontinuiranost. Stoga je tržište procesora dominirano sa x86 kompatibilnim procesorima ve
ć
 gotovo dva desetlje
ć
a. Nekoliko novih koncepata je pokušalo ste
ć
i neki udio u tržištu, ali nisubili u stanju prevladati stari koncept kompatibilnosti.Cell procesor je novi pokušaj u iskorištavanju rastu
ć
eg broja tranzistora po
č
ipu naefikasan na
č
in. Novi procesor je namijenjen za tržište igra
ć
ih konzola i potroša
č
keelektronike radi pove
ć
anja kvalitete ovih proizvoda. Ovaj pristup vodi do širenja i ako svatkoima dva ili više cell procesora u televizoru, igra
ć
oj konzoli ili PDA, pojavljuje se interesantnopitanje: šta je mogu
ć
e uraditi sa ovim procesorom?Razvoj procesora je po
č
eo 2000. godine, kada su tri kompanije Sony, Toshiba i IBMosnovale istraživa
č
ku grupu sa ciljem razvoja novog procesora koji bi odgovarao zahtjevimamultimedijalnih aplikacija. Sony je imao iskustvo u dizajniranju procesora i programiranjukroz razvoj Play Station 1 i 2 igra
ć
ih konzola. Njihova vizija je bila posti
ć
i da Play Station 3(PS3) bude brži 100 puta od prethodnika PS2. Toshiba je nudila iskustvo u podru
č
 ju razvoja iproizvodnje u velikim koli
č
inama. IBM predstavlja tradicionalnog proizvo
ñ
a
č
a i dizajneraprocesora, pogotovo u 90nm SOI tehnologiji sa bakarnim oži
č
enjem.Sve tri kompanije su imale budu
ć
e planove za korištenje ove nove tehnologije, Sony ježelio ugraditi Cell u PS3, Toshiba u HDTV ure
ñ
aje i IBM u servere i radne stanice. Njihov cilj je bio napraviti višenamjenski procesor sa visokim taktom i visokom propusnoš
ć
u. Postojalo je više razloga da se ne izabere klasi
č
an x86 nego potpuno novi dizajn. Memorijska latencija je prili
č
no visoka u tradicionalnom x86 dizajnu, zbog postojanja von Neumann-ovog uskoggrla izme
ñ
u procesora i memorije. Druga negativna
č
injenica je pove
ć
ana instrukcijskalatencija zbog kompleksne logike za raspore
ñ
ivanje instrukcija pri izvršavanju van reda (
out of order execution 
) i sloja kompatibilnosti koji prevodi ISA CISC (x86) instrukcije u RISCinstrukcije unutar same jezgre. Keš memorijska hijerarhija zauzima mnogo prostora na
č
ipute je teška za kontrolu programerima. Sve navedene osobine modernih procesora vode dorelativno dugog kontrolnog logi
č
kog puta koji ograni
č
ava maksimalni takt koji se možeposti
ć
i.
Moor-ov zakon 
Moor-ov zakon tvrdi da se broj tranzistora na
č
ipu udvostru
č
i svaki 18 mjeseci. Time sepostavlja pitanje, šta uraditi sa svim tim novim tranzistorima? Mogu li oni u
č
initi bržimprocesor? Odgovor je ne, oni ga mogu u
č
initi širim. Mnogi proizvo
ñ
a
č
i procesora pokušavajupoboljšati brzinu procesora rade
ć
i posao paralelno, prakti
č
no izvo
ñ
e
ć
i više procesorskihinstrukcija paralelno. Ali pri tome se pojavljuju zavisnosti u podacima koje onemogu
ć
ujuovakav rad. Ako procesorska instrukcija obra
ñ
uje podatak koji prethodna instrukcija daje kaoizlaz one se nemogu izvršavati paralelno. Postoji više trikova za pronalaženje višeparalelizma u kodu, kao što je super-skalarno izvo
ñ
enje van reda koji ve
ć
inom koristiTomasulo-vu šemu ili spekulativno izvršavanje. Ali sve ove šeme uvode ve
ć
u složenost ukod i pove
ć
avaju kriti
č
ni put. Time se ograni
č
ava frekvencija takta (jer se najduži put morananovo u
č
itavati svakog ciklusa) i pove
ć
ava latencija instrukcija. Pipeline pomažemaskiraju
ć
i instrukcijsku latenciju i pove
ć
avaju
ć
i ciklus sata dijele
ć
i kriti
č
ni put u više dijelova,ali uvodi probleme zastoja, pražnjenja i ponovnog punjenja. Svi ovi problemi su dobropoznati današnjim arhitektima procesora i vode do efekta da dvostruki broj tranzistora dajesamo 1,4 puta bolju preformansu. To je efektivno veliko rasipanje tranzistora svake godine.Novi koncepti višejezgrenih procesora su uvedeni da bi odgovorili na to pitanje i daju
ć
izadatak programeru u paralelizaciji koda.

Activity (6)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
bombarder90 liked this
anoanel liked this
zippo1972 liked this

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->