Práctica 1: Estudio de los Flip -Flops 1

PRÁCTICA No. 1

ESTUDIO DE LOS FLIP FLOP

OBJETIVOS

 Obtener las tablas de verdad de los Flip Flop: RS, D, JK y T.

 Identificar las diferencias entre un Flip-Flop y un “latch” de tipo D.

 Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de

entrada –salidas.

INTRODUCCIÓN

Los circuitos combinatorios son parte fundamental de los sistemas digitales; pero en la
mayoría de las aplicaciones se requieren de elementos de memoria que complementen el
procesamiento de la información. Los sistemas que contemplan parte combinatoria y los
elementos de memoria se les conoce como “circuitos secuenciales”.

En un sistema de este tipo, la salida presente no depende sólo de la combinación

presente a la entrada, sino de la secuencia en que se hayan aplicado los valores de
entrada anteriores. Estos estados son almacenados precisamente en los elementos de
memoria antes mencionados.

Ent. Sal.
Primarias Primarias

Entradas Circuito Salidas

Combinatorio

Ent. Memoria Sal.

Secundarias Secundarias

Figura 1.1: Diagrama a bloques de un circuito secuencial

Como se observa en la figura 1.1, el circuito secuencial consta de un lazo de

retroalimentación, que toma información de algún punto del circuito, la memoriza y la
presenta en la entrada de tal forma que el funcionamiento se basa en una secuencia de
informaciones que en conjunto, determinan las salidas presentes.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 2

MATERIAL Y EQUIPO EMPLEADO

Cantidad Descripción

1 Fuente de alimentación de 5 VDC

1 CI SN 7402
1 CI SN 7408
1 CI SN 7474
CI SN 7475
1 CI SN 7476
2 LED’S
2 Resistores de 220, 330, 470 ó 560 ohms, ¼ W.
- Resistores de 1K,2.2K o 3.9 k ohms, ¼ W.
2 Microswith de 8P8T
2 Protoboards
1 Probador Lógico
1 Generador de Funciones
1 Osciloscopio.

Pre-reporte:

 Investigar los diagramas esquemáticos de los C.I. utilizados en esta prácticas, así
como sus tablas de verdad.

 Llevar por lo menos 5 hojas cuadriculadas.

 Para la segunda parte, traer implementado con el CI 7476, el circuito generador de

combinaciones de la figura 1.2 .

A
5V

n+1
5
2 4 16 7 9 12
TTL
1
1
6 11 7476
5

3 13 8
5V 1 2 n

SW

B C

Figura 1.2: Circuito generador de combinaciones.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 3

DESARROLLO

Primera parte: Celdas básicas con compuertas

Celda básica “RS”

1. Implemente el circuito de la figura 1.3. Colocando LED´s a las salidas, polarizados

mediante resistencias de 220 .

5V

1K

R S
_
Q

Figura 1.3: Celda básica “RS” con compuertas NOR’s.

2. Obtenga la tabla de verdad característica y anote los resultados en la tabla 1.1

NOTA : Verifique siempre las condiciones iniciales.

Qt R S Qt+1 Q’t+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Tabla 1.1: Tabla de verdad de la celda básica “RS”.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 4

Celda básica “RS” temporizada

3. Modifique el circuito de la figura 1.3 para obtener el circuito de la figura 1.4.

5V

1K

C
R L S
_
K
Q

Figura 1.4: Celda básica “RS” temporizada.

4. Obtenga la tabla de verdad, para este circuito. Simule el pulso de reloj con el interruptor
CLK. Anote los resultados en la tabla 1.2. Compare las dos tablas: ¿Cuál es la
diferencia?. Concluya.

CLK = 0 CLK = 1
Qt R S Qt+1 Q’t+1 Qt+1 Q’t+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Tabla 1.2: Tabla de verdad para la celda “RS” temporizada.

Flip–Flop D activado por nivel (latch)

5. Modifique el circuito de la figura 1.4 para obtener el “latch” tipo “D” de la figura 1.5.
Conecte sus entradas como se indica y coloque LED´s a las salidas, polarizados mediante
resistencias de 220 .

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 5

5V

1K 1K
Q

C
D L _
K Q

Figura 1.5: Flip-Flop tipo “D” activado por nivel.

6. Obtenga la tabla de verdad característica, teniendo cuidado de establecer en el circuito

las condiciones iniciales correctas. Anote los resultados en la tabla 1.3.

CLK Qt D Qt+1 Q’t+1

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Tabla 1.3: Tabla de verdad para el “latch D”.

7. Invierta las entradas D y CLK y repita el paso 6. Analice y concluya.

Segunda parte: Circuitos integrados Flip-Flops y latch’s

Latch “D” y Flip-Flop “D”

Los conceptos de “latch” y Flip-Flop a veces son tomados (erróneamente) como

sinónimos. La principal diferencia radica en que un “latch” responde al nivel (ya sea alto o
bajo) de una señal de reloj, mientras que un Flip-Flop solo lo hace únicamente en las
transiciones (ascendentes o descendentes).

8. Con los CI’s 74LS74 y 74LS75, implemente el circuito mostrado en la figura 1.6,
verificando que las señales asíncronas se conectan correctamente.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 6

74LS75

D Q
Generador de A
Combinaciones _
B E Q

D Q
CLK _
Q
74LS74
Figura 1.6: Flip-Flop y “latch” de tipo “D”.

9. Aplique con el generador una señal TTL de 10 KHz y con la ayuda del osciloscopio,
elabore el diagrama de tiempo que contenga las salidas del generador (entradas “D”, “E” y
CLK) y las salidas “Q’s” del “latch y del Flip-Flop. Dibújelas en hojas cuadriculadas.

Flip-Flop “JK”

10. Con el CI 7476 implemente el Flip–Flop tipo “JK” mostrado en la figura 1.7. Conecte
las entradas clear y preset en estado alto.

B J Q
Generador de
A CLK _
Combinaciones
C K Q

Figura 1.7: Flip-Flop tipo “JK”

11. Con ayuda del osciloscopio, realice un diagramas de tiempo con CLK, J, y Q; dibuje
en papel cuadriculado.

NOTA: Recuerde verificar en estos circuitos, la presencia de los flancos y no el pulso.

12. Intercambie las entradas J y K realice un nuevo diagrama de tiempos. Analice y

concluya.

Flip–Flop Tipo “T”

13. Interconecte las dos entradas J y K del circuito de las figuras 1.7, para convertirlo en
un Flip–Flop tipo “T”, y conecte esta entrada a la salida B del generador de
combinaciones.

14. Con el nuevo circuito, obtenga el diagrama de tiempos.

15. Invierta las entradas T y CLK y obtenga un nuevo diagrama de tiempo. Analice y
concluya.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)

Práctica 1: Estudio de los Flip -Flops 7

ACTIVIDADES COMPLEMENTARIAS

1.- Describa la operación del circuito de la figura 1.8. ¿Podría funcionar como un
Flip–Flop?.

X
Q

_
Q
Y

Figura 1.8: Circuito de análisis

Explique como podría usarse para simular el resultado de lanzar al aire una moneda.
Suponga que Q = 0 significa que ha caído “sello” y que Q = 1 “águila”.

2. ¿ Qué observaciones haría respecto a los pulsos de reloj de los Flip–Flops estudiados?

3. ¿ Cuál es la razón por la cual no se analizó a los Flip–Flop tipo “JK” y “T” en SSI,
usando interruptores a las entradas?

4. Simule los Flip–Flops tipo “RS” y “D” con compuertas NAND en el paquete
computacional EWB4. Concluya al respecto, comparando con los resultados de la
práctica.

5. Analice el circuito generador de combinaciones. ¿Qué tipo de circuitos utiliza?, ¿En qué
estado trabaja?.

E. Romero A. – ITSON Laboratorio de Sistemas Digitales II (plan 2002)