Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Standard view
Full view
of .
Look up keyword or section
Like this

Table Of Contents

Plan de cours
Chapitre I:
I Introduction
II Les différents systèmes de numération
II.1 Système décimal
II.3 Système Octale
II.4 Système hexadécimal
III Conversions des bases
III.1 Conversion du le système décimal ↔ système binaire
III.2 Conversions du système décimal ↔ système hexadécimal
III.3 Conversions du système binaire ↔ système hexadécimal
IV Les Opérations dans les bases
IV.1 Addition
IV.2 Soustraction
IV.3 Multiplication
V Représentation par les codes
V.1 Le code BCD
V.2 Le code ASCII (American Standard Code for Informatique Interchange)
V.3 Le code binaire réfléchi (code GRAY)
V.4 Conversion Binaire naturel, Binaire réfléchi :
V.5 Conversion Binaire réfléchi, Binaire naturel :
Chapitre II:
II Définitions
II.1 Variable binaire
II.2 Equation logique
II.3 Table de vérité
III Les opérateurs logiques
III.1 Addition logique (OU / OR)
III.2 Produit logique (ET / AND)
III.3 Inversion logique (NON / NOT)
III.4 Opérateur NON-OU (NOR)
III.5 Opérateur NON-ET (NAND)
III.6 Opérateur OU Exclusif (XOR)
IV Les propriétés des opérateurs
Chapitre III:
Simplification des fonctions logiques
I Écriture des fonctions logiques
I.1 Somme canonique de produits
I.2 Produit canonique de sommes
I.3 Forme canonique avec NAND et NOR
I.4 Forme canonique décimal
II Technique de Simplification
II.1 Méthode Algébrique
II.2 Méthode graphique
II.2.1 Tableau de Karnaugh
II.2.2 Simplification d’équations à partir du tableau de Karnaugh
Chapitre IV
Circuits Logiques Combinatoires
II Les Codeurs
III Les Décodeurs
IV Les Transcodeurs
V Les Multiplexeurs ( MUX )
V.1 Définition:
V.2 Multiplexeur à 2 entrées: « N=2 et P=1 »
V.3 Multiplexeur à 4 entrées: « N=4 et P=2 »
VI.2 Réalisation:
VII Les Comparateurs
VIII Les Additionneurs
VIII.1 Demi-Additionneur (2 bits)
VIII.2 Réalisation d’un Additionneur complet (2 bits)
Chapitre V:
Système Logique séquentiel
II Les bascules
II.1 Bascule RS
II.2 Bascule RSH
II.3 Bascule D
II.4 Bascule JK
II.5 Bascule T
Chapitre VI:
Circuits Logiques Séquentiels :
Registres et Compteurs
II Les registres
II.1 Registres à décalage
II.1.1 Registres à décalage SISO
II.1.2 Registre à décalage PIPO
II.1.3 Registre à décalage PISO
II.1.4 Registre à décalage SIPO
III Les Compteurs
III.1 Compteurs asynchrones modulo N = 2n :
III.2 Compteurs asynchrones modulo N ≠ 2n
III.3 Compteurs synchrones
0 of .
Results for:
No results containing your search query
P. 1


Ratings: (0)|Views: 1,372|Likes:
Published by Hela Bista

More info:

Published by: Hela Bista on Nov 26, 2010
Copyright:Attribution Non-commercial


Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less





You're Reading a Free Preview
Pages 5 to 51 are not shown in this preview.
You're Reading a Free Preview
Pages 56 to 80 are not shown in this preview.

Activity (19)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
Bothna Sfaihi liked this
Messi Barça liked this
Messi Barça liked this
Messi Barça liked this
Messi Barça liked this
danem liked this
Messi Barça liked this

You're Reading a Free Preview

/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->