Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Download
Standard view
Full view
of .
Save to My Library
Look up keyword or section
Like this
34Activity

Table Of Contents

Buổi 1. Tổng quan về các phần mềm thiết kế trên FPGA
I. Giới thiệu Board DE2 của Altera
1. Giới thiệu
Hình 1.Board DE2
3. Một vài ứng dụng của board DE2
Hình 2. TV Box
Hình 3. Chương trình vẽ (paintbrush)
Hình 4. Máy hát Karaoke và máy chơi nhạc từ card SD
II. Cách cài đặt Quartus II 8.0 và Nios II
Hình 5. Thông báo chưa cài dirver
Hình 6. Chọn cách thức cài đặt driver
Hình 7. Chọn thư mục tìm kiếm driver
Hình 8. Chọn thư mục chứa dirver
Hình 9. Thông báo lỗi
Hình 10. Thông báo cài đặt hoàn tất
III. Cách nạp chương trình cho Quartus II 8.0:
1. Tạo 1 project:
Hình 11. Tạo mới một project
Hình 12. Hộp hội thoại tạo mới project
Hình 13. Hộp thoại lựa chọn chip
Hình 14. Hộp thoại tổng hợp các thông tin của project
2. Viết chương trình và biên dịch:
Hình 15. Tạo mới file
Hình 16. Lựa chọn loại file cần tạo
Hình 17. Cửa sổ viết code
Hình 18. Cửa sổ lập trình
Hình 19. Hộp thoại lưu file
Hình 20. Lựa chọn lop-level cho file
Bước 6. Biên dịch chương trình:
Hình 21. Biên dịch chương trình
Hình 22. Thông báo việc biên dịch thành công
3. Tạo file mô phỏng (simulate) và bắt đầu simulate
Hình 23. Tạo mới file testbench
Hình 24. Chọn tín hiệu sẽ được test
Hình 25. Hộp thoại lựa chọn tín hiệu
Hình 26. Cửa sổ lựa chọn tín hiệu
Hình 27. Xác nhận lại việc lựa chọn tín hiệu
Hình 28. Thiết lập giá trị cho các tín hiệu
Hình 29. Cửa sổ Save As
Hình 30. Lựa chọn chế độ simulate
Hình 31. Cửa sổ thiết lập các thông số của quá trình simulate
Hình 32. Thực hiện chức năng tổng hợp và phân tích chương trình
Hình 33. Thông báo thành công
Hình 34. Thiết lập file testbench cho chương trình
Hình 35. Lựa chọn đường dẫn lưu trữ file testbench
Hình 36. Chỉ định vị trí lưu trữ file testbench
Hình 37. Tiến hành quá trình simulation
Hình 38. Thông báo simulate thành công
Hình 39. Kết quả quá trình mô phỏng (simulation)
4. Cấu hình chân và nạp lên board
Hình 40. Cửa sổ gán chân
Hình 41. Các tín hiệu cần gán chân
Hình 42. Danh sách các chân có thể được gán
Hình 43. Quá trình gán chân hoàn tất
Hình 44. Lưu lại file cấu hình chân
Hình 45. Hộp thoại load file cấu hình chân
Hình 46. Cửa sổ lập trình (nạp)
Hình 47. Cửa sổ Hardware Setup
Hình 48. Cửa sổ lập trình
Hình 49. Cửa sổ thiết bị
Hình 50. Cứa sổ Device & Pin Options
Hình 51. Thông báo thay đổi chế độ lập trình
Hình 52. Cửa sổ lập trình trong chế độ AS
Hình 53. Lựa chọn file cấu hình
Hình 54. Quá trình lập trình hoàn tất
Buổi 2. Mạch tổ hợp và mạch tuần tự
I. Giới thiệu
2. Hướng dẫn thiết kế FPGA thông qua sơ đồ khối/Schematic
Hình 55. Cửa sổ lựa chọn loại file
Hình 56. Cửa sổ làm việc của Quartus
Hình 57. Hộp thoại lựa chọn linh kiện có trong thư viện
Hình 58. Đặc linh kiện lên cửa sổ làm việc
Hình 59. Cửa sổ gán chân cho tín hiệu xuất nhập
Hình 60. Hoàn tất việc vẽ mạch
Hình 61. Lựa chọn file cấu hình cho project
Hình 63. Cửa sổ cài đặt ModelSim
Hình 64. Cửa sổ lựa chọn thư mục cài đặt
Hình 65. Lựa chọn tên thư mục cho chương trình
Hình 66. Tổng hợp thông tin cài đặt
Hình 67. Thanh process cài đặt
Hình 68. Cửa sổ thông báo license của phần mềm
Hình 69. Đăng ký thông tin
Hình 70. Xem thông tin card mạng của máy
Hình 71. Cửa sổ thuộc tín của hệ thống
Hình 72. Cửa sổ biến môi trường
Hình 73. Hộp thoại tạo mới một biến môi trường
3. Hướng dẫn
Hình 74. Cửa sổ làm việc của ModelSim
Hình 75. Tạo mới project
Hình 76. Thông tin của project mới
Hình 77. Thêm các file vào project
Hình 78. Hộp thoại tạo mới file
Hình 79. Cửa sổ soạn thảo
Hình 80. Tạo mới file
Hình 81. Thêm file vào project
Hình 82. Code verilog file testbench
Hình 83. Thư viện word
Hình 84. Thực hiện simulate
Hình 85. Chọn tín hiệu sẽ được vẽ dạng sóng (giản đồ)
Hình 86. Cửa sổ lệnh
Hình 87. Giản đồ thơi gian của các tín hiệu
Hình 88. Kết thúc quá trình simulate
Hình 89. Sơ đồ kết nối mạch
Buổi 4. Mô hình hành vi
Hình 90. Kết nối mạch
Hình 91. Bảng thực trị và sơ đồ mạch
Hình 92. Sơ đồ mạch
Hình 93. Bảng thực trị và sơ đồ kết nối
Hình 94. Sơ đồ kết nối
Hình 95. Bảng thực trị
Buổi 5. Mô hình hành vi (tt)
Hình 96. Bảng thực trị
Hình 97. Sơ đồ kết nối mạch
Hình 98. Bảng thực trị và sơ đồ kết nối mạch
Hình 99. Mạch cộng 4-bit Full-Adder
Buổi 6. Máy trạng thái
2. Hướng dẫn
Hình 100. Tạo file máy trạng thái
Hình 101. Cửa sổ làm việc
Hình 102. Tạo các trạng thái
Hình 103. Tạo các đường chuyển trạng thái
Hình 104. Thiết lập biểu thức chuyển trạng thái
Hình 105. Thiết lập tín hiệu xuất và action của mỗi trạng thái
Hình 106. Máy trạng thái
Hình 107. Chuyển máy trạng thái sang định dạng của ngôn ngữ thiết kết phần cứn
Hình 108. Code verilog được tạo ra từ máy trạng thái
Hình 109. Chương trình chính
Hình 110. Thiết lập top-level
Hình 111. Lưu đồ trạng thái
0 of .
Results for:
No results containing your search query
P. 1
Thuc Hanh Thiet Ke Mach So Voi Hdl - Student

Thuc Hanh Thiet Ke Mach So Voi Hdl - Student

Ratings: (0)|Views: 1,474 |Likes:
Published by Vu Hung Son

More info:

Published by: Vu Hung Son on Dec 12, 2010
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

06/17/2013

pdf

text

original

You're Reading a Free Preview
Pages 5 to 46 are not shown in this preview.
You're Reading a Free Preview
Pages 51 to 84 are not shown in this preview.

Activity (34)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
Ai Ngo liked this
Tommy Teo liked this
Vt Tung liked this
Vt Tung liked this
Vt Tung liked this
Quang Ta liked this
Quang Ta liked this

You're Reading a Free Preview

Download
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->