Avant-propos a la seconde édition Depuis la premiére édition de cet ouvrage, en octobre 1997, l’intérét de utilisation d'un langage évolué (VHDL ou Verilog) dans la modélisation et la conception des circuits intégrés na fait que se confirmer. Tous les fabricants de circuits logiques programmables, pour citer un exemple industriel, proposent des solutions qui font appel a ces langages. Leur introduction dans l’enseignement s'est done révélé étre un choix pertinent. La principale nouveauté des trois derniéres années conceme extension de ces langages vers le monde des circuits analogiques et mixtes (analogiques et numériques).. Nous n’avons pour I’instant pas pris en compte ces extensions pour plusieurs raisons : — Ces extensions concement la modélisation des circuits, pas leur synthése automa- tique (compilateurs de silicium) ; notre propos étant essentiellement les méthodes de conception des circuits numériques, extension analogique n’aurait fait qu’alourdir de fagon importante la présentation d'un sujet déja dense. ~ Les outils informatiques (compilateurs et simulateurs) associés sont, pour instant, peu nombreux et codteux, leur utilisation dans enseignement est loin etre une pratique courante, La premiéze édition de cet ouvrage était accompagnée d’un CD-rom qui contenait les exemples du livre. En accord avec I’éditeur nous avons pensé qu'il était plus souple de renvoyer le lecteur intéressé a un site Internet http://perso.wanadoo.fr/ Jacques. weber/ Ce site contient les programmes sources du livre, les énoncés des exercices avec leurs corrigés et des liens vers les fournisseurs de logiciels de simulation. Les auteurs tiennent & remercier ici les étudiants de PTUT de Cachan qui contribuent, au cours de travaux de projets tutorés & alimenter le contenu de ce site i i i i } i i 5 ; b(© Dana -Lapepe on ree ete Table des matiéres AVANT-PROPOS A LA SECONDE EDITION [AVANT-PROPOS CCHAPITRE 1 + MODELISATION ET SYNTHESE : LE MEME LANGAGE rn} 12 13 Simulation et synthase 11.1 Un langage commun 1.1.2. Tout n'est pas synthétisable 1.1.3. Simulation fonctionnelle 1.14 Du langage au circuit: la synthise 115 Ducircuit au langage : la modélisation Portabilté 1.2.1 Indépendance vis-A-vis du circuit cible 1.2.2. Indépendance vis-2-vis du compilateur Un langage puissant 1.3.1 Construction higrarchique 1.3.2 Description fonctionnelle ‘CHAPITRE 2* VHDL 24 22 Un préiminare grammatical: le formalisme de Backus et Naur (BNF) Premier apergu 2.2.1 L’exemple incontournable : une commande de feux tricolores 4) Ce que 'on veut obtenir b) Lafagon de le réaliser n n n 2 2 B23 24 2.2.2 Leccouple emity architecture 4) La boite noire : une entté 1) Son contenu : une architecture 2.2.3. ‘Typeset classes a) Les types scalaires 1b) Les types structurés ¢) Pointeurs et fichiers 4) Constantes signaux et variables e) Alias 22.4 Expressions 4) Opérateurs b) Opérandes 22.5 Attributs a) Attributs prédéfinis b) Attributs défnis par Vutlisateur Paralléisme et algorithmes séquentiels 23.1 Le corps d'une architecture : le monde concurrent a) Affectations de signaux ) Instanciation de composants ©) Modules de programme 23.2 Le comps d'un processus : le monde séquentiel 4) Une boucle sans fin controlée par des événements b)Signaux et variables ©) Instructions séquentelles 2.3.3 Modélisation des opérateurs logiques combinatoires a) Pardes instructions concurrentes 1b) Parunalgorithme séquentiel 234 Modélisation des opérateurs séquenticls 4) Opérateurs synchrones et asynchrones 1b) Machines d'états synchrones Quelques pidges 24.1 Les mémoires cachées 4) Un compteur @ maintien asynchrone b) Les indices de l'anomalie c) Les remedes 24.2 Signaux et variables 4) Un générateur de paritéfantaisiste 1b) Variables et bascules 243 Les boucles 4a) Des boucles non synthétisables b) Des boucles inutiles 24.4 Lacomplexité sous-jacente a) Les opérations arithmétiques ou Vexplosion combinatoire b) Les horloges multiples VHDL