NOTAS DE CLASE

CIRCUITOS DIGITALES

5. LOGICA COMBINACIONAL CON MSI Y LSI

PROFESOR: GERMAN MORALES Z.

ENERO DE 2010

1
 LOGICA COMBINACIONAL CON MSI Y LSI

5-2 SUMADOR BINARIO PARALELO

La suma de 2 números binarios de n-bit A y B, puede generarse en 2 formas : ya sea en serie o en

paralelo. El método de adición en serie usa sólo un circuito sumador completo y un dispositivo de
almacenamiento para mantener la salida de acarreo generada.

Sumador completo de 4-bit

B4 A4 B3 A3 B2 A2 B1 A1

C5 FA C4 FA C3 FA C2 FA C1

S4 S3 S2 S1

Figura 5-1 Sumadores completos de 4-bit.

Un sumador paralelo de n-bit requiere n sumadores completos. Puede construirse para 4-bit, 2-bit y 1-
bit de circuitos IC sumadores completos poniendo en cascada varios paquetes.

*un ejemplo de un sumador completo de 4-bit es el tipo TTL74283.

Ejemplo 5-1: Diseñe un convertidor de código BDC-a-exceso-3.

Figura 5-2 Convertidor de código BCD-a-exceso-3

2
5-3 SUMADOR DECIMAL

Un sumador decimal requiere codificar un mínimo de 9 entradas y 5 salidas, ya que se necesitan 4-bit
para codificar cada dígito decimal y el circuito debe tener un acarreo de entrada y un acarreo de salida.
Por supuesto, hay una amplia variedad de circuitos sumadores decimales posibles, dependiendo del
código que se utilice para representar los dígitos decimales.

Suma binaria Suma BCD Decimal

K Z8 Z4 Z2 Z1 C S8 S4 S2 S1
0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 2
0 0 0 1 1 0 0 0 1 1 3
0 0 1 0 0 0 0 1 0 0 4
0 0 1 0 1 0 0 1 0 1 5
0 0 1 1 0 0 0 1 1 0 6
0 0 1 1 1 0 0 1 1 1 7
0 1 0 0 0 0 1 0 0 0 8
0 1 0 0 1 0 1 0 0 1 9
0 1 0 1 0 1 0 0 0 0 10
0 1 0 1 1 1 0 0 0 1 11
0 1 1 0 0 1 0 0 1 0 12
0 1 1 0 1 1 0 0 1 1 13
0 1 1 1 0 1 0 1 0 0 14
0 1 1 1 1 1 0 1 0 1 15
1 0 0 0 0 1 0 1 1 0 16
1 0 0 0 1 1 0 1 1 1 17
1 0 0 1 0 1 1 0 0 0 18
1 0 0 1 1 1 1 0 0 1 19

Al examinar la tabla se observa que la condición para una corrección y un acarreo de salida puede
expresarse por la función booleana:

C = K + Z8Z4 + Z8Z2

Cuando C = 1, es necesario agregar 0110 a la suma binaria y proporcionar un acarreo de salida para la
siguiente etapa.

3
SUMADOR BCD

 El IC tipo TTL 82S83 es un sumador BCD

Sumando Consumando

K Sumador binario de 4-bit

Z8 Z4 Z2 Z1
Acarreo
de salida

Acarreo
de salida

Sumador binario de 4-bit

S8 S4 S2 S1

5-4 COMPARADOR DE MAGNITUD

La comparación de dos números es una operación que determina si un número es mayor que, menor
que o igual a otro número. Un comprobador de magnitud es un circuito combinacional que compara
dos números, A y B y determina sus magnitudes relativas. La salida de la comparación se especifica
por tres variables binarias que indican si A>B, A = B, A < B.

Entonces tenemos dos números de cuatro dígitos como sigue:

A = A3A2A1A0
B = B3B2B1B0

A y B son iguales si A3 = B3 , A2 = B2 , A1 = B1 , A0 = B0 . La relación de igualdad de cada par de bits

puede expresarse en forma lógica con una función de equivalencia:

4
 Xi = AiBi + A’iB’i i = 0, 1, 2, 3

En donde los Xi = 1 sólo si el par de bits en la posición i son iguales, esto es, si ambos son 1 o ambos
son 0. Por lo tanto la igualdad de dos números se puede expresar por una operación AND de todas las
variables:

(A = B) = x3x2x1x0

La variable binaria ( A = B) es igual a1 sólo si todos los pares de dígitos de los dos números son
iguales.

Para determinar si A es mayor o menor que B, se inspeccionan la magnitudes relativas de pares de

dígitos significativos comenzando desde la posición más significativa.

(A > B) = A3B’3 + X3A2B’2 + X3X2A1B’1 + X3X2X1A0B’0

(A < B) = A’3B3 + X3A’2B2 + X3X2A’1B1 + X3X2X1A’0B0

Figura 5-7 Comparador de magnitud de 4-bit (TTL 7485)

5
6
7
5-5 DECODIFICADORES

Las cantidades discretas de información se representan en sistemas digitales con códigos binarios . Un
código binario de n-bits es capaz de representar hasta 2n elementos distintos de información
codificada. Un codificador es un circuito combinacional que convierte información binaria de n líneas
de entrada a un máximo de 2n líneas de salida. Si la información decodificada de n-bit tiene
combinaciones no usadas o no importa, la salida del decodificador tendrá menos de 2n salidas.

8
9
DEMULTIPLEXORES

Algunos decodificadores IC se construyen con compuertas NAND. Ya que una compuerta NAND
produce la operación AND con una salida invertida, se vuelve más económico generar los
minitérminos del decodificador en su forma complementaria.

Un decodificador con una entrada de habilitación puede funcionar como un demultiplexor . Un

demultiplexor es un circuito que recibe información en una sola línea y transmite esta información en
una de 2n líneas de salida posibles. La selección de una línea específica de salida está controlada por
los valores bit de n líneas de selección.

10
Debido a que las operaciones de decodificador y demultiplexor se obtiene mediante el mismo circuito,
un decodificador con una entrada de capacitación se refiere como un decodificador/multiplexor; el
decodificador por sí mismo puede usar las compuertas AND, NAND, o NOR.

Figura 5-12 Decodificador/demultiplexor

D0
A D0
DECODIFICADOR D1 A
Entrada 2X4 DEMULTIPLEXOR D1
D2 Entrada 1X4
B D2
D3
D3

E
Habilitación
Selección

CODIFICADORES

Un codificador es una función digital que produce una operación inversa a la de un decodificador. Un
codificador tiene 2n (o menos) líneas de entrada y n líneas de salida. Las líneas de salida generan el
código binario para las 2n variables de entrada.

11
Figura 5-15 Codificador de 10 a 4 (74147)

12
5-6 MULTIPLEXORES

La multiplexión significa transmitir un gran número de unidades de información sobre un número más
pequeño de canales o líneas. Un multiplexor digital es un circuito combinacional que selecciona
información binaria de una de muchas líneas de entrada y la dirige a una sola línea de salida. La
selección de una línea particular de entrada está controlada por un conjunto de líneas de selección
cuyas combinaciones bit determinan cuál entrada se selecciona.

Como en los decodificadores, los multiplexores IC pueden tener una entrada de habilitación para
controlar la operación de la unidad. Cuando la entrada de habilitación se encuentra en un estado
binario dado, la salidas están inhabilitadas y cuando está en el otro estado (el estado de habilitación), el
circuito funciona como un multiplexor normal.

Figura 5-16 Un multiplexor de 4-a-1 línea

13
14
Ejemplo 5-4 Implemente la siguiente función con un multiplexor

F(A, B, C) = (1, 3, 5, 6)

Figura 5-18 Implementación de F(A, B, C) = (1, 3, 5, 6) con un multiplexor.

MULTIPLEXOR DE DOS CANALES

15
16
MULTIPLEXOR DE 8 CANALES

17
18
DISEÑO DE CIRCUITOS CON MULTUPLEXORES

I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15

I0 I0
I1 I1
I2 I2
I3 I3
I4 I4
I5 I5
I6 I6
I7 MUX I7 MUX
I8 I8
I9 15 X 1 I9 15 X 1
I10 I10
I11 I11
I12 I12
I13 I13
I14 I14
I15 I15
S3 S2 S1 S0 S3 S2 S1 S0

D C B A D C B A

I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15

19