Blok Pembangun Penguat IC

Blok Pembangun Penguat
IC
Sel Penguatan Dasar
Penguat CS dan CE dengan Beban Sumber Arus
Sel penguatan dasar dalam sebuah penguat IC adalah transistor

common-source (CS) atau common-emitter (CE) dengan beban
sumber arus konstan, seperti pada gambar 1(a) dan 1(b). Pada
rangkaian ini RD dan RC digantikan dengan sumber arus konstan,
karena:
1. dalam teknologi IC lebih mudah menggunakan sumber arus,
dengan mengimplentasikan menggunakan transistor, daripada
mengimplementasikan resistansi yang presisi.
2. dengan menggunakan sumber arus konstan berarti penguat CS
dan CE mempunyai resistansi beban yang tinggi; jadi diperoleh
penguatan yang lebih tinggi daripada menggunakan RD atau RC.
Rangkaian 1(a) dan (b) disebut dibebani sumber arus atau dibebani
aktif.
Elektronika EL 2040 2
Gambar 1. sel dasar penguatan dalam penguat IC: (a) CS dengan beban aktif
atau dengan beban sumber arus; (b) CS dengan beban aktif atau dengan
beban sumber arus
Gambar 1.(c) rangkaian ekivalen sinyal kecil dari (a); (d) rangkaian ekivalen
sinyal kecil dari (b)
Pada setiap rangkaian Q1 diberi bias dengan arus ID = I dan IC = I.
Asumsikan transistor MOS pada gambar 1(a) beroperasi pada daerah
jenuh, dan transistor BJT pada gambar 1(b) beropersi pada daerah
aktif.
Analisis sinyal kecil dari penguat CS dan CE dengan beban sumber
arus dapat dilakukan dengan menggunakan model rangkaian
pengganti seperti yang tunjukkan pada gambar 1(c) dan (d).
Perhatikan, karena sumber arus diasumsikan ideal, direpresentasikan
dalam model dengan resistansi tidak terhingga. Dalam kenyataannya
sumber arus mempunyai resistansi yang terbatas.
Perhatikan, penguat CS dan CE pada gambar 1 beroperasi dalam
keadaan hubung terbuka. Resistansi antara output dan ground
hanyalah resistansi output dari transistor itu sendiri, ro. Jadi
penguatan tegangan yang diperoleh pada rangkaian ini adalah
penguatan maksimum dari penguatan CS atau CE.
Dari gambar 1(c) untuk penguat CS dengan beban aktif, diperoleh:
Rin   (1)
Avo   g m ro (2)
Ro  ro (3)
Dari gambar 1(d) untuk penguat CE dengan beban aktif, diperoleh:
Rin  r (4)
Avo   g m ro (5)
Ro  ro (6)
Keduanya mempunyai penguatan tegangan sebesar gmro. Karena ini
adalah penguatan maksimum yang dapat diperoleh oleh penguat CS
dan CE, besaran ini disebut penguatan intrinsik dengan simbol A0.
Penguatan Intrinsik
Untuk BJT, persamaan untuk penguatan intrinsik A0 = gmro dapat
diturunkan dengan menggunakan rumus untuk gm dan ro
IC
gm  (7)
VT
VA
ro  (8)
IC
VA
A0  g m ro  (9)
VT
A0 merupakan perbandingan tegangan Early VA, yang merupakan
parameter yang ditentukan oleh teknologi, dan tegangan termal VT,
yang merupakan parameter fisik (≈ 0,025 V pada suhu ruangan). VA
bernilai 5 V – 35V untuk proses fabrikasi IC modern, 100 V – 130 V
untuk teknologi proses yang lebih tua, yang disebut proses tegangan
tinggi.
Nilai A0 berkisar antara 200 V/V – 5000 V/V, dengan nilai
karakteristik yang lebih rendah untuk divais yang lebih kecil.
Catatan, untuk proses fabrikasi BJT, A0 tidak tergantung dari luas
junction transistor dan arus bias.
Untuk MOSFET:
ID
gm  (10)
VOV 2
g m  2 nCox W L  ID (11)
VA VA' L
ro   (12)
ID ID
VA adalah tegangan Early dan VA’ adalah komponen tegangan Early
yang tergantung dari teknologi proses.
Gunakan persamaan untuk gm dan persamaan untuk ro, diperoleh:
VA
A0  (13)
VOV 2
2VA' L
A0  (14)
VA
VA' 2 nCox W L 
A0  (15)
ID
Beberapa catatan:
1. Kuantitas pada penyebut adalah VOV/2, yang merupakan
parameter disain, dan VOV bernilai antara 0,15 V – 0,3 V. Jadi VOV/2
bernilai antara 0,075 V – 0,15 V, yang sama dengan 3 – 6 kali VT.
Oleh karena itu ada alasan untuk memilih VOV yang lebih tinggi.
2. Kuantitas pembilang, keduanya tergantung dari proses (VA’) dan
tergantung dari divais (L), dan sudah menurun.
3. Dari pers.(14) terlihat untuk teknologi tertentu, penguatan
intrinsik A0 dapat meningkat dengan menggunakan MOSFET
yang lebih panjang dan beroperasi pada VOV yang lebih rendah.
Hasilnya, penguatan intrinsik MOSFET dengan proses modern hanya
bernilai 20 V/V – 40 V/V, lebih rendah dari penguatan intrinsik BJT.
Persamaan untuk A0 MOSFET yang diberikan pada pers. (15)
menunjukkan untuk teknologi proses tertentu (VA’ dan μnCox) dan
divais tertentu (W dan L), penguatan intrinsik berbanding terbalik
dengan √ID. Gambar 2 menunjukkan grafik A0 terhadap arus bias ID.
Grafik membuktikan bahwa penguatan A0 meningkat dengan
menurunnya arus bias.
Tetapi, penguatan akan ‘off’ pada arus yang sangat rendah. Hal ini
disebabkan karena MOSFET memasuki operasi pada daerah
subthreshold, di mana MOSFET mirip dengan BJT dengan
karakteristik arus – tegangan yang eksponensial. Jadi penguatan
intrinsik menjadi konstan, seperti pada BJT.
Catatan, walaupun penguatan yang lebih tinggi dapat diperoleh pada
nilai ID yang lebih rendah, tetapi nilai gm akan lebih rendah (lihat pers.
(11)), dan mempunyai kemampuan yang lebih rendah untuk men-
drive beban kapasitif dan menurunkan bandwidth.
Gambar 2. Penguatan intrinsik dari MOSFET terhadap arus bias ID
Contoh 1:
Akan dibandingkan nilai gm, Rin, Ro, dan A0 untuk penguat CS yang
dirancang menggunakan transistor NMOS dengan L = 0,4 μm dan W
= 4 μm dan difabrikasi dengan teknologi 0,25 μm yang mempunyai
μnCox = 267 μA/V2 dan VA’ = 10 V/μm, dengan nilai-nilai tersebut untuk
penguat CE menggunakan BJT yang difabrikasi dengan proses dengan
β = 100 dan VA = 10 V. Asumsikan kedua divais beroperasi dengan arus
drain (collector) = 100 μA.
Jawab:
Abaikan efek Early pada MOSFET dalam menentukan VOV, maka:
1 W
 2
I D    n Cox  
VOV
2 L

1  4  2
100   267   VOV
2  0,4 
VOV  0,27 V
2 I D 2  0,1
gm    0,74 mA/V
VOV 0,27
Rin  
VA' L 10  0,4
ro    40 k
ID 0,1
Ro  ro  40 k
A0  g m ro  0,74  40  29,6 V/V
Untuk penguat CE
IC 0,1 mA
gm    4 mA/V
VT 0,025 V
 100
Rin  r    25 k
gm 4
V 10
ro  A   100 k
I C 0,1
Ro  ro  100 k
A0  g m ro  4  100  400 V/V
Efek dari Resistansi Output dari Beban Sumber Arus
Beban sumber arus dari penguat CS pada gambar 1 dapat
diimplementasikan menggunakan sebuah transistor PMOS diberi bias
pada daerah jenuh untuk memberikan arus I yang diperlukan, seperti
yang terlihat pada gambar 3(a). Gunakan model MOSFET sinyal besar
untuk memodelkan Q2 seperti yang ditunjukkan pada gambar 3(b), di
mana
I    p Cox 
1
2
W
L


 VDD  VG  Vtp

 2
(16)
VA2
ro 2  (17)
I
Jadi beban sumber arus tidak lagi mempunyai resistansi tidak
terhingga, tetapi mempunyai resistansi ro2. Resistansi ini akan tampak
paralel dengan ro1, seperti yang terlihat pada model rangkaian ekivalen
penguat pada gambar 3(c).
Gambar 3. (a) Penguatan CS dengan beban sumber arus yang
diimplementasikan dengan MOSFET kanal –p Q2; (b) Q2 digantikan dengan
model rangkaian sinyal besarnya.
Gambar 3. (c) rangkaian ekivalen sinyal kecil dari penguat.
Dari gambar 3(c) diperoleh:
vo
Av    g m1  ro1 ro 2  (18)
vi
Jadi, resistansi output yang terbatas dari beban sumber arus
mengurangi besaran penguatan tegangan dari (gm1ro1) menjadi
(gm1ro1 ║ro2). Penurunan ini bisa cukup besar. Misal, jika VA2 yang
sama dengan VA1, ro2 = ro1, dan penguatan akan berkurang menjadi
setengah.
1
Av   g m ro (18' )
2
Cara yang sama dapat dipakai untuk kasus bipolar
Contoh 2:
Implementasi praktis dari rangkaian penguat CS ditunjukkan pada
gambar 4(a). Transistor sumber arus Q2 adalah transistor output dari
current mirror yang dibentuk oleh Q2 dan Q3 dan dicatu oleh sebuah
arus rujukan IREF. Asumsikan Q2 dan Q3 ‘matched’, dan IREF stabil.
Untuk melihat dengan jelas daerah operasi rangkaian penguat yang
linier, tentukan karakteristik transfer (VTC), yaitu vO terhadap vI.
Jawab:
Pertama akan menentukan karakteristik i – v dari sumber arus Q2,
kemudian menentukan VSG dari Q3, yang terpasang antara source dan
gate dari Q2. Jadi, karakteristik i – v dari sumber arus Q2 akan menjadi
kurva karakteristik iD – vSD dari Q2 yang diperoleh dengan vSG = VSG.
Hal ini ditunjukkan pada gambar 4(b), perhatikan i akan sama
dengan IREF pada satu titik saja, yaitu vSD2 = VSG, hanya pada titik inilah
kedua transistor Q2 dan Q3 mempunyai kondisi operasi yang sama.
Gambar 4. Implementasi praktis dari penguat CS; (a) rangkaian; (b)
karakteristik i – v dari beban aktif Q2
Gambar 4. Implementasi praktis dari penguat CS; (c) konstruksi grafis untuk
menentukan karakteristik transfer;
Gambar 4. Implementasi praktis dari penguat CS; (d) karakteristik transfer
Perhatikan, efek dari channel-length modulation pada Q2 (efek Early),
yang dimodelkan dengan resistansi output ro2.
Q2 beroperasi sebagai sumber arus jika v ≥ (|VOV2| = VSG – |Vtp|). Ini
diperoleh jika vO ≤ VDD – |VOV2|. Ini adalah harga maksimum yang
diijinkan dari tegangan output vO.
Gambar 4(c) menunjukkan konstruksi grafik untuk menentukan
karakteristik transfer vO – vI dengan grafik beban merupakan kurva
karakteristik i – v dari Q2 dengan menggeser sumbu vO sebanyak VDD
volt dan ‘dibalik’. Alasannya karena:
vO = VDD – v
VDD menunjukkan besarnya pergeseran, dan tanda negatif pada v
menunjukkan pembalikan dari kurva beban.
Konstruksi grafik dari gambar 4(c) dapat dipakai untuk menentukan
harga vO untuk setiap titik vI. Nilai vI menentukan kurva karakteristik
tertentu untuk Q1 di mana titik operasi berada. Titik operasi akan
menjadi perpotongan antara grafik ini dengan kurva beban. Koordinat
horizontal dari titik operasi memberikan nilai vO.
Dengan cara di atas, diperoleh VTC seperti yang ditunjukkan pada
gambar 4(d). Pada grafik terdapat empat segmen yang berbeda yang
diberi label I,II, III, dan IV. Setiap segmen diperoleh untuk satu dari
empat kombinasi mode operasi Q1 dan Q2, yang juga ditunjukkan
dalam diagram. Perhatikan ada dua titik yang penting pada
karakteristik transfer (A dan B) yang berkaitan dengan titik A dan B
pada gambar 4(c).
Segmen III adalah segmen yang diperhatikan untuk operasi penguat.
Perhatikan pada daerah III dalam kurva transfer hampir linier dan
sangat tajam, yang menunjukkan penguatan tegangan yang besar.
Pada daerah III transistor penguat Q1 dan transistor beban Q2
beroperasi dalam keadaan jenuh. Ujung dari segmen III adalah titik A
dan B.
Pada titik A: vO = VDD − |VOV2|, Q2 memasuki daerah trioda.
Pada titik B: vO = vI – Vtn, Q1 memasuki daerah trioda.
Jika penguat diberi bias pada sebuah titik pada daerah III, penguatan
tegangan sinyal kecil dapat ditentukan seperti yang telah dikerjakan
pada gambar 3(c).
Untuk menjamin komponen dc dari vI mempunyai nilai yang
menyebabkan transistor beroperasi pada daerah III, diperlukan umpan
balik negatif.
Limit atas dari daerah penguat (titik A): VOA = VDD – |VOV2|
Limit bawah dari daerah penguat (titik B): VOB = VOV1
VOV1 dapat ditentukan dengan mengasumsikan ID = IREF.
Contoh 3:
Perhatikan penguat CS CMOS pada gambar 4(a) untuk kasus VDD = 3
V, Vtn = |Vtp| = 0,6 V, μnCox =200 μA/V2 dan μpCox =65 μA/V2. Semua
transistor mempunyai L = 0,4 μm dan W = 4 μm. VAn = 20 V dan |VAp|
= 10 V, dan IREF = 100 μA.
Carilah penguatan tegangan sinyal kecil, dan koordinat titik ekstrim
dari daerah penguat dari karakteristik transfer – titik A dan B.
Jawab:
W 
g m1  2k   I REF
'
n
 L 1
4
 2  200   100  0,63 mA/V
0,4
VAn 20 V
ro1    200 k
I D1 0,1 mA
VAp 10 V
ro 2    100 k
I D2 0,1 mA
Av   g m1  ro1 ro 2 
 0,63 mA V    200 100   k   42 V/V
Untuk menentukan perkiraan tegangan pada titik-titik ekstrim (A
dan B): abaikan efek Early, ketiga transistor mempunyai arus yang
sama IREF, dan kemudian tentukan tegangan overdrive di mana
transistor beroperasi. Transistor Q2 dan Q3 akan mempunyai tegangan
overdrive yang sama, |VOV3|, ditentukan dari
I D 3  I REF 
1
  pCox  W  VOV 3 2
2  L 3
Substitusikan IREF = 100 μA, μpCox = 65 μA/V2, (W/L)3 = 4/0,4 = 10,
menghasilkan:
VOV 3  0,55 V
VOA  VDD  VOV 3  2,45 V
Tentukan |VOV1| dari
1 W  2
I D1  I REF    n Cox    VOV 1
2  L 1
Substitusikan IREF = 100 μA, μnCox = 200 μA/V2, (W/L)3 = 4/0,4 = 10,
menghasilkan:
VOV 1  0,32 V
VOB  VOV 1  0,32 V
Harga yang lebih presisi untuk VOA dan VOB dapat ditentukan dengan
memperhatikan efek Early dalam semua transistor sebagai berikut:
Tentukan VSG dari Q2 dan Q3 dari ID3 = IREF = 100μA dengan
menggunakan:
 V 
I D 3  I REF
1 ' W 
 k p   VSG  Vtp
2  L 3
  2
1  SG
 VAp


 
1  4  2 0,6  VOV 3 
100   65  VOV 3 1  
 (19)
2  0,4   10 
|VOV3| adalah besaran tegangan overdrive di mana Q2 dan Q3
beroperasi, dan untuk Q3 VSD = VSG. Pers (19) dapat dimanipulasi
menjadi:
0,29  VOV 3 1  0,09 VOV 3 

2
Dengan proses mencoba-coba diperoleh:
VOV 3  0,59 V
VSG  0,6  0,53  1,13 V
VOA  VDD  VOV 3  2,47 V
Untuk mencari nilai vI, VIA, turunkan persamaan untuk vO terhadap vI
di daerah III. Perhatikan pada daerah III Q1 dan Q2 saturasi, dan
mengalirkan arus yang sama, sehingga dapat ditulis:
I D1  I D 2
2  1 ' W   V v 
1 ' W 
k n    vI  Vtn  1 
2  L 1
 vO

  k p   VSG  Vtp
 2 L
 2
1  DD O 
 
 VAn  2  V Ap 
Substitusikan dengan nilai-nilainya:
1  0,08vO
8,55 vI  0,6    1  0,13vO 
2
1  0,05vO
vO  7,69  65,77 vI  0,6 
2
(20)
Ini adalah persamaan dari transfer karakteristik untuk segmen III.
Karena daerah III sangat sempit, vI berubah sangat kecil, dan
karakteristik hampir linier.
Substitusikan vO = 2,47 V, maka VIA = 0,88 V
Untuk menentukan koordinat B, VOB = VIB – Vtn.
Substitusikan pada pers. (20), diperoleh: VIB = 0,93 V dan VOB = 0,33 V.
Lebar daerah penguat:
ΔvI = VIB – VIA = 0,05 V
Rentang output:
ΔvO = VOB – VOA = –2,14 V
Jadi, penguatan tegangan ‘sinyal besar’:
vO 2,14
  42,8 V/V
vI 0,05
Yang hampir sama dengan penguatan sinyal kecil yang bernilai –42,
menunjukkan bahwa segmen III dari karakteristik transfer cukup
linier.
Menaikkan Penguatan dari CS atau CE
Pertanyaan bagaimana menaikkan penguatan tegangan yang

diperoleh dari penguat CS atau CE.
Jawabnya terletak pada bagaimana menaikkan resistansi output dari
transistor penguat dan transistor beban. Yaitu dicari sebuah
rangkaian yang melalukan arus gmvi yang dihasilkan oleh transistor
penguat, tetapi menaikkan resistansi dari ro ke harga yang lebih
tinggi.
Gambar 5 menunjukkan kebutuhan ini. Gambar 5(a) menunjukkan
transistor penguat CS, Q1, dengan rangkaian ekivalen outputnya. Di
sini beban tidak ditunjukkan. Pada digambar 5(b) disisipkan sebuah
kotak di antara drain dari Q1 dan sebuah terminal baru dengan label
d2. Di sini juga beban yang akan dihubungkan ke d2 tidak
ditunjukkan.
Gambar 5. Untuk menaikkan penguatan tegangan pada CS, diperlihatkan
pada gambar (a) sebuah blok fungsi, diperlihatkan sebagai ‘kotak hitam’
pada gambar (b), dihubungkan di antara d1 dan beban. Blok baru ini
diperlukan untuk meneruskan arus gm1vi tetapi menaikkan resitansi dengan
faktor K. Blok fungsi ini adalah penyangga arus.
Gambar 5. Untuk menaikkan penguatan tegangan pada CS, diperlihatkan
pada gambar (a) sebuah blok fungsi, diperlihatkan sebagai ‘kotak hitam’
pada gambar (b), dihubungkan di antara d1 dan beban. Blok baru ini
diperlukan untuk meneruskan arus gm1vi tetapi menaikkan resitansi dengan
faktor K. Blok fungsi ini adalah penyangga arus.
‘Kotak hitam’ ini menarik arus output dari Q1 dan melalukannya ke
output; jadi pada outputnya diperoleh rangkaian ekivalen seperti
yang terlihat pada gambar 5(b), terdiri dari sumber arus terkendali
gmvi tetapi dengan resistasi output yang meningkat dengan faktor K.
Apa fungsi ‘kotak hitam’ ini?

Karena kotak ini melalukan arus tetapi meningkatkan resistansi,
kotak ini disebut penyangga arus (current buffer). Kebalikan dari
penyangga tegangan (voltage buffer) yang meneruskan tegangan
tetapi menurunkan resistansi.
Untuk mengimplementasikan fungsi penyangga arus, dari
konfigurasi yang ada ternyata konfigurasi penguat common-gate
(common-base) memenuhi persyaratan ini, karena mempunyai
penguatan arus tunggal. Yang belum diinvestigasi adalah sifat dari
transformasi resistansinya.
Catatan:
1. Tidak cukup menaikkan resistansi output dari transistor
penguat saja. Diperlukan juga cara meningkatkan resistansi
output dari beban sumber arus. Jadi diperlukan sebuah
penyangga arus.
2. Menempatkan transistor penguat CG (atau CB) di atas CS (atau
CE) untuk mengimplementasikan fungsi penyangga arus yang
disebut ‘cascoding’.
Penguat Kaskoda
Istilah kaskoda adalah pemakaian transistor dengan konfigurasi CG

untuk menjadi penyangga arus (current buffer) untuk output
sebuah penguat CS.
Gambar 6 menunjukkan teknik ini untuk penguat MOS.

Transistor CS Q1 adalah transistor penguat dan Q2, terhubung
dengan konfigurasi CG dengan tegangan bias dc VG2 (ground sinyal
pada gatenya), adalah transistor kaskoda.
Pada gambar 6 terlihat rangkaian ekivalen pada output penguat

kaskoda. Jadi transistor kaskoda melalukan arus gm1v1 ke simpul
output dengan menaikkan level resistansi dengan faktor K.
Gambar 6. Cara menyangga arus pada gambar 5 diimplementasikan
dengan menggunakan transistor Q2 dalam konfigurasi CG. VG2 adalah
tegangan bias dc. Rangkaian ekivalen output menunjukkan transistor CG
melalukan arus gmvi tetapi menaikkan level resistansi dengan faktor K.
Transistor Q2 disebut transistor kaskoda.
Penguat Kaskoda MOS
Gambar 7(a) menunjukkan penguat kaskoda MOS tanpa rangkaian

beban dan dengan gate dari Q2 terhubung ke ground sinyal.
Jadi rangkaian ini hanya untuk perhitungan sinyal kecil saja.
Tujuannya mencari parameter Gm dan Ro dari rangkaian ekivalen pada

gambar 7(b), yang dipakai sebagai output dari penguat kaskoda.
Perhatikan jika node d2 dari rangkaian ekivalen dihubung-singkatkan
ke ground, arus yang melalui hubung singkat akan sama dengan Gmvi.
Jadi Gm bisa ditentukan dengan menghubung-singkatkan output dari
penguat kaskoda ke ground, seperti yang terlihat pada gambar 7(c),
tentukan io, dan:
io
Gm 
vi
Gambar 7. (a) Penguat kaskoda MOS untuk perhitungan sinyal kecil; (b)
rangkaian ekivalen output dari penguat pada gambar (a);
Gambar 7 (c) penguat kaskoda dengan output dihubung singkat untuk
menentukan Gm = io/vi;
Gambar 7. (d) rangkaian ekivalen dari gambar (c)
Ganti Q1 dan Q2 pada rangkaian pada gambar 7(c) dengan model
sinyal kecilnya dan menghasilkan rangkaian pada gambar 7(d) yang
akan dipakai dalam analisis untuk menentukan io sebagai fungsi dari
vi.
Perhatikan, tegangan pada simpul (d1, s2) sama dengan –vgs2.

Tulis persamaan simpul pada simpul tersebut, diperoleh:
v gs 2 v gs 2
g m 2 v gs 2    g m1vi
ro1 ro 2
 1 1 
 g m 2   v gs 2  g m1vi
 ro1 ro 2 
Karena gm2 >> (1/ro1), 1/ro2,
g m 2 v gs 2  g m1vi (21)
Artinya, arus terkendali pada source Q2 sama dengan arus terkendali
pada source Q1.
Persamaan pada simpul d2 dapat ditulis:
v gs 2
io  g m 2 v gs 2 
ro 2
 1 
  g m 2  v gs 2
 ro 2 
 io  g m 2 v gs 2
Gunakan persamaan (21):

io  g m1vi
Jadi:
io
Gm   g m1 (22)
vi
Untuk menentukan Ro, set vi menjadi nol, yang akan menyebabkan
Q1 hanya menjadi resistansi output ro1, yang tampak pada source dari
transistor Q2 seperti yang terlihat pada gambar 8(a).
Gantikan Q2 dengan model hybrid-π dan pasangkan tegangan test vx
ke simpul output seperti pada rangkaian ekivalen pada gambar 8(b).
Resistansi output Ro diperoleh sebagai:
vx
Ro 
ix
Perhatikan arus yang ada pada simpul source Q2 sama dengan ix.
Jadi, tegangan pada simpul source, –vgs2, dapat dituliskan sebagai
fungsi ix:
 vgs 2  ix ro1 (23)
Nyatakan vx sebagai jumlah dari tegangan antara ro2 dan ro1:
v x   ix  g m 2 v gs 2  ro 2  ix ro1
Gambar 8. Menentukan resistansi output dari penguat kaskoda MOS
Substitusikan vgs2 dari persamaan (23), maka:
v x  ix  ro1  ro 2  g m 2 ro 2 ro1 
vx
Ro 
ix
Ro  ro1  ro 2  g m 2 ro 2 ro1 (24)
Pada persamaan ini, suku terakhir yang dominan, maka:
Ro  g m 2 ro 2 ro1 (25)
Persamaan ini memberikan interpretasi:

• Transistor CG Q2 menaikkan resistansi output dari penguat
dengan faktor (gm2ro2)
• Transistor CG hanya melalukan arus (gm1vi) ke simpul output.
Jadi CG atau transistor kaskoda sangat efektif untuk merealisasikan
penyangga arus dengan K = Ao2 = gm2ro2.
Penguatan Tegangan
Jika penguat kaskoda dibebani dengan sebuah sumber arus seperti
yang terlihat pada gambar 9(a), penguatan tegangan dapat diperoleh
dari rangkaian ekivalen pada gambar 9(b) sebagai
vo
Avo    g m1 Ro
vi
Avo   g m1ro1  g m 2 ro 2  (26)
Untuk kasus gm1 = gm2 = gm dan ro1 = ro2 = ro,
Avo   g m ro 
2
  Ao2 (27)
Jadi meng-kaskoda-kan menghasilkan peningkatan besaran
penguatan dari Ao menjadi Ao2.
Meng-kaskoda-kan juga dapat digunakan untuk menaikkan
resistansi output dari beban sumber arus seperti yang terlihat pada
gambar 6.
Gambar 9. (a) Penguatan kaskoda MOS dengan beban sebuah sumber
arus ideal. (b) rangkaian ekivalen dari output kaskoda.
Gambar 10. Menggunakan transistor kaskoda untuk menaikkan
resistansi output dari sumber arus Q4.
Q4 adalah transistor sumber arus, dan Q3 adalah transistor kaskoda.
Tegangan VG3 dan VG4 adalah tegangan bias dc.
Transistor kaskoda Q3 memberikan kelipatan resistansi output Q4,
ro4 dengan (gm3ro3) untuk memberikan resistansi output dari sumber
arus kaskoda:
Ro   gm3ro3  ro4 (28)
Menggabungkan penguat kaskoda dengan sumber arus kaskoda
terlihat pada gambar 11(a). Rangkaian ekivalen pada sisi output
terlihat pada gambar 11(b), sehingga penguatan tegangan dapat
diperoleh:
Av    g m1  Ron Rop 
vo
vi
Av   g m1   g m 2 ro 2  ro1    g m 3ro 3  ro 4  (29)
Gambar 11. Penguat kaskoda dengan beban sumber arus kaskoda.
Gambar 11. Penguat kaskoda dengan beban sumber arus kaskoda.
Untuk kasus dimana semua transistor identik:

1
Av    g m ro  2   1 A02 (30)
2 2
Contoh soal 4:
Diperlukan untuk merancang sumber arus kaskoda dari gambar 10
untuk menyediakan arus 100 μA dan resistansi output 500 kΩ.
Asumsikan untuk teknologi CMOS 0,18-μm yang ada, VDD = 1,8 V, Vtp
= − 0,5 V, μpCox = 90 μA/V2 dan VA’= −5 V/μm. Gunakan |VOV| = 0,5 V,
tentukan L dan W/L untuk setiap transistor, dan harga dari tegangan
bias VG3 dan VG4.
Jawab:
Resistansi output:
Ro   g m3ro 3  ro 4
Asumsikan Q3 dan Q4 ‘matched’
Ro   g m ro  ro
VA VA
 
VOV 2 ID
Gunakan |VOV| = 0,3 V, maka:
VA VA
500 k  
0,15 0,1 mA
VA  2,74 V
Karena |VA| = |VA’|L, maka diperlukan:

2,74
L  0,55 μm
5
Yang kira-kira tiga kali dari panjang kanal minimum.
Dengan |Vt| = 0,5 V dan |VOV| = 0,3 V

VSG 4  0,5  0,3  0,8 V
VG 4  1,8  0,8  1,0 V
Untuk memungkinkan simpangan sinyal maksimum pada terminal
output, gunakan tegangan pada Q4 minimum yang diperlukan, yaitu
|VOV| = 0,3. Maka
VD 4  1,8  0,3  1,5 V
Karena kedua transistor identik dan mengalirkan arus yang sama,
maka
VSG3  VSG 4  0,8 V
VG 3  1,5  0,8  0,7 V
Perhatikan, tegangan maksimum yang diperbolehkan di terminal
output dari sumber arus akan dibatasi dengan kebutuhan untuk
memungkinkan tegangan minimum |VOV| pada Q1, jadi:
VD 3 max  1,5  0,3  1,2 V
Untuk menentukan perbandingan W/L dari Q3 dan Q4 yang
diperlukan, gunakan:
 VSD 
I D    p Cox 
1 W 1   2
 V   VOV
2 L  A 
1 W   0,3 
100   90     0,32 1  
2 L  2,74 
Menghasilkan:
W
 22,3
L
Distribusi Penguatan Tegangan pada Penguat Kaskoda
Untuk mengetahui bagaimana pembagian tegangan antara tingkat

CS, Q1, dan tingkat CG, Q2, pada penguat kaskoda, perhatikan
penguat kaskoda pada gambar 12(a).
Di sini terlihat resistansi beban RL, yang merepresentasikan
resistansi output pada beban sumber arus dan resistansi tambahan
lainnya yang mungkin terhubung pada simpul output.
Output penguat kaskoda dapat digambarkan seperti pada gambar
11(b), di mana Gm = gm1 dan Ro = (gm2ro2)ro1. Penguatan tegangan Av
dari penguat pada gambar 12(a) dapat diperoleh sebagai berikut:
Av   g m1  Ro RL 
Av   g m1  g m 2 ro 2 ro1  RL (31)
Penguatan menyeluruh Av dapat dinyatakan sebagai hasil perkalian
antara penguatan dari Q1 dan Q2 sebagai:
 vo1  vo 
Av  Av1 Av 2     (32)
 vi  vo1 
Untuk mendapatkan Av1 = vo1/vi diperlukan resistansi total antara
drain dari Q1 dan ground.
Merujuk pada gambar 12(a), dan perhatikan resistansi Rd1, maka Av1
dapat dinyatakan sebagai
vo1
Av1    g m1 Rd 1 (33)
vi
Rd1 adalah resistansi paralel antara ro1 dan Rin2, dimana Rin2 adalah
resistansi input dari transistor CG, Q2.
Gambar 12. (a)Penguat kaskoda dengan resistansi beban RL.
Gambar 12. (b) menentukan vo1
Gambar 12. (c) menentukan Rin2
Turunkan persamaan untuk Rin2. Untuk hal ini perhatikan rangkaian
ekivalen dari Q2 dengan resistansi beban RL, seperti pada gambar
12(c). Perhatikan bahwa tegangan pada source Q2 adalah −vgs2, jadi
Rin2 dapat diperoleh dari:
 v gs 2
Rin 2 
i
i adalah arus yang mengalir ke source Q2. Arus ini juga keluar dari
drain Q2 ke resistansi RL. Jumlahkan arus pada simpul source,
terlihat arus yang melalui ro2 sama dengan (i + gm2vgs2). Jadi, dapat
dinyatakan, tegangan pada simpul source, −vgs2, adalah jumlah dari
penurunan tegangan pada ro2 dan RL.
 v gs 2   i  g m 2 v gs 2  ro 2  iRL
 v gs 2
Rin 2 
i
ro 2  RL
Rin 2  (34)
1  g m 2 ro 2
Karena gm2ro2 >> 1, Rin2 dapat disederhanakan sebagai berikut:
RL 1
Rin   (35)
g m 2 ro 2 g m 2
Jika ro2 tidak terhingga, Rin2 menjadi 1/gm2. Jika ro2 tidak dapat
diabaikan, resistansi input tergantung dari harga RL, yaitu resistansi
beban RL dibagi dengan faktor (gm2ro2).
Kembali pada penguat kaskoda pada gambar 12(a), setelah diperoleh

harga Rin2 dapat dihitung Rd1 dan AV1 sebagai berikut:
Rd 1  ro1 Rin 2 (36)
Av1   g m1  ro1 Rin 2  (37)
Gambar 13. Sifat transformasi-impedansi dari penguat CG. Tergantung
dari harga Rs dan RL.
Harga Av2 diperoleh dengan membagi penguatan total Av pada
persamaan (31) dengan Av1.
Tabel 1 menunjukkan efek dari harga RL terhadap penguatan total
dari penguat kaskoda, dan bagaimana penguatan ini terdistribusi di
antara kedua tingkat penguat kaskoda, jika ro1 = ro2 = ro dengan 4
harga RL yang berbeda:
1. RL = ∞, diperoleh dengan beban sumber arus ideal.
2. RL = (gmro)ro, diperoleh dengan beban kaskoda sumber arus.
3. RL = ro, diperoleh dengan sebuah beban sumber arus
4. RL = 0, yaitu jika output dihubung singkat.
Tabel 1. Distribusi Penguatan dalam Penguat Kaskoda MOS untuk Berbagai
Harga RL
Kasus RL Rin2 Rd1 Av1 Av2 Av
1 ∞ ∞ ro −gmro g mr o −(gmro)2
(gmro) ro ro ro/2 − ½(gmro) g mr o − ½(gmro)2

2
3 ro 2/gm 2/gm −2 ½(gmro) −(gmro)
4 0 1/gm 1/gm −1 0 0
Resistansi Output dari Penguat CS dengan Resistansi Source
Degeneration.
Gambar 14 menunjukkan rangkaian penguat CS dengan sebuah

resistansi pada source-nya. Resistansi ini disebut resistansi source-
degeneration karena sifatnya mengurangi transkonduktansi efektif
dari penguat CS dari gm menjadi gm/(1+gmRS), dengan faktor (1+gmRS).
Resistansi ini juga memperbaiki beberapa kinerja dari CS, misal
linieritas dan bandwith.
Untuk menghitung resistansi output dari penguat CS dengan
resistansi source-degeneration, gunakan penurunan resistansi
output dari penguat kaskoda. Hal ini disebabkan, pada saat
menghitung resistansi output, terminal input dihubungkan ke
ground, dan transistor tampak seperti transistor CG.
Jadi Ro:
Ro  RS  ro  g m ro RS (38)
Karena gmro >> 1, suku pertama akan jauh lebih rendah dari suku
ketiga dan dapat diabaikan, sehingga:
Ro  1  g m RS  ro (39)
Jadi source degeneration meningkatkan resistansi output dari
penguat CS dari ro menjadi (1+gmRS)ro, kenaikan dengan faktor
(1+gmRS)
Gambar 14. Persamaan untuk resistansi output pada penguat kaskoda dapat
digunakan untuk mencari resistansi output dari CS dengan resistansi source-
degeneration. Hasilnya, Rs meningkatkan resistansi output dengan faktor (1 +
gmRs).
Double Cascoding
Jika masih diperlukan resistansi output yang lebih besar dan berarti
penguatan yang lebih besar, dapat ditambahkan satu level
cascoding, seperti pada gambar 15.
Q3 adalah transistor kaskoda yang kedua, dan transistor ini
meningkatkan resistansi output dengan (gm3ro3).
Dalam kasus transistor identik, resistansi output akan menjadi
(gmro)2ro dan penguatan tegangan, asumsikan beban sumber arus
ideal, akan menjadi (gmro)3 atau Ao3. Tentu saja harus dibuat
tegangan bias yang lain untuk transistor kaskoda yang kedua, Q3.
Kelemahan dari double cascoding adalah transistor tambahan
diletakkan di antara rel catu daya. Jadi untuk merealisasikan
keunggulan double cascoding, beban sumber arus akan juga
memerlukan menggunakan double cascoding dengan transistor
tambahan. Karena untuk operasi normal , masing-masing transistor
memerlukan minimum vDS (sedikitnya sama dengan VOV), dan
teknologi MOS modern menggunakan catu daya dengan rentang 1 V
– 2 V, jadi akan ada batasan jumlah transistor dalam tumpukan
(stack) kaskoda.
Gambar 15. Double cascoding.
The Folded Cascode
Untuk menghindarkan masalah penumpukan sejumlah transistor di

antara tegangan catu daya yang rendah, dapat digunakan transistor
PMOS untuk divais kaskoda, seperti pada gambar 16.
• Transistor NMOS Q1 beroperasi dalam konfigurasi CS, tetapi
tingkat CG diimplementasikan dengan menggunakan transistor
PMOS Q2.
• Sumber arus tambahan I2 diperlukan untuk memberi bias Q2
dan berperan sebagai beban aktif dari Q2.
• Q1 beroperasi dengan arus bias (I1 – I2).
• Tegangan dc VG2 diperlukan untuk memberikan level dc yang
sesuai untuk gate transistor kaskoda Q2. Harganya harus dipilih
agar Q1 dan Q2 beroperasi pada daerah saturasi.
Operasi sinyal kecil dari rangkaian pada gambar 16 sama dengan
kaskoda NMOS. Perbedaannya arus sinyal gmvi dilipat ke bawah (is
folded down) dan dibuat untuk mengalir ke terminal source Q2.
Karena hal inilah rangkian disebut folded cascode (kaskoda
terlipat).
Gambar 16. The folded cascode.

Blok Pembangun Penguat IC

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Blok Pembangun Penguat IC

Uploaded by

Copyright:

Available Formats

Blok Pembangun Penguat

Sel penguatan dasar dalam sebuah penguat IC adalah transistor

0,29  VOV 3 1  0,09 VOV 3 

Pertanyaan bagaimana menaikkan penguatan tegangan yang

Apa fungsi ‘kotak hitam’ ini?

Istilah kaskoda adalah pemakaian transistor dengan konfigurasi CG

Gambar 6 menunjukkan teknik ini untuk penguat MOS.

Pada gambar 6 terlihat rangkaian ekivalen pada output penguat

Gambar 7(a) menunjukkan penguat kaskoda MOS tanpa rangkaian

Tujuannya mencari parameter Gm dan Ro dari rangkaian ekivalen pada

Perhatikan, tegangan pada simpul (d1, s2) sama dengan –vgs2.

Gunakan persamaan (21):

Persamaan ini memberikan interpretasi:

Untuk kasus dimana semua transistor identik:

Karena |VA| = |VA’|L, maka diperlukan:

Dengan |Vt| = 0,5 V dan |VOV| = 0,3 V

VD 3 max  1,5  0,3  1,2 V

Untuk mengetahui bagaimana pembagian tegangan antara tingkat

Kembali pada penguat kaskoda pada gambar 12(a), setelah diperoleh

Kasus RL Rin2 Rd1 Av1 Av2 Av

(gmro) ro ro ro/2 − ½(gmro) g mr o − ½(gmro)2

3 ro 2/gm 2/gm −2 ½(gmro) −(gmro)

Gambar 14 menunjukkan rangkaian penguat CS dengan sebuah

Untuk menghindarkan masalah penumpukan sejumlah transistor di

You might also like