Nama : Nama Pembina :

Muhamad Haikal A Neti Amalia ,S.Pd

Register SIPO JK Dra. Hj.Sri Prihatiningsih
Tanggal : Sabtu , 21 Mei 2011 Mata Pelajaran : Digital
Job ke : 20
Flip-Flop Nilai dan Paraf :

I. Pendahuluan

Register geser adalah suatu kelompok flip-flop yang dihubungkan dalam satu rantai sehingga
output flip-flop menjadi input dari flip-flop selanjutnya. Register SIPO bit-bit data dimasukan secara
serial. Sekali data disimpan, setiap bit muncul pada masing-masing baris keluarannya.

II. Tujuan

 Memahami konsep rangkain Register SIPO JK-FF

 Menjelaskan konsep rangkain Register SIPO JK-FF
 Mampu merangkai Register SIPO JK-FF

III. Alat dan Bahan

 Software Circuit Maker

 Trainer Digital
 Kabel Jumper
 IC 7476 dan IC 7404

IV. Langkah Kerja

Circuit Maker
1. Buka aplikasi Circuit Maker
2. Mulailah dengan menempatkan IC 7476 dan IC 7404. Caranya pilih menu Digital by Function
> Flip-Flops > 7476 1/2 dan Digital by Function > Gates Inverters > 7404 kemudian pilih/klik
Place untuk menempatkannya seperti gambar di samping ini.
3. Setelah IC dipasang, sekarang tempatkan switch dan lampunya. Caranya pilih menu Switches
> Digital > Logic Switch dan Digital Animated > Display > Logic Display. Kemudian klik/pilih
Place dan tempatkan switch dan lampunya seperti gambar di samping ini.

4. Kemudian hubungkan antara komponen yang satu dengan yang lainnya, caranya klik tombol
+ lalu dekatkan dengan komponen yang akan dihubungkan. Bila ada kotak merah didekat
komponen yang satu, tarik ke komponen yang akan dihubungkan, maka terbentuklah jalur
penghubung antar komponen. Lakukan sampai semua komponen terhubung.

5. Kemudian lakukan pengetesan, caranya pilih menu Simulation > Digital Mode. Kemudian
pilih Simulation > Run untuk mengetesnya. Hasil pengetesan dicantumkan pada table
kebenaran.
Trainer Digital
1. Persiapkan alat dan bahannya
2. Rangkai seperti gambar di bawah ini pada Trainer Digital

3. Atur switch – switchnya, kemudian amati dan catat hasilnya pada table kebenaran

V. Hasil Kerja

Tabel Kebenaran (Teori) Tabel Kebenaran (Praktek)

Inpu Inpu
Output Output
Clock t Clock t
Data L1 L2 L3 L4 Data L1 L2 L3 L4
0 0 0 0 0 0 0 0 0 0 0 0
1 1 0 0 0 0 1 1 0 0 0 0
2 0 1 0 0 0 2 0 1 0 0 0
3 1 1 0 0 0 3 1 1 0 0 0
4 0 1 1 0 0 4 0 1 1 0 0
5 1 1 1 0 0 5 1 1 1 0 0
6 0 1 1 1 0 6 0 1 1 1 0
7 1 1 1 1 0 7 1 1 1 1 0
8 0 1 1 1 1 8 0 1 1 1 1
9 1 1 1 1 1 9 1 1 1 1 1
VI. Kesimpulan

Dari percobaan tersebut, dapat dibuktikan bahwa rangkaian Register SIPO JK Flip-Flop
pemasukan datanya dilakukan dengan cara seri. Jika data tersimpan pada keluaran pertama maka
keluaran kedua akan mengingatnya, sehingga keluaran kedua akan memiliki output yang sama
seperti keluaran pertama, begitu pun seterusnya.