Nama : Pangestu Mata Pelajaran : Digital

Kurniawan FLIP-FLOP
Kelas : X TKJ A Job Ke :
No. Absen : 19 Nama Guru : Netty Amalia

SR FLIP-FLOP
I. PENDAHULUAN
Sebuah SR Flip-Flop adalah rangkaian gerbang logika yang mempunyai dua kemungkinan
kedudukan yaitu Bi stabil memory. Untuk SR Flip-Flop juka S berada dalam posisi Enable
maka C adalah kebalikannya maka akan menghasilkan output Q = 0 dan not Q = 1
II. TUJUAN
 Siswa dapat mengetahui pengertian dari SR Flip-Flop
 Siswa dapat merangkai rangkaian SR Flip-Flop
III. ALAT DAN BAHAN
 Trainer Digital
 Kabel Jumper
 IC 7400
 1 unit PC
 Software Circuit Maker
IV. GAMBAR KERJA

V. LANGKAH KERJA
 TRAINER
 Buat rangkaian SR Flip-Flop sesuai dengan yang diperintahkan
 Atur switch inputnya
 Catat hasilnya pada tabel kebenaran
 CIRCUIT MAKER
 Buka Software Circuit Maker.
 Pilih IC yang digunakan  Pilih pada kotak Browse  Digital by Number pilih
IC yang digunakan
 Gunakan IC 7400
 Atur outputnya melalui led-lednya, caranya Display  Digital  Logic Display.
 Untuk menghubungkannya gunakan wire tool
 Setelah selesai sesuai dengan rangkaian yang ditugaskan. Lalu klik Simulation 
Digital Mode  Run
VI. HASIL KERJA
 SR Flip-Flop
  TABEL KEBENARAN

Input Output
Clock
S R Q Not Q
1 1 0 1 0
1 1 1 TD
1 0 1 0 1
1 0 0 TB
1 1 0 1 0
1 0 1 0 1
1 0 0 TB
1 1 0 1 0
1 1 1 TD
1 0 1 0 1

 TIMMING DIAGRAM

VII. KESIMPULAN
Jadi, pada SR Flip-Flop output nya akan tidak terdefinisi jika semua inputnya bernilai
1.
 JK FLIP-FLOP
I. PENDAHULUAN
Sebuah JK Flip-Flop hampir sama seperti SR Flip-Flop dengan satu pengecualian, jika
kedua input berada dalam keadaan on pada saat yang berlawanan maka outputnya akan
melakukan toggle (membalik kedudukan output).
II. TUJUAN
 Siswa dapat mengetahui pengertian dari JK Flip-Flop
 Siswa dapat merangkai rangkaian JK Flip-Flop
III. ALAT DAN BAHAN
 Trainer Digital
 Kabel Jumper
 IC 7476
 1 unit PC
 Software Circuit Maker
IV. GAMBAR KERJA

V. LANGKAH KERJA
 TRAINER
 Buat rangkaian SR Flip-Flop sesuai dengan yang diperintahkan
 Atur switch inputnya
 Catat hasilnya pada tabel kebenaran
 CIRCUIT MAKER
 Buka Software Circuit Maker.
 Pilih IC yang digunakan  Pilih pada kotak Browse  Digital by Number pilih
IC yang digunakan
 Gunakan IC 7476
 Atur outputnya melalui led-lednya, caranya Display  Digital  Logic Display.
 Untuk menghubungkannya gunakan wire tool
 Setelah selesai sesuai dengan rangkaian yang ditugaskan. Lalu klik Simulation 
Digital Mode  Run
VI. HASIL KERJA
 JK Flip-Flop
  TABEL KEBENARAN

Input Output
Clock
J K Q Not Q
0 0 0 Not Change
1 0 1 0 1
0 0 0 Not Change
1 0 0 Not Change
0 0 1 0 1
1 0 0 Not Change
0 1 0 1 0
1 1 1 Toggle
0 1 1 Toggle

 TIMMING DIAGRAM

VII. KESIMPULAN
Jika kondisi input JK bernilai 1 yang akan membuat kondisi output menjadi
berlawanan dengan kondisi output sebelumnya (toogle). JK Flip-Flop merupakan
penyempurna SR Flip-Flop.
 D FLIP-FLOP
I. PENDAHULUAN
Sebuah D Flip-Fflop adalah SR Flip-Flop yang ditambah dengan suatu inventer pada
reset inputnya. Sifat dari D Flip-Flop adalah bila input D (Data) dan pulsa clock berlogik 1,
maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D Flip-Flop akan
berada pada keadaan reset atau output Q berlogika 0.
II. TUJUAN
 Siswa dapat mengetahui pengertian dari D Flip-Flop
 Siswa dapat merangkai rangkaian D Flip-Flop
III. ALAT DAN BAHAN
 Trainer Digital
 Kabel Jumper
 IC 7474
 1 unit PC
 Software Circuit Maker
IV. GAMBAR KERJA

V. LANGKAH KERJA
 TRAINER
 Buat rangkaian D Flip-Flop sesuai dengan yang diperintahkan
 Atur switch inputnya
 Catat hasilnya pada tabel kebenaran
 CIRCUIT MAKER
 Buka Software Circuit Maker.
 Pilih IC yang digunakan  Pilih pada kotak Browse  Digital by Number pilih
IC yang digunakan
 Gunakan IC 7474
 Atur outputnya melalui led-lednya, caranya Display  Digital  Logic Display.
 Untuk menghubungkannya gunakan wire tool
 Setelah selesai sesuai dengan rangkaian yang ditugaskan. Lalu klik Simulation 
Digital Mode  Run

VI. HASIL KERJA

 D Flip-Flop
  TABEL KEBENARAN

Input Output
D Clock Q Not Q
0 0 Not Change
0 1 0 1
1 0 Not Change
1 1 1 0
 TIMMING DIAGRAM

VII. KESIMPULAN
Pada posisi clock rendah, sinyal masukkan D tidak mempengaruhi keluaran Q, sedangkan
untuk sinyal clock tinggi, maka akan diperoleh keluaran sesuai data D yang masuk pada saat
itu.