________________________________

CEFET-SC Gerncia Educacional de Eletrnica

ELETRNICA DIGITAL 1
CIRCUITOS COMBINACIONAIS

Prof. Wilson B. Zapelini

FLORIANPOLIS AGOSTO/2001

2.

3.

4.

5.

6.

7.

PROGRAMA Sistemas de numerao: decimal, binrio, octal, hexadecimal 1.1 Converses de sistemas 1.2 Operaes aritmticas no sistema binrio Funes lgicas e portas lgicas 2.1 Lgica: conceito, histrico e aplicaes 2.2 Funo E 2.3 Funo OU 2.4 Funo NOT (Inversora) 2.5 Funo NO-E 2.6 Funo NO-OU 2.7 Equivalncia de portas lgicas 2.8 Funo Ou-Exclusivo 2.9 Funo Coincidncia 2.10 Interligao de blocos Ou-Exclusivo e Coincidncia Famlias de circuitos lgicos: TTL e CMOS 3.1 Conceitos e parmetros 3.2 Interfaceamento 3.3 Leitura e interpretao de folhas de dados de circuitos integrados digitais Circuitos combinacionais 4.1 Fluxograma para desenvolvimento de projetos 4.2 Resoluo de projetos lgicos 4.3 Resoluo de projetos usando o Diagrama de Veitch-Karnaugh Cdigos, codificadores e decodificadores 5.1 Cdigos 5.2 Codificador decimal/binrio 5.3 Decodificador para display de 7 segmentos (anodo comum e catodo comum) Circuitos aritmticos 6.1 Meio somador 6.2 Somador completo 6.3 Meio subtrator 6.4 Subtrator completo 6.5 Somador/subtrator binrio 6.6 Somador/subtrator usando complemento de 2 Circuitos multiplex e demultiplex 7.1 Multiplexadores 7.2 Demultiplexadores 7.3 Mux e Demux ut ilizados na transmisso de dados Referncias Bibliogrficas Experincias CARGA HORRIA: 60 horas

Pgina 03 04 05 06 06 07 08 08 09 09 11 12 13 13 14 14 16 16 16 16 17 18 22 22 22 23 26 26 26 27 28 29 29 30 30 34 37 38 39

METODOLOGIA Aulas tericas: expositivas/dialogadas com recursos de quadro, marcador, apostila e livro referncia, abordando contedos tericos e resoluo de problemas/projetos Aulas prticas: experimentos com circuitos integrados usando equipamentos didticos de montagem BIBLIOGRAFIA RECOMENDADA IDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrnica Digital. So Paulo: Editora rica, 1998. INSTRUMENTOS DE AVALIAO ? Testes escritos com consulta bibliogrfica; ? Testes prticos; ? Ficha de observao experimental; ? Trabalho de pesquisa bibliogrfica; ? Projeto interdisciplinar.

1 SISTEMAS DE NUMERAO DECIMAL (base 10)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

BINRIO (base 2)
0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110 11111 100000 100001 100010 100011 100100 100101 100110 100111 101000 101001 101010 101011 101100 101101 101110 101111 110000 110001 110010
3

OCTAL (base 8)
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27 30 31 32 33 34 35 36 37 40 41 42 43 44 45 46 47 50 51 52 53 54 55 56 57 60 61 62

HEXADECIMAL (base 16)

0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31 32

1.1 CONVERSO DE SISTEMAS Converso do sistema binrio para sistema decimal Composio de no decimal inteiro ? 594(10) = 5x102 + 9x101 + 4x100 = 500 + 90 + 4 = 594(10) Composio de no decimal fracionrio? 10,5 (10) = 1x101 + 0x100 + 5x10-1 = 10 + 0 + 0,5 = 10,5(10) Composio de no binrio inteiro ? 1010(2) = 1x2 3 + 0x2 2 + 1x2 1 + 0x2 0 = 8 + 0 + 2 + 0 = 10(10) Composio de no binrio fracionrio ? 101,101(2) = 1x2 2 + 0x2 1 + 1x2 0 + 1x2 -1 + 0x2 -2 + 1x2 -3 = = 4 + 0 + 1 + 1/2 + 0 + 1/8 = 5,625(10) Exerccios: Converter os seguintes nmeros binrios para decimais: a) 11111(2) = b) 1001100(2) = c) 1011,11(2) = d) 1100,0011(2) = Converso do sistema decimal para sistema binrio 47(10) ?_2__ 1 23 ?_2__ 1 11 ?_2__ 1 5 ?_2__ 1 2 ?_2__ 0 1

Obteno do no binrio ? 101111(2)

8,375(10) ? 8 ?_2__ 0 4 ?_2__ 0 2 ?_2__ 0 1 Obteno da parte inteira ? 1000(2)

0,375 x 2_ 0,750 x 2_ 1,500 ? 0,500 x 2_ 1,000 Obteno da parte fracionria ? 0,011(2)

Composio da parte inteira + fracionria ? 1000 + 0,011 = 1000,011(2) Exerccios: Converter os seguintes nmeros decimais para binrios: a) 215(10) ?_____ c) 9,92(10) ? 9?_____ 0,92 x 2_

b) 102(10) ?_____

d) 7,47(10) ? 7?_____

0,47 __x 2_

1.2 OPERAES ARITMTICAS NO SISTEMA BINRIO Adio 0+0=0 0+1=1 1+0=1 1 + 1 = 0 e vai-1 Exemplos: 110 +111

11001 +1011

111 +111 +111

Subtrao 00=0 11=0 10=1 0 1 = 1 e empresta-1 Exemplos: 1110 -1001

1000 -111

11000 - 111

Multiplicao 0x0=0 0x1=0 1x0=0 1x1=1 Exemplos: 11010 x 11

11011 x 101

1011101 x 1001

Diviso 0? 1=0 1? 1=1 Exemplos:

10100 ?100_

110110 ?110_

101010 ?11_

2 FUNES LGICAS E PORTAS LGICAS 2.1 Lgica: conceito, histrico e aplicaes A lgica aristotlica A lgica formal ocupa um lugar de destaque no pensamento contemporneo que, por sua importncia filosfica, tendeu sempre a assumir o carter de disciplina exata, terminando por se fundir intimamente com a matemtica. Desenvolveu-se de modo extraordinrio nos ltimos decnios, abrangendo enorme quantidade de temas, evoluindo a partir da lgica aristotlica, passando pela lgica binria (booleana) e culminando com seu uso cientfico e tecnolgico nos atuais equipamentos informatizados. A relao entre a lgica e a realidade sempre foi uma das mais importantes questes da filosofia e da teoria das cincias. Nascida na Grcia clssica, a lgica formal sempre tendeu a assumir o carter de disciplina exata. A palavra lgica nos familiar, pois, freqentemente, falamos em comportamento lgico, explicao lgica, esprito lgico. Lgica, no sentido epistemolgico, vem do latim lgica, cincia das leis do raciocnio. empregada, fundamentalmente, na mesma acepo de razovel. O estudo da lgica o estudo dos mtodos e princpios usados para distinguir o raciocnio correto do incorreto. Naturalmente, no se pretende afirmar que s possvel argumentar corretamente com algum que tenha estudado lgica. No entanto, uma pessoa com conhecimentos de lgica tem mais probabilidades de raciocinar corretamente do que aquela que no se aprofundou nos princpios gerais implicados nessa atividade. Aristteles foi o primeiro sistematizador da lgica, procurando caracterizar um instrumento (rganon), servindo-se da razo, na busca da verdade. lgica cabe, por conseguinte, a descoberta de leis gerais de encadeamento de conceitos para formar juzos e de encadeamento de juzos, para formar raciocnios. Para Aristteles, os constituintes bsicos dos enunciados so os termos, que costumam ser distribudos em dois grupos: os singulares e os gerais. Os enunciados, construdos a partir dos termos, assumem a forma "sujeito-predicado", onde um termo (o sujeito) ligado a outro (o predicado), por meio do verbo "" (so), no caso de concordncia entre os termos, ou "no " (no so), no caso de discordncia. Se a concordncia ou discordncia afirmada fr constatada, o enunciado ser verdadeiro; falso, na hiptese oposta (Hegenberg, 1972). A lgica booleana O perodo contemporneo da lgica tem suas razes nos trabalhos de George Boole (18151864) que inaugura, com sua obra "The mathematical analysis of logic", de 1847, novos rumos para os estudos da matria. A obra fundamental de Boole, "Investigations of the laws of thought", publicado em 1854, compara as leis do pensamento s leis da lgebra (Hegenberg, 1972). Na sua lgebra da lgica, Boole interpretou os smbolos "0" e "1" como classes especiais, de modo que "1" representa a classe de todos os objetos (o universo) e "0" representa a classe a que nenhum objeto pertena (a classe vazia) (Hegenberg, 1972). Todo o conhecimento historicamente desenvolvido da lgica, em especial, a lgica binria, veio contribuir decisivamente para a compreenso, a concepo e a estruturao de circuitos lgicos digitais, estabelecendo avanos significativos na microeletrnica e, por conseqncia, nos computadores.
6

Em resposta a esta contribuio da lgica binria, esto sendo implementados softwares nestes microcomputadores que promovem uma compreenso mais elucidativa acerca das questes de inferncia lgica e, assim, ao entendimento do pensamento humano. A lgica plurivalente Para se chegar a uma correspondncia mtua de informaes foi imprescindvel o aperfeioamento da chamada lgica clssica de dois valores, pois era insuficiente para a compreenso das situaes sob anlise. Assim se equaciona a lgica polivalente. "Esta espcie de lgica foi, de certa forma, desenvolvida, no ltimo sculo, por C.S. Pierce e, independente dele, posteriormente por Lukasiewicz. Ela semelhante lgica das funesverdade, exceto ao reconhecer trs ou mais assim chamados valores-verdade, em vez de verdade e falsidade" (Quine, 1972). As chamadas redes neurais, cujos modelos tiveram como inspirao o sistema nervoso e fundamentados pela lgica plurivalente, em muito contriburam para a idealizao de softwares ditos inteligentes ou, mais especificamente, sistemas especialistas1 . Hoje, estas mesmas redes neurais artificiais so utilizadas para se analisar e compreender as redes neurais originrias de comunicao do crebro humano. Um dos segredos para tornar o computador "inteligente" est na chamada "fuzzy logic" (lgica difusa)2 , pois permite ao computador processar informaes vagas em termos relativos, como faz o homem. A teoria da "fuzzy logic" foi desenvolvida em 1965 por Lotfi Zadeh e s recentemente comeou a ser explorada pelas indstrias. Alguns aparelhos de consumo j esto sendo adotados com lgica difusa por inmeras indstrias japonesas e americanas, como: aspirador de p, mquina de lavar roupa, cmara fotogrfica, mquina de usinagem, medidor de grandezas eltricas, dentre outros.

2.2 Funo E (And) Expresso: S=A.B (l-se: A e B) Tabela da verdade:

Circuito equivalente:

B S

A 0 0 1 1

B 0 1 0 1

Funo lgica: A sada ser um, se e somente se, quando todas as entradas forem iguais a um.
1

Sistema especialista: "software" que atravs de algoritmos especficos codificam o conhecimento humano, transformando-o num conjunto de regras que permitem obter respostas a problemas relacionados a determinado assunto 2 "A lgica fuzzy, quando aplicada em um equipamento, age como se um operador bastante experiente estivesse dentro dele, controlando sua operao e tomando decises rapidamente" (Mason, 1993:16).
7

Smbolo: A S B

A B C ..... N

2.3 Funo OU (Or) Expresso: S=A+B (l-se: A ou B) Tabela da verdade:

Circuito equivalente: A B S

A 0 0 1 1

B 0 1 0 1

Funo lgica: A sada ser um, se e somente se, quando uma ou mais entradas forem iguais a um. Smbolo: A S B A B C ...... N

2.4 Funo NO (Not) ou INVERSORA Expresso: _ S=A (l-se: A barra)

Circuito equivalente:

Tabela da verdade:

R A S

A 0 1

Funo lgica: A sada ter nvel lgico inverso ao da entrada. Smbolo: A ______ S
8

2.5 Funo NO-E (Nand) Expresso: ____ S=A.B (l-se: A e B barrados)

Circuito equivalente:

Tabela da verdade:

A S B

A 0 0 1 1

B 0 1 0 1

Funo lgica: A sada ser um, se e somente se, quando uma ou mais entradas forem iguais a zero. Smbolo: A S B A B C ..... N

? ? S

2.6 Funo NO-OU (Nor) Expresso: ____ S=A+B (l-se: A ou B barrados)

Circuito equivalente:

Tabela da verdade:

R A B S

A 0 0 1 1

B 0 1 0 1

Funo lgica: A sada ser um, se e somente se, quando todas as entradas forem iguais a zero. Smbolo: A S B A B C ...... N

Exerccios 1. Escrever as expresses lgicas dos circuitos apresentados abaixo:

2. Desenhar os circuitos com portas lgicas a partir das expresses lgicas abaixo: ----------- __ a) S = (A+B).C.(B+D) d) S = [(A + B) + (C.D)].D ---------_ _ _ b) S = A.B.C + (A+B).C e) S = [(A.B) + (C.D)].E + [(A.D.E) + (C.D.E)].A ------------c) S = (A.B + C.D) Obteno da expresso lgica e tabela da verdade a partir do circuito lgico Exemplo:

___ S = (A + B).(B.C) ___ B.C

1 1 1 0 1 1 1 0 10

ABC
000 001 010 011 100 101 110 111

A+B
0 0 1 1 1 1 1 1

S
0 0 1 0 1 1 1 0

Exerccios: 1. A partir da expresso lgica, desenhe o circuito e obtenha a tabela da verdade. S = A.B.C + A.D + A.B.D 2. Demonstre atravs da tabela da verdade as seguintes igualdades/desigualdades: _ _ ___ _ _ ____ __ ____ _ _ ___ a) A.B ? A.B b) A + B ? A + B c) A.B = A + B d) A + B = A.B

2.7 Equivalncia de portas lgicas _ a) Porta lgica Inversora (S = A)

b) Porta lgica E (S = A.B)

c) Porta lgica OU (S = A + B)

___
11

d) Porta lgica NO-E (S = A.B)

____ e) Porta lgica NO-OU (S = A + B)

2.8 Funo OU-EXCLUSIVO (Exor Exclusive Or) Expresso: _ _ S = A.B + A.B = A ? B Circuito: (l-se: A ou exclusivo B)

Tabela da verdade: A 0 0 1 1 B 0 1 0 1 S

Funo lgica: A sada ser um, se e somente se, quando as entradas forem diferentes entre si. Smbolo: A S B

12

2.9 Funo COINCIDNCIA (No Ou-exclusivo - Exclusive Nor) Expresso: _ _ S = A.B + A.B = A ? B = A ? B Circuito: (l-se: A coincidncia B)

Tabela da verdade: A 0 0 1 1 B 0 1 0 1 S

Funo lgica: A sada ser um, se e somente se, quando as entradas forem iguais entre si. Smbolo: A S B

2.10 Interligao de blocos ou-exclusivo e coincidncia para N variveis

13

3. FAMLIAS DE CIRCUITOS LGICOS 3.1 Conceitos e parmetros Nveis de tenso e de corrente So valores mnimos e mximos que definem os nveis lgicos em 0 ou 1. VIL Low- level Input Voltage (Tenso mxima que garante nvel 0 na entrada) VO L Low-level Output Voltage (Tenso mxima que garante o nvel 0 na sada) VIH High- level Input Voltage (Tenso mnima que garante o nvel 1 na entrada) VOH High- level Output Voltage (Tenso mnima que garante o nvel 1 na sada) IIL Low- level Input Current (Corrente de entrada mxima quando aplicado nvel 0) IO L Low-level Output Current (Corrente de sada mxima quando em nvel 0) IIH High-level Input Current (Corrente de entrada mxima quando aplicado nvel 1) IOH High- level Output Current (Corrente de sada mxima quando em nvel 1)

Nvel 1 VIH
Nvel indefinido

Nvel 1 VOH
Nvel indefinido

VIL Nvel 0

VOL Nvel 0

Tenso VIL VO L VIH VOH

VALORES TPICOS DE TENSO E DE CORRENTE TTL CMOS Corrente TTL 0,8 V 1,5 V IIL 1,6 mA 0,4 V 0,05 V IO L 16 mA 2,0 V 3,5 V IIH 40 ? A 2,4 V 4,95 V IOH 400 ? A

CMOS 1 ?A 0,4 mA 1 ?A 0,4 mA

Fan-out (feixe de sada) o nmero mximo de blocos lgicos que pode ser ligado sada de outro da mesma famlia. Acaso seja ultrapassado, o limite de corrente tambm o ser, o que acarreta a queda do nvel lgico 1 na sada. Fan-out (nvel 0) = IOL / IIL Fan-out(nvel 1) = IOH / IIH Exemplo famlia lgica TTL Parmetros Valores mximos IOL 16 mA IIL 1,6 mA IOH 400 ? A IIH 40 ? A Exemplo famlia lgica CMOS Parmetros Valores mximos IOL 0,4 mA IIL 1 ?A IOH 0,4 mA IIH 1 ?A Tempo de atraso de propagao Fan-out (0) 10 Fan-out(1)

10

Fan-out (0) 50

Fan-out (1)

50

14

 o tempo que um bloco l gico leva para mudar de estado de um nvel lgico para outro. tPLH tempo de atraso para passar de 0(low) para 1(high) tPHL tempo de atraso para passa de 1(high) para 0(low)

tPLH

tPHL

Margem de imunidade ao rudo Determina a tolerncia entre limites de nveis lgicos sem que haja interferncia ou influncia eltrica ou magntica (rudos), impedindo do bloco trabalhar na regio de nvel indefinido. Escalas de integrao Faixa relativa ao nmero de componentes por chip, determinadas pela quantidade de portas lgicas do circuito integrado. Designao Significado Densidade (portas/chip) SSI Small Scale Integration <12 MSI Medium Scale Integration 13 a 99 LSI Large Scale Integration 100 a 999 VLSI Very Large Scale Integration 1000 a 99999 ULSI Ultra Large Scale Integration >100000 Verses de circuitos Obs Verses Identificao Tempo de Potncia Freqnci TTL da srie atraso/porta por porta a mxima comum Standard 54/74 10 ns 10 mW 35 MHz baixssimo consumo Low power 54L/74L 33 ns 1 mW 3 MHz alta velocidade High speed 54H/74H 6 ns 22 mW 50 MHz Schottky 54S/74S 3 ns 19 mW 125 MHz altssima velocidade Schottky avanado 54F/74F 5 ns 5 mW 125 MHz altssima velocidade Fairchild Advanced 54AS/74AS 1,5 ns 8,5 mW 200 MHz altssima velocidade e baixo consumo Schottky baixssimo consumo Low power 54LS/74LS 10 ns 2 mW 45 MHz Schottky altssima velocidade Advanced low 54ALS/74ALS 4 ns 1 mW 70 MHz baixssimo consumo power Schottky *Verso Schottky usa o transistor Schottky, que no chaveamento no atinge a saturao por completo, apresentando um tempo de comutao muito baixo e uma alta velocidade de trabalho. Verses Identificao Alimentao Tempo de Potncia Freqncia CMOS da srie VDD atraso/porta por porta mxima Standard 40A 3 a 15 V 90 ns 1 nW 12 MHz Standard 40B 3 a 15 V 90 ns 1 nW 12 MHz Standard 54/74C 3 a 15 V High Speed 74HC/74HCT 2-6 V / 4,5-5,5 V 8 ns 2,5 nW 55 MHz Low Voltage 74LV/74LVC 1-3,6 V / 1,2-3,6 V Obs : os circuitos CMOS possui problemas de manuseio devido ao da eletroesttica, que provoca a degradao das junes internas, comprometendo sua vida til, aps certo tempo de uso.
15

3.2 Interfaceamento Dispositivos pertencentes a famlias diferentes no podem ser interligados de qualquer forma. Vrios parmetros devem ser compatveis antes de se efetuar as interligaes, especialmente aquelas relacionadas aos nveis de tenso, corrente, polaridade e impedncia Interface TTL/CMOS
Vcc

Interface CMOS/TTL

CMOS TTL R 2k CMOS Buffer

TTL

3.3 Leitura e interpretao de folhas de dados de circuitos integrados digitais Exerccio: Consulte as folhas de dados de alguns circuitos integrados das famlias TTL e CMOS e estabelea uma avaliao comparativa entre os blocos Standard, preenchendo a tabela abaixo. Caractersticas Tenso de alimentao Potncia dissipada Margem de imunidade ao rudo Tempo de atraso de propagao Velocidade Fan-out Manuseio TTL CMOS

4 CIRCUITOS COMBINACIONAIS Caracterstica: o nvel lgico da sada do circuito depende nica e exclusivamente dos valores das entradas. 4.1 Fluxograma para desenvolvimento de projetos: Anlise da Situao Tabela da verdade Expresso lgica Circuito lgico

16

4.2 Resoluo de projetos lgicos a) Projeto com 2 variveis Instalao de um sistema automtico para controle dos semforos Situao: - carros na rua B ? verde no semforo 2 - carros na rua A ? verde no semforo 1 - carros nas ruas A e B ? verde no semforo 1, porque rua A preferencial Rua B

Rua A

Semforos 1

Semforos 2

b) Projeto com 3 variveis Conexo de 3 aparelhos a um amplificador, obedecendo s prioridades: 1a) CD player 2a) Tape playback 3a) Radio receptor Situao:
CD player Tape playback Radio receptor

Amplificador

c) Projeto com 4 variveis Conexo de 4 setores, via intercomunicadores, a central da Secretria, obedecendo s prioridades: 1a) Presidente 2a) Vice Presidente 3a) Engenharia 4a) Chefes de Seo Situao:
Presidente Vice Presidente Engenharia Chefes de Seo

Central Secretria

17

4.3 Simplificao de circuitos lgicos usando o Diagrama de Veitch-Karnaugh Permitem a simplificao mais facilmente de expresses lgicas com 2, 3, 4, 5 ou mais variveis. 4.3.1 Diagrama para 2 variveis
B A.B A.B

A A

A.B A.B

Mtodo de simplificao ? Agrupam-se as regies onde S=1, no menor nmero possvel de pares (conjunto de 2 regies vizinhas); ? As regies que no puderem ser agrupadas em pares, sero tratadas isoladamente; ? Verifica-se em cada par o valor da varivel: se a mesma muda de valor lgico, desprezada; se a varivel mantm seu nvel lgico, ser o valor do par; ? Escreve-se a expresso de cada par, isto , o valor que o mesmo ocupa no diagrama; ? Somam-se os pares e/ou termos isolados. Obs: A simplificao baseia-se na Identidade do Postulado da Adio: A ? A ? 1 Exemplos a) S ? A.B ? A.B ? A.B B B 0 1 A A 1 1

Expresso simplificada: S = A + B

Circuitos antes e aps a simplificao

b) S ? A.B ? A.B ? A.B B B 1 1 A A 1 0

Expresso simplificada: S = A ? B

4.3.2 Diagrama para 3 variveis B B A A.B.C A.B.C A.B.C A.B.C A A.B.C A.B.C A.B.C A.B.C C C C
18

Mtodo de simplificao ? Localizam-se as quadras (agrupamento de 4 regies) e escrevem-se suas expresses; ? Localizam-se os pares e escrevem-se suas expresses, no considerando os pares j includos nas quadras. Todavia, pode-se ter um par formado por 1 externo quadra e outro 1 pertencente quadra; ? Localizam-se os termos isolados que no puderam ser agrupados e escrevem-se suas expresses; ? Somam-se as expresses das quadras, dos pares e dos termos isolados. Obs : O diagrama para 3 variveis fecha-se nas laterais, como um cilindro. Exemplos a) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C B B 1 1 A Expresso simplificada: S ? A.C ? A.B ? A.C A 1 1 1 C C C ou: S ? A.C ? B.C ? A.C b) S ? A .B.C ? A.B. C ? A. B.C ? A.B.C ? A.B. C B B 1 1 A 1 Expresso simplificada: S ? C ? A.B A 1 1 C C C Exerccios: Simplifique as expresses lgicas abaixo: a) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C b) S ? A.B.C ? A.B.C ? A.B.C c) S ? A.B.C ? A.B.C ? A.B.C ? A.B.C ? A.B.C 4.3.3 Diagrama para 4 variveis

C
A
A

C
A.B.C.D A.B.C.D A.B.C.D A.B.C.D A.B.C.D
D

A.B.C.D

A.B.C.D A.B.C.D A.B.C.D A.B.C.D

D

A.B.C.D A.B. C.D A.B.C.D

D

A.B.C.D A.B.C.D A.B.C.D

B B B

Mtodo de simplificao ? Localizam-se as oitavas (agrupamento de 8 regies) e escrevem-se suas expresses; ? Localizam-se as quadras e escrevem-se suas expresses, no considerando as quadras j inclusas nas oitavas. Localizam- se os pares e escrevem-se suas expresses, no considerando os pares j includos nas oitavas e/ou quadras. Todavia, pode-se ter uma quadra/par formado por 1s externos oitava/quadra e outros 1s pertencentes oitava/quadra; ? Localizam-se os termos isolados que no puderam ser agrupados e escrevem-se suas expresses; ? Somam-se as expresses das oitavas, das quadras, dos pares e dos termos isolados. Obs : O diagrama para 4 variveis fecha-se nas laterais, bem como nos extremos superior e inferior.

19

Exemplos S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? a) ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D

C
A
A

C
1 1 1 1
D

1 1
D

1 1 1 1

B B B

Expresso simplificada: S ? D ? A.C ? A.B.C

b) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D

C
A
A

C
1 1 1 1
D

1 1 1
D

B B B

Expresso simplificada: S ? A.B.D ? C.D ? B.D

1
D

Exerccios: Simplifique as expresses lgicas abaixo: a) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D b) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D

c)

d) S ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D ? A.B.C.D Condio irrelevante (? ou x) Quando uma varivel pode assumir o nvel lgico igual a um ou zero, indiferentemente. Nesta situao, adota-se o nvel lgico que representar maior grau de simplificao de uma expresso. Exemplo: C C X X 1 A B 1 1 1 Expresso simplificada: B X X A S ? A.C ? A.D ? A.C.D 1 X B
D
D

20

4.3.4 Diagrama para 5 variveis

A A D
A .B .C . D .E

D
A. B.C.D.E A.B.C.D.E
A.B.C.D.E

D
A..B.C.D.E A.B.C.D.E A.B.C.D. E A.B. C.D.E

A.B.C.D.E A.B.C.D.E
A.B.C. D.E A.B.C.D.E

C
C

A.B.C.D.E

A. B.C. D.E A. B.C.D.E A.B.C.D.E

A.B.C.D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E A.B.C.D.E

C
C

A .B .C. D . E A .B.C. D . E
A. B. C .D . E

B
B

A.B.C. D.E

A.B.C. D.E
A.B.C.D.E

A.B.C.D.E A.B.C.D.E

A.B. C.D.E

Mtodo de simplificao ? Localizam-se as hexas (agrupamento de 16 regies) e escrevem-se suas expresses; ? Localizam-se as oitavas e escrevem-se suas expresses, no considerando as oitavas j inclusas nas hexas. Localizam-se as quadras e escrevem-se suas expresses, no considerando as quadras j inclusas nas oitavas e/ou hexas. Localizam-se os pares e escrevem-se suas expresses, no considerando os pares j includos nas hexas, oitavas e/ou quadras. Todavia, pode-se ter uma oitava/quadra/par formado por 1s externos hexa/oitava/quadra e outros 1s pertencentes hexa/oitava/quadra; ? Localizam-se os termos isolados que no puderam ser agrupados e escrevem-se suas expresses; ? Somam-se as expresses obtidas das hexas, das oitavas, das quadras, dos pares e dos termos isolados. Obs : O diagrama para 5 variveis constitudo de dois diagramas para 4 variveis. Exemplo: Obter a expresso lgica simplificada a partir da tabela da verdade abaixo:
A B C D E
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S1
0 0 1 0 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 0 0 1 0 1

S2
1 0 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1

21

5 CDIGOS, CODIFICADORES E DECODIFICADORES 5.1 Cdigos CDIGO BCD 8421 EXCESSO 3 2 ENTRE 5 JOHNSON 9876543210 GRAY SIGNIFICADO Binary Coded Decimal Codificao do sistema decimal em binrio 8421 valores dos algarismos: 23 =8, 22 =4, 21 =2, 20 =1 Cdigo BCD 8421 adicionado de trs unidades binrias Cdigo que possui 2 bits iguais a 1 dentre 5 bits Cdigo base para o contador Johnson Cdigo usado para ativar as vlvulas eletrnicas numitron e nixie Cdigo cuja variao de um nmero para outro de apenas 1 bit

DECIMAL BINRIO

BCD 8421

EXCESSO 3 2 ENTRE 5 JOHNSON

9876543210

GRAY

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0001 0000 0001 0001 0001 0010 0001 0011 0001 0100 0001 0101

0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

00011 00101 00110 01001 01010 01100 10001 10010 10100 11000

00000 00001 00011 00111 01111 11111 11110 11100 11000 10000

0000000001 0000000010 0000000100 0000001000 0000010000 0000100000 0001000000 0010000000 0100000000 1000000000

0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000

Codificador efetua a passagem do cdigo decimal para outros cdigos de mquina. Decodificador efetua a passagem do cdigo de mquina para o cdigo decimal. 5.2 Codificador Decimal/Binrio A entrada do cdigo decimal feita atravs de um conjunto de chaves numeradas de 0 a 9 e a sada por 4 fios, para fornecer um cdigo binrio de 4 bits, correspondente chave acionada. Obs: A chave fechada equivale a nvel lgico 0, para evitar o problema prtico, principalmente da famlia TTL, do terminal aberto seja equivalente a nvel lgico 1. ch0 ch1 ch2 ............ ch9 A B C D

Codificador Decimal/Binrio

22

Tabela da verdade Relao da entrada decimal com a sada em binrio Chave A B C D Ch0 0 0 0 0 Ch1 0 0 0 1 Ch2 0 0 1 0 Ch3 0 0 1 1 Ch4 0 1 0 0 Ch5 0 1 0 1 Ch6 0 1 1 0 Ch7 0 1 1 1 Ch8 1 0 0 0 Ch9 1 0 0 1

S0

S1

S2

S3

S4

S5

S6

S7

S8

S9

74LS00 A

74LS20 B

74LS20 C

74LS30 D

5.3 Decodificador para display de 7 segmentos Para a elaborao do projeto de um decodificador, basta montar a tabela da verdade, simplificar as expresses de sada e implementar o circuito. O display de 7 segmentos possibilita escrever nmeros decimais de 0 a 9 e alguns outros smbolos que podem ser letras ou sinais. A nomenclatura usual de identificao dos segmentos mostrada abaixo. a f g e c b

d Display catodo comum possui todos os catodos dos leds interligados, sendo necessrio aplicar nvel 1 no anodo respectivo para acender cada segmento. Display anodo comum possui todos os anodos dos leds interligados, sendo necessrio aplicar nvel 0 no catodo respectivo para acender cada segmento.
23

CARACTERES

DISPLAY

BCD 8421 A B C D 0 0 0 0

CDIGO P/ 7 SEGMENTOS a b c d e f g 1 1 1 1 1 1 0

Simplificando as expresses lgicas atravs do Diagrama de Veitch-Karnaugh: a) a ? A ? C ? B ? D b) b ? B ? C ? D c) c ? B ? C ? D d) d ? A ? B.D ? B.C ? C.D ? B.C.D e) e ? B.D ? C. D f) f ? A ? C.D ? B.C ? B.D g) g ? A ? B ? C ? C.D

24

Circuito simplificado do Decodificador para display de 7 segmentos

A B C D

25

6 CIRCUITOS ARITMTICOS 6.1 Meio Somador (half adder)

A 0 0 1 1

B 0 1 0 1

SOMA 0 1 1 0

TS 0 0 0 1 A TS B S

TS Transporte de Sada (vai um) SOMA = A ? B TS = A . B

Meio Somador

6.2 Somador Completo (full adder) Soma-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que o TS da coluna anterior. Dessa forma, o circuito efetua a soma completa de uma coluna, na forma: S = (A+B)+TE B 0 0 1 1 0 0 1 1 TE 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 TS 0 0 0 1 0 1 1 1

0 0 0 0 1 1 1 1

Expresses simplificadas: S = A ? B ? TE TS = B.TE + A.TE + A.B

A TS

TE S

Somador Completo

26

Diagrama em blocos de um Somador de 2 nmeros binrios de 4 bits A3 B3 A2 B2 A1 B1 A0 B0

A TS

TE S

A TS

TE S

A TS

TE S

A TS

B S

S4

S3

S2

S1

S0

6.3 Meio Subtrator (half subtractor) A 0 0 1 1 B 0 0 0 1 SUB 0 1 1 0 TS 0 1 0 0 A TS B S

TS Transporte de Sada (empresta um) SUB = A ? B T S ? A. B

Meio Subtrator

27

6.4 Subtrator Completo (full subtractor) Subtrai-se coluna a coluna, levando em conta o TE (Transporte de Entrada), que o TS da coluna anterior. Dessa forma, o circuito efetua a subtrao completa de uma coluna, na forma: S = (A-B) -TE A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 TE 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 TS 0 1 1 1 0 0 0 1

Expresses simplificadas: S = A ? B ? TE TS ? A.B ? A.TE ? B.TE

A TS

TE S

Subtrator Completo

28

6.5 Somador/Subtrator Binrio Para M=0 (Adio) ? S = (A + B) + TE Para M=1 (Subtrao) ? S = (A B) - TE M 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A B TE 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 TS 0 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1

Expresses simplificadas: S = A ? B ? TE TS ? B.TE ? (M ? A) . (B ? TE)

6.6 Somador/Subtrator Binrio usando complemento de 2 A subtrao pelo processo do complemento um mtodo de executar a subtrao pela soma, permitindo que o mesmo circuito seja usado para soma e para subtrao. Utiliza-se o bit mais significativo para simbolizar o sinal do nmero, onde: 0 indica nmero positivo e 1 indica nmero negativo. Os bits restantes indicam a magnitude do nmero. Para a representao de um nmero negativo, usa-se o seguinte procedimento: a) Dado um nmero inteiro positivo, complementa-se o mesmo, trocando todos os 0s por 1s e todos os 1s por 0s; b) Soma-se 1 ao resultado do item anterior, obtendo-se o nmero negativo.
29

Exemplo: + 24 ? complemento de 24 ? soma-se 1 ? - 24 ? 00011000 11100111 +1 11101000

Exemplo de subtrao usando complemento de 2: + 49 ? 00110001 (menos) + 12 ? - 12 ? 11110100 + 37 ? 00100101

74LS83A
A4 A3 A2 A1 B4 B3 B2 B1

00001100

s4 s3 s2 s1

Cin Cout

VccSubt 0VSomador

7. CIRCUITOS MULTIPLEX E DEMULTIPLEX 7.1 MULTIPLEX Usado para enviar informaes contidas em vrios canais (fios), a um s canal (fio). I0 Canais de Informao de Entrada I1 MUX I2 .... IN ........... Entradas de Seleo (endereamento) ? escolhe qual canal de informao de entrada ser conectada sada. S Sada da Informao multiplexada

Circuito elementar analgico que efetua uma multiplexao: chave de 1 polo x n posies I0 I1 I2 I3 IN
30

entradas de seleo S

Circuito lgico bsico de um multiplex de 2 canais

Entrada de Seleo A 0 1

Sada Multiplexada S I0 I1

7.1.1 - Projeto e funcionamento de um Multiplex de 4 canais a) Relaciona-se as entradas de seleo com a informao de entrada que deve ser conectada sada. Monta-se uma tabela da verdade com as entradas de seleo e as respectivas informaes que devem ter na sada. Para as 4 entradas que sero conectadas sada, necessita-se de 2 variveis de seleo (2N). Variveis de seleo A B 0 0 0 1 1 0 1 1 Sada S I0 I1 I2 I3

b) Monta-se o circuito multiplex que executa a funo lgica.

31

I0 I1 I2 I3 MUX de 4 canais S

A 7.1.2 - Multiplex de 16 canais I0

MUX de 16 canais

I15 A B C D 7.1.3 - Ampliao da capacidade de um Sistema Multiplex A partir de circuitos multiplex de baixa capacidade, podem-se obter outros multiplex de maior capacidade. Exemplo 1: Multiplex de 4 canais a partir de Multiplex de 2 canais I0 I1 MUX-2 S0

MUX-2 I2 I3 MUX-2 S1

32

Exemplo 2: Multiplex de 16 canais usando Multiplex de 8 canais I0 MUX-8 I7 I0 MUX-8 I7 B C D A S1 S0 S

MUX-8

7.1.4 - Endereamento seqencial num Sistema Multiplex I0 MUX-8 I7 Contador 0-7 S

7.1.5 - Utilizao de Multiplex na construo de Circuitos Combinacionais Inicialmente, obtm-se a tabela da verdade do circuito lgico que se deseja. Na seqncia, as sadas do circuito combinacional devem ser injetadas nos canais de entrada de informao do Multiplex. E ainda, as entradas do circuito combinacional definem o endereamento da informao no circuito Multiplex. A grande vantagem a facilidade de esquematizao de circuitos combinacionais para um elevado nmero de variveis. Exemplo: Implementar a lgica da tabela da verdade abaixo utilizando circuito multiplex. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S1 0 1 1 0 1 0 0 1 S2 0 0 0 1 0 1 1 1

33

MUX-8

S1

MUX-8

S2

0 A B C

7.2 DEMULTIPLEX Usado para enviar informaes vindas de um s canal (fio) para vrios canais (fios). Efetua a funo inversa do Multiplex.

S0 Entrada de Informao S1 E DEMUX S2 .... SN ........... Entradas de Seleo (endereamento) ? escolhe qual canal de informao de sada ser conectada entrada. Circuito elementar analgico que efetua uma demultiplexao: chave de 1 polo x n posies Canais de Sada de Informaes

entradas de seleo E

S0 S1 S2 S3 SN

34

Circuito lgico bsico de um Demultiplex de 2 canais

Entrada de Seleo Canais de Informao A S0 S1 0 E 0 1 0 E

7.2.1 - Projeto e funcionamento de um Demultiplex de 4 canais a) Relaciona-se as entradas de seleo com o canal de sada da informao que deve ser conectada entrada. Monta-se uma tabela da verdade com as entradas de seleo e os respectivos canais de informao, que sero conectados entrada. Para as 4 sadas que sero conectadas entrada, necessita-se de 2 variveis de seleo (2N). Variveis de seleo A B 0 0 0 1 1 0 1 1 Canais de sada S1 S2 S3 0 0 0 E 0 0 0 E 0 0 0 E

S0 E 0 0 0

b) Monta-se o circuito demultiplex que executa a funo lgica.

35

S0 E DEMUX de 4 canais S1 S2 S3

7.2.2 - Ampliao da capacidade de um Sistema Demultiplex A partir de circuitos demultiplex de baixa capacidade, podem-se obter outros demultiplex de maior capacidade. Exemplo 1: Demultiplex de 4 canais a partir de Demultiplex de 2 canais S0 DEMUX-2 E DEMUX-2 S2 DEMUX-2 S3 S1

Exemplo 2: Demultiplex de 16 canais usando Demultiplex de 8 canais S0 DEMUX-8 S7

DEMUX-8 S8 DEMUX-8 S15

B C D
36

7.2.3 - Endereamento seqencial num Sistema Demultiplex S0 E DEMUX-8 S7

Contador 0-7

7.3 - MULTIPLEX E DEMULTIPLEX UTILIZADOS NA TRANSMISSO DE DADOS 7.3.1 - Formas de transmisso Transmisso paralela S0 E Transmissor DEMUX S1 A1 Transmisso srie I0 I1 Transmissor MUX A1 S LT E Receptor DEMUX A2 S0 S1 I1 A2 LT I0 Receptor MUX S

7.3.2 - Sistema de transmisso de dados usando mux e demux de 8 canais, com endereamento seqencial I0 MUX-8 I7 Contador 0-7 sincronismo Contador 0-7 S E DEMUX-8 S7 S0

37

REFERNCIAS BIBLIOGRFICAS BIGNELL, J. W. e DONOVAN, R. L.. Eletrnica Digital. Volumes 1 e 2, So Paulo: Makron Books, 1995 CAPUANO, F. e IDOETA, I.. Elementos de Eletrnica Digital. So Paulo: rica, 25.a Edio, 1997. CAPUANO, Francisco G.. Exerccios de Eletrnica Digital. So Paulo: rica, 1991. MELO, Mairton de Oliveira. Eletrnica Digital. So Paulo: Makron Books, 1994. MALVINO, A. P. e LEACH, D. P.. Eletrnica Digital Princpios e Aplicaes. Volumes 1 e 2, So Paulo: McGraw-Hill, 1987. SZAJNBERG, Mordka. Eletrnica Digital. Rio de Janeiro: Livros Tcnicos e Cientficos Ltda, 1988.

38

EXPERINCIA 1 - PORTAS LGICAS BSICAS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais: 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 Porta lgica E de 2 e de 3 entradas (7408 e 7411); Porta lgica OU de 2 entradas (7432); Porta lgica Inversora (7404); Porta lgica NO-E de 2 e de 4 entradas (7400 e 7420); Porta lgica NO-OU de 2 entradas (7432 + 7404); Porta lgica Ou-Exclusivo (7486); Porta lgica Coincidncia (7486 + 7404); Bloco lgico Ou-Exclusivo de 4 entradas (7486).

2. Na seqncia, energize os circuitos e simule, via chaves, os valores possveis para as entradas; 3. Organize e interprete os dados coletados na experimentao. Verifique se os valores encontrados na sada correspondem anlise terica do circuito, atravs da tabela da verdade; 4. Finda a experincia, desmonte os circuitos e reponha o equipamento e componentes aos seus respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentao educativa. Questes a) Como obter um circuito que necessita de uma porta lgica X de 3 entradas usando-se apenas portas lgicas X de 2 entradas? b) Num circuito que necessita de uma porta lgica Y de 2 entradas, tm-se apenas portas lgicas Y de 3 entradas. O que fazer com a terceira entrada? c) Pode-se conectar entre si as sadas de 2 portas lgicas? Explique.

39

EXPERINCIA 2 - PEQUENOS PROJETOS DE CIRCUITOS LGICOS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais: 1.1 - Instalao de um sistema automtico para controle de semforos; 1.2 - Conexo de 3 aparelhos a um amplificador, obedecendo s prioridades: 1a) CD player; 2a) Tape playback; 3a) Radio receptor. 1.3 - Conexo de 4 setores, via intercomunicadores, a central da Secretria, obedecendo s prioridades: 1a) Presidente; 2a) Vice Presidente; 3a) Engenharia; 4a) Chefes de Seo. 2. Na seqncia, energize os circuitos e simule, via chaves, os valores possveis para as entradas; 3. Organize e interprete os dados coletados na experimentao. Verifique se os valores encontrados na sada correspondem anlise terica do circuito, atravs da tabela da verdade; 4. Finda a experincia, desmonte os circuitos e reponha o equipamento e componentes aos seus respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentao educativa.

40

EXPERINCIA 3 - CODIFICADORES E DECODIFICADORES

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais: 1.1 - Codificador Decimal/Binrio

S0

S1

S2

S3

S4

S5

S6

S7

S8

S9

74LS00 A

74LS20 B

74LS20 C

74LS30 D

1.2 - Decodificador para display de 7 segmentos - catodo comum Vcc

16

f
15

g
14

a
13

b
12

c
11

d
10 9

Decodificador para display de 7 segmentos - catodo comum

9368

A1

A2

EL g f

RBO cc a

RBI b

A3

A0

GND

Display PD560 Catodo comum

cc

c DP

41

1.3 - Decodificador para display de 7 segmentos - anodo comum

Vcc 16

f 15

g 14

a 13

b 12

c 11

d 10

e 9

Decodificador BCD para 7 segmentos anodo comum 7447

1 B

2 C

3 Lamp. Test

4 RB output

5 RB input

6 D

7 A

8 GND

RB=Supressor de zeros (Rb O=0 quando A,B,C,D,RBI=0) g f ac a Display PD507 g e d e d ac c c a b

. DP
dp

2. Na seqncia, energize os circuitos e simule, via chaves, os valores possveis para as entradas; 3. Organize e interprete os dados coletados na experimentao. Verifique se os valores encontrados na sada correspondem anlise terica do circuito, atravs da tabela da verdade; 4. Finda a experincia, desmonte os circuitos e reponha o equipamento e componentes aos seus respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentao educativa.

42

EXPERINCIA 4 CIRCUITOS ARITMTICOS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais: 1.1 Somador binrio completo de 4 bits (7483) B4
16

E4
15

C4
14

C0
13

GND
12

B1
11

A1
10

E1
9

Somador Binrio Completo de 4 bits

7483

A4A3A2A1C0 + B4B3B2B1 --------------------C4E4E3E2E1

7 8

A4

E3

A3

B3

Vcc

E2

B2

A2

1.2 Somador/subtrator binrio completo de 4 bits (7483 + 7486)

7483
A4 A3 A2 A1 B4 B3 B2 B1

s4 s3 s2 s1

Cin Cout

VccSubt 0VSomador

2. Na seqncia, energize os circuitos e simule, via chaves, os valores possveis para as entradas;

43

3. Organize e interprete os dados coletados na experimentao. Verifique se os valores encontrados na sada correspondem anlise terica do circuito, atravs da tabela da verdade; ENTRADAS Vem 1 Nmero A Nmero B C0 A4 A3 A2 A1 B4 B3 B2 B1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 1 SADAS Vai 1 Soma C4 E4 E3 E2 E1

4. Finda a experincia, desmonte os circuitos e reponha o equipamento e componentes aos seus respectivos lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentao educativa.

44

EXPERINCIA 5 - CIRCUITOS MULTIPLEX E DEMULTIPLEX

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes circuitos digitais: 1.1 - Demultiplexador de 4 canais com portas lgicas (2x7411, 7404);

1.2 - Multiple xador de 4 canais (74153); Vcc 16 2G 15 A 14 2C3 13 2C2 12 2C1 11 2C0 10 2Y 9

MUX-4 (2)

MUX-4 (1) 1 1G 2 B 3 1C3 4 1C2 5 1C1 6 1C0 7 1Y 8 GND

1.3 - Interconexo do mux e demux de 4 canais. I0 I1 I2 I3 S MUX - 4 A1 B1 E DEMUX - 4 A2 B2 S0 S1 S2 S3

2. Na seqncia, energize os circuitos e simule, via chaves, os valores possveis para as entradas; 3. Organize e interprete os dados coletados na experimentao. Verifique se os valores encontrados na sada correspondem anlise terica do circuito; 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentao educativa.

45