Professional Documents
Culture Documents
= 1,5
Deseja-se que a corrente de polarizao do transistor (I
q
) seja metade da corrente
mxima, ento, sabendo-se o ganho do transistor () escolhido (BC548), medido prximo a
350, pode-se calcular a corrente esperada na base do transistor (I
b
):
= 14,29
Fazendo a anlise de malhas no lado esquerdo do circuito, para obter a corrente de base
desejada deve-se obedecer (V
be
aproximadamente 0,7v):
1
Figura 1-Circuito para montagem da
polarizao fixa
17
c. Polarizao estvel do emissor
A polarizao estvel do emissor consiste em
ligar um resistor da base (Rb) e um do coletor (Rc) de
um transistor NPN para Vcc e um resistor do emissor
(Re) aterrado. Essa polarizao contm um resistor do
emissor para melhorar o nvel de estabilidade do
circuito com a polarizao fixa. A diferena nesta
polarizao que a corrente de base (Ib) tambm
limitada pela resistncia do emissor (Re), fato o qual
pode ser verificada pela lei das tenses de kirchhoff na
malha base-emissor.
d. Projeto do circuito para polarizao estvel do emissor
Define-se a tenso de alimentao do circuito (V
cc
) e a corrente mxima desejada (I
max
)
entre coletor e emissor do transistor, definidas nessa montagem V
cc
sendo 15v e I
max
como 5
mA. A partir destes parmetros escolhe-se um transistor disponvel e calcula-se o R
c
+ R
e
:
= 3
Deseja-se que a corrente de polarizao do transistor (I
q
) seja metade da corrente
mxima, ento, sabendo-se o ganho do transistor (), medido prximo a 350 (BC548), pode-se
calcular a corrente esperada na base do transistor (I
b
):
= 7,14
Fazendo a anlise de malhas no lado esquerdo do circuito, tendo-se a corrente de base
desejada deve-se obedecer (V
be
aproximadamente 0,7v):
+ +1.
Resultando em
+351.
2
Estabelecendo
= 1,5 e
1,48
e. Anlise por reta de carga
A anlise de circuitos de polarizao por reta de carga feita relacionando-se equaes
caractersticas de cada polarizao com seus correspondentes grficos. As variveis de sada
desses circuitos so a corrente de coletor (Ic) e a tenso entre coletor e emissor (V
ce
). No caso
da Polarizao Fixa a equao que apresenta as variveis de sada do circuito
). Figura 3 temos as
variveis de sada apresentadas graficamente.
Figura 2-Circuito para montagem da
polarizao estvel do emissor
18
Figura 3 -Analise por reta de carga
Para a plotagem do grfico da figura acima so utilizadas as equaes de cada
polarizao, onde se calcula a tenso entre coletor e emissor (V
ce
) para uma corrente de
emissor (I
c
) igual a zero e logo aps a corrente de emissor (I
c
) para uma tenso (V
ce
) igual a
zero. Com os dois pontos calculados, se une os mesmos o que da origem a reta de carga.
Define-se ento um ponto de operao do circuito atravs dessa anlise o que pode propiciar
uma escolha mais adequada e uma melhor visualizao das consequncias da modificao de
alguns componentes do circuito.
3. Procedimento experimental
a. Polarizao Fixa
- Medir o do transistor com um multmetro, fora de operao.
- Montar o circuito da figura 4.
- Medir com ampermetros as correntes de base, I
b
, e entre coletor e emissor, I
c
.
- Medir a tenso de base e de coletor.
- Calcular o ganho de corrente durante a operao ( I
C
/ I
B
) .
- Trocar o transistor utilizado por um BC337 e refazer as medidas.
b. Polarizao estvel do emissor
- Medir o do transistor com um multmetro, fora de operao.
- Montar o circuito da figura 5.
- Medir com ampermetros as correntes de base, I
b
, e entre coletor e emissor, I
c
.
- Medir a tenso de base, de coletor e de emissor.
- Calcular o ganho de corrente durante a operao ( I
C
/ I
B
) .
- Trocar o transistor utilizado por um BC337 e refazer as medidas.
Figura 4 - Polarizao fixa Figura Figura 5 - Polarizao estvel do emissor
Vcc
15V
Rb
1M
Rc
1.5k
+
Vce
Vbe
-
-
+
Vcc
15V
Rb
1.48M
Rc
1.5k
Re
1.5k
+
+
-
-
Vce
Vbe
19
Utilizando BC548:
I
b
= A
I
c
I
e
= mA
=
I
c
I
b
=
V
C
= V
V
E
= V. V
B
= V
Utilizando BC337:
=
=
=
V
E
= V. V
B
= V
Vce
Ic
5 10 15
5
10
Desenhar a reta de carga
(marcar o ponto Q)
Utilizando BC548:
I
b
= A
I
c
I
e
= mA
=
I
c
I
b
=
V
C
= V. V
B
= V
Utilizando BC337:
=
=
=
V
C
= V. V
B
= V
Vce
Ic
5 10 15
5
10
Desenhar a reta de carga
(marcar o ponto Q)
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Circuito com polarizao fixa
a. Valores medidos no circuito:
b. Anlise dos resultados
- Fazendo uma observao referente reta de carga, qual seria a variao da tenso na
sada (V
C
) se fosse incrementada em 2mA a corrente I
C
? ............... V
- Qual o parmetro do circuito que define a inclinao da reta de carga (conseqente
proporcionalidade entre I
c
e V
c
)? O valor de ............
- Escreva uma expresso para clculo de V
c
.
=
2. Circuito com polarizao estvel do emissor
a. Valores medidos no circuito
b. Anlise dos resultados
- O que se pode observar em relao polarizao (localizao do ponto Q) quando foi
trocado o transistor (variou o ganho) na polarizao:
o Fixa?
_____________________________________________________________________
o Estvel do emissor?
_______________________________________________________
- Escreva uma expresso para V
c
.
=
- Explique (ou desenhe) o efeito na reta de carga do aumento de V
cc
, R
c
ou R
e
.
20
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
4. Polarizao por divisor de
tenso
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- O objetivo desta aula montar o circuito de polarizao DC por diviso de tenso.
- Projetar um circuito de polarizao por divisor de tenso.
2. Base terica
3. Polarizao por divisor de tenso
Tambm conhecida por polarizao universal, este polarizao consiste em criar um
divisor de tenso para alimentar a base do transistor.
Esta polarizao conhecida por ser menos dependente de Beta do transistor. Uma de
suas grandes vantagens manter-se estvel com variaes de temperatura, visto que o Beta
varia com esta.
Como Vce dado por: = ( +)
Desta forma obtemos os valores de polarizao do transistor.
b. Anlise aproximada
Esta anlise considera
=
2
1+2
. Na figura abaixo temos que
= +1.
.
A condio que define se o mtodo aproximado pode ser aplicado :
10
2
Quanto maior for
em relao
2
, maior ser a preciso deste mtodo.
Figura 3 Circuito para Anlise aproximada
c. Anlise por reta de carga
A reta de carga pode ser traada atravs das seguintes equaes.
para
= 0
para
= 0
22
4. Projeto de circuito por divisor de tenso
Para projetar um circuito para polarizao por divisor de tenso precisamos da
especificao da corrente de coletor (
) e usar as
seguintes definies:
- A queda de tenso sobre
10% de
40% de
.
- Para calcular
1
e
2
basta utilizar a relao citada na anlise aproximada:
10
2
para que
10
. Encontramos
1
aplicando a lei das tenses de Kirchhoff em
1
e
2
.
Para projetar este circuito temos
= 10 V, = 100 e
= 5 mA e podemos seguir a
seguinte ordem:
1 -
=
10%
=
1
0.005
= 200.
2 -
=
40%
=
4
0.005
= 800.
3 -
2
=
.
10
=
100.200
10
= 2.
4 - Aplicando a Lei das tenses de Kirchoff em
1
e
2
temos que
1
=
2
.
1,
como
).
- Medir a tenso entre base e de coletor do transistor (
).
- Calcular o ganho de corrente durante a operao (
).
23
Divisor de tenso:
I
b
= A
I
c
I
e
= mA
=
I
c
I
b
=
V
C
= V. V
B
= V
Ic
5 10 15
5
10
Desenhar a reta de carga
(marcar o ponto Q)
20
15
Vce
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Projeto do circuito para polarizao por divisor de tenso
Para projetar o circuito use
= 12 V, = ______,
= 10 mA:
1 -
=
10%
= ________.
2 -
=
40%
= _________.
3 -
2
=
.
10
= ________.
4 -
1 = ___________.
a. Traar a reta de carga.
Para
= 0 =>
= _________
Para
= 0 =>
= _________
2. Monte o circuito projetado e
realize as seguintes medies
3. Anlise dos resultados
Por que utilizamos a seguinte relao,
10
2
, na anlise aproximada do circuito de
polarizao por divisor de tenso?
_____________________________________________________________________________
_____________________________________________________________________________
Se aumentar R
c
ou R
e
, qual o efeito na reta de carga?
___________________________________________________________
Deduza a seguinte expresso,
1
=
2
.
1, a partir do circuito:
24
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
5. Medio de parmetros
hbridos do TBJ
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Revisar o teorema dos quadripolos;
- Medir o parmetro hFE do TBJ, para a configurao emissor comum;.
2. Base terica
a. Quadriplos
Pode-se aplicar a teoria dos quadripolos para resolver problemas em que h dois pares
de terminais, sendo um par de entrada e outro de sada (Figura 1). utilizado para
modelamento e anlise de circuitos.
Figura 6: Quadripolos
A relao entre a tenso e a corrente de entrada com a tenso e a corrente de sada
pode ser expressa por uma matriz (sistemas lineares), que pode ser de impedncias,
admitncias ou hbrida (veja em: http://pt.wikipedia.org/wiki/Quadripolo). Na figura 2 est o
circuito equivalente de um quadripolo hibrido. Em (1) est a matriz caracterstica.
25
b. Parmetro hbridos para o TBJ
Para o transistor bipolar de juno, define-se que (padro IEEE):
Para cada tipo de configurao, os valores dos parmetros h so diferentes. Para isso,
adicionam-se os ndices e (emissor comum), c (coletor comum) ou b (base comum).
Para obteno dos parmetros hbridos, nem sempre e possvel zerar uma das variveis.
Assim, podem-se fazer pequenas variaes de duas variveis, mantendo outra constante, em
torno
do ponto quiescente, para obteno de algum do parmetro desejado.
Para a configurao emissor comum, obtm-se (2).
Ento, a matriz hibrida para o transistor em pequenos sinais, na configurao emissor
comum e como em (3).
26
O circuito equivalente CA hibrido do transistor, na configurao emissor comum para
pequenos
sinais, esta na figura 2.
Figura 7
3. Procedimento experimental
a. Medio de hFE para valores de Ic, com Vce constante.
Figura 8: Pinagem do transistor BC547B
Exemplo de descrio da atividade:
- Montar o circuito da Figura 3.
- Deixar o potencimetro no valor mximo da resistncia, para Ib ser um valor baixo.
- Preencher a tabela 1, que ser utilizada para o simulador PSPICE.
27
Figura 9: Circuito do experimento
28
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Medio de hFE para valores de Ic, com Vce constante..
Tabela 3
Vce =constante= 5V
Ib
(uA)
Ic hFE
(cc)
5
10
15
20
25
30
40
50
2. Anlise dos resultados:
Como se comportou o valor de hFE com o aumento da corrente de base Ib?
_____________________________________________________________________________
_____________________________________________________________________________
Baseando-se nos resultados obtidos, o valor de hFE, assim como de outros parmetros
hbridos, depende ou no do ponto de operao do circuito?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
Observaes:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
29
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
6. Simulao de circuitos
eletrnicos em PSpice
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Simular no Orcad Pspice circuitos eletrnicos.
- Utilizar parmetros medidos em laboratrio (aula 4) nos componentes da
simulao.
- Analisar informaes a fim de melhorar o design de circuitos eletrnicos.
2. Base terica
Nessa base terica, sero introduzidos tpicos que no foram vistos em aulas prticas
anteriores.
a. Amplificador base comum
Na figura 1 est o esquema de um amplificador base-comum, utilizando um transistor
PNP.
Figura 1 Amplificador base-comum (BOYLESTAD, NASHELSKY; 8 Ed; p.295)
Do modelamento para pequenos sinais, obtem-se como a figura 2.
Figura 2 Modelo matemtico do amplificador base-comum
No caso,
20 e
1
Assim, retiram-se as equaes para a configurao base-comum:
30
||
||
1
b. Estgios em cascata
Estgios em cascata so 2 ou mais estgios ligados em srie, com o objetivo de
aumentar ganhos de tenso e corrente ou alterar impedncias de entrada e sada. Na figura 3
est o esquema geral de circuitos com estgios em cascata.
Figura 3 Esquema de circuito com estgios em cascata
Dessa forma, as equaes dos parmetros do circuito so:
1
.
2
.
c. Realimentao
A realimentao utilizada no controle de sistemas para minimizar as variaes do
sistema ao longo do tempo, sem influenciar o resultado final.
Na figura 4 est o esquema de uma realimentao de um circuito eltrico, com um
amplificador de ganho -A. Utilizando a realimentao, possvel controlar o ganho
para que
no dependa muito do parmetro A.
Figura 4
Se a impedncia de entrada do amplificador de ganho -A for muito maior do que as
resistncias R
2
e R
1
, ento a corrente que passa no resistor R
2
igual do resistor R
1
.
Tem-se que
= .
.
A partir da corrente,
2
. =
2
.
1
+
2
.
2
1
+
2
+
.
2
1
+
2
31
Ao final, encontra-se (1).
=
.
1
.
2
+
1
+
2
(1)
Se o ganho A for bastante alto, ento
2
.
3. Procedimento experimental
a. Modificando parmetros e criando novos componentes no Orcad:
Para modificar parmetros de um componente existente nas bibliotecas do Orcad,
basta adicionar o componente na tela do esquemtico e clicar sobre o componente, e
selecionar Edit Pspice Model(figura 5). Uma lista de parmetros aparecer. Basta modificar o
valor desejado e salvar, que nas prximas simulaes este ser o valor utilizado para o
parmetro em questo.
Figura 5 - Opes para um componente.
Para criar um novo componente, repita o mesmo procedimento, com um componente
qualquer, entretanto, clique em New Model (figura 6).
Figura 6 - New Model
32
Na prxima tela, os parmetros do novo componente so introduzidos. Parmetros
que no forem introduzidos tero valores default. Nesta aula utilizaremos apenas os
parmetros referentes ao hFE.
Figura 7 - Parmetros.
Em seguida, v em tools >> options... e selecione Aways Create Part When Saving
Model. Salve o arquivo. Assim, ser criada uma library contendo os componentes criados pelo
usurio.
Para simular o novo componente, necessrio adicionar esta library para os arquivos
de simulao. Faa o seguinte: Crie um novo arquivo de simulao, ou se j foi criado um
arquivo v at Simulation Settings. Ento abra a aba Libraries (figura 8) e procure pelo arquivo
criado anteriormente. Selecione o arquivo e depois clique em Add to Design.
Figura 8
Em seguida, basta rodar a simulao normalmente.
33
4. Amplificador no-inversor base comum
Simular o circuito do amplificador no-inversor da figura 9 no PSpice, utilizando o
modelo do transistor inserido na seo 3.1. Fazer
= 10. Medir A
i
e A
v
.
Figura 9
5. Amplificador inversor com divisor de tenso
Simular o amplificador inversor por emissor comum da figura 10. Fazer
= 10.
Medir A
i
e A
v
.
Figura 10
6. Seguidor de emissor e circuito em cascata
Implementar o circuito do seguidor de emissor 11, com sua entrada ligada na sada do
amplificador inversor com divisor de tenso. Medir Av e Ai do circuito seguidor de emissor e
do circuito em cascata.
34
Figura 11
7. Realimentao
Inserir no circuito em cascata do item 3.4 uma realimentao, com resistores R
1
e R
2
,
como a figura 4.
Utilizar R
2
fixo e variar R
1
para observar as variaes no ganho de tenso. Calcular R
2
e R
1
para que a impedncia de entrada do primeiro estgio no influencie muito a equao
(1).
35
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
7. Projeto e clculo de parmetros
de um amplificador de pequenos
sinais utilizando TJB
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Calcular e montar um circuito com polarizao DC de forma a funcionar como um
amplificador de pequenos sinais. Nesta aplicao sero calculados os valores de ganhos e
impedncias.
2. Base terica
a. Polarizao por divisor de tenso
A abordagem sobre o projeto de um circuito com
polarizao por divisor de tenso no ser o foco desta aula. Ser
utilizada a anlise aproximada e o pequeno erro obtido no ser
considerado por tornar-se pequeno em comparao, por
exemplo, com o erro causado pela variao do ganho () do
transistor durante a operao.
b. Especificao do circuito
No projeto de um circuito para uma aplicao real deve-se ter bem claro a influncia
de cada componente que tem os seus valores definidos ao incio do projeto para atingir os
requisitos ao final da montagem.
Sero especificados: alimentao em 15 V, impedncia de entrada (Z
i
) maior que 500,
impedncia de sada (Z
o
) maior que 100 e ganho de tenso (A
v
) 20. O transistor utilizado deve
ser um BC548, com o ganho esperado 350.
c. Polarizao CC
Foi fixada em 20mA a corrente mxima que deve circular pelo emissor do TJB, assim:
=
1
2
= _________ ,
=
15
20
= ___________
Com uma menor corrente de polarizao consegue-se impor uma maior resistncia no
coletor, o que ir influenciar a impedncia de sada.
(Dividiu-se em valores comerciais
de forma que
= 180 e
= 560 . )
Figura 1 -Circuito com polarizao
por divisor de tenso
36
Calcula-se a tenso a corrente na base pela malha que envolve base e emissor do
transistor:
+0,7 = _________ e
=
10
= ________ A
Com uma corrente de 1 mA no divisor de tenso j pode-se considerar desprezvel a
corrente de base do transistor, assim
2
=
1
= _______ e
1
=
(15
)
1
= _________ .
(Passando para valores comerciais R
2
4x 1,5k+ 320 e R
1
2x 3,8k+1k)
d. Circuito equivalente AC
O circuito da figura 1 j estando polarizado em um nvel DC apropriado pode ser
reduzido ao circuito equivalente AC neste momento,
todos os nveis DC sero desconsiderados. Nesta
anlise as fontes de tenso contnua e os capacitores
representam um curto circuito para sinal alternado na
freqncia de teste. Desta forma tem-se o circuito da
figura 2 ( importante entender esta etapa para seguir
adiante).
A seguir substitui-se o transistor pelo circuito r
e
equivalente que uma resistncia .r
e
e uma fonte de
corrente, dando origem ao circuito da figura 3.
Este circuito no real,
somente serve de ferramenta de
forma a visualizar e analisar o
comportamento em AC por meio de
ferramentas j conhecidas de
circuitos.
O valor de r
e
existe somente
para anlise AC, dado pelo I
E
de polarizao (DC) :
r
e
=
26mV
I
E
= ______
A impedncia de entrada a impedncia vista entre os terminais de entrada, assim:
Zi = R1//R2// . re ______
A impedncia de sada a impedncia vista entre os terminais de sada quando
nenhum estmulo aplicado entrada, assim a fonte de corrente um circuito aberto. Tem-
se:
Zo = r
o
//R
C
______
Como r
o
dado na folha de dados do fabricante entre 18 e 60 S, o que equivale a
55,5 e 16,7 k, este paralelo praticamente o mesmo valor de R
C
.
Figura 2 - Circuito para anlise AC
Figura 3 Circuito incluindo o modelo AC do transistor
37
O ganho de tenso sem carga esperado deste circuito dado pelo produto do valor da
corrente que circula pela fonte de corrente e impedncia de sada.
Av =
R
C
//
r
E
O ganho de corrente ser:
=
+(
)
Sendo = 1//2 conforme Figura. De forma alternativa o ganho de corrente pode
ser obtido atravs do ganho de tenso, assim:
=
e. Parmetros de influncia em Zi e Zo.
Observando-se a Figura pode-se concluir que Zi caracterizada por uma
associao em paralelo entre R1, R2 e . re. Como um valor caracterstico do transistor,
re pode ser alterado com a corrente de polarizao, Zi pode ser alterada de acordo com os
valores das resistncias R1 e R2. Do mesmo modo, a impedncia de sada caracterizada
pela associao paralela entre ro e Rc, sendo alterada ento pela mudana da resistncia de
coletor (Rc) visto que ro tambm um valor caracterstico do transistor.
3. Procedimento experimental
- Montar o circuito da figura 4.
- Inserir um sinal alternado para ser amplificado sem resistncia na entrada e nem
carga.
- Medir o ganho de tenso sem carga.
- Colocar uma alta resistncia, valor prximo a Z
i
, na entrada e verificar a variao do
ganho. Calcular ento a impedncia de entrada.
- Para que se calcule a impedncia de sada, sem a resistncia de entrada, coloca-se
uma pequena carga (valor prximo a Z
o
) e verifica-se a queda de tenso.
Figura 4 Circuito para anlise AC
R1
R2
Rc
RE
C1
Ce
C2
c
e
b
Vcc
Vo
Vi
38
4. Materiais a serem utilizados
- 3 capacitores eletrolticos c =100 F
- 4 resistores de 1.5k + 1 resistor de 320 = 6,3k
- 2 resistores de 3.8k + 1 resistor de 1k = 8,6k
- 1 resistor de 180
- 1 resistor de 560
5. Bibliografia:
BC546 THRU BC549 Datasheet em
http://www.datasheetcatalog.org/datasheet/GeneralSemiconductor/mXyzqszz.pdf
39
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Comparao entre parmetros tericos e prticos.
Calcular os valores apresentados na fundamentao terica e preencher a Tabela 1.
Apresentar na Tabela 5 os valores reais (implementados na prtica) e os medidos.
R
e
=
Z
i
=
Z
o
=
A
v
=
A
i
=
1) Com base na anlise feita sobre os parmetros que influenciam nos valores de Z
i
e
Z
o
, faa uma anlise sobre os parmetros que influenciam nos ganhos de tenso e corrente.
Dentre esses parmetros quais (e qual melhores valores) podem ser alterados quando se
deseja:
-Maior ganho de tenso:
_______________________________________________________________________
_____________________________________________________________________________
-Maior ganho de corrente:
_______________________________________________________________________
_____________________________________________________________________________
-Alta impedncia de entrada:
_______________________________________________________________________
_____________________________________________________________________________
2) Por que no se pode utilizar grandes resistores de coletor e emissor para a
polarizao, qual caracterstica do transistor define esse comportamento?
_______________________________________________________________________
_____________________________________________________________________________
Parmetros Valores
Z
i
Z
o
A
v
A
i
Tabela 4-Valores Calculados
Parmetros Valores
Z
i
Z
o
A
v
A
i
Tabela 5-Valores Medidos
40
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
8. TJB: Configurao seguidor
de emissor
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Polarizao CC da configurao seguidor de emissor de Transistores de Juno Bipolar
(TJB);
- Anlise CA da configurao seguidor de emissor de TJB;
- Caractersticas e aplicaes de Emissor Comum, Coletor Comum e Base Comum.
2. Base terica
a. Configurao Seguidor de emissor
Quando a sada se d atravs do terminal emissor do transistor, o circuito chamado
seguidor de emissor. Nesta configurao, a tenso de sada um pouco menor que o sinal de
entrada, devido queda de tenso de base para emissor. Assim, pode-se dizer que Av ~ 1.
Diferentemente da tenso do coletor, a tenso do emissor est em fase com o sinal Vi.
E devido ao fato de o coletor estar aterrado para anlise CA, tem-se na verdade, uma
configurao coletor-comum.
Um circuito seguidor de emissor tem uma alta impedncia de entrada, uma baixa
impedncia de sada, oposto do comportamento da configurao-padro com polarizao fixa.
Apresenta tambm uma baixa distoro linear. Muitas vezes este circuito usado como um
estgio de reforo (buffer) entre a alta impedncia da fonte de sinal e a baixa impedncia da
carga.
A configurao seguidor de emissor freqentemente utilizada para fins de
casamento de impedncias. O resultado quase o mesmo que obtido com um transformador,
em que uma carga casada com a impedncia da fonte para a mxima transferncia de
potncia pelo sistema.
Neste experimento voc poder verificar como caracterstica sua alta impedncia de
entrada e baixa impedncia de sada.
41
b. Comparao das configuraes dos amplificadores a transistor:
Configurao EC: a configurao emissor comum apresenta ganho de tenso e ganho de
corrente maiores do que a unidade. Este tipo de ligao o mais verstil e o mais til das trs
configuraes.
Ri e Ro variam muito pouco com R
L
e R
S
, respectivamente, para o circuito EC.
Configurao BC: para o estgio base comum, A
I
menor do que a unidade, A
V
alto
(aproximadamente igual ao do estgio EC), R
i
a menor e R
o
a maior das trs configuraes.
O estgio BC apresenta poucas aplicaes. Algumas vezes usado para casamento de uma
baixa impedncia de fonte, que alimenta uma carga de alta impedncia, ou como um
amplificador no inversor com ganho de tenso maior que a unidade. tambm usado como
uma fonte de corrente constante (por exemplo, como um circuito de varredura para carregar,
linearmente, um capacitor).
Configurao CC: para o estgio coletor comum, A
i
alto (aproximadamente igual ao do
estgio EC), A
V
menor que a unidade, R
i
a maior e R
o
a menor das trs configuraes. Este
tipo de circuito encontra muitas aplicaes, principalmente em acopladores entre estgios de
circuitos com funes diferentes, como por exemplo, uma fonte com alta impedncia e uma
carga de baixa impedncia.
c. Polarizao CC
A polarizao CC determina o ponto de operao quiescente do transistor.
Para o circuito seguidor-de-emissor, se
2
. 10 . R R
E
>> |
Ento:
2 1
2
.
R R
R V
V
CC
B
+
=
V V
BE
7 , 0 =
E B BE
V V V =
BE B E
V V V = 1 ~ A
42
CC c
V V =
Figura 1. Circuito seguidor-de-emissor, polarizao CC.
d. Anlise CA
Encontrando modelo equivalente re:
Como desejamos a resposta CA do circuito, todas as fontes CC podem ser substitudas
por um potencial nulo equivalente (curto-circuito), uma vez que determinam apenas o
componente CC (nvel quiescente) da tenso de sada, e no a amplitude da oscilao de sada.
Alm disso, os capacitores de acoplamento podem ser substitudos por um curto-
circuito, j que so calculados com pequena reatncia para a freqncia utilizada.
Redesenhamos o circuito para anlise CA de pequenos sinais, conforme a figura 2:
Figura 2. Redesenhando para anlise CA de pequenos sinais.
43
Determinao dos parmetros Zi, Zo, Av, Ai.
Conforme apresentado na figura 2, o modelo re equivalente do circuito, podemos a partir
deste determinar os parmetros fundamentais para realizao desse experimento.
Aplicando a Lei de Kirchhoff das tenses seo de entrada da figura 2 temos:
E
R Ie re Ib Vi . . + = | (1)
B
R Ii Vi '. = (2)
Com
Zb
Vi
Ib = (3) Substituindo (1) em (3):
E
R re Zb ) 1 ( + + = | | (4)
Determinando Impedncia de entrada, Zi:
Para Zi, temos:
Ii
Vi
Zi = (5)
Sendo Ii a corrente que passa por R
B
, por divisor de corrente temos:
Zb R
Zb Ii
Ii
B
+
=
.
' (6)
Substitumos (6) e (2) em (5) e obtemos:
Zb R Zi
B
// = (7)
Determinando Impedncia de sada, Zo:
o
o
o
I
V
Z = (8)
Equacionamos I
E
a partir da figura 2: 1)Ib ( I
E
+ = | (9)
Substituindo (3) e aproximando ( | +1) ~ | , j que | alto, temos:
E
E
R re
Vi
I
+
= (10)
Para obtermos a impedncia de sada construmos o circuito conforme da equao (10). Este
representado na figura 3:
44
Figura 3. Definio de impedncia de sada para configurao seguidor-de-emissor.
Assim:
re R Z
E o
// = (11)
Onde re = 26mV/Ie
(cc)
Determinando Av:
Podemos determinar Av, utilizando o divisor de tenso na figura 3. Assim, temos que:
re R
R
Vi
Vo
Av
E
E
+
= = (12)
Geralmente R
E
muito maior que re, por isso desconsideramos o valor de re, e o ganho de
tenso prximo de 1.
1 ~ Av (13)
Determinando Ai:
Ii
Io
Ai = (14)
Por diviso de corrente, na entrada da figura 2, temos:
Zb R
Ii R
Ib
B
B
+
= (15)
Tambm,
E
I Io = , substituindo (9) na anterior, temos:
Ib Io ) 1 ( + = | (16)
Agora, isolando Ii de (15) e substituindo (15) e (16) em (14), temos:
45
Zb R
R
Ai
B
B
+
+ = ) 1 (| (17)
Com (+1) | ~ .
Zb R
R
Ai
B
B
+
= | (18)
De outra forma, podemos apresentar:
E
R
Zi
Av Ai = (19)
Para grande parte das aplicaes, os resultados reais podem ser bem aproximados,
ignorando os efeitos de r
0
para essa configurao.
Para o exemplo trabalhado nesta experincia prtica, ser utilizado na base do circuito
seguidor-de-emissor um divisor de tenso, portanto, basta substituirmos o R
B
das equaes
por R1//R2.
Ainda, a impedncia de entrada Zi e a impedncia de sada Zo no so afetadas por Rc,
pois ele no refletido para os circuitos equivalentes da base ou emissor. R
C
s influencia na
determinao do ponto quiescente.
Anlise do circuito seguidor-de-emissor com carga:
Os parmetros de impedncia de entrada e sada para o circuito seguidor de emissor
so sensveis carga aplicada e resistncia da fonte.
Para simplificarmos o trabalho, apresentamos o resultado das dedues para uma o
circuito com carga.
(20)
re R Z
E o
// = (21)
re Rs R R
R R
Avs
L E
L E
+ +
=
| / //
//
: com R
S
(22)
re R R
R R
Av
L E
L E
+
=
//
//
46
|
|
.
|
\
|
+ = re
Rs
R Z
E o
|
'
// : com R
S
(23)
Onde Rs=Rs//R1//R2
) // ( // '
L E B
R R re R Zi + = | (24)
Onde R
B
=R1//R2
L
R
Zi
Av Ai =
3. Procedimento experimental
a. Seguidor-de-emissor
Figura 4 Circuito da configurao seguidor-de-emissor.
1. Calcule as tenses CC na base, emissor e coletor da figura 4. Anote suas respostas na tabela
1.
2. Calcule e anote a tenso CA pico a pico na base, emissor e coletor.
3. Monte o circuito. Mea e anote a tenso CC na base, emissor e coletor.
4. Ajuste o gerador de sinais para obter um sinal de 1 Vpp e 10 kHz (mea esse sinal entre uma
ponteira do gerador de sinal e a referncia).
5. Mea e anote a tenso pico a pico na base, emissor e coletor.
47
b. Impedncia de sada
6. Calcule a impedncia de sada do circuito apresentado na figura 4. Anote este valor na
tabela 2.
7. Agora reduza o sinal do gerador de 1 V para 100 mV.
8. Mea e anote a tenso de pico a pico na sada (sem carga).
9. Conecte uma resistncia de carga de 47 na sada.
10. Mea e anote a tenso de pico a pico na sada (com carga).
11. Calcule a impedncia de sada do seguidor de emissor com os dados obtidos nos
procedimentos 8 a 10. Anote sua resposta experimental na tabela 1.
48
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Seguidor-de-emissor
a. Procedimento experimental
Tabela 1 Seguidor-de-emissor: h
fe
= ______________
Valores
Calculado Medido
B E C B E C
CC
CA
2. Impedncia de sada
a. Procedimento experimental
Tabela 2 Impedncia de Sada
Calculada Z
sada
:
Sem carga V
sada
:
Com carga V
sada
:
Experimental Z
sada
:
3. Anlise dos resultados
1. O dado na tabela 1 mostra que o ganho de tenso do seguidor-de-emissor foi
aproximadamente:
a) 0; b) 1; C) 4,3 V; d) 10 V.
2. A tenso CA no coletor do seguidor-de-emissor foi prxima de:
a) 0; b) 0,58 V; C) 1 V; d) 10 V.
3. Pelo fato de a tenso CA no emissor ser aproximadamente igual tenso CA na tabela 1, a
impedncia de entrada da base deve ser:
a) 0; b) muito baixa; C) 10 ; d) muito alta.
49
4. Explique como voc obteve o valor experimental de Z
sada
na tabela 2.
Observaes:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
Bibliografia:
- Robert L. Boylestad e Louis Nashelsky, Dispositivos Eletrnicos e teoria de circuitos,
8a edio, 2004, Prentice Hall.
- Albert Paul Malvino, Eletrnica no laboratrio, 3a edio, 1991, Makron, McGraw-
Hill.
50
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
9. Projeto e clculo de parmetros
de um amplificador de pequenos
sinais utilizando configurao
darlington com TJB
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Montar o circuito para amplificao de pequenos sinais de dois estgios proposto
na figura 2.
- Realizar clculos de impedncia de entrada e sada e ganho de tenso para os dois
estgios.
2. Base terica
a. Configurao darlington
A configurao darlington consiste na conexo de dois
transistores bipolares de juno operando como um transistor
superbeta. A composio dede transistores atua como uma
unidade nica, com um ganho de corrente que o produto dos
ganhos de corrente dos transistores individuais.
Ser utilizada a anlise aproximada e o pequeno erro
obtido no ser considerado por tornar-se pequeno em
comparao, por exemplo, com o erro causado pela variao do
ganho () dos transistores durante a operao.
Geralmente utiliza-se a configurao darlington num circuito seguidor-de-emissor,
pois a finalidade deste circuito ter uma grande impedncia de entrada, ganho de tenso igual
a 1 e altssimo ganho de corrente.
b. Circuito proposto para a montagem
Na figura 2 est o circuito amplificador de pequenos sinais de dois estgios. O primeiro
estgio consiste num circuito com polarizao por diviso de tenso, destinado ao aumento de
tenso do sinal de entrada. O segundo estgio um circuito para amplificao de corrente
com um seguidor-de-emissor e configurao darlington.
Figura 1 - Configurao
darlington num seguidor de
emissor (coletor comum)
51
Figura 2 -circuito amplificador de pequenos sinais com dois estgios.
c. Anlise AC
Estes clculos so os mesmos vistos nas aulas prticas anteriores, no sendo
necessrio deduzi-los novamente.
A seguir seguem os clculos para a anlise AC do primeiro estgio considerado sem
carga, pois a impedncia de entrada do segundo estgio muito alta, conforme ser visto
durante a execuo dos clculos. Utilize =
1
=
2
= 350 para todos os clculos.
r
e
=
26mV
I
E
= _________ , para I
E
= 10mA
Zi = R1//R2// . re __________
Zo = r
o
//R
C
__________ , para r
o
= 50k
Av =
R
C
// r
o
r
E
= ___________
=
= ___________
A seguir seguem os clculos para a anlise AC do segundo estgio com uma carga de
10 (que ser substituda por um auto-falante ao final do experimento).
r
e
=
26mV
I
E
= _________ , para I
E
= 30mA
Zi = R
1
//R
2
//
1
.
2
(re +R
E
// R
L
) ___________
Zo = R
E
//
R
1
//R
2
1
.
2
+r
e
____________
Av =
//
//
___________
=
= ___________
C2
1u
ReA
100
R1B
147k
R2B
47k
C4
10u
R1A
22k
RL
10
RcA
470
BC548
0
R2A
4.7k
ReB
47
BC548
BC337
C1
1u
Vcc
12
Vi
FREQ = 10k
VAMPL = 0.009 C3
1u
52
3. Procedimento experimental
- Realizar os clculos da anlise AC acima.
- Montar o circuito da figura 2.
- Inserir um sinal alternado de 10mV e 1kHz (Vi) e medir o ganho de tenso do
primeiro estgio.
=
0
= _________
- Inserir um sinal alternado de 10mV e 1kHz na entrada do segundo estgio e medir o
ganho de corrente.
=
0
= _________
- Unir os dois estgios e testar amplificador de som.
4. Materiais a serem utilizados
- Capacitores eletrolticos: 3 x 1F, 1 x 10F
- Resistores: 22k, 4,7k, 470, 100 , 47k , 100k , 47 , 10
5. Bibliografia:
http://www.datasheetcatalog.org
53
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Resultado dos clculos.
Calcular os valores apresentados na anlise AC e completar as tabelas.
=
0
=
0
).
Se
= 0 e a tenso
mais
negativo, h um aumento na regio de depleo, o que faz a resistncia do canal N aumentar,
at tornar-se infinita.
O JFET no feito para funcionar com
> 0.
Figura 10
55
Figura 11
Aumentando V
DS
, h um aumento da corrente no JFET e tambm um aumento na
resistncia do canal N, pois ocorre um aumento na regio de depleo. Isso se d at ocorrer a
saturao da corrente, quando a resistncia do canal ( =
, pois
= 0
Para traar a reta de autopolarizao, precisamos determinar dois pontos no grfico de
. O primeiro ponto o prprio zero e o segundo pode ser determinado por dois
mtodos:
Figura 1- Configurao para JFET com
autopolarizao.
Figura 2- Anlise DC da configurao
com autopolarizao.
59
b. Mtodo mtemtico
Basta unir a equao que determina
2
=
1 +
2
Rearranjando os termos temos:
2
+
2
+
2
= 0
Atravs da equao acima determinamos a correte de dreno-source em que o circuito
estabilizar, que podemos chamar de valor de corrente quiescente (
c. Mtodo grfico
Para este mtodo primeiro precisamos traar a curva de transferncia do dispositivo, e
para isto precisamos apenas dos valores de
2
e
4
.
Com a curva caracterstica pronta, precisamos determinar mais um ponto dado por
2
e
2
, conforme a figura 4. Ento traamos uma reta do ponto zero at o ponto recm
calculado, sendo que a intercesso entre esta reta e a curva caracterstica o ponto
quiescente.
Figura 3- Anlise DC da configurao com
autopolarizao.
Figura 4- Esboo da reta de autopolarizao e
determinao do ponto quiescente.
60
O ponto quiescente (
.
Caso no seja informado no datasheet do JFET utilizado, os valores de
podem
ser encontrados atravs de testes prticos.
Para determinar
.
Para determinar
.
4. Procedimento experimental
- Para esta atividade utilize
= 4 e
= 12.
- Montar o circuito da figura 7.
- Medir os valores de
.
- Determinar o ponto quiescente atravs do mtodo matemtico.
1 +
- Traar a curva caracterstica do JFET.
- Traar reta de autopolarizao do circuito.
- Determinar numericamente o ponto quiescente pela intercesso entre os grficos
anteriores.
Figura 6- Circuito para determinar
.
ampermetro
0
G
MPF102
V2
S
D
0
Figura 5- Circuito para determinar
.
G
S
V1
0
ohmmetro
MPF102
0 0
D
61
- Comparar o ponto quiescente encontrado pelo mtodo matemtico com o encontrado
pelo mtodo numrico.
5. Materiais a serem utilizados
- Transistor JFET MPF102
- Resistores: 1k, 1M, 3.3k
Figura 7- Configurao JFET em autopolarizao.
0 0
S Rg
1000k
Rs
1k
Rd
3.3k
MPF102
D
0
G
Fonte
15
62
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Resultado dos clculos.
Mtodo
matemtico
Mtodo
grfico
Valores
medidos
Porque ocorreram diferenas entre os resultados dos dois mtodos utilizados para
encontrar o ponto quiescente do circuito?
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
Qual a principal vantagem da utilizao do transistor JFET em relao ao TJB? Cite duas
aplicaes em que o JFET substitui o TJB.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
I
D
Vgs
63
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
12. Polarizao de FET por
divisor de tenso
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- O objetivo desta aula montar o circuito de polarizao DC por diviso de tenso com
um transistor de efeito de campo.
- Entender a influncia no projeto de cada elemento do circuito.
2. Base terica
a. Polarizao por divisor de tenso
O circuito polarizado com a utilizao de um divisor de
tenso similar ao BJT, com a vantagem de que a anlise ser
exata, pois a corrente de gate nula.
Para projeto define-se a tenso na fonte (V
s
) de acordo
com os valores de R
F
e corrente quiescente esperados, ento a
tenso de gate definida pelo divisor de tenso de forma
independente.
Graficamente tem-se a curva de transferncia do FET e
com ela cruza a reta que descreve V
GS
em funo da corrente
de polarizao quiescente I
D
:
O ponto comum s duas linhas ser o ponto de polarizao (Q), como no grfico 1, a
seguir.
Grfico 1 Interpretao grfica da polarizao por divisor de tenso.
Figura 1 Polarizao por divisor de
tenso
64
3. Projeto de circuito com divisor de tenso
No circuito de polarizao por divisor de tenso utilizando um transistor JFET (MPF102)
vai-se admitir os valores de V
P
e I
DSS
como sendo 4 V e 12 mA, respectivamente.
1. Inicialmente define-se o ganho de corrente em relao tenso de entrada, ou
transcondutncia, esperado na polarizao deste FET, para isso olha-se para a
inclinao da curva de transferncia (grfico 1, curva mais esquerda). Pode-se
obter valores relativamente baixos, prximos de V
P,
at valores bastante altos,
prximos a I
DSS
(V
GS
zero). Estes valores ficam definidos pela inclinao da reta
I
DSS
x V
GS
, pela derivada da equao de Shockley. Esta relao ser melhor vista
na anlise AC.
=
2.
2. Definido o ponto de operao (V
GSq
) se obtm na curva de transferncia a
corrente equivalente (I
Dq
) e com ela, j definido um valor para R
F
, determina-se
V
F
por V
F
=
.
.
3. Tendo V
D
e sabendo-se V
GS
necessrio para a operao no ponto escolhido
determina-se a tenso no divisor por
4. Escolhe-se um valor para R1 ou R2 e aps isso determina-se o outro valor a
partir da anlise do divisor de tenso formado com essas resistncias.
4. Procedimento experimental
O circuito j projetado tem Rf=3.3 k, Rd=1 k R1 = R2 = 100 k.
a. Calcular o que se espera do circuito montado sugesto: j ir montando o
circuito enquanto o grupo calcula
- Desenhar a curva de transferncia (I
D
x V
GS
) esperada para os valores
de V
P
e I
DSS
admitidos na folha em anexo.
- Calcular tenso no divisor (V
DIVISOR
).
- Desenhar no mesmo grfico a reta esperada de
, ou rearranjando-se
- Observar o ponto de encontro das retas (ponto de polarizao) e anotar os valores de
V
GS
e I
D
.
- Desenhar no mesmo grfico outras retas esperadas caso RF seja aumentada em 1k e
2k mantendo-se a tenso no divisor.
b. Montar o circuito
- Fazer medidas de V
GS
,V
F
, V
D
e I
D
.
- Preencher a tabela com os valores medidos.
65
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Resultados experimentais
- Esboce o grfico apresentando as curvas pedidas no Item 3.1:
Id
Vgs
Preencha a tabela com os valores solicitados:
Parmetros Valores medidos
V
GS
V
f
V
D
I
D
- Apresentar o clculo da tenso no divisor de tenso:
2. Anlise dos resultados
Qual o erro observado entre os valores tericos (calculados) e prticos (medidos)? Esse erro
tolervel?
_____________________________________________________________________________
_____________________________________________________________________________
Qual a influncia de Rf no ponto de polarizao? Os valores de Rf e I
D
so diretamente
proporcionais? Justifique a resposta.
_____________________________________________________________________________
_____________________________________________________________________________
A polarizao por divisor de tenso do FET apresenta alguma vantagem em relao do BJT?
Justifique a resposta.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
66
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
13. Anlise do FET para
Pequenos Sinais
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Realizar a anlise CA de um circuito JFET com polarizao fonte comum.
- Medir e calcular a tenso de sada, o ganho de tenso CA e a impedncia de sada do
circuito.
2. Base terica
a. Amplificadores FET
Os amplificadores com transistores de efeito de campo proporcionam um timo ganho
de tenso, alm de fornecer alta impedncia de entrada. Possuem baixo consumo de potncia
e so aplicveis a uma ampla faixa de freqncias.
b. Amplificador fonte comum
Devido a curva de transcondutncia do JFET ser parablica, a operao do amplificador
fonte comum produz uma distoro quadrtica, por isso um amplificador fonte comum
usualmente preferido para operar em pequeno sinal. Devido ao fato de g
m
ser relativamente
baixo, o amplificador fonte comum tpico tem um ganho de tenso relativamente baixo.
c. Modelo do FET para pequeno sinal
Princpio: A tenso porta-fonte controla a corrente dreno-fonte (canal) de um FET. A
tenso porta-fonte controla o valor CC da corrente de dreno pela relao de Shockley:
2
1
|
|
.
|
\
|
=
P
GS
DSS D
V
V
I I
A variao na corrente de dreno resulta em uma variao da tenso porta-fonte.
Determina-se essa variao atravs do fator transcondutncia g
m
:
D
GS
m
I
V
g
A
A
=
Determinao matemtica de g
m
similar a soluo da resistncia CA de um diodo
encontra-se pela derivada de uma funo em um ponto que igual inclinao de uma
reta tangente desenhada nesse ponto a derivada de I
D
com relao a V
GS
na equao de
Shockley:
67
Impedncia de entrada: Z
i
= . Valor comum: 10
9
para JFETs.
Impedncia de sada: No datasheet obtida por y
OS
.
Z
o
=r
d
=1/y
OS
. Uma aproximao
bastante comum considerar a impedncia de sada infinita (circuito aberto).
te cons V
D
DS
d
GS
I
V
r
tan =
A
A
=
Equivalente CA do FET:
Fig. 1 - Equivalente CA do FET.
d. Circuito JFET com polarizao fonte comum
A anlise similar anlise CA realizada em amplificadores com TJB. Definem-se
parmetros como Zi, Zo e Av.
Fig. 2 - Circuito para polarizao CC fonte comum.
Na anlise CA:
- Os capacitores de acoplamento atuam como curtos-circuitos;
- g
m
e r
d
so determinados a partir da polarizao CC, datasheet ou da curva
caracterstica;
68
- Atravs da teoria da sobreposio V
DD
= 0 V.
Desse modo:
Fig. 3 - Circuito equivalente CA da polarizao fonte comum.
Z
I
: R
G
Z
O
: Para obter Z
O
deve-se fazer V
i
= 0 V, desse modo g
m
.V
GS
= 0 mA, a fonte de corrente
passa a ser um circuito aberto e a impedncia de sada Z
O
= R
D
//r
d
. Se r
d
for alta (pelo menos
10:1 em relao a R
D
) pode-se considerar Z
O
~R
D
.
A
V
: Resolvendo para V
O
:
V
O
= - g
m
V
gs
(R
D
//r
d
)
V
gs
= V
i
e V
O
= - g
m
V
i
(R
D
//r
d
)
O sinal negativo de A
v
evidencia um desvio de 180 na fase entre a tenso de entrada e
sada.
3. Procedimento experimental
1. Seja o circuito da figura 4. Considerando g
m
igual a 2000 uS, calcule o ganho de tenso
de sada (A
V
) e impedncia de sada (Z
O
). Anote a resposta na tabela 1.
) //r (R g -
V
d D m
= =
i
O
V
V
A
69
Fig. 4 Circuito experimental.
2. Monte o circuito com R
L
igual a infinito. (Sem R
L
)
3. Ajuste o gerador de funes para 1 kHz e 0,1 V
PP
na entrada.
4. Observe o sinal de sada. Ele deve ser uma senide amplificada. Mea e anote a tenso
de sada pico a pico. Depois calcule o ganho de tenso (Av). Anote a resposta na tabela
1.
5. Insira um potencimetro como carga varivel. Ajuste esta carga at que a tenso na
sada seja metade da tenso sem carga.
6. Desconecte o potencimetro do circuito e mea sua resistncia. Anote este valor como
Z
O
na tabela 1. Assim, voc acaba de encontrar a impedncia Thevenin (Z
o
) pelo mtodo
do casamento de impedncias.
7. Substitua o MPF102 por um MOSFET do tipo depleo e preencha a ltima linha da
tabela 1.
8. Repita os passos de 1 a 6 com o novo componente.
70
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
a. Resultados experimentais
Tabela 1
FET Calculado Medido
V
sada
Av Z
o
V
sada
Av Z
o
MPF102
MOSFET-D
Espao para demonstrao dos clculos:
OBS: MPF102
71
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
14. MOSFET de intensificao
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Entender o MOSFET de intensificao.
- Fazer a polarizao CC do MOSFET.
- Fazer modelagem AC e utilizar o circuito como amplificador inversor.
2. Base terica
a. MOSFET de intensificao tipo N
O MOSFET tipo intensificao o mais utilizado em circuitos integrados analgicos e
digitais. Na Figura 1 est o MOSFET de intensificao tipo N (NMOS).
Figura 16 - (Boylestad, Nashelsky)
O MOSFET de intensificao possui um canal que ativado quando a tenso VGS
maior do que uma tenso de gatilho (trigger): VGS(Th).
Essa tenso VGS(Th) normalmente est entre 0,3V e 5V, de acordo coma aplicao.
Na figura 2 esto as curvas do NMOS para diversos valores de VGS.
72
Figura 17 Curva do MOSFET de intensificao para vrios valores V
GS
(Wikipdia)
Na regio de saturao (saturation region), a corrente no dreno (I
D
) comporta-se como
uma parbola para valores de V
GS
>V
GS(Th)
. Na figura 3 est o grfico de I
D
na regio de saturao
(Figura 2) do transistor. A equao dada por (1). O valor de k depende do transistor.
Figura 18 I
D
(V
GS
) para V
DS
fixo
I
D
= k V
GS
Q
2
(1)
b. Polarizao para divisor de tenso
Para fazer a aplicao do transistor para pequenos sinais, necessrio deixar o
transistor em um ponto de polarizao.
73
Como a figura 4, tem-se que
=
2
1
+
2
. Assim,
.
Sabe-se tambm que
).
Para polarizar o transistor, pode-se fazer:
- Escolher V
DS
= 0,5V
DD
(regra de projeto).
- Escolher um valor de I
D(Q)
, de acordo com os limites de corrente do transistor.
- Fazer R
S
= 4.R
D
(regra de projeto) e calcular esses resistores a partir de I
D(Q)
.
- Na equao (1), sabendo-se I
D(Q)
, k e V
GS(Th)
, calcula-se V
GS(Q)
.
- A partir de V
GS(Q)
e V
S
, pode-se calcular os resistores R
1
e R
2
do divisor de tenso.
Figura 19
c. Modelagem AC
Transcondutncia (gm)
Para fazer a modelagem AC, da mesma forma que o JFET, necessrio saber a
transcondutncia do transistor para o ponto de operao quiescente. A equao :
g
m
=
I
D
V
GS
= 2k V
GS
Q
()
(2)
Modelo AC
O modelo do transistor NMOS na regio de saturao, dado pela figura 5.
74
Figura 20 Modelo AC do transistor NMOS
Na figura 5, r
d
a resistncia do dreno, que pode ser observada pela declividade das
curvas na regio de saturao (figura 2).
Para a polarizao por divisor de tenso, adicionam-se os resistores R
1
, R
2
e R
D
no
circuito de pequenos sinais, como na figura 6.
Figura 21
Assim, os principais parmetros do circuito so:
=
1
||
2
||
3. Procedimento experimental
a. Polarizao do circuito de divisor de tenso
Dado o da figura 7.
75
Figura 22
A tenso de entrada deve ser em torno de 100mV. Para isso, ajuste a amplitude de
tenso no gerador de funes, com o potencimetro, no mnimo valor possvel.
Depois selecione 20dB de atenuao. Isso faz com que a amplitude do sinal seja
dividida por um fator de 10. A atenuao de 40dB atenua por um fator de 100, enquanto que a
atenuao 60dB (ambos botes pressionados) um fator de diviso por 1000.
Em seguida, utilizando o osciloscpio, faa medidas da tenso de entrada e da tenso
de sada. Calcule a relao entre as tenses e verifique se os sinais esto ou no defasados.
Faa uma aproximao de quantos graus a defasagem.
Pinos do MOSFET 2N4351:
Figura 23
76
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Para cada valor de tenso da fonte, faa medidas do ganho em
tenso para a configurao dada.
Sendo o ganho em tenso G =Vo/Vin
Tabela 7
Vfonte = 5V Vfonte = 10V Vfonte = 15V
Vin
Vo G
Vin
Vo G
V
in
Vo G
100mV 100mV 100mV
200mV 200mV 200mV
300mV 300mV 300mV
400mV 400mV 400mV
500mV 500mV 500mV
Questes:
Observando as caractersticas da regio de saturao e da linear na figura 2, o que se conclui: o
transistor trabalhou na regio linear ou de saturao? Por qu?
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
O que se pode dizer sobre o ganho para uma mesma tenso da fonte?
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
Houve saturao do MOSFET? A partir de quais tenses de entrada Vin?
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
Os sinais de entrada e sada esto ou no em fase? Faa uma aproximao para cada valor de
tenso da fonte.
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
77
Universidade Federal de Santa Maria
Curso de Engenharia Eltrica
15. Influncias externas (Rs, Rl e
frequncia) num circuito com JFET
Disciplina de Fundamentos de Eletrnica
1. Objetivos
- Perceber como afetam o ganho de um amplificador a JFET uma resistncia de sinal
(
), uma carga (
,
colocado entre a fonte e o terra do circuito, como
mostrado na figura 1.
Ser utilizado este circuito, pela sua simplicidade
de compreenso, para mostrar a influncia de fatores
externos
.
b. Influncia da impedncia da fonte (
) e da carga de sada (
)
O isolamento que existe entre o gate e o dreno ou source de um amplificador a JFET
assegura que variaes em
no afetam o nvel de
e variaes em
no afetam
.
Isso garante as equaes abaixo, conforme o a configurao em autopolarizao da figura 2
com
desviado.
A resistncia de sinal (
. Logo
A resistncia de carga tambm
reduzir o ganho de tenso do circuito,
pois este depende diretamente da
impedncia de sada, que incluindo a
carga
||
=
I
D
I
GS
Conforme o circuito de polarizao da aula prtica 11, para o transistor JFET MPF102,
temos I
DSS
= 12mA , V
P
= 4V e V
GS
2.3, logo:
=
2I
DSS
V
P
. 1
V
GS
V
P
=
2 0.012
4
. 1
2.3
4
= 2,55
O ganho de corrente dado por:
A influncia de
2
) ocorre quando o sinal de sada sofre um reduo de 3 decibis(db), que so equivalentes
30%.
Figura 2 - Amplificador a JFET com
desviado e com
.
79
d. Determinao da regio de corte em baixa frequncia (
).
Para de terminao desta frequencia devemos levar em considerao os trs
capacitores utilizados no circuito (
=
1
2. .
||
1
=
1
2. .
=
1
2. .
e. Determinao da regio de corte em alta frequncia (
).
Para altas frequncias ocorre que capacitncias intereletrodos e de fiao iro
determinar as caractersticas dos amplificadores. Os capacitores
variam,
tipicamente, de 1 at 10pF, enquanto que a capacitncia
=
1
2. .
1
.
1
=
||
= 1
=
1
2. .
2
.
2
=
||
0
= 1
1
3. Procedimento experimental
Calcule o ganho do circuito da figura 5 para os quatro casos a seguir, considerando
= 2,55 e
:
a) Sem carga (
);
b) Apenas com
c) Apenas
||
d) Com
||
- Monte o circuito da figura 5 e mea o ganho dos quatro casos anteriores para um
sinal de entrada de 0.5 mV de amplitude.
- Compare o valor do ganho calculado com o encontrado na prtica.
- Com
, tire o capacitor
e mea o ganho.
Figura 4 - Elementos capacitivos que afetam a resposta em altas
frequncias de um amplificador JFET.
81
- Com
e mudando
.
Rd
3.3k
Vs
FREQ = 5k
VAMPL = .5 CS
1u
D Ci
1u
0 0
Rsig
47k
G MPF102
S Rg
1000k
0
Co
1u
RL
3.3k
Rs
1k
0 0
Fonte
15
0
82
Folha de aula
Nome(s):______________________________________________________________________
_____________________________________________________________ Data: ___/___/___
1. Resultados.
Na tabela a seguir insira os resultados dos clculos e das medies realizada para os
quatro casos mensionados anteriormente.
Apenas
Apenas
Com
sem o capacitor
:______.
Na tabela a seguir insira as frequncias de corte encontradas na prtica.
= 47k
= 4,7k
1
(corte em baixa freq.)
2
(corte em alta freq.)
1. O que ocorre com o ganho de tenso quando adicionamos uma resistncia de sinal ao
circuito? Justifique.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
2. O que ocorre com o ganho de tenso quando adicionamos uma carga ao circuito?
Justifique.
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
3. Explique o que banda passante de frequncia:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________