Percobaan V Perancangan Rangk.

Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

PERCOBAAN V PERANCANGAN RANGKAIAN ARITMATIKA DAN RANGKAIAN ENCODER/DECODER

1. Tujuan
1. 2. 3. 4. 5. Mengenal dan memahami rangkaian pengolahan sinyal digital untuk operasi aritmatika Memahami prosedur perancangan rangkaian aritmatika Mengenal dan memahami rangkaian enconder dan decoder Mengenal dan memahami rangkaian multiplexer dan demultiplexer Mengenal dan memahami beberapa format bilangan dan konversi bilangan

2. Dasar Teori
Perancangan sebuah rangkaian logika kombinasional umumnya diawali dengan penjelasan dan spesifikasi devais dan diakhiri dengan implementasi logika yang sesuai. Berikut ini adalah langkah-langkah-langkah (prosedur) perancangan : 1. Memahami Devais. Menggambarkan fungsi devais, kemudian menentukan spesifikasi input dan output, serta membuat diagram blok. 2. Menyatakan algoritma. Menentukan algoritma dan/atau manipulasi biner yang diperlukan untuk desain. 3. Membuat Tabel Kebenaran. Dari Algoritma yang digunakan, membuat tabel kebenaran yang menjelaskan hubungan I/O dengan lebih terperinci. 4. Menentukan fungsi output. Memetakan dan menyederhanakan informasi yang terdapat dalam tabel kebenaran untuk mendapatkan ekspresi logika output 5. Membuat Diagram Logika. Menggunakan sebuah gate atau pendekatan modular untuk mengimplementasikan ekspresi logika yang diperoleh pada no 4. 6. Memeriksa Hasil. Memeriksa kembali rangkaian logika berdasarkan fungsi atau logikanya.

FULL ADDER Pelajari rangkaian HALF ADDER pada modul sebelumnya! Keunggulan FULL-ADDER bila dibandingkan dengan HALF-ADDER adalah kemampuan-nya menampung dan menjumlahkan bit CARRY-in (Cin) yang berasal dari CARRY-out (Cout) dari tahapan sebelumnya. Oleh karenanya fungsi FULL ADDER itu sendiri adalah menjumlahkan ke-tiga bit input yaitu bit A, bit B dan Cin untuk menghasilkan dua bit output yaitu S dan Cout. Dengan menginterprestasikan fungsi dan melihat format operasi rangkaian FULLADDER, tabel kebenaran dapat disusun untuk setiap kemungkinan kombinasi ketiga bit input. Diasumsikan input berasal dari sumber logika positif dan output berupa ACTIVE HIGH. Langkah selanjutnya adalah membuat K-Map orde 2 dari tabel kebenaran tersebut. KMap ini akan membantu merumuskan fungsi logika dari S dan Cout.

Petunjuk Praktikum EL 2007 2007/2008

47

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

Gambar 1 Tabel kebenaran dan K-map dari FULL ADDER

Implementasikan rangkaian FULL-ADDER dibuat berdasarkan persamaan ekspresi logika di atas. Rangkaian ini dapat tersusun dari dua buah HALF-ADDER, seperti terlihat pada Gambar 2.

Gambar 2 Rangkaian FULL ADDER

Untuk penjumlahan dengan jumlah bit yang lebih banyak, dapat dilakukan dengan menambahkan rangkaian HALF ADDER, sesuai dengan jumlah bit input. Di pasaran, rangkaian FULL ADDER sudah ada yang berbentuk IC, seperti 74xx83 (4-bit FULL ADDER).

Petunjuk Praktikum EL 2007 2007/2008

48

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

Terdapat beberapa jenis rangkaian ADDER, yaitu LOOK AHEAD CARRY ADDER, RIPPLE CARRY,

HALF SUBSTRACTOR Rangkaian HALF SUBSTRACTOR hampir sama dengan rangkaian HALF ADDER. D (Difference) ekivalen dengan S (SUM), dan B (BORROW) ekivalen dengan C (CARRY) pada HA. Yang membedakan HA dan HS adalah pada BORROW yang dihasilkan, seperti terlihat pada ekspresi logika berikut ini.

Adapun rangkaian logika dari HS ditunjukkan pada Gambar 3.

Gambar 3 Rangkaian HALF SUBSTRACTOR

FULL SUBSTRACTOR Perancangan FULL SUBSTARCTOR memiliki kemiripan dengan perncangan FULL ADDER, hanya saja pada FULL SUBSTRACTOR digunakan konsep 2s Complement. Rangkaian ini mengolah tiga bit A sebagai subtrahend (pengurang), dan bit BORROWin (Bin). Output yang dihasilkan adalah bit D sebagai selisih antara A dan B, serta bit BORROWout (Bout). Bin merupakan bit injaman dari langkah sebelumnya, sedangkan Bout adalah bit pinjaman dari langkah selanjutnya, sebagaimana bila melakukan operasi aritmatika pengurangan biasa. Berdasar tabel kebenaran dan K-Map yang terdapat pada Gambar 4, kita dapat merumuskan ekspresi Boolean untuk rangkaian FULL-SUBSTRACTOR, yaitu :

Petunjuk Praktikum EL 2007 2007/2008

49

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

Gambar 4 FULL SUBSTRACTOR: (a) Tabel Kebenaran; (b) K-MAP; (c) Skematik Rangkaian

DECODER DECODER adalah sebuah rangkaian kombinasional logika dengan n-input/2n-output yang berfungsi untuk mengaktifkan 2n-bit output untuk setiap bentuk input (WORD) yang unik sebanyak n-bit. Hanya satu output decoder yang aktif pada saat diberi suatu input nbit. Tiap output diidentifikasi oleh MINTERM CODE, mi, dari bentuk WORD input A yang ditampilkan. Karena itulah DECODER bisa juga disebut sebagai MINTERM CODE GENERATOR atau MINTERM RECOGNIZER. Sebuah DECODER biasanya dilengkapi dengan sebuah input ENABLE LOW [EN(L) sehingga devais ini bisa diON/OFF-kan untuk tujuan tertentu.

Petunjuk Praktikum EL 2007 2007/2008

50

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

Tabel kebenaran untuk decoder ditunjukkan pada tabel berikut ini:

EN 0 1 1 1 1 1 1 1 1 A2 X 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 A1 X 0 1 0 1 0 1 0 1 A0 0 0 0 0 0 0 0 0 1 Y7 0 0 0 0 0 0 0 1 0 Y6 0 0 0 0 0 0 1 0 0 Y5 0 0 0 0 0 1 0 0 0 Y4 0 0 0 0 1 0 0 0 0 Y3 0 0 0 1 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 0 Y0

ENCODER ENCODER melakukan operasi kebalikan dari DECODER. ENCONDER menghasilkan bentuk bit output yang berbeda untuk setiap element input yang AVTIVE. Syarat yang harus dipenuhi adalah bahwa input harus berupa WORD biner yang ekivalen dengan bilangan desimal 2n (1, 2, 4, 8, 16), sehingga ENCODER hanya berguna dalam bentuk PRIORITY ENCONDER yang hanya memperoleh prioritas data tertinggi untuk dikodekan. PRIORITY ENCODER merupakan rangkaian kombinasional logika yang berfungsi mengolah berapapun jumlah elemen input untuk di-ACTIVE-kan secara bersamaan dengan konsep prioritas, yaitu memilih elemen input ACTIVE tertentu. Untuk sebuah PRIORITY ENCODER dengan m output, jumlah yang diprioritaskan adalah sebanyak jumlah input, tidak lebih dari 2m. Umumnya, semua input dan output dari PRIORITY ENCODER dalam keadaan ACTIVE LOW. Input IE, serta output EO dan GS, masing-masing merepresentasikan ENABLE IN, ENABLE OUT, dan GROUP SIGNAL. Tabel kebenaran dari encoder ditunjukkan pada gambar berikut ini Priority Schedual 12 (higest) --- encode to 11 I1 (middle) --- encode to 10 I0 (lowest) --- encode to 01 INACTIVE state --- assigned to 00 EI 0 1 1 1 1 I X 1 0 0 0 I X X 1 0 0 I X X X 1 0 GS Y 0 0 1 1 1 0 1 1 0 0 Y 0 1 0 1 0 EO 0 0 0 0 1

MULTIPLEXER MULTIPLEXER (MUX) atau DATA SELECTOR adalah sebuah devais digital yang memiliki fungsi memilih salah satu dari sejumlah saluran input untuk ditransmisikan ke

Petunjuk Praktikum EL 2007 2007/2008

51

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

satu output. Prinsipnya sama seperti saklar pemilih, dari 2n buah input dipilih melalui n buah jalur pemilih (DATA SELECT), jalur mana yang akan disalurkan ke output, seperti terlihat pada ilustrasi Gambar 5. MUX juga dilengkapi dengan ENABLE yang berfungsi untuk mengaktifkan devais.

Gambar 5 Ilustrasi Multiplexer 2n -to-1, dengan n buah data selector

DEMULTIPLEXER DEMULTIPLEXER (DMUX) atau DATA DISTRIBUTOR adalah sebuah devais yang memiliki satu saluran input data, n saluran pemilih data, dan 2n saluran output yang dapat mengirim dari satu sumber input ke satu dari beberapa tujuan. DEMUX tidak umum tersedia di pasar karena sebuah DECODER dapat digunakan sebagai pengganti devais ini. Yang perlu diperhatikan apabila ingin menggunakan DECODER sebagai DEMUX adalah dengan menggunakan salah satu input (biasanya input ENABLE) sebagai saluran DATA inout dengan input-input yang lain berfungsi sebagai saluran DATA SELECT. Perubahan ini diilustrasikan pada Gambar 6, yangmerupakan sebuah DECODER 2-to-4 line digunakan sebagai DEMUX 1-to-4 line dengan input EN(L).

Gambar 6 Ilustrasi Demultiplexer 1-to-4

Petunjuk Praktikum EL 2007 2007/2008

52

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

CODE CONVERTER Sebuah devais digital biasanya dirancang untuk beroperasi dengan kode biner tertentu. Akan tetapi seringkali dalam sebuah sistem digital yang kompleks, desainer perlu menggunakan beberapa macam devaid dan subsistem yang beroperasi degan beberapa jenis kode. Untuk memungkinkan terjadinya transfer antara dua devais yang beroperasi dengan kode yang berbeda, diperlukan sebuah devais yang disebut CODE CONVERTER. Berikut ini adalah beberapa contoh code conversion. Bcd To Decimal Untuk mengubah suatu kode desimal menjadi BCD, kita hanya perlu mem-faktorkan bilangan tersebut ke dalam bentuk polinominal di bawah ini sehingga diperoleh kode BCD dalam bentuk B3 B2 B1 B0. N10 = (B3 x 23 )+ (B2 x 22) + (B1 x 21) + (B0 x 20) = B3 x 8 )+ (B2 x 4) + (B1 x 2) + (B0 1) Misalnya untuk bilangan desimal 7, kita faktorkan menjadi: 710 = (0 x 8) + (1 x 4) + (1 x 2) + (1 x 1) = [0111]BCD Tabel konversi desimal dan BCD dapat dilihat pada tabel berikut ini. Desimal 0 1 2 3 4 5 6 7 8 9 NBCD 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0

0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1

Pada saat mengkonversi sebuah bilangan desimal yang lebih besar dari sembilan, langkah pertama adalah memisah tiap digit bilangan tersebut dan mengubahnya ke dalam bentuk BCD seperti contoh di bawah ini : 3 6 9 ------------------- 36.910 = 0011 0110 1001 = [00110110.1001]BCD BCD to Decimal Untuk membalik proses konversi yaitu dari BCD ke bentuk desimal, bilangan dipisah menjadi kelompok 4 bit, dimulai dari bit paling kanan, atau dari radix point bila ada. Setiap kelompok dengan 4 bit bilangan dalam kode BCD kemudian langsung

Petunjuk Praktikum EL 2007 2007/2008

53

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

dikonversikan ke bentuk desimal. Apabila kelompok paling kiri tidak mencapai 4 bit, dapat ditambahkan 0 sebagai bit pertama. [1100011.0101]BCD = 0110 0011 . 0101 = 6 3 . 5 = 63.510

3. Tugas Pendahuluan
1. Jelaskan 5 jenis FULL ADDER, disertai gambar, serta kelebihan/kekurangnannya masing-masing 2. Apa yang dimaksud dengan 1s complement dan 2s complement, jelaskan perbedannya (kelebihan dan kekurangannya) 3. Dengan menggunakan FULL ADDER, buatlah rangkaian untuk operasi perkalian dan pembagian n-bit bilangan! 4. Rancanglah dengan menggunakan 4 buah HALF ADDER dan 4 buah INVERTER untuk mengkonversi bilangan biner B3B2B1B0 menjadi bilangan 2s complement T3T2T1T0. 5. Pelajari datasheet IC yang digunakan pada modul ini, bawalah datasheet tesebut pada saat praktikum! 6. Jelaskan apa yang dimaksud dengan output open collector! Bagaimana cara menggabungkan dengan rangkaian input yang lain! 7. Dengan menggunakan rangkaian FULL ADDER, buatlah rangkaian untuk konversi XS3 to NBCD! 8. Buatlah rangkaian decoder 5-to-32 dengan menggunakan IC 74LS138!

4. Percobaan
4.1 Alat dan Bahan o Kit Praktikum untuk rangkaian : IC : 74LS138, 74LS138, 74LS148, 74LS153 dan 74LS42 masing-masing 1 buah Resistor 1 k watt Input Board Output Board Project Board o Logic Probe o Multimeter o Catu Daya o Kabel 4.2 Prosedur Praktikum Sebelum praktikum dilaksanakan, lakukan beberapa hal berikut ini : 1. Pastikan semua alat dan bahan sudah disiapkan 2. Perhatikan datasheet tiap-tiap IC yang digunakan pada modul ini, amati setiap PIN pada IC tersebut (letak VCC, GND, dan kaki input/output) 3. Periksa catu daya sebelum diberikan terhadap rangkaian, sesuaikan dengan TTL yang dibutuhkan yaitu +5VDC. Kerusakan komponen akibat tegangan yang tidak sesuai atau akibat kesalahan letak input/output menjadi tanggung jawab praktikan!

Petunjuk Praktikum EL 2007 2007/2008

54

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

4. Periksa pemasangan IC pada rangkaian dengan mengukur kaki tegangan catu daya (+5V dan GND) 5. Periksa kabel-kabel dan konektor, gunakan multitester untuk melakukannya. 6. Periksa LED keluaran. Pada saat praktikum berlangsung, praktikan hendaklah memperhatikan hal-hal berikut ini: 1. Matikan catu daya pada saat merangkai atau mengubah rangkaian dan mengganti IC 2. Periksa VCC dan GROUND yang akan diberikan ke pin IC. 4.2.1 FULL ADDER

4.2.1.1 Dengan dua buah HALF ADDER seperti pada modul I Buatlah rangkaian FULL ADDER seperti pada Gambar 2 pada project-board! Gunakan board masukan, kemudian beri masukan pada A dan B ! Periksa keluaran CARRY OUT ( Cout) dan SUM (S) untuk setiap kombinasi input menggunakan output board! Catat hasilnya pada Tabel 1 di log book! 4.2.1.2 Dengan IC 74LS83 Gunakan rangkaian FULL ADDER dengan IC 74LS83 pada project board Beri masukan pada A dan B menggunakan input board! Periksa keluaran CARRYOUT(C) dan SUM (S) untuk setiap kombinasi input menggunakan output board Catat hasilnya pada Tabel 2 di log book! Bandingkan dengan hasil percobaan 4.2.1.1! 4.2.2 FULL SUBSTRACTOR 4.2.2.1 HALF SUBSTRACTOR dengan konsep 2s Complement Dengan konsep 2s Complement yang telah dijelaskan sebelumnya, buatlah rangkaian HALF SUBSTRACTOR (analogikan dengan rangkaian HALF ADDER) pada projec-board! Beri masukan pada A dan B menggunakan input board! Periksa keluaran BORROW OUT (Bout) dan DIFFERENCE (D) untuk setiap kombinasi input menggunakan output board! Catat hasilnya pada tabel Tabel 3 di log book! 4.2.2.2 FULL SUBSTRACTOR dari Dua HALF SUBSTRACTOR Buatlah rangkaian FULL SUBSTRACTOR seperti pada Gambar 4.c (gunakan dua buah HALF SUBSTRACTOR) pada project board! Beri masukan pada A dan B menggunakan input board! Periksa keluaran BORROW OUT (Bout) dan DIFFERENCE (D) untuk setiap kombinasi input menggunakan output board! Catat hasilnya pada Tabel 4 di log book! Bandingkan hasil percobaan dengan tabel kebenaran pada Gambar 4.a !

Petunjuk Praktikum EL 2007 2007/2008

55

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

4.2.3 Decoder Perhatikan konfigurasi dari IC 74LS138 seperti pada gambar di bawah, dan gunakan project board serta Board input dan board output! Beri masukan dengan berbagai kombinasi nilai input kemudian amati output (bila perlu, ukur tegangan keluaran) yang dihasilkannya, sesuai dengan Tabel 5 di log book
O u tp u t V C C 16 Y 0 15 Y1 14 Y 2 13 Y3 12 Y 4 11 Y 5 10 Y 6 9

Y 0 A B

Y1

Y2

Y 3

Y4

Y5 Y6

C 2A

C 2B

C 1

Y 7

1 A

2 B S e le c t

3 C

4 C 2A

5 C 2B E n a b le

6 C 1

7 Y 7 o u tp u t

8 C N D

4.2.4

Encoder Perhatikan konfigurasi IC 74LS148, dan gunakan project board serta board input dan board output!
O u tp u t VCC 16 EO 15 CS 14 3 13 2 12 In p u t 1 11 0 10 O u tp u t AO 9

EO 4 5

CS

0 AO

EI

A2

A1

1 4

2 5

3 6 In p u t

4 7

5 EI

6 A2

7 A1

8 CND

o u tp u t

Amati output (ukur tegangannya bila perlu) untuk setiap kombinasi input yang anda berikan pada tabel Tabel 6 di log book, lalu isikan hasilnya pada tabel tersebut! Buatlah kesimpulan fungsi ENABLE INPUT pada IC tersebut ! 4.2.5 Multiplexer Perhatikan konfigurasi IC 74LS153 berikut ini !

Petunjuk Praktikum EL 2007 2007/2008

56

Percobaan V Perancangan Rangk.Aritmatik, Decoder/Encoder

Lab.Dasar Teknik Elektro STEI-ITB

Gunakan project board serta board input dan board output! Amati output (ukur tegangannya bila perlu) untuk setiap kombinasi input yang anda berikan pada Tabel 7 di log book, lalu isikan hasilnya pada tabel tersebut! 4.2.6 Demultiplexer Perhatikan konfigurasi IC 74LS138 dan perhatikan gambar untuk membuat sebuah DEMUX 1-to-8 dari suatu DECODER, gunakan G2B sebagai input! Hubungkan G1 dan G2A ke logika 1. Gunakan project board serta board input dan board output! Amati output (ukur tegangannya bila perlu) untuk setiap kombinasi input yang anda berikan pada Tabel 8 di log book, lalu isikan hasilnya pada tabel tersebut! 4.2.7 BCD to Decimal Converter Perhatikan konfigurasi IC 74LS42! Ukurlah tegangan keluaran untuk setiap kombinasi input yang anda berikan dan isikan hasilnya pada Tabel 8!

Petunjuk Praktikum EL 2007 2007/2008

57