Read without ads and support Scribd by becoming a Scribd Premium Reader.

See Premium Plans

Language:

Download

Go BackAdd Note

Link

Embed

Save

You're Reading a Free Preview
Pages 4 to 77 are not shown in this preview.

Buy the Full Version

You're Reading a Free Preview
Pages 81 to 105 are not shown in this preview.

Buy the Full Version

You're Reading a Free Preview
Pages 109 to 114 are not shown in this preview.

Buy the Full Version

You're Reading a Free Preview
Pages 118 to 126 are not shown in this preview.

Buy the Full Version

Searching...

Result 00 of 00

00 results for result for

DE_Skripta20110228

Download or Print

Add To Collection

4.1K

Reads

Readcasts

Embed Views

Published by

Nermin Hadzic

TIP Press Ctrl-F⌘F to search anywhere in the document.

Read without ads and support Scribd by becoming a Scribd Premium Reader.

See Premium Plans

Get Scribd Mobile

To get Scribd mobile enter your number and we'll send you a link to the Scribd app for iPhone & Android.We've sent a link to the Scribd app. If you didn't receive it, try again.

Text me

We'll never share your phone number.

Sections

1. Fizièke osobine digitalnih elektriènih kola
1.1. Strujna logika-naponska logika
1.2. Fizièke karakteristike
1.2.5. Opteretljivost izlaza
1.2.7. Temperaturni opsezi
1.3. Posledice kašnjenja: hazardi
1.3.1. Statièki hazardi
1.3.2. Dinamièki hazardi
1.3.3. Funkcionalni hazardi
1.4. Tehnologije izrade integrisanih kola
1.4.1. Popularnost i životni ciklus familija integrisanih kola
1.4.2. Podela prema naponu napajanja
1.4.3. Kompatibilnost ligièkih nivoa
1.4.4. Zavisnost kašnjenja od napona napajanja
1.4.5. Izbor logièkih funkcija po raznim familijama logièkih kola
2.1.1. Neinvertujuãa i invertujuãa kola za sprezanje
2.1.2. Kola za sprezanje sa tri stanja
2.1.3. Dvosmerna kola za sprezanje
2.2.3. Realizacija logièkih funkcija pomoãu dekodera
2.4.1. Pretvaraè prirodnog binarnog koda u Gray-ov kod
2.4.2. Pretvaraè BCD koda u 7-segmentni kod
2.5.1. Konstruisanje digitalnih multipleksora
2.5.2. Proširivanje multipleksora
2.5.3. Realizacija logièkih funkcija pomoãu multipleksora
2.6.1. Prenos više podataka preko zajednièkog kanala
2.6.2. Analogni multipleksor/demultipleksor
3. Sekvencijalne mreže
3.1. Elementarne memorije
3.2. Opis i konstruisanje logièkih automata
3.2.4. Jednaèine upravljanja za flip-flop-ove
3.2.5. Formiranje izlaza
3.2.6. Formiranje kompletne sekvencijalne mreže
3.3.1. Obièni (stacionarni) registri
3.3.2. Pomeraèki (shift) registri
3.3.3. Kružni registri (kružni brojaèi)
3.4.1. Asinhroni (serijski) brojaèi
3.4.2. Sinhroni (paralelni) brojaèi
4.1.1. Podela i osobine memorijskih kola
4.1.2. Unutrašnja struktura memorijskih kola
4.1.3. Proširivanje kapaciteta
4.2. Aritmetièke jedinice
4.2.3. Aritmetièki komparatori
4.3.1. Naèin funkcionisanja
III. Projektovanje primenom programabilnih logièkih kola (PLD)
5.1. Èetvorobitni brojaè
5.2. Moduli u Verilog HDL-u
6. Osnovni koncepti Verilog HDL-a
6.1. Jezièke konvencije
6.1.4. Predstavljanje brojeva u Verilog HDL-u
6.2. Tipovi podataka i tipovi nosioca podataka
6.2.1. Logièke vrednosti u Verilog HDL-u
6.2.10. Sistemske funkcije $stop i $finish
6.2.11. Naredba ’define
7.2.2. Deklaracija port-ova
7.2.3. Pravila za povezivanje port-ova
7.2.4. Povezivanje port-ova sa signalima iz okruženja
8. HDL opis na nivou logièkih kapija
8.1.2. Kola za sprezanje
8.1.3. Kola za sprezanje sa tri stanja
8.2. Primer projektovanja na nivou logièkih kapija: èetvorobitni potpuni sabiraè
8.3.1. Mininimalne, tipiène i maksimalne vrednosti kašnjenja
Primer 8-9: Minimalne, tipiène i maksimalne vrednosti kašnjenja
8.3.2. Primer za analizu kašnjenja
9. HDL opis na nivou toka podataka
9.1. Kontinualna dodela
9.1.1. Implicitna kontinualna dodela
9.2. Kašnjenja u dodelama
9.2.1. Kašnjenja u regularnim dodelama
9.2.2. Kašnjenja u implicitnim kontinualnim dodelama
9.2.3. Kašnjenja definisana pri deklaraciji nosioca podataka tipa net
9.3. Izrazi, operandi i operatori
9.4.1. Aritmetièki operatori
9.4.2. Logièki operatori
9.4.3. Relacioni operatori
9.4.4. Operatori jednakosti
9.4.6. Redukcioni operatori
9.4.8. Operator pridruživanja
9.4.9. Operator umnožavanja
9.4.10. Uslovni operator
9.4.11. Hijerarhija operacija
10. HDL opis na nivou ponašanja
10.1. Struktuirane procedure
10.1.1. Procedura tipa initial
10.1.2. Procedura tipa always
10.2. Dodela vrednosti u procedurama
10.2.1. Blokirajuãe dodele
10.2.2. Neblokirajuãe dodele
10.3. Vremenska kontrola dodela u opisima na nivou ponašanja
10.3.1. Vremenska kontrola zadavanjem kašnjenja
10.3.2. Vremenska kontrola primenom iviènog okidanja i okidanja na nivo
10.5. Višestruka grananja
10.5.2. Primena kljuènih reèi casex casez
10.6. Petlje u opisima na nivou ponašanja
10.6.1. Petlja tipa while
10.6.2. Petlja tipa for
10.6.3. Petlja tipa repeat
10.6.4. Petlja tipa forever
10.7. Redni i paralelni blokovi
10.7.2. Paralelni blokovi
10.7.3. Kombinovani blokovi
10.7.4. Imenovani blokovi
10.7.5. Prekidanje izvršavanja imenovanog bloka

Info and Rating

Category:	Uncategorized.
Rating:
Upload Date:	10/09/2011
Copyright:	Attribution Non-commercial
Tags:	No tags

Flag for inappropriate content

Download and print this document

Read offline in your PDF viewer
Edit this document in Adobe Acrobat, Notepad
Keep a copy in case this version is deleted from Scribd
Read and print without ads
Email the file

Choose a format to download in

Download

Read without ads and support Scribd by becoming a Scribd Premium Reader.

See Premium Plans

DE_Skripta20110228

Get Scribd Mobile

Sections

Info and Rating

Download and print this document

Choose a format to download in

Recommended

Recommended

More From This User

DE_Skripta20110228

Get Scribd Mobile

Sections

Info and Rating

Download and print this document

Choose a format to download in

Recommended

Recommended

More From This User

Other login options

Why Sign Up?

Login Successful

Sign Up Successful