Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Download
Standard view
Full view
of .
Look up keyword or section
Like this
5Activity

Table Of Contents

Evaluación
UNIDAD 2 COMUNCACIÓN INTERNA EN LA COMPUTADORA
BUSES
TIPOS DE BUSES
paralelo o bus serie
1.- Bus paralelo
2.- Bus serie
BUSES NORMALIZADOS
Nivel mecánico
Nivel eléctrico
Nivel lógico
Nivel de temporización básica
Nivel de transferencia elemental
Nivel de transferencia de bloque
MODOS DE DIRECCIONAMIENTO
Direccionamiento segmentado
Modelos de memoria DOS
Memoria expandida
Modo protegido y memoria extendida
Manejo de memoria virtual
Modo real
TEMPORIZADOR
Retardo a la activación:
Reloj del Sistema
RESET
(Raferty Energetic System for Easing Temporomandibular)
ESTADO DE ESPERA
INTERRUPCIÓN
Interrupciones Hardware
Interrupción IRQ Descripción
Estructuras de datos para soportar el sistema de interrupciones hardware
DMA
Direcciones de base
UNIDAD III
Unidad Central de Proceso
Controlador del Bus
Puertos de E/S
Controlador de Interrupciones
Circuitos de temporización y control
Controladores de video
Negocios
Industria
Comercio Electrónico
0 of .
Results for:
No results containing your search query
P. 1
ARQUITECTURA DE COMPUTADORAS

ARQUITECTURA DE COMPUTADORAS

Ratings: (0)|Views: 368 |Likes:

More info:

Published by: Monica Toledo Villalobos on Oct 10, 2011
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

05/14/2013

pdf

text

original

You're Reading a Free Preview
Pages 5 to 47 are not shown in this preview.

You're Reading a Free Preview

Download
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->