Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Download
Standard view
Full view
of .
Save to My Library
Look up keyword
Like this
35Activity
0 of .
Results for:
No results containing your search query
P. 1
ARQUITECTURA DE LA MEMORIA

ARQUITECTURA DE LA MEMORIA

Ratings: (0)|Views: 3,928 |Likes:
Published by api-3779317

More info:

Published by: api-3779317 on Oct 16, 2008
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOC, PDF, TXT or read online from Scribd
See more
See less

03/18/2014

pdf

text

original

ARQUITECTURA DE LA MEMORIA
(ROM)

La arquitectura (estructura) interna de un CI-ROM es muy compleja y no necesitamos conocer todos sus detalles. Sin embargo es constructivo observar un diagrama simplificado de la estructura interna. Existen cuatro partes b\u00e1sicas: decodificador de renglones, arreglo de registros y buffer de salida.

\u2022
Arreglo de registros.

El arreglo de registros almacena los datos que han sido programados en la ROM. Cada registro contiene
un numero de celdas de memoria que es igual al tama\u00f1o de la palabra. En este caso, cada registro
almacena una palabra de 8 bits. Los registros se disponen en un arreglo de matriz< cuadrada que es
com\u00fan a muchos circuitos de semiconductor. Podemos especificar la posici\u00f3n de cada registro como una
ubicada en un reglon y una columna espec\u00edficos.

Las 8 salidas de datos de cada registro se conectan a un canal de datos interno que corre atreves de
todo el circuito. Cada registro tiene dos entradas de habilitaci\u00f3n (E); ambas tienen que ser altas a fin de
que los datos del registro sean colocados en el canal.

\u2022
Decodificadores de direcciones.

El c\u00f3digo de direcci\u00f3n aplicado A3, A2, A1, A0, determina que registro ser\u00e1 habilitado para colocar su
palabra de datos en 8 bits en el canal. Los bits de direcci\u00f3n A1, A0, se alimentan de un decodificador uno
de 4 que activa una l\u00ednea de selecci\u00f3n de rengl\u00f3n, y los bits de direcci\u00f3n

A3, A2, se alimentan de un segundo decodificador uno de cuatro que activa una l\u00ednea de selecci\u00f3n de columna. Solamente un registro estar\u00e1 en el rengl\u00f3n y la columna seleccionados por las entradas de difracci\u00f3n, y estar\u00e1 habilitado.

\u2022
Buffer de salida.

El registro habilitado por las entradas de selecci\u00f3n coloca el dato que tiene sobre el canal de datos. Estos datos entraran en los buffers de salida mismos que se encargan de trasmitirlos hacia las salidas externas siempre y cuando CS este en bajo. Si CS esta en alto, los buffers de salida se encuentran en el estado de alta impedancia, con lo que D7 asta D0 estar\u00e1n flotando0

ARQUITECTURA DE LA MEMORIA
(RAM)

Como sucede con la ROM, es \u00fatil pensar que la RAM consta de varios registros, cada uno de los cuales
almacena una sola palabra de datos y tiene una direcci\u00f3n \u00fanica. Las RAMS com\u00fanmente vienen con
capacidades de palabras de 1K, 4K, 8K, 16K, 64K, 128K, 256K, y 1024K, y tama\u00f1os de palabras de 1, 4, u
8 bits. Como veremos mas adelante , la capacidad de las palabras y el tama\u00f1o de estas puede
extenderse combinando circuios integrados de memoria.

\u2022
Operaci\u00f3n de lectura.

El c\u00f3digo de direcci\u00f3n selecciona un registro del circuito de memoria para leer o escribir. A fin de leer el
contenido de registro seleccionado, la entrada lectura/escritura (R/-W)* debe ser un 1. adem\u00e1s, la
entrada (CS) selecci\u00f3n de CI debe ser activada (un 0 de este caso). La combinaci\u00f3n de R/-W es igual a 1
y CS es igual a 0 habilita los buffers de salida de manera que el contenido de registro seleccionado
aparecer\u00e1 en las cuatro salidas de datos. R/-W igual a 1 tambi\u00e9n deshabilita los buffers de entrada de
manera que las entradas de datos no afecten la memoria durante la operaci\u00f3n de lectura.

\u2022
Operaci\u00f3n de escritura.

Para escribir una nueva palabra de cuatro bits en el registro seleccionado se requiere que R/-W igual a 0
y CS igual 0. esta combinaci\u00f3n habilita los buffers de entrada de manera que la palabra de cuatro bits
aplicada a las entradas de datos se cargara en el registro seccionado. R/-W igual a 0 tambi\u00e9n deshabilita
los buffers de salida que son de tres estados, de manera que las salidas de datos se encuentran en el
estado de alta-z, durante una operaci\u00f3n de escritura. La operaci\u00f3n de escritura, desde luego, destruye la
palabra que antes estaba almacenada en la direcci\u00f3n.

\u2022
Selecci\u00f3n de CI.

Muchos circuitos de memoria tienen una o mas entradas CS que se usan para habilitar o deshabilitar el
circuito en su totalidad. En el modo deshabilitado todas las salidas y entradas de datos se deshabilitas
(alta-z) de manera que no puede tener lugar no la operaci\u00f3n de lectura ni de escritura. En este modo en
contenido de la memoria no se afecta. La raz\u00f3n para tener entradas CS ser\u00e1 mas clara cuando se
combinen CI de memoria para tener mayores memorias. Observe que muchos fabricantes llaman a estas
entradas CE (habilitaci\u00f3n de circuito). Cuando las entradas CS o CE se encuentran en un estado activo,
se dice que el CI de memoria a sido seleccionado; de otro modo se dice que no esta seleccionado.
Muchos CI de memoria est\u00e1n dise\u00f1ados para consumir una potencia mucho menor cuando est\u00e1n
seleccionados. En sistemas de memoria grandes, para una operaci\u00f3n dada de memoria, ser\u00e1n
seleccionados una o mas CI de memoria mientras que los dem\u00e1s no.

\u2022
Terminales comunes de entrada/ salida.

A fin de conservar terminales en un encapsulado de CI, los fabricantes a menudo combinan los funciones
de entradas y salida de datos utilizando terminales comunes de entrada/salida. La entrada R/-W controla
la funci\u00f3n de estas terminales E/S. Durante una operaci\u00f3n de lectura, las terminales de entrada y salida
act\u00faan como salida de datos que reproducen el contenido de la localidad de direcci\u00f3n seleccionada.
Durante una operaci\u00f3n de escritura, las terminales de S/E act\u00faan como entrada de datos. A las cuales se
aplican los datos al ser escritos.

Activity (35)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
Ricegirlsleeps liked this
Matias Aranda liked this
Bear Sanz Tay liked this
Fernanda Amaya liked this
JoVa Castro liked this
JhOel Osores V liked this
verliebterfuzzy added this note
good!!

You're Reading a Free Preview

Download
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->