Seminario : Arquitectura de Computadores Avanzada

Desde el diseo del Hardware.

A3B

Unidad I

Arquitecturas 40 Movimiento Hardvard

Memoria Datos A3B CPU A3B Memoria Cdigo A3B Memoria Datos Memoria Cdigo CPU

Memoria Datos

CPU

Memoria Cdigo

Seminario : Arquitectura de Computadores Avanzada

Desde el diseo del Hardware.

Arquitecturas 40 Movimiento Princeton
A3B

Unidad I

CPU

Memoria Datos y/o Memoria Cdigo

Tres Directivas: Ciclo Fetch : Adquisicin - Ejecucin Reloj Maestro (Sync Master) Programa Almacenado

Seminario : Arquitectura de Computadores Avanzada

Desde el diseo del Software..

Unidad I

Instruccin: Definir Longitud : L[ i ] en n-bits (par) Formato: bn Informacin de la operacin Cdigo de Operacin Tipo Direccionamiento Precisin Informacin de los datos? Cdigo de Direcciones Direccin Datos? Informacin de la Direccin b0

Seminario : Arquitectura de Computadores Avanzada

Direcciones Software vs. Hardware

Unidad I

Mquina de 4 Direcciones bn Informacin de la operacin Cdigo de Operacin Dir 1er. Operando Dir 2do. Operando Direccin Resultado b0 Direccin Prxima

Cdigo de Direcciones

ADD @xxx,@yyy,@zzz,@ttt Explcita en Software Hardware Bsico

Seminario : Arquitectura de Computadores Avanzada

Direcciones Software vs. Hardware

Unidad I

Mquina de 3 Direcciones bn Informacin de la operacin Cdigo de Operacin Dir 1er. Operando Dir 2do. Operando Direccin Resultado b0

Cdigo de Direcciones

ADD @xxx,@yyy,@zzz Mejora Software Adicionar Hardware --> Nace el Registro PC

Seminario : Arquitectura de Computadores Avanzada

Direcciones Software vs. Hardware

Unidad I

Mquina de 2 Direcciones bn Informacin de la operacin Cdigo de Operacin Dir 1er. Operando Dir 2do. Operando b0

Cdigo de Direcciones

ADD @xxx,@yyy Mejora Software y Hardware

Adicionar Hardware --> Nace el Registro Acumulador ACC

Seminario : Arquitectura de Computadores Avanzada

Direcciones Software vs. Hardware

Unidad I

Mquina de 1 Direccin bn Informacin de la operacin Cdigo de Operacin Direccin de Operando ? Cdigo de Direcciones b0

Mejora Software y Hardware Adicionar Hardware --> Registros Auxiliares

Consolida CPU

Seminario : Arquitectura de Computadores Avanzada

Direcciones Software vs. Hardware

Unidad I

Mquina de 0 Direccin bn Informacin de la operacin b0

Cdigo de Operacin

Mejora Software y Hardware Adicionar Hardware --> Registros Auxiliares

Consolida CPU
Mquinas de Pila (LIFO)

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento
Inmediato bn Informacin de la operacin Cdigo de Operacin El Dato viene con la instruccin No hay bsqueda de datos a memoria, el ciclo de ejecucin rpido Alta eficiencia?
t2

Unidad I

b0 DATO Cdigo de Direcciones

Tt=t1+tr+t2+texe

t1 CPU MP

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento
Directo bn Informacin de la operacin Cdigo de Operacin Viene la Direccin efectiva del dato Bsqueda de dato a memoria, ciclo de ejecucin rpido Alta eficiencia?
t4 t2 t1 CPU t3

Unidad I

b0 Direccin del DATO (xxx) Cdigo de Direcciones

Tt=t1+tr+t2+t3+tr+t4+texe

xxx
MP

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento
Indirecto bn Informacin de la operacin Cdigo de Operacin Dir(Direccin del DATO (xxx)) Cdigo de Direcciones

Unidad I

b0

Viene la Direccin de la Direccin efectiva del dato Bsqueda de dato a memoria (2) Resuelve busquedas grandes
t6 t4 t2 t1 CPU t3 t5

Tt=t1+tr+t2+t3+tr+t4+t5+t6+texe MP

xxx yyy

yyy Dato

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento
Indirecto Multinivel n bn Informacin de la operacin Cdigo de Operacin Dir(Direccin del DATO (xxx)) Cdigo de Direcciones

Unidad I

b0

Viene la Direccin de la Direccin efectiva del dato Bsqueda de dato a memoria (2) Resuelve busquedas grandes
t.. t4 t2 t1 CPU t3 t..

Tt=t1+tr+t2+(t3+tr+t4+t5+t6+...)+texe MP

xxx yyy

yyy

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento - Ejercicio
Indexado bn Informacin de la operacin Cdigo de Operacin Cdigo de Direcciones

Unidad I

b0

Bloque de Datos
CPU

MP

Seminario : Arquitectura de Computadores Avanzada

Direccionamiento

Unidad I

Por Registro
Directo por Registro Pginas

......

Seminario : Arquitectura de Computadores Avanzada

CPU

Unidad I

CPU

Unidad de Control

Unidad Arit-Log

Registros

Seminario : Arquitectura de Computadores Avanzada

Unidad I

CPU

PC : program Counter PSW. Process Satatus Word, Banderas IR: instruction Register

ACC: Accumulator
MAR: Memory Address Register
REGISTROS

MDR: Memory Data Register SP: Stack Pointer Registros Auxiliares

Seminario : Arquitectura de Computadores Avanzada

Reflexin

Unidad I

Qu tenemos hoy en da? Habr alguna posible mejora?

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra

BDat BDir

Unidad I

MDR

MAR

RI

ACC

PC
SP

UCTRL

ULA
AX Z BX

seales de Control

Seminario : Arquitectura de Computadores Avanzada Esquema de 2 Barras

BDat BDir

Unidad I

MDR

MAR

RI

ACC

PC SP

UCTRL

ULA
AX Z BX

seales de Control

Seminario : Arquitectura de Computadores Avanzada Esquema de 3 Barras

BDat BDir

Unidad I

MDR

MAR

RI

PC SP

UCTRL

ULA
AX

seales de Control

BX

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra Ejecucin de Instruccin

BDat BDir

Unidad I

MDR_sal

MDR

MAR

MAR_ent

RI_Ent

RI

ACC

RESET_ACC

PC_Sal

PC
SP AX

PC_Ent

UCTRL
Control ULA

ULA

Cin

BX

seales de Control

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra Ejecucin de Instruccin

BDat BDir

Unidad I

ADD AX,BX AX<- AX+BX

MDR_sal

MDR

MAR

MAR_ent

RI_Ent

RI

ACC

RESET_ACC

PC_Sal

PC
SP AX=10

PC_Ent

UCTRL
Control ULA

ULA

Cin

BX=5

seales de Control

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra Ejecucin de Instruccin

ADD AX,BX AX<- AX+BX

Unidad I

1. PC_sal, MAR_ent, +ULA, Cin=1, READ, Z_ent, RESET_ACC 2. WFMC, Z_sal, PC_ent

3. MDR_sal, RI_ent
4. AX_sal, ACC_ent 5. BX_sal, +ULA, Cin=0, Z_ent 6. Z_sal, AX_ent

7.END-HALT-BRK-STOP

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra Ejecucin de Instruccin

ADD AX,@xxx AX<- AX+Dato

Unidad I

1. PC_sal, MAR_ent, +ULA, Cin=1, READ, Z_ent, RESET_ACC 2. WFMC, Z_sal, PC_ent

3. MDR_sal, RI_ent
4. xxx Dato

Seminario : Arquitectura de Computadores Avanzada Esquema de 1 Barra Ejecucin de Instruccin

BDat BDir

Unidad I

ADD AX,BX AX<- AX+BX

MDR_sal

MDR

MAR

MAR_ent

RI_Ent

RI

ACC

RESET_ACC

PC_Sal

PC
SP AX=10

PC_Ent

UCTRL
Control ULA

ULA

Cin

BX=5

seales de Control

Seminario : Arquitectura de Computadores Avanzada Unidad de Control

Unidad 2

Filosfico: Ente rector del procesamiento Tecnolgico: CISC: Complex Instruction Set of Computer --> Microprogramada RISC: Reduced --> Alambrada

Dilema Hardware Vs. Software

Seminario : Arquitectura de Computadores Avanzada Unidad de Control Diseo General

Unidad 2

Contador de Pasos CLK

RI

Coder/Decorer Kernel

PSW

CC

Seales de Control

Seminario : Arquitectura de Computadores Avanzada Unidad de Control RISC

Registro Shift -Contador de Pasos
1 CLK 0

Unidad 2

RI

ADD

Coder/Decorer Kernel

PSW

CC Decoder de Instrucciones

Reg. PipeLine

Seales de Control

Seminario : Arquitectura de Computadores Avanzada Unidad de Control RISC

ADD AX,BX AX<- AX+BX

Unidad 2

1. PC_sal, MAR_ent, +ULA, Cin=1, READ, Z_ent, RESET_ACC 2. WFMC, Z_sal, PC_ent 3. MDR_sal, RI_ent 4. AX_sal, ACC_ent 5. BX_sal, +ULA, Cin=0, Z_ent 6. Z_sal, AX_ent 7.END-HALT-BRK-STOP

f(Z_ent)=P1*Z_ent + P5*Z_ent

Seminario : Arquitectura de Computadores Avanzada Unidad de Control RISC

Registro Shift -Contador de Pasos
1 CLK 0

Unidad 2

PSW
RI ADD

PLA
CC

Decoder de Instrucciones

Reg. PipeLine

Seales de Control