LIC.

EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
1
TEMA 4. TRANSISTORES UNIPOLARES.

4.1. Transistores unipolares: JFET y MOSFET.

Los transistores JFET (Junction Field Effect Transistor) y MOSFET (Metal Oxide
Semiconductor Field Effect Transistor), son dispositivos semiconductores de tres
terminales cuyas corrientes se controlan mediante un campo elctrico creado por una
tensin aplicada entre dos de sus terminales. Son dispositivos controlados por tensin.
Los BJT son dispositivos controlados por corriente

Tambin a diferencia de los BJT los procesos de conduccin tienen lugar en ellos
fundamentalmente por los portadores mayoritarios, lo cual da pie a la denominacin de
transistores unipolares.

Existen dos tipos bsicos de transistores unipolares: FET de unin (JFET) y FET de
puerta aislada (IGFET). Este ltimo tipo se conoce ms por las denominaciones: MOS,
MOST o MOSFET. Se usarn las denominaciones FET para el primer tipo y
MOSFET para el segundo.

4.2. El FET.

De cada uno de los dos tipos de transistores unipolares, FET o MOSFET, existen dos
formas bsicas: canal n y canal p. Para el estudio del FET se usar un FET canal n.

La figura 4.1 muestra el perfil de la estructura de un
FET canal n, junto con dos fuentes de alimentacin
de tensin constante V
GG
y V
DD
, y una resistencia R
D

que servirn para polarizar el dispositivo.

Un FET canal n es una barra de semiconductor
extrnseco tipo n, en cuyos extremos S y D, terminales
de surtidor y drenador, dispone de contactos
ohmicos. En los laterales de la barra hay dos bloques
de semiconductor extrnseco tipo p+ con contactos
Fig. 4.1 hmicos cortocircuitados externamente, es el terminal
de puerta, G.


Entre drenador y surtidor existe una diferencia de potencial V
DS
, y para valores
pequeos de V
GG
, circular una corriente I
DS
cuyo valor estar limitado por la
resistencia externa R
D
y por la resistencia del cuerpo semiconductor n. Esta corriente la
forman los electrones libres del semiconductor extrnseco n, portadores mayoritarios.
Estos portadores circulan del surtidor hacia el drenador, por ello los nombres que toman
dichos terminales. La corriente de huecos en la barra n se puede obviar por ser
despreciable frente a la de los electrones..

Si se aumenta el valor de la fuente V
GG
, sin disminuir V
DD
, disminuye la corriente I
DS
.
Dado que la unin p-n est polarizada inversamente, la conduccin en ella es
despreciable, la disminucin de I
DS
solo se puede justificar por un aumento de la
resistencia de la barra semiconductora n. Se tratar de analizar en detalle que es lo que
est sucediendo.
V
V
DD
GG
G
D
S
p
+ +
p
n
RD
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
2
La pila V
GG
polariza inversamente la unin p-n. La
zona p
+
est mucho ms dopada que la zona n (N
A
>>
N
D
), la profundidad de la zona de cargas descubiertas
en la zona n ser mucho mayor que la profundidad de
la zona de cargas descubiertas en la zona p (ln >> lp).
Al aumentar V
GG
se aumenta la zona de cargas
descubiertas fundamentalmente en la zona n (ln) lo
cual estrecha el canal de conduccin en dicha zona
hasta una anchura x, figura 4.2. La disminucin de la
seccin del canal de conduccin aumenta la
resistencia equivalente del cuerpo semiconductor n
Fig. 4.2 y disminuye la corriente de drenador a surtidor, I
DS
.

Tal como muestran las curvas caractersticas de salida del FET canal n 2N3819, figura
4.3, para un valor fijo de V
GS
, V
GS
= -V
GG
, en el intervalo de valores 0V > V
GS
> -3V al
aumentar V
DS
paulatinamente desde 0V, en un principio I
DS
aumenta rpido y con una
dependencia casi lineal con V
DS
, hasta que se llega a un valor de saturacin a partir del
cual casi no aumenta con V
DS
. La razn de ello es que los incrementos en la diferencia
de potencial V
DS
se suman a la diferencia de potencial V
GS
, dando lugar a una gran
diferencia de potencial negativa puerta-drenador mayor que la diferencia de potencial
puerta-surtidor, el canal de conduccin se estrecha ms en las proximidades del
drenador que del surtidor, figura 4.2. Para cada valor de V
GS
existe un valor de V
DS
que contrae el canal de conduccin hasta que solo deja un pequeo paso que estabiliza
el valor de la intensidad de corriente que pasa. Se ha alcanzado un valor tan alto de
campo elctrico en el canal que la corriente elctrica deja de cumplir la ley de Ohm.


Fig. 4.3



V
VDD
GG
G
D
S
p
+
+
p
RD
x
n
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
3
Antes de continuar con un anlisis ms detallado de la grfica de la figura 4.3, conviene
introducir el parmetro tensin de estrangulamiento V
p
, el subndice p procede de su
denominacin en ingls pinch-off. Si en el circuito
de la figura 4.2 se cortocircuitan los terminales de
drenador y surtidor del FET, la corriente I
DS
se
anula y el nuevo perfil de la zona de cargas
descubiertas es el que muestra la figura 4.4. Segn
se vio en el tema 2 (2-19), la longitud de la zona de
cargas descubiertas en una unin p-n:


l = ln + lp ln N
D
= lp N
A


Fig. 4.4 ya que en esta unin:


N
D
(zona n) << N
A
(zona p
+
) l ln


De la expresin (2-25), tema 2, que relaciona la profundidad de la zona de cargas
descubiertas con la diferencia de potencial en la unin, se deduce que la profundidad de
la zona de cargas descubiertas en la zona n es:


( )
2
1
GS O
*
n
V V
N q
2
c K l
1
]
1

(4-1)


como: ( )
2
1
GS O
D
n D
D A
D A *
V V
N q
2
l N
N N
N N
N
1
]
1

+



El valor de polarizacin inversa de puerta a surtidor que anula el canal de conduccin
ser el que anule c:



2 D
P GS
K
2
N q
V V

(4-2)


Expresin en la que se a despreciado V
O
, diferencia de potencial en la unin en ausencia
de polarizacin externa, ya que V
O
<< V
GS
. Despejando el trmino (qN
D
/2) en (4-2), y
sustituyendo en (4-1), se obtiene:



P
2
GS
V
K
c
1 V

,
_

(4-3)
V
VDD
GG G
D
S
p
+
+
p
n
RD
2K 2c
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
4
Despejando c en la expresin (4-3):



1
1
]
1

,
_

2
1
P
GS
V
V
1 K c (4-4)


De las curvas de la figura 4.3 se deduce que para valores pequeos de V
DS
, el cuerpo
semiconductor entre drenador y surtidor se comporta como una resistencia cuyo valor
es funcin de V
GS
, y esta dependencia se rige con buena aproximacin por la expresin:



2
P
GS
O
d
V
V
1
r
r

,
_

(4-5)


Un parmetro que suelen suministrar los fabricantes de FET es el valor de la resistencia
r
d
para V
GS
= 0, r
O



El FET para valores de V
DS
pequeos se comporta como una resistencia controlada por
tensin, esta zona de funcionamiento se denomina zona hmica. En la grfica de la
figura 4.3, la lnea que marca el lmite derecho de esta zona lo da la expresin:


V
DS
= V
GS
- V
P



donde se ha de tener en cuenta que V
P
es una tensin negativa al igual que V
GS
. Para
valores de V
GS
V
P
el canal de conduccin se corta y se entra en una nueva regin: la
regin de corte. Esta regin, en la figura 4.3, la delimita el eje x.

Entre la zona hmica y la zona de corte est la zona donde habitualmente se escoge el
punto de funcionamiento del FET: zona de saturacin. En esta zona, dada una tensin
V
GS
constante, y en el intervalo:


0 V
GS
> V
P



la corriente I
DS
prcticamente no vara al aumentar V
DS
. Esta corriente cumple la
expresin:


2
P
GS
DSS DS
V
V
1 I I

,
_

(4-6)
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
5
La ecuacin (4-6), denominada ecuacin de
Shockley, servir para la obtencin del punto
de funcionamiento del FET mediante un
adecuado circuito de polarizacin, ya que los
parmetros V
P
e I
DSS
son datos de partida,
propios del FET que se use.


En la figura 4.5 se muestra la grfica de la
expresin (4-6), para un FET cuyos
parmetros son: V
P
= -4 V e I
DSS
= 8 mA.


Fig. 4.5


En la figura 4.6 se da el smbolo de un FET canal n con los tres
terminales: puerta (G), drenador (D) y surtidor (S). Fig. 4.6


Para un FET canal p la curva caracterstica es la simtrica respecto de los ejes x e y de
la de un FET canal n, figura 4.5. En la figura 4.7 se muestra el perfil de un FET canal
p, su curva caracterstica y el smbolo que lo representa con los tres terminales.













Fig. 4.7


4.3. Polarizacin del FET.

Al igual que para el BJT, tambin existen diferentes mtodos de polarizacin de un
FET, varios de ellos se muestran en la figura 4.8 para un FET canal n, pero tambin
para este tipo de dispositivo el mtodo normalmente ms adecuado para polarizar un
FET es con divisor de tensin en la puerta, resistencia entre alimentacin y drenador, y
resistencia entre surtidor y tierra tal como muestra el circuito c de la figura 4.8. La
razn se analizar en un problema resuelto al final del tema.
V
GS
DS
I
8 mA
-4V
V
VDD
GG
G
D
S
+ +
p
n
RD
n
V
GS
DS
I
- 8 mA
4V
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
6
Fig 4.8

Limitando el anlisis, al FET canal npolarizado por divisor de tensin en puerta, el
primer paso es obtener la tensin en el terminal de puerta V
G
,.Dado que la corriente de
puerta es despreciable, corriente de una unin p-n polarizada inversamente, se cumplir:


DS S S dd
2 1
2
G
I R V V
R R
R
V
+



La diferencia de potencial entre puerta y surtidor, V
GS
, cumple la ecuacin:


V
GS
= V
G
V
S
= V
G
- R
S
I
DS
(4-7)


La interseccin de la recta dada por
la ecuacin (4-7) y la curva del FET
que se muestra en la figura 4.5, da el
punto de funcionamiento del FET,
figura 4.9, (1,8V, 3 mA)

Para dibujar lo que ser la recta de
carga, ecuacin (4-7), se usan dos
puntos:

a: I
DS
= 0 V
GS
= V
G

Fig. 4.9 b: V
GS
= 0 I
DS
= V
G
/ R
S



4.4. Modelo de pequea seal del FET.

Las curvas caractersticas de salida de un FET, figura 4.3, muestran que el valor
instantneo de la intensidad de la corriente de drenador i
D
es funcin del valor
instantneo de la tensin de puerta-surtidor, v
GS
, y del valor instantneo de la tensin
drenador-surtidor, v
DS:


i
D
= f (v
DS
, v
GS
)
V
GS
DS
I
8 mA
-4V
G
V
8V
3 mA
1,8V
GS
G S DS
V = V - R I
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
7
Por tanto se cumplir:



DS
Cte
GS
V
DS
D
GS
Cte
DS
V
GS
D
D
v
v
i
v
v
i
i

i
d
= g
m
v
gs
+ (1/r
d
) v
ds
(4-8)


donde:


0
ds
V
gs
d
Cte
DS
V
GS
D
m
v
i
v
i
g

(4-9)


0
gs
V
d
ds
Cte
GS
V
D
DS
d
i
v
i
v
r

(4-10)


Tambin se suele definir el parmetro:



0
d
i
gs
ds
Cte
D
i
GS
DS
v
v
v
v

(4-11)


que cumple la relacin: = r
d
g
m
(4-12)

De la definicin de g
m
y de la expresin (4-6), se obtiene:

,
_

P
GS
0 m m
V
V
1 g g (4-13)

donde:
P
DSS
0 m
V
I 2
g

(4-14)

El parmetro g
m0
es positivo ya que V
P
es un voltaje negativo.

Teniendo en cuenta la ecuacin (4-8) y que desde puerta hacia el FET la impedancia
que se ve es muy alta, la de una unin p-n polarizada inversamente, el circuito
equivalente para pequea seal que se deduce para el FET, es el que se muestra en la
figura 4.10.

ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
8



Fig. 4.10

Para altas frecuencias hay que aadir las capacidades interelectrodos: C
gs
capacidad
equivalente entre puerta-surtidor, C
gd
capacidad equivalente entre puerta-drenador y C
ds
capacidad equivalente entre drenador-surtidor. En la figura 4.11 se muestra el circuito
equivalente para altas frecuencias.

Fig. 4.11

La mayor de las tres capacidades del circuito previo, para los FET normales, es menor
de 10 pF.


4.5. MOSFET.

Los dispositivos MOSFET se diferencian esencialmente de los FET en que el terminal
de puerta, G, no tiene contacto hmico con el semiconductor, est aislado de ste por
una placa de xido de silicio, SiO
2
.

Existen dos tipos de MOSFET: MOSFET de empobrecimiento o deplexin y el
MOSFET de enriquecimiento o acumulacin.

4.5.1. El MOSFET de deplexin.

El MOSFET de deplexin o empobrecimiento
canal nse diferencia del FET canal n en que el
terminal de puerta, G, est aislado del canal de
conduccin por una capa de xido de silicio SiO
2
.
y existe un sustrato de semiconductor tipo p cuyo
terminal habitualmente se conectar externamente
al terminal de surtidor, figura 4.12.
Fig. 4.12

S D
G
Sustrato
Si O2
n
n
+ +
p
n
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
9
El mecanismo de control de la corriente I
DS
por V
GS
es similar al del FET: si se hace
V
GS
negativo se producir una zona de cargas descubiertas, deplexin, en la zona n
pegada al aislante de puerta, la cual disminuye la seccin del canal de conduccin. El
incremento de V
GS
en valor negativo aumenta la profundidad de esta capa de deplexin
y lo llega a cerrar para un determinado valor negativo de V
GS
que tambin se
denominar V
P
. Es un proceso de modulacin de la conductividad del canal de
conduccin similar al descrito para el FET.

La ecuacin que relaciona la corriente I
DS
con la tensin V
GS
en un MOSFET de
empobrecimiento canal n es la misma que para un FET canal n (4-6):



2
P
GS
DSS DS
V
V
1 I I

,
_

El MOSFET canal n, a diferencia del FET canal n, tambin funciona para valores
positivos de V
GS
. Para valores positivos de V
GS
aumenta la concentracin de electrones
en las proximidades de la puerta, el canal de conduccin se refuerza y mejora su
conductividad Un FET canal n la tensin V
GS
no se debe llevar hasta valores positivos,
por lo menos por encima de 0,5 V, ya que entonces la
unin puerta-surtidor se polarizara directamente y el
dispositivo ya no actuara como un FET. En la figura
4.13 se muestra el smbolo del MOSFET de
empobrecimiento canal n. En el smbolo del MOSFET
de empobrecimiento canal p la flecha cambia de
Fig. 4.13 sentido.



4.5.1. El MOSFET de acumulacin.

Tambin denominado de enriquecimiento se
diferencia del MOSFET de
empobrecimiento en que no existe canal de
conduccin de semiconductor tipo n entre los
bloques n
+
de drenador y surtidor, para el
tipo canal n, figura 4.14. El canal de
conduccin se induce mediante una tensin
externa aplicada entre puerta y surtidor.
Fig 4.14

Aplicando una diferencia de potencial entre los terminales de drenador y surtidor,
V
DS
, sin que exista diferencia de potencial entre puerta y surtidor, la corriente I
DS
ser
despreciable ya que no hay canal de conduccin entre drenador y surtidor.

Si se aplica ahora una diferencia de potencial positiva entre los terminales de puerta y
surtidor, V
GS
, se crear un campo elctrico perpendicular al dielctrico aislante en la
zona de puerta que inducir cargas negativas en la zona del semiconductor prxima al
S D
G
Sustrato
Si O2
n n
+ +
p
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
10
aislante del terminal de puerta. La conductividad de drenador a surtidor empezar a
aumentar lentamente con la tensin V
GS
, hasta que se llega a un valor de V
GS
(V
T
) en
que la corriente I
DS
ronda los 10 A, a partir de la cual I
DS
va a aumentar fuertemente:
se ha inducido un canal n de conduccin, figura 4.15. Para valores de tensin V
GS

mayores de V
T
, la corriente de drenador a surtidor aumenta segn la relacin:


I
DS
= k ( V
GS
V
T
)
2
(4-14)


El parmetro k depende de las caractersticas de fabricacin del dispositivo.



Fig. 4.15


La tensin V
T
suele estar entre 4V y 6V. Dado que estos niveles de tensin no los hara
compatibles con los circuitos digitales basados en BJT, este tipo de circuitos se tratarn
en el segundo cuatrimestre, se han modificado las tcnicas de fabricacin a fin de
reducir V
T
y adems mejorar las caractersticas de funcionamiento, como por ejemplo
las capacidades parasitarias.

Fig. 4.16
S D
G
Sustrato
Si O2
n n
+ +
p
GG
V > VT
VDD
R
D
CANAL INDUCIDO
IDS
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
11
En la grfica de la figura 4.16 se dan las curvas de salida de un MOSFET de
enriquecimiento canal n, . En ellas se muestra que para V
GS
por debajo de 2,7V la
corriente de drenador-surtidor es despreciable. Las curvas de salida de un MOSFET de
empobrecimiento canal n, son iguales pero el valor de V
P
es
negativo.

En la figura 4.17 se muestra el smbolo de un MOSFET de
enriquecimiento canal n, donde como es habitual el terminal
de sustrato, la flecha, est interconectado con el terminal de
surtidor. El smbolo del MOSFET de enriquecimiento
Fig. 4.17 canal p es el mismo que el de canal n pero con la flecha en
sentido contrario


4.6. Polarizacin del MOSFET.

Se usan los mismos tipos de polarizacin que para el FET, pero para seleccionar el
punto de funcionamiento se ha de tener en cuenta que la curva que se obtiene de la
relacin entre I
DS
y V
GS
para un MOSFET canal n es diferente para los tipos de
empobrecimiento y enriquecimiento, tal como muestra la figura 4.18.



Fig. 4.18

Para seleccionar el punto de funcionamiento de un MOSFET de empobrecimiento
canal n se parte de los parmetros I
DSS
y V
P
, que el fabricante da en las hojas de
especificaciones del dispositivo, en la figura 4.18, estos parmetros son V
P
= -4V e I
DSS

= 10mA. Para un MOSFET de enriquecimiento canal n, el fabricante suministra el
parmetro V
T
y un punto en conduccin del dispositivo (V
GS
, I
DS
) que en la figura 4.18
son: V
T
= 3V y (5V, 5mA).

4.7. Modelo de pequea seal del MOSTFET.

El modelo de pequea seal para baja y media frecuencia es el mismo que para el del
FET, figura 4.19, pero hace falta hacer algunas precisiones para cada tipo de
MOSFET.


V
GS
DS
I
5 mA
V = 3V
MOSFET DE ENRIQUECIMIENTO
CANAL N
V
GS
DS
I
I = 10 mA
V = -4V
MOSFET DE EMPOBRECIMIENTO
CANAL N
T
5V
P
DSS
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
12


Fig. 4.19

Para un MOSFET de empobrecimiento canal n la relacin entre I
DS
y V
GS
, y g
m
y
V
GS
es la misma que para un FET canal n:



2
P
GS
DSS DS
V
V
1 I I

,
_

,
_

P
GS
0 m m
V
V
1 g g
P
DSS
0 m
V
I 2
g




En este dispositivo g
m0
no es el valor mximo que puede tomar g
m
ya que V
GS
admite
valores positivos. El parmetro r
d
lo suministra el fabricante en las hojas caractersticas
del dispositivo en forma de una admitancia y
OS
(r
d
= 1 / y
OS
).

Para un MOSFET de enriquecimiento canal n la relacin entre I
DS
y V
GS
toma una
expresin diferente, que segn se vio en (4-14) es.


I
DS
= k ( V
GS
V
T
)
2



De la definicin de g
m
en (4-9):


( )
T GS
Cte V
GS
D
m
V V k 2
v
i
g
DS

(4-15)


El parmetro r
d
se obtiene en las hojas caractersticas del dispositivo a partir de la
admitancia y
OS
(r
d
= 1 / y
OS
).

Para altas frecuencias el circuito equivalente se modifica mediante la inclusin de las
capacidades interelectrodos. El circuito resultante es el mismo que se obtuvo para el
FET canal n, figura 4.11.
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
13
PROBLEMAS


1. En la grfica anexa se muestra la curva
caracterstica I
DS
= f (V
GS
) de valores mximos
y mnimos de un FET canal n, donde las
variaciones son debidas a incertidumbres en el
proceso de fabricacin. La grfica muestra que
V
P
puede variar entre 2V y 6V, e I
DSS
entre
4mA y 12mA.

Si se desea fijar un punto de funcionamiento en
continua tal que V
GS
= -1V, evala como
puede variar el punto de funcionamiento para
cada uno de los tres tipos de polarizacin en
continua que se muestran en la figura anexa.
-----------------------------------------------------------------------------------------------------------

Para analizar como varia el punto de funcionamiento se partir de la curva I
DS
= f(V
GS
)
en la que se han tomado como valores de los parmetros V
P
e I
DSS
los valores
intermedios de los valores posibles: V
P
= -4V e I
DSS
= 8mA.

a) Este tipo de polarizacin, fija el valor de V
GS

al valor de la fuente de continua V
GG
,.El
punto de funcionamiento debe estar sobre la
recta de carga, perpendicular al eje x, V
GS
= -
V
GG
. Tal como muestra la figura anexa el
punto de funcionamiento puede variar entre
los puntos:

(-1V, 1mA) y (-1V, 9mA).






V
GS
DS
I
12 mA
4 mA
-6V -2V
V
GS
DS
I
9 mA
1 mA
-6V -2V
V = - V = -1V
GS
GG
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
14
b) Para el circuito b, la recta de carga tiene por
ecuacin:

V
GS
= -R
S
I
DS



Como se parte de un valor de V
GS
= -1V para la curva
intermedia, esta corta a la recta de carga en el punto
V
GS
= -1V e I
DS
= 5mA, lo cual da como valor para R
S

200 . La ecuacin de dicha recta es:

I
DS
= -(1/0,2k? ) V
GS
= 5 V
GS
(mA)

Para obtener los puntos de corte de dicha recta con las dos curvas extremas se resuelve la
ecuacin de la recta con la ecuacin de dichas curvas:


2
P
GS
DSS DS
V
V
1 I I

,
_

para los pares de valores I
DSS
y V
P
de dichas curvas. El resultado da como puntos de
corte:

(-0,5V, 2,25mA) (-1,5V, 6,75mA).

c) La recta de carga de este tipo de polarizacin es:


V
GS
= V
G
R
S
I
DS



V
G
se obtiene del divisor de puerta, ya que la
corriente de puerta es despreciable se cumplir:


V 5 V 15
M 4 M 2
M 2
V
G

+



Dibujando la recta de carga que pasa por el punto I
DS
= 0 y V
GS
= 5V, y que corta a la
curva intermedia en V
GS
= -1V e I
DS
= 5mA:


V
GS
= V
G
R
S
I
DS
R
S
= (V
G
V
GS
) / I
DS
= 1k1

La ecuacin de la recta es: I
DS
= -(5/6) V
GS
+ (25/6) (mA)

Para obtener los puntos de corte de dicha recta con las dos curvas extremas se resuelve la
ecuacin de la recta con la ecuacin de dichas curvas:

V
GS
DS
I
7,5 mA
2,5 mA
-1,5V
-0,5V
V = - R I
GS
S DS
V
GS
DS I
6,3 mA
4,2 mA
-2V
0,2V
V = V - R I GS
S DS G
V = 5V
G
LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
15

2
P
GS
DSS DS
V
V
1 I I

,
_

para los pares de valores I
DSS
y V
P
de dichas curvas. El resultado da como puntos de
corte:

(0,033V, 4,13mA) (-1,85V, 5,74mA).

Es evidente que el mtodo de polarizacin en continua mediante divisor de tensin en
puerta y resistencia en surtidor es el ms estable. Se recomienda repetir el problema para
una seleccin inicial de V
GS
= - 2V.


2. El FET canal n del circuito anexo tiene de parmetros: V
P
= -4V e I
DSS
= 8mA.
Determina la tensin en cada uno de los terminales del FET as como la corriente
I
DS
.
-------------------------------------------------------------------------------
Para determinar el punto de funcionamiento se usar la recta de carga
que define este tipo de polarizacin del circuito:

V
GS
= V
G
R
S
I
DS

La ecuacin que relaciona las variables I
DS
y V
GS
:


2
P
GS
DSS DS
V
V
1 I I

,
_

La curva de la expresin previa se muestra en la grfica anexa. Puesto
que la corriente de puerta es despreciable, la tensin en puerta V
G
se
obtiene de:

V 4 V 20
M 4 M 1
M 1
V
G

+


Para dibujar la recta de carga se obtiene: el punto de cruce de dicha recta con el eje Y
(V
GS
= 0):


V
GS
= 0 =V
G
R
S
I
DS
I
DS
= V
G
/ R
S
= 4V / 4k = 1mA


Para obtener el punto de corte de dicha recta con la curva se resuelve la ecuacin de la
recta con la ecuacin de la curva:


2
GS
DS
4
V
1 8 I
,
_

V
GS
DS
I
8 mA
-4V
ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
16
El punto de funcionamiento obtenido es:

I
DS
= 1,53mA V
GS
= -2,25V

Como:

V
GS
= -2,25V =V
G
V
S
V
S
= V
G
+ 2,25V = 6,25V

La tensin en el terminal de drenador se obtiene de la expresin:


V
D
= V
dd
R
D
I
DS
= 20V 4k 1,53mA = 20V 6,12V = 13,88V


3. Las curvas caractersticas de salida del FET canal n 2N3819 son las de la figura


Disea el circuito de la figura para que el FET tenga un punto de funcionamiento
en la zona central de la zona de saturacin.

La malla: alimentacin de 20V-drenador-surtidor-tierra, tiene por ecuacin:


V
dd
= R
d
I
DS
+ V
DS
+ R
S
I
DS



que es la recta de carga sobre la que debe de estar el punto de funcionamiento.


Se trata de escoger un punto de funcionamiento lo ms prximo al punto central de la
grfica de p.e.:

I
DS
= 5mA V
DS
= 10V




LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
17


Como la recta de carga parte del punto del eje x (V
dd
, 0 mA), tomando valor para V
dd

20V, la recta de carga debe ser aproximadamente la que muestra la grfica, la cual en el
cruce por V
GS
= -1V da como punto de funcionamiento V
DS
= 9,94V e I
DS
= 5,3mA

Sustituyendo en la expresin de la recta de carga V
DS
e I
DS
:

V
dd
= R
D
I
DS
+ V
DS
+ R
S
I
DS


20 = R
d
5,3mA + 9,94V + R
S
5,3mA

R
d
+ R
S
= 1898

Tomando valores estndar:

R
d
= 1k2 R
S
= 690

Para este punto de funcionamiento: V
GS
= -1V:

V
GS
= V
G
V
S
V
G
= R
S
I
DS
+ V
GS
= 2,66V

La tensin en puerta es:

V 20
R R
R
V
R R
R
V 66 , 2 V
2 1
2
dd
2 1
2
G
+

+


Las resistencias R
1
y R
2
, por razones que se vern en el tema siguiente, se toman del
orden de M. Tomando para R
2
el valor de 1,5 M:

M 10 8 , 9 M 5 , 1
66 , 2
M 5 , 1 x 20
R
1


ELECTRNICA LIC. EN FSICA
Tema 4 Curso 03-04

F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
18

4. Disea el circuito de la figura para una corriente I
DS
= 5mA y
V
DS
= 8V. Si el MOSFET de empobrecimiento canal n de la figura
tiene de parmetros: V
P
= -5V e I
DSS
= 10 mA.


La ecuacin de la malla drenador-surtidor es:

V
dd
= R
d
I
DS
+ V
DS
+ R
S
I
DS



Sustituyendo I
DS
y V
DS
:

R
d
+ R
S
= 2,4 k

Tomando los valores:


R
d
= 1,5 k R
S
= 890


De la ecuacin de Shockley se obtiene V
GS
:


V 5 , 1
10
5
1 V 5
I
I
1 V V
V
V
1 I I
2
1
2
1
DSS
DS
P GS
2
P
GS
DSS DS

1
1
]
1

,
_

1
1
]
1

,
_

,
_

Para obtener la tensin en puerta se usar la expresin:


V
GS
= V
G
V
S
= V
G
R
S
I
DS


V
G
= R
S
I
DS
+ V
GS
= 3V


Para calcular R
1
y R
2
se toma una de las dos resistencias del orden de megaohmios, p.e.
R
1
= 10 M:



+

M 8 , 1 R
M 30 R 3 R 20 V 20
R R
R
V
2
2 2
2 1
2
G





LIC. EN FSICA ELECTRNICA
Curso 03-04 Tema 4
F. MUGARRA, DEP. DENGINYERIA ELECTRNICA
FACULTAT DE FSICA Universitat de Valncia
19
5. Obtn el punto de funcionamiento del circuito de la figura si el MOSFET de
enriquecimiento canal n tiene por tensin V
T
= 3V y un
punto de encendido (ON) es: I
DS
= 6mA para V
GS
= 8V.


En la regin de saturacin el MOSFET canal n de
enriquecimiento cumple la ecuacin:

I
DS
= k ( V
GS
V
T
)
2
para V
GS
> V
T


Sustituyendo los datos del MOSFET se obtiene:

k = I
DS
/ (V
GS
V
T
)
2
= 6mA / (8V 3V)
2
= 6 / 25

La tensin en puerta es:

V 3 , 8 V 15
7 M 2 2 M 2
7 M 2
V
R R
R
V
dd
2 1
2
G

+

+



V
GS
= V
G
- R
S
I
DS
= 8,3V 1k I
DS



Sustituyendo en k y V
GS
en la primera ecuacin:


I
DS
= (6/25) ( 8,3 I
DS
3 )
2


4,2 I
DS
= 28,1 10,6 I
DS
+ I
DS
2


I
DS
= (14,8 t 10,3) / 2 = 7,4 t 5,15 mA


La solucin compatible es I
DS
= 2,25 mA, por tanto:


V
GS
= V
G
R
S
I
DS
= 8,3 2,25 = 6,05V

V
DS
= V
dd
(R
d
+ R
S
) I
DS
= 15 2k5 x 2,25 = 9,37V