Welcome to Scribd, the world's digital library. Read, publish, and share books and documents. See more
Download
Standard view
Full view
of .
Save to My Library
Look up keyword
Like this
130Activity
0 of .
Results for:
No results containing your search query
P. 1
Capitulo8. USART del ATmega32 (español)

Capitulo8. USART del ATmega32 (español)

Ratings:

5.0

(2)
|Views: 4,761 |Likes:
Published by Fortino
USART del ATmega32 (español) para la materia de Microcontroladores I
USART del ATmega32 (español) para la materia de Microcontroladores I

More info:

Published by: Fortino on Nov 09, 2008
Copyright:Public Domain

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

08/10/2013

pdf

text

original

 
 __________________________________________________________________________ITSP  Documento traducido de la hoja de datos del ATmega32
1
USART del AVR 
8.1
 
INTRODUCCIÓN
El Transmisor/Receptor Universal Síncrono y Asíncrono (USART) es un dispositivoaltamente flexible para comunicación serial. Las principales características son:
Operación Full Duplex (Registros independientes de recepción y transmisiónserial).
Operación Asíncrona y Sincrona.
Operación sincrona Maestro-Esclavo.
Generador de alta resolución de Baud rate.
Soporte de frames con 5, 6, 7, 8 o 9 bits de datos y 1 o 2 bits de stop.
Generación de paridad Par o Impar y Chequeo soportado por hardware.
Detección de datos OverRun.
Detección de framing de error.
Filtrado de ruido incluid, detección de bit de inicio falso y filtro pasa-bajo ideal.
Tres interrupciones separadas: Finalización de Tx, Registro de datos vacío Tx,Recepción Completa Rx.
Modo de comunicación Multiprocesador.
Modo de comunicación de doble velocidad Asíncrona.A continuación de muestra el diagrama a bloques del transmisor USART. Registrosaccesibles de I/O del CPU y pines de I/O se muestran en negritas.
 
 __________________________________________________________________________ITSP  Documento traducido de la hoja de datos del ATmega32
2
Los recuadros punteados en el diagrama de bloques muestran las tres partesprincipales del USART (listadas de arriba hacia abajo): Generador de reloj, transmisor yreceptor. Los registros de control son compartidos por todas las unidades. Lageneración de reloj lógica consiste de sincronización lógica para la entrada de relojexterna usada por la operación de esclavo sincrónica. El pin XCK (reloj detransferencia) solamente se usa para el modo de transferencia sincrónica. El transmisor consiste de un solo buffer de escritura, un registro de corrimiento serial, el generador deparidad y el control lógico para manejar los diferentes formatos de frames seriales. Elbuffer de escritura permite una continua transferencia de datos sin ningún retardo entreframes. El receptor es la parte más compleja del módulo USART debido a su relojunidad de recuperación de datos. La unidad de recuperación es usada para larecepción de datos asíncronos. En resumen para la unidad de recuperación, el receptor incluye un chequeador de paridad, control lógico, un registro de corrimiento y un buffer de recepción de dos niveles (UDR). El receptor soporta el mismo formato del framecomo el transmisor, y puede detectar un error de frame, y errores de paridad y deoverrun de datos.
 
 __________________________________________________________________________ITSP  Documento traducido de la hoja de datos del ATmega32
3
Generación de Reloj
La generación de reloj lógica genera la base de reloj para el transmisor y receptor. ElUSART soporta cuatro modos de operación de reloj: Asíncrono normal, asíncrono dedoble velocidad, Modo síncrono maestro y Modo síncrono esclavo. El bit UMSEL en elregistro C de control de estado del USART (UCSRC) selecciona entre operaciónasíncrona y sincrona. La doble velocidad (en el modo asíncrono solamente) escontrolado por U2X encontrado en el registro UCSRA. Cuando se usa el modo síncrono(UMSEL = 1), el registro de dirección de datos para el pin XCK (DDR_XCK) controla sila fuente de reloj es interna (Modo Maestro) o externa (Modo Esclavo). El pin XCK estasolamente activo cuando se usa el modo síncrono. La figura siguiente muestra eldiagrama a bloques de la generación de reloj lógica.Descripción de señales:
txclk
Reloj transmisor (Señal interna).
rxclk
Reloj base del receptor (Señal interna).
xcki
Pin de entrada de XCK (Señal interna). Usada para operación de esclavo síncrono.
xcko
Salida de reloj al pin XCK (Señal interna). Usada para operación maestrosíncrono.
fosc
Frecuencia del XTAL (Reloj del sistema).
Generación del Reloj Interno – Generador de Baud Rate.
La generación del reloj interno se usa para los modos de operación maestro asíncronoy síncrono. La descripción se refiere a la siguiente figura.El registro de Baud Rate USART (UBRR) y el contador de bajada conectado a sufunción como un preescalador programable o generador de baud rate. El contador debajada, corriendo a la frecuencia del reloj (fosc), se carga con el valor de UBRR cadavez que el contador llega a cero o cuando el registro UBRRL se escribe. Un ciclo dereloj se genera cada vez que el contador alcanza el cero. Este ciclo es el generador debaud rate a la salida del reloj (= fosc/(UBRR+1)). El transmisor divide la salida de reloj

Activity (130)

You've already reviewed this. Edit your review.
1 hundred reads
1 thousand reads
Jairo Kumby liked this
Jairo Kumby liked this
jariun liked this
Angel DV liked this
Jairo Kumby liked this

You're Reading a Free Preview

Download
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->