Professional Documents
Culture Documents
Les bascules
Etienne Messerli
Institut REDS, HEIG-VD
Le 23 novembre 2011
Bascules, p 1
Bascules,
p2
Exercices
Prenez un inverseur (porte) CMOS ayant un temps de propagation de 10 ns assimil un retard pur. Reliez la sortie de cette porte son entre. Analysez le comportement de ce circuit. En utilisant les temps de propagation des portes, crez un circuit ayant une entre et une sortie, tel quune brve impulsion apparat sa sortie lorsque lentre passe de ltat bas ltat haut (flanc montant).
Bascules,
p3
Bascules bistables
Dfinition d'une bascule bistable : 2 tats stables Des actions sur les entres permettent de forcer un tat ou un changement dtat En labsence de nouvelles actions, ltat est maintenu
Effet de mmorisation
Ltat ne dpend pas uniquement et tout moment des valeurs prsentes aux entres
Bascules, p4
Bascules,
p5
Bascule lmentaire
Bascules,
p6
Bascule RS asynchrone
Comportement :
Set = '1' Reset = '1' Set = Reset = '0' Set = Reset = '1'
Set Reset
mise '1' de la sortie mise '0' de la sortie la sortie conserve sa valeur interdit (ne pas utiliser)
Bascule RS asynchrone
Bascules,
p7
bascule RS asynchrone
Q:
R 0 0 0 0 1 1 1 1
S 0 0 1 1 0 0 1 1
Q 0 1 0 1 0 1 0 1
Q+
Bascules,
p8
bascule RS asynchrone
Bascules,
p9
bascule RS asynchrone
Symbole CEI
R S 0 0 1 1 0 1 0 1
Q+ Q 1 0 interdit
Set Reset S R Q
Bascules,
p 10
bascule RS asynchrone
Schma logique :
S
X
Les commutations des circuits produisent des parasites Nos circuits gnrent des alas Ces parasites et ces alas peuvent faire changer dtat une bascule RS asynchrone
Bascules, p 12
Bascules,
p 13
Latch D
Comportement :
G = '1' => la sortie prend la valeur de lentre D : cette bascule est transparente (verrou ouvert) G = '0' => la sortie conserve sa valeur
LATCH D
Schma logique :
D (S) Q
X
G
Y
(R)
LATCH D
Symbole CEI :
G D
D G 1D G1 Q
Q+ Q Q 0 1
0 0 1 1
0 1 0 1
Bascules,
p 16
1D G1
Q0
1D G1
Q1
1D G1
Q2
1D G1
Q3
1D G1
Q0
1D G1
Q1
1D G1
Q2
1D G1
Q3
Bascule "matre-esclave"
Bascule constitue de 2 Latchs avec 2 signaux gates inverss ! ces deux signaux ne doivent pas tre actifs simultanment
D
Gate 1D Q G1 nGate Qm 1D Q G1 Qe
Horloge
Bascules,
p 19
bascule "matre-esclave"
Analyse du fonctionnement interne
Horloge Gate nGate D Qm Q = Qe
Comportement :
Si un flanc montant ou descendant (suivant la polarit choisie) se prsente sur l entre d horloge, la sortie prend cet instant la valeur de l entre D
Bascules,
p 21
Q+ 0 1
Bascules, p 22
0 1
Bascules,
p 23
U X
Q nQ
Horloge
Bascules,
p 24
D Q
Copyright 2011 EMI, REDS@HEIG-VD
Bascules,
p 25
Bascules,
p 26
Exercice
CLK/G
Qflip-flop
Bascules,
p 27
Bascules,
p 28
Flip-flop T (toggle)
Bascules,
p 29
Symbole CEI :
T Horloge
1T C1
Bascules,
p 30
Flip-flop JK
J K 0 0 1 1 0 1 0 1
Q+ Q 0 1 not Q
Bascules, p 31
flip-flop JK
Bascule JK
Etat initial 0 0 1 1
Etat Final 0 1 0 1
J 0 1 -
K 1 0
Bascules,
p 32
... flip-flop JK
Symbole CEI :
J Horloge K
1J C1 1K
Bascules,
p 33
Asynchrone :
type SR (Set, Reset)
Bascules,
p 34
Voir prsentation :
EMI_ProcessVHDL_Bascules.ppt
Bascules,
p 35