ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

FAMILIAS LGICAS
INTRODUCCIN

El presente trabajo est hecho con la finalidad de comprender en lneas generales el funcionamiento de las familias lgicas cmos y ecl, para ello es bueno comprender que desde el comienzo, el proceso de miniaturizacin de la electrnica, iniciado en la dcada de los 50 con la utilizacin del transistor, continu con un segundo salto cualitativo en la dcada siguiente (aos 60) mediante la integracin de sub circuitos completos en un mismo substrato de silicio ( chip): sub circuitos correspondientes a mdulos digitales tales como puertas booleanas, biestables o bloques combinacionales o secuenciales. Los circuitos digitales son sumamente apropiados para su insercin en circuitos integrados: de un lado, la ausencia de autoinducciones y el poder prescindir, asimismo, de condensadores reduce los elementos a integrar a transistores y resistencias y a las conexiones de estos entre s; de otro, la propia modularidad de los sistemas digitales precisa de un nmero reducido de tipos de puertas lgicas, e incluso, basta con un solo tipo de ellas (puertas Nand o Nor). Por ello, los circuitos integrados invadieron muy pronto el campo digital; en unos pocos aos result anacrnico y antieconmico construir las puertas booleanas (lgicas) con componentes discretos, una vez que se dispona de una gran variedad de puertas lgicas y de una amplia serie de funciones de gran complejidad construidas dentro de un circuito integrado. En el presente trabajo se desarrolla una breve explicacin referencial, en cuanto a la evolucin histrica de las familias lgicas, as como tambin su esquema generaldiagramas, caractersticas, cuadros comparativos que nos reflejen las diferentes desventajas y ventajas de cada tipo de familia.

FAMILIA LGICA CMOS

Qu es la Tecnologa CMOS? CMOS (del ingls complementary metal-oxide-semiconductor, "estructuras semiconductor-xido-metal complementarias") es una de las familias lgicas empleadas en la fabricacin de circuitos integrados (chips). Su principal caracterstica consiste en la utilizacin conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas.

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la tecnologa CMOS. Esto incluye microprocesadores, memorias, DSPs y muchos otros tipos de chips digitales.

Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por tanto a la salida de la puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por tanto a la salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no conduccin.

Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos: una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor lgico inicial 0 o 1, siempre y cuando an est dentro de los mrgenes de ruido que el circuito pueda tolerar.

Un inversor con tecnologa CMOS

HISTORIA La tecnologa CMOS fue desarrollada por Wanlass y Sah, de Fairchild Semiconductor, a principios de los aos 60. Sin embargo, su introduccin comercial se debe a RCA, con su famosa familia lgica CD4000. Posteriormente, la introduccin de un bfer y mejoras en el proceso de oxidacin local condujeron a la introduccin de la serie 4000B, de gran xito debido a su bajo consumo (prcticamente cero, en condiciones estticas) y gran margen de alimentacin (de 3 a 18 V). RCA tambin fabric LSI en esta tecnologa, como su familia COSMAC de amplia aceptacin en determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de fabricacin frente a dispositivos NMOS. Pero su taln de Aquiles consista en su reducida velocidad. Cuando se aumenta la frecuencia de reloj, su consumo sube proporcionalmente, hacindose mayor que el de otras tecnologas. Esto se debe a dos factores:
2

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La capacidad MOS, intrnseca a los transistores MOS, y La utilizacin de MOS de canal P, ms lentos que los de canal N, por ser la movilidad de los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que obliga a utilizar un mayor nmero de mscaras. Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnologa CMOS, que sera sustituida por la novedosa I2L, entonces prometedora. Esta fue la situacin durante una dcada, para, en los ochenta, cambia el escenario rpidamente:

Por un lado, las mejoras en los materiales, tcnicas de litografa y fabricacin, permitan reducir el tamao de los transistores, con lo que la capacidad MOS resultaba cada vez menor. Por otro, la integracin de dispositivos cada vez ms complejos obligaba a la introduccin de un mayor nmero de mscaras para asegurar el aislamiento entre transistores, de modo que no era ms difcil la fabricacin de CMOS que de NMOS.

En este momento empez un eclosin de memorias CMOS, pasando de 256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y velocidad a sus contrapartidas NMOS. Tambin los microprocesadores, NMOS hasta la fecha, comenzaron a aparecer en versiones CMOS (80C85, 80C88, 65C02...). Y aparecieron nuevas familias lgicas, HC y HCT en competencia directa con la TTL-LS, dominadora del sector digital hasta el momento. Para entender la velocidad de estos nuevos CMOS, hay que considerar la arquitectura de los circuitos NMOS:

Uso de cargas activas. Esto es: un transistor se polariza con otros transistores y no con resistencias debido al menor tamao de aquellos. Adems, el transistor MOS funciona fcilmente como fuente de corriente constante. Entonces un inversor se hace conectando el transistor inversor a la carga activa. Cuando se satura el transistor, drena toda la corriente de la carga y el nivel da salida baja. Cuando se corta, la carga activa inyecta corriente hasta que el nivel de salida sube. Y aqu est el compromiso: es deseable una corriente pequea porque reduce la necesidad de superficie en el silicio (transistores ms pequeos) y la disipacin (menor consumo). Pero las transiciones de nivel bajo a nivel alto se realizan porque la carga activa carga la capacidad MOS del siguiente transistor, adems de las capacidades parsitas que existan, por lo que una corriente elevada es mejor, pues se cargan las capacidades rpidamente.
3

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Estructuras de almacenamiento dinmicas. La propia capacidad MOS se puede utilizar para retener la informacin durante cortos periodos de tiempo. Este medio ahorra transistores frente al biestable esttico. Como la capacidad MOS es relativamente pequea, en esta aplicacin hay que usar transistores grandes y corrientes reducidas, lo que lleva a un dispositivo lento.

VENTAJAS La tecnologa CMOS mejora estos dos factores:

Elimina la carga activa. La estructura complementaria hace que slo se consuma corriente en las transiciones, de modo que el transistor de canal P puede aportar la corriente necesaria para cargar rpidamente las capacidades parsitas, con un transistor de canal N ms pequeo, de modo que la clula resulta ms pequea que su contrapartida en NMOS. En CMOS se suelen sustituir los registros dinmicos por estticos, debido a que as se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda CMOS ya no hacen tan atractivos los registros dinmicos.

CMOS ANALGICOS Los transistores MOS tambin se emplean en circuitos analgicos, debido a dos caractersticas importantes:

Alta impedancia de entrada: La puerta de un transistor MOS viene a ser un pequeo condensador, por lo que no existe corriente de polarizacin. Un transistor, para que pueda funcionar, necesita corriente de polarizacin. Baja resistencia de canal: Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor. Es decir, que si se le piden corrientes reducidas, la cada de tensin en el transistor llega a ser muy reducida.

Estas caractersticas posibilitan la fabricacin de amplificadores operacionales "Rail-toRail", en los que el margen de la tensin de salida abarca desde la alimentacin negativa a la positiva. Tambin es til en el diseo de reguladores de tensin lineales y fuentes conmutadas.

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

CMOS Y BIPOLAR Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analgicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologas. En el mbito analgico destaca la tecnologa BiCMOS, que permite mantener la velocidad y precisin de los circuitos bipolares, pero con la alta impedancia de entrada y mrgenes de tensin CMOS. En cuanto a las familias digitales, la idea es cortar las lneas de corriente entre alimentacin y masa de un circuito bipolar, colocando transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensin.

PROBLEMAS Y CUIDADOS Hay tres problemas principales relacionados con la tecnologa CMOS, aunque no son exclusivos de ella:

Sensibilidad a las cargas estticas. Histricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentacin, que, adems de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este ltimo mtodo permite quitar la alimentacin de un slo dispositivo.

Latch-up: Consiste en la existencia de un tiristor parsito en la estructura cmos que se dispara cuando la salida supera la alimentacin. Esto se produce con relativa facilidad cuando existen transitorios por usar lneas largas mal adaptadas, excesiva impedancia en la alimentacin o alimentacin mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentacin, de modo que, si no se ha previsto, acarrea la destruccin del dispositivo. Las ltimas tecnologas se anuncian como inmunes al latch-up.

Resistencia a la radiacin. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el xido. Una partcula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensin umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI)

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

FAMILIA LGICA CMOS

Los diseadores de circuitos integrados solucionan los problemas que se plantean en la integracin, esencialmente, con el uso de transistores. Esto determina las tecnologas de integracin que, actualmente, existen y se deben a dos tipos de transistores que toleran dicha integracin: los bipolares y los CMOS y sus variantes. Tecnologa TTL: Lgica de Transistor a Transistor. Esta tecnologa, hace uso de resistencias, diodos y transistores bipolares para obtener funciones lgicas estndar. Tecnologa CMOS: Lgica MOS Complementaria. Esta tecnologa, hace uso bsicamente de transistores de efecto de campo NMOS Y PMOS.

En la familia lgica MOS Complementaria, CMOS (Complementary Metal-Oxide Semiconductor), el trmino complementario se refiere a la utilizacin de dos tipos de transistores en el circuito de salida, en una configuracin similar a la ttem-pole de la familia TTL. Se usan conjuntamente MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de canal n (NMOS) y de canal p (PMOS ) en el mismo circuito, para obtener varias ventajas sobre las familias P-MOS y N-MOS. La tecnologa CMOS es ahora la dominante debido a que es ms rpida y consume an menos potencia que las otras familias MOS. Estas ventajas son opacadas un poco por la elevada complejidad del proceso de fabricacin del CI y una menor densidad de integracin. De este modo, los CMOS todava no pueden competir con MOS en aplicaciones que requieren lo ltimo en LSI. La lgica CMOS ha emprendido un crecimiento constante en el rea de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricacin de CMOS es ms simpleque el TTL y tiene una mayor densidad de integracin, lo que permite que se tengan ms circuitos en un rea determinada de sustrato y reduce el costo por funcin. La gran ventaja de los CMOS es que utilizan solamente una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El inconveniente de la familia CMOS es que es ms lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad HCMOS (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS. El primer fabricante que produjo lgica CMOS, denomin a estos circuitos integrados como la serie 4000 (4000, 4001, etc.) y este sistema de numeracin fue adoptado por otros fabricantes. Algunos fabricantes han producido una amplia gama de componentes CMOS siguiendo las funciones y asignacin de pines de las familias TTL 74XX. stos reciben nmeros de serie como 74CXX, 74HCXX, 74HCTXX, 74ACXX o 74ACTXX, en los cuales la C significa CMOS, la A indica que son dispositivos
6

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

avanzados y la T indica que estos dispositivos son compatibles con los de las familias TTL (trabajan con los niveles lgicos y de alimentacin TTL).

PUERTAS LGICAS DE LA FAMILIA CMOS

A) INVERSORES CMOS. Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lgicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos smbolos ms comunes son los que se muestran en la Figura 1.

La circuitera del INVERSOR CMOS bsico se muestra en la Figura 2 (a). El INVERSOR CMOS tiene dos MOSFET en serie de modo que, el dispositivo con canales P tiene su fuente conectada a + VDD (un voltaje positivo) y el dispositivo de canales N tiene su fuente conectada a masa. Las compuertas de los dos dispositivos se interconectan con una entrada comn. Los drenajes de los dos dispositivos se interconectan con la salida comn. El circuito mostrado en la Figura 2 (a) representa un INVERSOR CMOS y est formado por un transistor de canal tipo P (QP1) y otro de canal tipo N (QN1). Los niveles lgicos para CMOS son esencialmente + VDD para 0 y 1 lgicos y 0 V para el 0 lgico. Consideremos primero el caso donde A1 = + VDD (la entrada A1 est en un nivel alto (1)). En est situacin, la compuerta de QP1 (canales P) est en 0 V en relacin con la fuente de QP1. De este modo, QP1 estar en el estado OFF con ROFF =10 10_. La compuerta de QN1 (canales N) estar en + VDD en relacin con su fuente, es decir, transistor QP1 se pone

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

en estado de corte y el transistor QN1 se activa. El resultado es un camino de baja impedancia de tierra a la salida y uno de alta impedancia de VDD a la salida F. A continuacin, consideremos el caso donde A1 = 0 V (la entrada A1 est en nivel bajo (0)). QP1 tiene ahora su compuerta en un potencial negativo en relacin con su fuente, en tanto que QN1 tiene VGS = 0 V. De este modo, QP1 estar encendida con RON=1 k_ y QN1 apagada con ROFF = 10 10_, produciendo un F de aproximadamente + VDD. En resumen QP1 se activa y el transistor QN1 se pone en estado de corte. El resultado es un camino de baja impedancia de VDD a la salida F y uno de alta impedancia de tierra a la salida. Como podemos observar, los transistores operan de forma complementaria. Cuando la tensin de entrada se encuentra en alto (1 lgico), el transistor NMOS entra en estado de conduccin y el transistor PMOS entra en corte, haciendo que la salida quede en bajo (0 lgico). La situacin inversa ocurre cuando la tensin se encuentra en bajo. Estos datos de operacin se resumen en la Figura 2 (b), donde se muestra que el circuito acta como un INVERSOR lgico.

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET 74LVC245A

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

B) COMPUERTA NAND CMOS Se pueden construir otras funciones lgicas diferentes del INVERSOR bsico. La Figura 3 (a) muestra una compuerta NAND formada por la adicin de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR bsico. Para analizar este circuito conviene recodar que una entrada de 0 V enciende el P-MOSPET y apaga el NMOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1 y B1) estn en nivel alto (+VDD), hacen que los transistores QP1 y QP2 entren en corte y se encienden ambos N-MOSFET (transistores QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a travs de QN1 y QN2). En todas las otras condiciones de entrada, de cuando menos un P-MOSFET estar encendido en tanto que al menos un N-MOSFET estar apagado. Esto produce una salida ALTA (a travs de QP1 y QP2 ). Las entradas no usadas de una compuerta CMOS no se pueden dejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentacin. Esto tambin es vlido para circuitos secuenciales y dems circuitos CMOS, como por ejemplo, contadores, Flip-Flops, etc. Estos datos de operacin se resumen en la Figura 3 (b), donde se muestra que el circuito acta como una compuerta NAND CMOS.

10

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET CD4011

11

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

12

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

C) COMPUERTA NOR CMOS Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor bsico (Figura 4 (a)). Una vez ms este circuito se puede analizar entendiendo que un estado BAJO en cualquier entrada enciende P-MOSFET (QP1 y QP2 entran a conduccin) y apaga el NMOSFET (QN1 y QN2 entran a corte) correspondiente. La salida pasa a alto (1) a travs de QP1 y QP2. Las entradas en un estado ALTO, hacen que los transistores QP1 y QP2 entren en corte y ambos transistores QN1 y QN2 en conduccin (la salida pasa a bajo (0) a travs de QN1 y QN2). En las parejas de transistores ya sean de canal n de canal p, si cualquier entrada es baja, uno de los transistores entra a corte y otro a conduccin. La salida pasa a bajo (0) acoplndose a travs de transistores en conduccin a tierra.

13

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET CD4001

14

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

D) COMPUERTAS AND Y OR

Las compuertas AND y OR CMOS se pueden formar combinando compuertas NAND y NOR con inversores. DATASHEET OR: 400B

15

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

16

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET AND: CD4010

CARACTERSTICAS DE LAS SERIES CMOS

Existen varias series en la familia CMOS de circuitos integrados digitales, estudiaremos las principales caractersticas de cada una.

17

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

1. Series 4000/14000 Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA y la serie14000 por Motorola. La serie original es la 4000A; la 4000B representa mejora con respecto a la primera y tiene mayor capacidad de corriente en sus salidas. A pesar de la aparicin de la nueva serie CMOS, las series 4000 siguen teniendo uso muy difundido. La serie 4000A es la lnea ms usada de Circuitos Integrados digitales CMOS, contiene algunas funciones disponibles en la serie TTL 7400 y est en expansin constante. Algunas caractersticas ms importantes de esta familia lgica son: La disipacin de potencia de estado esttico de los circuitos lgicos CMOS es muy baja. Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1 lgico. El suministro VDD puede estar en el rango 3 V a 15 V para la serie 4000. La velocidad de conmutacin de la familia CMOS 4000A vara con el voltaje de la fuente.(consultar el apartado de los niveles de voltaje) Todas las entradas CMOS deben estar conectadas a algn nivel de voltaje.

2. Serie 74C Esta serie CMOS su caracterstica principal es que es compatible terminal por terminal y funcin por funcin, con los dispositivos TTL que tienen el mismo nmero (muchas de las funciones TTL, aunque no todas, tambin se encuentran en esta serie CMOS). Esto hace posible remplazar algunos circuitos TTL por un diseo equivalente CMOS. Por ejemplo, 74C74 contiene dos flip-flops tipo D disparados por flanco y tiene la misma configuracin de terminales que el CI TTL 7474, que tambin ofrece dos flipflops tipo D disparados por flanco. El resto de las caractersticas son iguales a la serie 74C. Las series HC/ HCT tienen como caracterstica principal su alta velocidad.

3. Serie 74HC (CMOS de alta velocidad) Esta es una versin mejor de la serie 74C. La principal mejora radica en un aumento de diez veces en la velocidad de conmutacin (comparable con la de los dispositivos de la serie 74LS de TIL). Otra mejora es una mayor capacidad de corriente en las salidas. La serie 74HC son los CMOS de alta velocidad, tienen un aumento de 10 veces la velocidad de conmutacin. La serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo que respecta a los voltajes con los dispositivos TTL.

18

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

4. Serie 74HCT Esta serie tambin es una serie CMOS de alta velocidad, y est diseada para ser compatible en lo que respecta a los voltajes con los dispositivos TTL, es decir, las entradas pueden provenir de salidas TTL (esto no es cierto para las dems series CMOS.)

CARACTERSTICAS COMUNES A TODOS LOS DISPOSITIVOS CMOS

Vamos a comentar las caractersticas ms importantes de operacin y desempeo.

1. VOLTAJE DE ALIMENTACIN Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulacin del voltaje no es un aspecto crtico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V. Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales.

2. NIVELES DE VOLTAJE Cuando las salidas CMOS manejan slo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta resistencia de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que est conectada.

Los requerimientos de voltaje en la entrada para dos estados lgicos se expresa como un porcentaje del voltaje de alimentacin, tal y como se expresa en la tabla adjunta.

19

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL(mx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que VIH (mn) = 3.5 V como ALTO. 3. INMUNIDAD AL RUIDO

Se denomina ruido a cualquier perturbacin involuntaria que puede originar un cambio no deseado en la salida del circuito. El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin cercanas o por picos de la corriente de alimentacin. Los circuitos lgicos deben tener cierta inmunidad al ruido la cual es definida como la capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores crticos de tensin conocido como

MARGEN DE RUIDO. En la Figura 5. tenemos los valores crticos de las tensiones de entrada y salida de una puerta lgica y los mrgenes de ruido a nivel alto y bajo.

Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la tensin mnima de salida a nivel alto debe ser igual o superior a VIH mn. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitir una tensin de salida inferior a VIHmn ms el margen de ruido a nivel alto (VNIH): VOH mn = VIH mn + VNIH Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOLmx = VILmx VNIL Margen de ruido a nivel bajo (VNIL): VNIL = VILmx - VOLmx Margen de ruido a nivel alto (VNIH): VNIH = VOHmn - VIHmn
20

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Los mrgenes de ruido son los mismos en ambos estados y dependen de VDD. En VDD = 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para aplicaciones que estn expuestas a un medio con mucho ruido. Evidentemente, los mrgenes ruido pueden mejorarse utilizando un valor mayor de VDD a expensas de un mayor consumo de potencia debido al mayor voltaje de alimentacin. Supongamos que trabajamos a un nivel bajo de VOL = 04 V con VIL mx = 08 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 08 04 = 04

4.

DISIPACIN DE POTENCIA

La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como comentamos, uno de los principales motivos del empleo de la lgica CMOS es su muy bajo consumo de potencia. Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutacin. Esto lo podemos observar examinando cada uno de los circuitos de las Figuras 2(a), 3(a) y 4(a), independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5 V; an en VDD = 10 aumentara slo 10 nW. Con estos valores de PD es fcil observar por qu la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de inters primordial.

5. PD AUMENTA CON LA FRECUENCIA En la siguiente grfica, Figura 6, podemos observar como la disipacin de potencia en funcin de la frecuencia de una compuerta TTL es constante dentro del rango de operacin. En cambio, en la compuerta CMOS depende de al frecuencia.

21

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La disipacin de potencia de un CI CMOS ser muy baja mientras est en una condicin dc. Desafortunadamente, PD siempre crecer en proporcin a la frecuencia en la cual los circuitos cambian de estado. Cada vez que una salida CMOS pasa de BAJO a ALTO, tiene que suministrarse una corriente de carga con oscilacin momentnea a la capacitancia de carga. Esta capacitancia consta de las capacitancias de entrada de las cargas combinadas que se conducen y de la capacitancia de salida propia del dispositivo. Estas breves espigas de corriente son suministradas por VDD y pueden tener una amplitud regular de 5 mAy una duracin de 20 a 30 ns. Es obvio, que cuando la frecuencia de conmutacin aumente, habr ms de estas espigas de corriente por segundo y el consumo de corriente promedio de VDD aumentar. De este modo, en frecuencias ms altas, CMOS comienza a perder algunas de sus ventajas sobre otras familias lgicas. Como regla general, una compuerta CMOS tendr el mismo PD en promedio que una compuerta 74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la situacin es ms 10 compleja que la que se expresa aqu y un diseador lgico debe realizar un anlisis detallado para determinar si el CMOS tiene o no una ventaja en cuanto a la disipacin de potencia en cierta frecuencia de operacin.

6. FACTOR DE CARGA Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de entrada extremadamente grande (1012 _) que casi no consume corriente de la fuente de seales, cada entrada CMOS representa comnmente una carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el nmero de entradas CMOS que se pueden manejar con una sola salida CMOS. As pues, el factor de carga de CMOS depende del mximo retardo permisible en la propagacin. Comnmente este factor de carga es de 50 para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el factor de carga disminuye.
22

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La salida CMOS tiene que cargar y descargar la combinacin en paralelo de cada capacitancia de entrada, de manera que el tiempo de conmutacin de salida aumente en proporcin al nmero de cargas conducidas, cada carga CMOS aumenta el retardo en la conduccin de la propagacin del circuito por 3 ns. As podemos llegar a la conclusin de que el factor de carga de CMOS depende del mximo retardo permisible en la propagacin.

7.

VELOCIDAD DE CONMUTACIN

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutacin es ms rpida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a travs de una resistencia relativamente grande (100 k_). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k_ o menor. Esto permite una carga ms rpida de la capacitancia de carga. Los valores de velocidad de conmutacin dependen del voltaje de alimentacin que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias ms elevadas. Por supuesto, mientras ms grande sea VDD se producir una mayor disipacin de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.

8. ENTRADAS CMOS. Las entradas CMOS nunca deben dejarse desconectadas, ya que son muy sensibles a la electricidad esttica y al ruido, los cuales pueden fcilmente activar los canales MOSFET P y N en el estado conductor, produciendo una mayor disipacin de potencia y posible sobrecalentamiento. Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o VDD) o bien a otra entrada. Esta regla se aplica an a las entradas de otras compuertas lgicas que no se utilizan en el mismo encapsulado.

23

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

9. SUSCEPTIBILIDAD A LA CARGA ESTTICAS Las familias lgicas MOS son especialmente susceptibles a daos por carga electrosttica. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequea carga electrosttica que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS estn protegidos contra dao por carga esttica mediante la inclusin en sus entradas de diodos zner de proteccin. Diseados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar dao. Si bien los zner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daos. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.

COMPARACIN ENTRE FAMILIAS LGICAS

DIFERENCIAS ENTRE LAS FAMILIAS CMOS Y TTL

Las diferencias ms importantes entre ambas familias son: En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnologa CMOS Los CMOS requieren de mucho menos espacio (rea en el CI) debido a lo compacto de los transistores MOSFET. Adems debido a su alta densidad de
24

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

integracin, los CMOS estn superando a los CI bipolares en el rea de integracin a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, as como VLSI. Los circuitos integrados CMOS es de menor consumo de potencia que los TTL. Los CMOS son ms lentos en cuanto a velocidad de operacin que los TTL. Los CMOS tienen una mayor inmunidad al ruido que los TTL. Los CMOS presenta un mayor intervalo de voltaje y un factor de carga ms elevado que los TTL.

En resumen podemos decir que: TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo.

Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: Un bajo consumo y una alta velocidad.

LA FAMILIA LGICA ECL

Emitter Coupled Logic (lgica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI. HISTORIA Puertas con diseos ECL se han implementado hasta con tubos de vaco, y por supuesto con transistores discretos. Y la primera familia con diseo ECL, la ECL I, apareci en el ao 62 con las primeras familias de circuitos integrados. Ya en aquella poca se trataba de la familia ms rpida (un retardo de propagacin tpico de 8ns.), y tambin, era ya, la que ms disipaba. En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo esttico) superan con creces esta prestacin, pero en realidad la tecnologa ECL tambin ha evolucionado tanto en diseo como en fabricacin, y en la actualidad se consiguen retardos netamente inferiores al ns, con un consumo alto pero no desorbitado.

25

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

REFERENCIAS

A pesar de su limitada utilizacin, se trata de unas de las familias lgicas de ms raigambre, y rancio abolengo, dentro de las tecnologas digitales. Incluso se podra decir que dentro de la electrnica en general, pues el par diferencial, en el que se basa la familia, domina ampliamente los circuitos integrados analgicos. Como familia bipolar que es, el margen de ruido no es bueno. En este caso no slo es reducido en margen a nivel bajo, sino que tambin lo es el margen a nivel alto. Esto es consecuencia de la reducida excursin lgica. Y la razn es que para conseguir velocidad deben variar poco los valores de tensin.

El principio que gua a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturacin. Por lo que las conmutaciones sern entre corte (o casi corte) y conduccin. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no slo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno. Es la forma de lgica ms rpida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturacin. Tambin se hace aun mucho ms rpida haciendo que las variaciones de seal lgicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores...

El circuito ECL se basa en el uso de un interruptor de direccin de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido. Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es ms rpida pero consume mayor corriente.

26

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

ESTRUCTURA

Circuito tpico de una puerta de la familia ECL 10,000 de Motorola. La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fan-out adecuado, que en muchos casos pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de alimentacin separados para estos ltimos transistores ya que, a diferencia del par diferencial, su corriente varia con la seal si no estn los dos transistores conectados a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones alcancen el par diferencial. Esta estructura produce simultneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparacin, la estructura TTL slo produce la funcin NAND. A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos TTL.

27

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

APLICACIONES Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI:

Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

TECNOLOGA ECL Actualmente, en el mercado, hay dos tipos de circuitos integrados digitales no saturables de alta velocidad. El primero de ellos, la familia TTL Schottky, ya fue analizado en el captulo anterior. Ahora, estudiaremos la segunda de las familias, la ECL o lgica de emisores acoplados.

Circuito de un amplificador operacional y su caracterstica de transferencia Los diseadores de sistemas digitales han encontrado una familia que ofrece ventajas con respecto a las velocidades de cambio de nivel, bajos retrasos de transmisin, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lgica de emisores acoplados.

Circuito integrado de una compuerta AND/NAND con tecnologa ECL

28

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

EL PROCESO TECNLOGICO DE FABRICACIN DE LAS ECL La evolucin de la estructura de un transistor bipolar ha ido mejorando a lo largo del tiempo. En el caso que nos ocupa, la familia ECL, conviene sealar que, en un principio, se comenz a fabricar usando una tecnologa avanzada isoplanar llamada FAST-Z. Este proceso haca posible retrasos lgicos menores de un nanosegundo, y un alto control sobre los cambios de nivel alto a bajo y viceversa.

Evolucin de las estructuras de un transistor bipolar

Como en todas las tecnologas de tipo isoplanar, el proceso FAST-Z incorpora una delgada capa de xido entre las dos superficies exteriores, en vez de la regin P+ que presentan los procesos planares. El xido no necesita ningn tipo de separacin entre las regiones base-colector, resultando una reduccin sustancial del tamao de los circuitos integrados o chips. Esta clase de estructuras permite una reduccin en el rea de un transistor de silicio de un 400% en comparacin con una estructura planar. El substrato del colector, por lo tanto, tambin se reduce en este 400%, luego el rea base-colector disminuye en un 540%. Estas reducciones combinadas con la unin superficial nos permitirn tener un control mayor en el proceso de ionizacin, con lo que disminuirn los valores de capacidad y resistencia, lo que permitir un aumento de velocidad. El proceso FAST-LSI es anlogo al FAST-Z pero tambin incluye algunas mejoras. La alineacin de los metales ha sido disminuida y acortadas las distancias entre los contactos base emisor. La estructura metlica tambin se ha visto mejorada, al utilizar un combinado de platino y silicio para los contactos hmicos tipo N+ y P+.

29

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

LA CONFIGURACIN DE UNA ECL Observando la figura siguiente vemos que nos encontramos ante un amplificador diferencial, denominado as porque su salida es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza pricipalmente en sistemas analgicos, pero tambin tiene propiedades digitales, llegando a ser la base de construccin de la lgica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lgica de modo corriente o CML)

Al aumentar el nmero de entradas, es necesario poner dos seguidores de emisor para igualar niveles de tensin de entrada y salida Si V1 es igual que V2 tendremos que, por simetra del circuito, las corrientes de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estar en conduccin y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducir y T1 estar en corte. La corriente de emisor se mantiene prcticamente constante, y se transfiere o conmuta del transistor T1 al T2 cuando la tensin V1 vara desde 0,1 V, por encima de la tensin de referencia V2, hasta 0,1 voltios por debajo de esta tensin. Excepto dentro de un margen muy estrecho de variacin de la tensin de entrada V1, a la salida S slo puede tener uno de dos posibles valores y, por tanto, acta como circuito digital. Los dos niveles lgicos pueden deducirse fcilmente. Si T2 est en corte, la tensin de salida ser igual a la de alimentacin y estaremos a nivel lgico 1. Cuando T2 est en conduccin, los valores de las resistencias calculados previamente harn que el transistor se encuentre en su zona activa, es decir, T2 estar en su regin activa cuando la unin colector-base est polarizada inversamente. Entonces, la tensin de salida ser la de alimentacin menos la cada de tensin en la resistencia de colector, obteniendo de esta manera el estado lgico 0. Puesto que en el amplificador diferencial ningn transistor est dispuesto a llegar a saturacin, se elimina el tiempo de almacenamiento y, por tanto, la lgica ECL se convierte en la ms rpida de las familias lgicas. Podemos conseguir retardos de propagacin inferiores a 0,5 nanosegundos por puerta.

30

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

Puerta OR/NOR de dos entradas y su representacin esquemtica, en una familia ECL

Si nos fijamos en la puerta OR/NOR de la figura con dos entradas, observaremos que este circuito consta bsicamente de un amplificador diferencial, con la modificacin de utilizar dos transistores paralelos a la entrada. Consideremos lgica positiva. Si A y B estn las dos a nivel bajo, ninguno de los dos transistores T1 T2 conducir, mientras que T3 est en la regin activa. En estas condiciones, la salida S est en bajo, y su complementaria en alto. Si indistintamente A o B estn a nivel alto, la corriente de emisor conmuta al transistor de entrada cuya base est en alto, y la corriente de colector de T3 cae aproximadamente a cero. Por lo tanto, S tendr un 1 lgico y /S un 0. La disponibilidad de salidas complementarias constituye una clara ventaja a la hora de disear nuestros circuitos lgicos, pues evita la necesidad de agregar puertas simplemente como inversores. Una de las dificultades de la topologa ECL es la de que los niveles altos y bajos en las salidas difieren de los de las entradas; por eso, como podemos ver en la puerta OR/NOR de tres entradas, se utilizan los seguidores de emisor T5 y T6 en la salida para suministrar el apropiado nivel de tensin continua. La tensin de referencia se obtiene normalmente a partir de una red compensada en temperatura.

Circuito de la red de compensacin de temperatura para determinar la tensin de referencia VR

31

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

La resistencia de entrada en esta familia puede considerarse infinita si todas las entradas estn a nivel bajo de forma que todos los transistores de estrada estn en corte. Si una de las entradas est alta, T4 estar a corte y la resistencia de entrada corresponde a la de un transistor con una resistencia de emisor de aproximadamente 1,2 K, con lo que resulta una resistencia de entrada de unos 100K. La resistencia de salida es la de un seguidor de emisor siendo un valor estimado de unos 15 ohmios; puesto que la resistencia de entrada es muy alta, y la de salida muy baja, se puede conseguir un "fan-out" o capacidad de salida elevada a baja frecuencia.

El "fan - out" viene determinado ms bien por el hecho de que la carga capacitiva retrasa la actuacin de la puerta. Si C es la capacidad de entrada por puerta, y N es el "fan - out", la capacidad total en paralelo con el seguidor de emisor T5 es N*C. Esta capacidad se carga rpidamente a travs de la pequea resistencia de salida cuando T5 est en conduccin. No obstante, consideremos la situacin en que la tensin de salida est nivel alto y cae la entrada al seguidor de emisor. Como la tensin entre armaduras de un condensador no puede variar instantneamente, T5 se corta. Por tanto, la salida cae hasta con una constante de tiempo 1,5 milsimas de N*C, y N se determina en funcin del tiempo mximo de transicin disponible entre dos estados. DATASHEET OR DAC08

32

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET AND :

33

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET NAND :

34

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

DATASHEET NOR :

35

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

36

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

CUIDADOS EN LA MANIPULACION DE LAS TECNOLOGAS CMOS Y ECL

Como los dispositivos que utilizan la tecnologa CMOS y ECL son ms propensos a deteriorarse debido a cuestiones de cargas electrostticas, es necesario tener precaucin y cuidado en el manejo de su muy alta impedancia de entrada y tipo de constitucin, verificando constantemente este valor. Se debe procurar no tocarlos mucho con las manos, guardndolos con las patillas cortocircuitadas o donde no sea probable que les alcance la electricidad esttica.

Los fabricantes sugieren desconectar la alimentacin cuando se vayan a sacar o introducir los CI en los zcalos, guardarlos en esponjas reductoras, utilizar soldadores aislados de la red o conectar a tierra las puntas o alimentar los soldadores con bateras. Muy importante es que no se deben dejar patillas de entradas de los circuitos no utilizados del CI sin conectar, ya que aumenta el consumo y estas entradas al aire se comportan como antenas y las seales de ruido hacen trabajar dinmicamente a los circuitos. Para evitar esto conectaremos estas entradas a masa o a la alimentacin.

CONCLUSIONES

Tecnologa CMOS hace uso bsicamente de transistores de efecto de campo NMOS Y PMOS. En la familia lgica MOS Complementaria, el trmino complementario se refiere a la utilizacin de dos tipos de transistores en el circuito de salida, en una configuracin similar a la ttem-pole de la familia TTL. La lgica CMOS ha emprendido un crecimiento constante en el rea de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricacin de CMOS es ms simple que el TTL y tiene una mayor

37

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

densidad de integracin, lo que permite que se tengan ms circuitos en un rea determinada de sustrato y reduce el costo por funcin.

La gran ventaja de los CMOS es que utilizan solamente una fraccin de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptndose de una forma ideal a aplicaciones que utilizan la potencia de una batera o con soporte en una batera. El inconveniente de la familia CMOS es que es ms lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS" (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS. Una de las dificultades de la topologa ECL es la de que los niveles altos y bajos en las salidas difieren de los de las entradas

La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones es empleada Los diseadores de sistemas digitales han encontrado una familia que ofrece ventajas con respecto a las velocidades de cambio de nivel, bajos retrasos de transmisin, etc. Una de estas familias es la ECL (Emitter Coupled Logic) o lgica de emisores acoplados.

38

ESCUELA POLITCNICA NACIONAL SISTEMAS DIGITALES

BIBLIOGRAFA MORRIS MANO, Diseo Digital, Prentice Hall, captulos 2 y 3. RONALD J. TOCCI, Sistemas Digitales: Principios y Aplicaciones, Prentice Hall, captulo 3, HispanoAmericana NOVILLO CARLOS, Sistemas Digitales, 2004 CHRISTIAN TAVERNIER, Circuitos lgicos programables, Paraninfo, 1994. - NEIL H. E. WESTE, KAMRAN ESHRAGHIAN, Principles of CMOS VLSI design. A Systems Perspective, Addison Wewsley, 1994. - R.L. GEIGER, P.E. ALLEN, N.R. STRADER, VLSI Design techniques for analog and digital circuits, McGraw-Hill, 1990. - EUGENE D. FABRICIUS, Introduction to VLSI design, McGraw-Hill.

WEBSITIES: www.nationalsemiconductor.com http://electronica.ugr.es/~amroldan/asignaturas/curso045/ftc/pdf/trab_famili a_cmos.pdf http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/ node5. http://www.uv.es/~marinjl/electro/digital2.html www.uv.es/~marinjl/electro/digital2.html usuarios.lycos.es/tervenet/ TUTORIALES/Electronica_digital.htm www.virtual.unal.edu.co/cursos/ ingenieria/2000477/lecciones/090101.htm

39