UNIVERSIDADE FEDERAL DO PIAUI- UFPI CENTRO DE TECNOLOGIA CURSO: ENGENHARIA ELTRICA DISCIPLINA: LAB.

DE CIRCUITOS DIGITAIS I PROFESSORA: RAFAEL ROCHA MATIAS

Pr-relatrio do Experimento 1: Portas Lgicas

Jos Ilton de Oliveira filho

- 11t12359

Teresina, Abril de 2012

1. Objetivos:
Usar a Lgica e a lgebra de Boole de 2 valores para modelar sistemas digitais; Descrever e implementar as funes lgicas elementares por meior de portas lgicas elementares; Construir Tabelas verdade e Tabelas funcionais; Construir e utilizar diagramas: Lgicos; Pinos; Eltrico; Montar um circuito lgico, testar o seu funcionamento e desmont-lo, tomando os cuidados necessrios; Depurar um circuito lgico que no funcione como esperado;

2. Material Utilizado: Mdulo educacional para montagens. CIs: 7402 7404 7408 7432 7486

3. Resumo da teoria: Utilizando sistemas digitais (binrios) que podem ser descritos por funes binrias de variveis digitais binrias, podemos realizar o processamento da informao digital codificada por meio de cdigos numricos binrios. Esses sistemas digitais podem ser modelados usando a lgica e podem assumir as funes lgicas elementares, que so elas: NEGAO AND NAND OR NOR XOR XNOR Os sistemas digitais que implementam essas funes so chamados de portas lgicas.Essas funes ou portas, podem ser representadas por expresses lgicas, por tabelas da verdade ou funcionais e pode ser representada graficamente por um diagrama de blocos denominado de ou Circuito Lgico. Onde esse diagrama lgico pode consistir em um nico bloco funcional que simbolize a relao entre as variveis de entrada e a varivel de sada (valor da funo), ou, quando a funo lgica descrita a partir de uma associao de funes elementares, seu diagrama lgico pode mostrar como os blocos lgicos elementares devem ser interligados de modo a produzir a resposta desejada. Os circuitos integrados usados no laboratrio so da famlia TTL (Lgica a transistorTransistor) e possuem duas sries de circuitos e identificada pelos dois primeiros dgitos do cdigo do CI. Ex: 74XX 54XX A famlia TTL possui diversas subfamlias, cada uma com caractersticas prprias em termos de nveis de tenso, margem de rudo, correntes, fan-out, dissipao de energia, velocidade (tempos de atraso), etc. A identificao da subfamlia feita por meio de letras que seguem os dgitos 54 ou 74, esta identificao mostrada na Figura 1:

Fig. 1 Identificao da Subfamlia Aps as letras de identificao da subfamlia, normalmente esto presentes dois ou trs dgitos que identificam a funo lgica implementada. Por fim, podem vir uma ou duas letras que identificam o tipo de encapsula mento. A alimentao dos circuitos TTl deve ser realizada a partir de uma fonte de 5Vdc,com uma tolerncia de 5 % para os da srie 74. As condies de operao recomendadas pra a subfamlia TTL padro so resumidas na Tabela 1.

Tabela 1 - Condies de operao para a Subfamlias TTL padro. A famlia TTL fornece, com relao ao tipo de sada, trs tipos de implementao de portas lgicas: sada comum, sada em coletor aberto e sada triestado.

4. Montagens 1 Montagem: Porta NOR (a) Descrio do Funcionamento: Nesta primeira montagem verifica-se o funcionamento da porta lgica NOR, que implementa a funo lgica NOR (NOT OR). Essa funo do tipo binria, pois sua descrio necessita de no mnimo duas entradas. A tabela da verdade mostrada na Tabela 2 descreve o funcionamento dessa funo.

Tabela 2 Tabela verdade funo NOR A expresso lgica dessa funo dada pela Equao 1.

Eq. 1 O bloco lgico da funo NOR dado pelo diagrama mostrado na Figura 2.

Fig. 2 - Bloco lgico da funo NOR

(b) Diagrama Eltrico: O diagrama eltrico mostrado na Figura 3:

Figura 3 - Diagrama Eltrico da 1 montagem

(c) Verificao do funcionamento:

2 Montagem: Porta XOR/XNOR (a) Descrio do Funcionamento: Nesta segunda montagem verifica-se o funcionamento da porta lgica XOR. Essa funo do tipo binrio, sendo ela associativa cujo diagrama lgico dado na Figura 4 abaixo:

Fig. 4- Diagrama Lgico. A expresso lgica dessa funo dada pela Equao 2: Z = (AB) C Eq. 2 A tabela da verdade mostrada na Tabela 3,4 e 5 descreve o funcionamento dessa funo nos modos 1, 2 e 3 respectivamente.

Tabela 3 Tabela verdade da porta XOR de trs entradas

Tabela 4 Tabela verdade da porta XOR de duas entradas (C = 0)

Tabela 5 Tabela verdade da porta XNOR de duas entradas (C = 1)

(b) Diagrama Eltrico: O diagrama eltrico mostrado na Figura 5:

Figura 5 - Diagrama Eltrico da 1 montagem

(c) Verificao do funcionamento:

3 Montagem: Porta AND de trs entradas. (a) Descrio do Funcionamento: Circuito da 3 montagem possui duas entradas, A e B, duas portas lgicas AND onde para esta porta, o valor da sada 1 se e somente todos os valores de todas as entradas forem 1, uma porta OR e dois inversores. As entradas da primeira porta AND esto invertidas com uma porta lgica inversora e as entradas da segunda porta AND esto ligadas normais, sem outra porta lgica antes da ligao, a sada das duas portas AND so as entradas de uma porta OR sendo sua sada o resultado da Equao 3 abaixo:

S = (A B) + (A B)

Eq. 3

O diagrama lgico dado na Figura 6 abaixo:

Fig.6 - Circuito lgico da 3 montagem.

10

(b) Diagrama Eltrico: O diagrama eltrico mostrado pela Figura 7:

Fig. 7 - Diagrama eltrico + mapa de montagem, referente terceira montagem.

(c) Verificao do funcionamento:

11

5. Concluses:

12

6. Questes:
1) Comentar a diferena entre diagrama lgico, diagrama de pinos e diagrama eltrico. O diagrama lgico a forma grfica de representar as expresses booleanas ou lgicas, para fornecer uma ideia mais clara do fluxo de dados ou dos sinais. J o diagrama de pinos mostra, para cada CI, qual a funo de cada pino. No entanto, o diagrama eltrico representa a implementao fsica, mostrando como os CIs so conectados entre si e com os outros dispositivos fsicos, incluindo a fonte de alimentao, bem como os leds e as chaves.

2) Como obter uma porta AND de trs entradas a partir de portas AND de duas entradas? A porta AND obtm o valor lgico da sada igual a 1 somente quando os valores de todas as entradas forem 1. A funo lgica AND associativa, sendo assim possvel obter uma funo de trs variveis a partir de duas portas AND de duas entradas, pois pela lei da associatividade, Z = A B C = (A B) C. A Figura 8 mostra o Diagrama Lgico dessa configurao:

Fig. 8 - Diagrama Lgico da AND de trs entradas 3) Como possvel obter uma funo NAND de trs entradas a partir de portas NAND de duas entradas? Primeiro devemos negar a sada da porta 1 porta NAND, utilizamos um inversor para isso, pois a funo NAND no associativa. Depois conectamos a sada do inversor na entrada da 2 porta NAND. Observa-se ento, que as duas negaes se anulam, e obtm-se a Equao 4, sendo sua resposta, a mesma de uma NAND de trs entradas:

Z (A.B).C A.B.C
Eq. 4 A Figura 9 representa o Diagrama Lgico deste sistema:

Fig. 9 - Diagrama Lgico do sistema da 3 questo.

13

Referncias Bibliogrficas
Guia de experimentos - Lab. Circuitos Lgicos - UFPI. TOCCI, Ronald Jr.; WIDNER, Neal, S.; MOSS, Gregory L. Sistemas Digitais.10ed. Pearson Prentice Hall, 2008. Captulo 3.