Lgica combinatoria

La lgica combinatoria es la lgica ltima y como tal puede ser un modelo simplificado del cmputo, usado en la teora de computabilidad (el estudio de qu puede ser computado) y la teora de la prueba (el estudio de qu se puede probar matemticamente).

Trminos combinatorios
Un trmino combinatorio tiene una de las formas siguientes: V P (E1 E2)

donde V es una variable, P es una de las funciones primitivas, E1 y E2 son trminos combinatorios. Las funciones primitivas mismas son combinadores, o funciones que no contienen ninguna variable libre.

Ejemplos de combinadores
El ejemplo ms simple de un combinador es I, el combinator identidad, definido por (I x) = x

4.1 Decodificadores y Codificadores.

Un decodificador o descodificador es un circuito combinacional, cuya funcin es inversa a la del codificador, esto es, convierte un cdigo binario de entrada (natural, BCD, etc.) de N bits de N entrada y M lneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2 ), tales que cada lnea de salida ser activada para una sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen encontrar como decodificador / demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un decodificador. Si por ejemplo tenemos un decodificador de 2 entradas con 2 =4 salidas, en el que las entradas, su funcionamiento sera el que se indica en la siguiente tabla, donde se ha considerado que las salidas se activen con un "uno" lgico:
2

OTRO EJEMPLO
El decodificador es un dispositivo que acepta una entrada digital codificada en binario y activa una salida. Este dispositivo tiene varias salidas, y se activar aquella que establezca el cdigo aplicado a la entrada. Con un cdigo de n bits se pueden encontrar 2n posibles combinaciones. Si se tienen 3 bits (3 entradas) sern posibles 23 = 8 combinaciones. Una combinacin en particular activar slo una salida. Por ejemplo: Para activar la salida Q2 hay que poner en la entrada el equivalente al nmero 2 en binario (102). En un decodificador de 2 a 4 (se tienen 2 pines o patitas de entrada y 4 pines o patitas de salida). En la entrada se pone el cdigo en binario (00, 01, 10, 11), que har que se active slo una salida de las cuatro posibles. Ver en el siguiente diagrama una representacin de un decodificador de 2 a 4

Observando con atencin el grfico se puede ver que en la entrada E y en todas las salidas Q, hay una pequea esfera o bolita. Esta esfera indica que la entrada (en el caso de E) y las salidas, son activas en bajo. Con esto se quiere decir que cuando se pone A0 = 0 y A1 = 0 y estamos escogiendo la salida Q0, sta tendr un nivel de voltaje bajo, mientras que todas las otras salidas (Q1, Q2 y Q3) estarn en nivel alto. De igual manera cuando la entrada E est en nivel bajo (activo en bajo), el decodificador est habilitado. Si est en nivel alto, el decodificador est inhabilitado y ninguna entrada en A0 y A1 tendr efecto. Ver la tabla de verdad siguiente:

Tambin existen decodificadores de 3 a 8 ( 3 entradas a 8 salidas), de 4 a 16 (4 entradas a 16 salidas), etc.

CODIFICADORES Son los dispositivos MSI que realizan la operacin inversa a la realizada por los decodificadores. Generalmente, poseen 2 n entradas y n salidas. Cuando solo una de las entradas est activa para cada combinacin de salida, se le denomina codificador completo. Por ejemplo, el siguiente circuito proporciona a la salida la combinacin binaria de la entrada que se encuentra activada. En este caso se trata de un codificador completo de 8 bits, o tambin llamado codificador de 8 a 3 lneas:

Las salidas codificadas, generalmente se usan para controlar un conjunto de 2n dispositivos, suponiendo claro est que slo uno de ellos est activo en cualquier momento. Sin embargo cuando nos encontremos con que se deben controlar dispositivos que pueden estar activos al mismo tiempo, problema que se suelen encontrar los sistemas microprocesadores, es preciso usar un dispositivo que nos proporcione a la salida el cdigo del dispositivo que tenga ms alta prioridad.
Una caracterstica poco habitual del codificador es que no hay entrada 0. Una entrada cero significa una salida 1111 (en D, C, B y A) que es verdadera cuando todas las entradas del 1-9 estn desconectadas. Cuando las entradas no estn conectadas, se dice que estn flotando. En la figura se presenta el diagrama de bloques y la tabla de verdad de un codificador comercial denominado de prioridad de 10-4 lneas.

Smbolo lgico del codificador 74147

Tabla de verdad del codificador 74147 La primera lnea de la tabla de verdad indica que no hay entrada. Cuando todas las entradas flotan el alto, las salidas flotan en alto, lo cual es interpretado como 0000 por los indicadores de salidas. La segunda lnea de la tabla muestra la entrada decimal 9 activada por un nivel bajo, lo que produce LHHL en la salida. Esta salida la invierten los cuatro inversores y en los indicadores BCD se lee 1001.

4.2 Multiplexores y Demultiplexores.

El multiplexor (MUX) es un circuito combinacional que tiene varios canales de datos de entrada y solamente un canal de salida. Slo un canal de la entrada pasar a la salida y este ser el que haya sido escogido mediante unas seales de control. Ejemplo: Si utiliza un multiplexor de 4 canales de entrada. Una de los cuatro canales de entrada ser escogido para pasar a la salida y sto se logra con ayuda de las seales de control o seleccin.

La cantidad de lneas de control que debe de tener el multiplexor depende del nmero de canales de entrada. En este caso, se utiliza la siguiente frmula:

Nmero de canales de entrada =2n.

donde n es el nmero de lneas de seleccin.

MULTIPLEXOR En electrnica digital, un demultiplexor es un circuito combinacional que tiene una entrada de informacin de datos d y n entradas de control que sirven para seleccionar una de las 2n salidas, por la que ha de salir el dato que presente en la entrada. Esto se consigue aplicando a las entradas de control la combinacin binaria correspondiente a la salida que se desea seleccionar. Por ejemplo, si queremos que la informacin que tenemos en la entrada d, salga por la salida S4, en la entrada de control se ha de poner, de acuerdo con el peso de la msma, el valor 100, que es el 4 en binario

Una aplicacin muy prctica de los de multiplexores utilizados como decodificadores, si lo combinamos con una puerta NO-Y NAND, es la generacin de funciones lgicas, de modo, que si nos dan la funcin lgica F=S3(2,4,5,7), las salidas correspondientes a los unos lgicos se conectaran a la puerta NO-Y. En este caso la entrada de informacin se puede utilizar como entrada inhibidora si mantenemos a cero lgico, y subindola a uno, cuando queremos inhibir la generacin de la funcin. Una de las funciones que realiza el decodificador hexadecimal como de multiplexor, es la funcin de conectar, a sendos contadores, C0 a C15, que reciben los impulsos de una entrada comn a todos. Cada uno posee una entrada de inhibicin que segn el estado en que se encuentra (0,1), permite o no que se realice el contaje de los implusos. Cada entrada de inhibicin se conecta a una salida del de multiplexor.

Comparadores.

Un comparador es un circuito electrnico, ya sea analgico o digital, capaz de comparar dos seales de entrada y variar la salida en funcin de cul es mayor. En un circuito electrnico, se llama comparador a un amplificador operacional en lazo abierto (sin realimentacin entre su salida y su entrada) y suele usarse para comparar una tensin variable con otra tensin fija que se utiliza como referencia. Como todo amplificador operacional, un comparador estar alimentado por dos fuentes de corriente contnua (+Vcc, -Vcc). El comparador hace que, si la tensin de entrada en el borne positivo (en el dibujo, V1) es mayor que la tensin conectada al borne negativo (en el dibujo, V2), la salida (Vout en el dibujo) ser igual a +Vcc. En caso contrario, la salida tendr una tensin -Vcc. Lo podemos resumir de la siguiente manera:

si V1 > V2 => (V1-V2)>0 => Vout = +Vcc. si V1 < V2 => (V1-V2)<0 => Vout = -Vcc. (suponiendo que V2 es la tension de referencia)

En la figura 1, se puede observar el esquema de 4 bits. Posee dos tipos de entradas: las de comparacin (A0...A3 y B0...B3) y las de expansin (<,=, y >) para la conexin en cascada. La funcin que realiza el comparador anterior se puede observar en la tabla de verdad.

en la figura 3. Se puede observar que las entradas de expansin slo afectan a las salidas cuando los datos en las entradas A y B son iguales