RESEAUX A HAUT DEBIT : EVOLUTION TECHNOLOGIQUE

Auteur : Version : Date : Thierry USO 1.4 18 Aout 2001

Table des matires

CHAPITRE 1 INTRODUCTION CHAPITRE 2 EVOLUTION TECHNOLOGIQUE
2.1 2.2 CONNECTIQUE PROCESSEUR ET MEMOIRE 11 21 21 24 31 31 32 A1 B1 Gloss.1

CHAPITRE 3 IMPACT SUR LE RESEAU

3.1 3.2 LATENCE VS BANDE PASSANTE COMMUTATION VS MEDIUM PARTAGE

ANNEXE A LATENCE DUN RESEAU ANNEXE B BIBLIOGRAPHIE GLOSSAIRE TABLEAUX

21 22 23 24 25 26 27 31 Evolution du cot de la transmission sur bre optique Comparaison du cot de la bre optique et de la paire torsade dans un LAN Blindage des cbles en paires torsades Classication des cbles en paires torsades par lEIA/TIA Spcication de cbles en paires torsades Caractristiques de quelques processeurs Hirarchie de la mmoire Analyse de la latence

22 22 22 23 23 25 26 31

iii

Chapitre 1 INTRODUCTION

Ce document est le premier dune srie consacre aux rseaux haut dbit. Le chapitre 2 prsente lvolution technologique des 15 dernires annes (connectique, processeur et mmoire). Le chapitre 3 montre limpact de cette volution technologique sur le rseau (problme de la latence, introduction des commutateurs dans les LANs). Un glossaire la n du document explicite les nombreux acronymes utiliss.

INTRODUCTION 11

Chapitre 2 EVOLUTION TECHNOLOGIQUE

2.1 CONNECTIQUE
La performance dun mdium de transmission sexprime non seulement par sa capacit transmettre (exprime en Mbit/s.km) mais aussi par son taux derreur bit. Dans ces 2 domaines, les progrs raliss durant les 15 dernires annes ont t considrables et ont permis leffondrement du ratio prix/performance de mdia de transmission tels que la bre optique et la paire torsade. La bre optique sest rvle tre le mdium de transmission idal pour les oprateurs Telecoms en raison de son cot (tableau 21) et de ses proprits : bande passante forte Les technologies les plus rcentes permettent des capacits de plusieurs Tbit/s. attnuation faible Lattnuation due aux phnomnes dabsorption et de diffusion de la lumire dans la matire a une valeur de quelques dB/km pour les bres base de silicium. taux derreur faible Le taux derreur bit dune liaison numrique de type Transx est de 1008 ce qui est 1000 fois plus faible quune liaison analogique comparable. absence dinterfrence lectromagntique et radio faible encombrement

EVOLUTION TECHNOLOGIQUE 21

Tableau 21: Evolution du cot de la transmission sur bre optique

Anne 1975 1980 1985 1990 Technologie 0.8 um, MMF 1.3 um, SMF 1.55 um, SMF 1.55 um, SMF Gbit/s.km 1 30 400 4000 Cot relatif par Mbit/s.km 2500 300 40 4

En consquence, tous les oprateurs Telecoms se sont lancs dans un processus de remplacement de leurs lignes analogiques base de cuivre par des lignes numriques base de bre optique monomode. Par exemple, le taux de numrisation du rseau de transmission de France Telecom est proche de 100 %. En opposition, les entreprises utilisent plutt la paire torsade pour leurs LANs et rservent la bre optique multimode ou monomode linterconnexion de ces LANs. En effet, si la bre optique est relativement bon march, il nen est pas de mme de son installation (main doeuvre, connecteurs, cblage) et des adaptateurs opto-lectroniques ncessaires (FOIRL Ethernet, PMD FDDI...). Le tableau 22 montre que le cot de la bre optique dans un LAN tait nettement suprieur en 1993 celui de la paire torsadee (daprs SAUNDERS S., 1993).

Tableau 22: Comparaison du cot de la bre optique et de la paire torsade dans un LAN
Fibre optique ($) Installation dune connexion Adaptateur Ethernet Adaptateur SAS FDDI 1800 500 2600 Paire torsade ($) 350 130 1800

Il est habituel de distinguer les cbles en paires torsades par leur blindage (voir tableau 23), leur impdance (100, 120 ou 150 ohms) ou leur nombre de paires torsades (2, 4,...). Cependant, ces caractristiques ne fournissent aucune indication sur la performance de ces cbles.

Tableau 23: Blindage des cbles en paires torsades

Type UTP FTP STP Blindage non blind crant blind Remarque feuillet mtallique feuillet mtallique + l de masse

22 EVOLUTION TECHNOLOGIQUE

Les organismes tels que lEIA/TIA ou lISO se servent de plusieurs paramtres pour mesurer la performance des cbles en paires torsades. LACR exprim en dB est le plus important dentre eux. LACR est la diffrence entre lattnuation et la diaphonie NEXT pour une distance et une frquence de signal donnes. Un cble est dautant plus performant que son ACR est lev. LEIA/TIA classe les cbles en paires torsades en diffrentes catgories (tableau 24) et lISO en classes.

Tableau 24: Classication des cbles en paires torsades par lEIA/TIA

Catgorie 3 4 5 5e Frquence max (MHz) 16 20 100 100 Applications Tlphonie, 10baseT, TR 4Mbit/s idem, TR 16Mbit/s idem, 100baseT, TP-PMD idem, 1000baseT

Actuellement, le choix majoritaire des entreprises est lUTP 100 ohms 4 paires catgorie 5e qui permet dvoluer sans risque vers des dbits de 100 200 Mbit/s et qui supporte mme le GigaEthernet. Les catgories 6 et 7 plus performantes que la catgorie 5e sont en cours de dnition au sein de lEIA/TIA et de lISO (tableau 25). Toutefois, il nest pas sr que la paire torsade de catgorie 6 ou 7 conserve un avantage signicatif de cot par rapport la bre optique.

Tableau 25: Spcication de cbles en paires torsades

Paramtres Frquence (MHz) Attnuation 100 MHz (dB) NEXT 100 MHz (db) Power-sum NEXT 100 MHz (db) ACR 100 MHz (db) Power-sum ACR 100 MHz (db) FEXT 100 MHz (db) Power-sum FEXT 100 MHz (db) Perte en retour 100 MHz (db) Dlai de propagation 100 MHz (nsec) Dlai inter-paire 100 MHz (nsec) Cat 5 0-100 24 27,1 3,1 17 14,4 8 548 50 Cat 5e 0-100 24 30,1 27,1 6,1 3,1 17,4 14,4 10 548 50 Cat 6 0-250 21,7 39,9 37,1 18,2 15,4 23,2 20,2 12 548 50 Cat 7 0-600 20,8 62,1 59,1 41,3 38,3 ? ? 14,1 504 20

EVOLUTION TECHNOLOGIQUE 23

2.2 PROCESSEUR ET MEMOIRE

Les 5 dernires annes ont vu leffondrement du ratio prix/performance des systmes. Cet effondrement a touch micros, stations de travail, minis et grands systmes bien quil soit plus marqu pour les micros et les stations de travail. Ce phnomne qui se poursuit sexplique en grande partie par les progrs raliss dans le domaine des composants lectroniques : intgration Le nombre de transistors sur un processeur et sur une mmoire semi- conducteurs DRAM augmente respectivement de 35% et 50% par an. La densit dun disque augmente de 25% par an. performance La vitesse dhorloge dun processeur augmente de 50% par an. Le temps de cycle dune mmoire DRAM diminue de 3% par an. Le temps daccs dun disque diminue de 3% par an.

La vitesse dhorloge dun processeur nest pas seulement lie la technologie CMOS mise en oeuvre mais aussi larchitecture du processeur (jeu et format des instructions, modes dadressage, registres...). Les architectures actuelles sont de type CISC, RISC ou VLIW. Les architectures CISC se caractrisent par un nombre lev dinstructions de taille variable et un nombre rduit de registres dont certains sont spcialiss. Par exemple, larchitecture VAX a 304 instructions de taille variable et 15 registres de 32 bits dont 4 spcialiss. En opposition, les architectures RISC se caractrisent par un nombre rduit dinstructions de taille xe et un nombre lev de registres non spcialiss. Par exemple, larchitecture Alpha a 4 instructions de 32 bits et 64 registres de 64 bits. Un processeur RISC excute en plusieurs instructions ce qui est excut en une seule instruction complexe sur un processeur CISC. Par consquent, un processeur RISC est plus performant quun processeur CISC si les instructions RISC quivalentes une seule instruction CISC complexe sexcutent plus vite que celle-ci. Cest souvent le cas. En effet, pour un nombre de transistors donn, une architecture RISC permet la fois une vitesse dhorloge suprieure et un plus grand nombre dinstructions excutes par cycle dhorloge (tableau 26).

24 EVOLUTION TECHNOLOGIQUE

Tableau 26: Caractristiques de quelques processeurs

Pentium Architecture Pipeline Intgration [um] Transistors [106 ] Horloge [MHz] Cache [K] Date CISC 0.8 3.1 60-66 8+8 6/92 21064AA RISC 2 0.75 1.68 133-200 8+8 7/92 21064A RISC 2 0.5 2.8 225-275 16+16 10/93 21264 RISC 4 0.35 15.2 500-600 64+64 1/97

Les processeurs CISC et RISC utilisent le plus souvent la technique dite superscalaire pour excuter plusieurs instructions en parallle. En superscalaire de niveau N, le hardware par un mcanisme dit de prdiction de branchement essaie tant que faire ce peut de choisir N instructions traiter dans N pipelines durant un cycle dhorloge. Par consquent, lefcacit de la technique superscalaire est lie la qualit des algorithmes de prdiction de branchement. Or, ces algorithmes se sont rvls : coteux implmenter La prdiction de branchement reprsente 30% des transistors dun processeur Alpha 21264. dune efcacit limite Quelque soit le nombre N de pipelines, il est difcile de dpasser en moyenne 2 instructions excutes durant un cycle dhorloge.

Les architectures VLIW ont t conues rcemment pour permettre une meilleure paralllisation de lexcution des instructions un moindre cot. Les N instructions excuter en parallle sont choisies par le compilateur et regroupes dans un bloc dinstructions. Cest ce bloc qui est trait par le processeur. Actuellement, les processeurs VLIW nexistent qu ltat de prototypes et leur avantage par rapport aux processeurs RISC restent dmontrer. Larchitecture qui doit succder larchitecture x86 chez Intel est de type VLIW. La mmoire est devenue un priphrique lent par rapport au processeur. Il en rsulte que les accs mmoire sont un goulot dtranglement sajoutant celui traditionnel des accs disque (tableau 27). Cette situation devrait perdurer puisque toutes les analyses prvoient dans les annes venir que lamlioration de la performance continuera tre beaucoup plus rapide pour les processeurs que pour la mmoire ou les disques.

EVOLUTION TECHNOLOGIQUE 25

Tableau 27: Hirarchie de la mmoire

Instruction Taille Dlai [ns] 2.5 Registre <1Ko 10 Cache <512Ko 20 DRAM <512Mo 100 Disque >xGo 20000000

Puisque la mmoire est devenu un priphrique lent par rapport au processeur, les concepteurs de systmes tentent de rduire le goulot dtranglement qui en rsulte en utilisant : des caches de plus en plus grands et sophistiqus des architectures superscalaires avec scoreboarding

Dans certains cas, la mmoire ash peut remplacer les disques ce qui supprime le goulot dtranglement correspondant. Par exemple, ce type de mmoire est dja utilise par la plupart des quipements ncessitant des rmwares performants et de grande taille (routeurs multi-protocoles...). Son utilisation devrait se gnraliser avec lessor de linformatique nomade.

26 EVOLUTION TECHNOLOGIQUE

Chapitre 3 IMPACT SUR LE RESEAU

3.1 LATENCE VS BANDE PASSANTE

Des mdia de transmission de capacit leve et de taux derreur bit faible ainsi que des processeurs trs rapides sont dsormais disponibles un cot raisonnable. Les technologies haut dbit qui en dcoulent ncessitent une approche totalement diffrente de la part des constructeurs informatiques. KLEINROCK (1992) illustre ce basculement en analysant la latence du rseau (voir dnitions dans lannexe A). Soit un WAN constitu de 2 ES dialoguant grce 3 commutateurs relis entre eux par 2 LS de 300 km. Supposons que les commutateurs ont un temps moyen de traverse de 5 ms et que la taille moyenne des PDUs est de 825 octets. Considrons 2 cas : WAN1 La capacit des LS est de 9.6 Kbit/s et le taux derreur bit est de 1005 . WAN2 La capacit des LS est de 100 Mbit/s et le taux derreur bit est de 1008 .

Tableau 31: Analyse de la latence

Rseau WAN1 WAN2 Dem, Dre (ms) 2-20 2-20 Dis (ms) 5 5 Dpr (ms) 2 2 Dtr (ms) 688 0.06 D (ms) 709-745 21-57

WAN1 a une latence dont la principale composante est le dlai de transmission (92-97%). Par consquent, le goulot dtranglement est la bande passante.

IMPACT SUR LE RESEAU 31

Le concepteur de rseaux se doit de proposer des protocoles conomisant la bande passante (taille des PDUs variable, enttes de petite taille, reprise sur erreur au niveau des commutateurs...). Amliorer les implmentations de ces protocoles dans les ES et les commutateurs nest pas prioritaire car limpact est faible sur la latence du rseau. Cette stratgie est celle des annes 70-80. WAN2 a une latence dont les principales composantes sont les temps de traverse des ES et des commutateurs (90-96%). Par consquent, le goulot dtranglement est la vitesse de traitement des ES et des commutateurs. Un LAN haut dbit tel que FDDI conduit une conclusion similaire. Le concepteur de rseaux se doit de proposer non seulement des protocoles permettant un traitement rapide par les ES et les commutateurs (taille des PDUs et des enttes xe, suppression de la reprise sur erreur dans les commutateurs...) mais aussi des implmentations efcaces de ces protocoles. Cette stratgie est celle des annes 90.

3.2 COMMUTATION VS MEDIUM PARTAGE

Lutilisation de commutateurs au sein des LANs offre un certain nombre davantages parmi lesquels : une une une une gestion souple de la bande passante travers lajot de ports et de commutateurs latence rduite par labsence de protocoles daccs au mdium disponibilit accrue par lintroduction de chemins redondants entre ES organisation par rseaux virtuels

Les commutateurs amnent galement quelques inconvnients jusquici inconnus du monde des LANs. Les applications distribues des LANs se caractrisent par un trac sporadique constitu de bursts mis la capacit de la liaison de donne (JAIN R. et ROUTHIER S.A., 1986). Les LANs mdium partag sont conus pour supporter ce type de trac; le protocole daccs au mdium assure labsence de congestion au niveau liaison de donnes. Ce nest plus le cas dans les LANs utilisant des commutateurs. La plupart des constructeurs informatiques considrent que les commutateurs auront un poid de plus en plus important au sein des LANs. Cette ide est conforte par la constatation que tous les protocoles daccs connus ce jour sont peu performants des capacits au del du Gbit/s (LAMAIRE R.O., 1991). Les commutateurs devront offrir non seulement le service asynchrone des LANs actuels mais aussi les services synchrone et isochrone ncessaires aux nouvelles applications (multimdia...).

32 IMPACT SUR LE RESEAU

Annexe A LATENCE DUN RESEAU

Dnissons D, la latence dun rseau (temps de traverse), comme tant le temps moyen mis par une TPDU partant dun ES metteur pour atteindre lES destinataire. D se compose des dlais suivants : Dem Dem est le dlai ncessaire lES metteur pour construire la PDU travers les couches du rseau. Ce dlai dpend des protocoles utiliss et de leur implmentation. Dtr Dtr est le dlai de transmission. Il se calcule en faisant le rapport taille de la PDU/capacit du rseau, la capacit tant le dbit maximal possible sur le mdium de transmission. Dpr Dpr est le dlai de propagation. Il se calcule en faisant le rapport longueur du mdium de transmission/vitesse de propagation. La vitesse de propagation du mdium ne peut pas dpasser la vitesse de la lumire qui est denviron 300000 km/s. Dis Dis est le dlai ncessaire au commutateur pour traiter la PDU. Ce dlai comprend le traitement proprement dit de la PDU (checksum, routage...) mais aussi lattente dans la le de PDUs du commutateur. Ce dlai dpend des protocoles utiliss et de leur implmentation. Dre Dre est le dlai ncessaire lES rcepteur pour analyser la PDU travers les couches du rseau. Ce dlai dpend des protocoles utiliss et de leur implmentation.

Par consquent, la latence D = Dem + Dtr + Dpr +n*Dis + Dre est fonction : des protocoles utiliss de limplmentation logicielle et matrielle de ces protocoles de la capacit du rseau de la taille du rseau de la vitesse de transmission du mdium

LATENCE DUN RESEAU A1

A2 LATENCE DUN RESEAU

Annexe B BIBLIOGRAPHIE

HENNESSY J.L. et PATERSON D.A. (1990) Ed. Morgan Kaufmann Computer architecture: A quantitative approach JAIN R. et ROUTHIER S.A. (1986) JSAC 4(6) pp.1162-1165 Packet trains: measurements and a new model for computer network trafc KLEINROCK L. (1992) IEEE Communications Magazine pp. 36-40 The latency/bandwidth tradeoff in gigabit networks LAMAIRE R.O. (1991) Proceedings of ICC91 pp. 1043-1048 FDDI performance at 1 Gbit/s PARTRIDGE G. (1994) Ed. Addison-Wesley Gigabit Networking SAUNDERS S. (1993) Data Communications 21 sept. pp. 58-70 Choosing high-speed LANs

BIBLIOGRAPHIE B1

Glossaire

ACR Attenuation-to-Crosstalk Ratio ANSI American National Standard Institute CISC Complex Instructions Set Computer DRAM Dynamic Random Access Memory ES End System EIA/TIA Electronic Industry Association/Telecommunication Industry Association FDDI Fiber Distributed Data Interface FEXT Far-End CrossTalk FOIRL Fiber Optic Inter Repeater Link FTP Foiled Twisted Pair IEEE Institute of Electrical and Electronics Engineers IS Intermediate System ISO International Standard Organization LAN Local Area Network MMF MultiMode Fiber NEXT Near-End CrossTalk PDU Protocol Data Unit PMD Physical layer Medium Dependent RISC Reduced Instructions Set Computer SAS Single Attachment Station SMF Single Mode Fiber STP Shielded Twisted Pair TR Token Ring UTP Unshielded Twisted Pair

Gloss.1

VLIW Very Long Instruction Word WAN Wide Area Network

Gloss.2