You are on page 1of 481

BLM 1

NDEKLER

1-say sistemleri 2-kodlama ve kodlar 3-boolean kurallar 4-lojik kaplar,lojik devreler 5-karnaugh haritalar 6-saysal entereler 7-birleik mantk devreleri 8-multi vibratrler ve flip-floplar 9-ardl devreler 10-sayclar 11-kaydediciler 12-bellek devreleri 13-programlanabilir lojik elemanlar

BLM 2
SAYI SSTEMLER

(NUMBER SYSTEMS)
Giri

Sayma ve say kavramnn yeryznde ilk olarak nerede ve ne zaman doduu bilinmemekle beraber, baz buluntular Smerlerin saymay bildiklerini ve bugn kullandmz onluk say dzeninin MS 400 dolaylarnda, Hindistanda gelitirildiini gstermektedir. Onluk say dzeni daha sonra slam bilginleri tarafndan gelitirilmi, MS 800 yllarnda onlu say sistemine Sfr (0) says eklenmi ve say dzenindeki rakam biimleri deitirilerek yeni bir ekil kullanlmaya balanmtr. Onluk say dzeni, Endls zerinden 1200l yllarda Avrupa insanna aktarlm ve sonuta bugn bizim ve ou Avrupa lkesinin kulland rakam biimleri ortaya kmtr. Onluk say dzeninin bulunmas ve yaygn kullanlmasnda byk olaslkla insann iki elinde toplam on parman bulunmasnn etkisi olmakla beraber, insanlar tarih boyunca onluk say dzeninin dnda baka sayma dzenlerinde kullanmlardr. rnein, zaman lmede kullandmz gn, saat, dakika ve saniye gibi birimler birbirinin 12 ve 5 kat biimindedir.

10

Say Sistemleri

Onluk say dzeni insan kafas iin yatkn olmasna ramen, gnmz bilgisayar teknolojisi iin uygun deildir. Bu nedenle gnmz bilgisayar teknolojisinde deiik say dzenleri kullanlmaktadr. Bunlar; ikili (binarydual), sekizli (octal), onaltl (hexadecimal) say sistemleridir. Bu blmde, bilgisayar teknolojisinde kullanlan say sistemlerini genel zellikleri ile inceledikten sonra, incelenen say sistemleri arasndaki ilikileri aklayacaz.

2.1. Say Sistemlerinin ncelenmesi


Say sistemlerini incelerken gz nnde bulundurmamz gereken ilk kavram; say sistemlerinde kullanlan rakam, iaret, karakter veya harfleri ve bunlarn temsil ettikleri anlamlar aklamaktr. Say sistemlerinde kullanlan rakamn/harfin/karakterin, say ierisinde bulunduu yere (basamaa) bal olarak temsil ettii anlam deiir. Anlam deiikliini belirleyen unsur, bulunan basaman say sistemine bal olarak tad kk/taban deeridir. Bu durumda say sistemine bal olarak deien ikinci kavram; say sistemlerinde kullanlan taban deeridir. Bir say sistemini S, say sisteminde kullanlan rakam/karakterleri d ve kk de R ile gsterir ve genel olarak S ile gsterilen say sistemini formlle ifade edersek; S= dnRn +dn-1Rn-1+................+d2R2+d1R1+d0R0 eitlii elde edilir. Formlde dn-d0; say deerlerini, Rn- R0 ise; kke bal olarak oluan basamak deerlerini temsil eder. Kesirli ksm bulunan saylar ifade etmek iin; S = dnRn +dn-1Rn-1+..............+d2R2+d1R1+d0R0 , d1R-1+d2-2+d3R-3 +..... eitlii kullanlr. Genel olarak ifade edilen eitlikleri bu blmde inceleyeceimiz say sistemlerine uyarlayarak sras ile onlu, ikili, sekizli ve onaltl say sistemlerini inceleyelim. 2.1.1. Onlu (Decimal) Say Sistemi Gnlk hayatmzda en ok kullandmz onluk say sisteminde on deiik rakam vardr ve bunlar srasyla; 0, 1, 2, 3, 4, 5, 6, 7, 8, 9dur.

Say Sistemleri

11

Bu durumda dn- d0 say deerleri; 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 saylar ile ifade edilir ve R; taban deeri olan 10 ile gsterilir. Bu durumda daha nce ifade edilen denklem; D = dn10n+dn-110n-1+.......+d2102+d1101+d0100 eklini alr. Kesirli ksm bulunan onlu saylar ifade etmek iin; D= dn10n+dn-110n-1+....... +d2102+d1101+d0100, d1.10-1+d2.10-2+d3.10-3 +. eitlii kullanlr. Denkleme gre en sadaki basamak en dk ve en soldaki en yksek anlaml basamak olarak; 1985 says, 1985 = 1.103+9.102+8.101+5.100 eklinde yazlabilir. 2.1.2. kili (Binary-Dual) Say Sistemi 0 ve 1 rakamlar ile temsil edilen, taban deeri 2 olan ve iki olaslkl durumlar ifade etmek amacyla kullanlan say sistemi kili veya Binary say sistemi olarak adlandrlr. kili say sisteminde her bir basamak BT olarak (Binary DigiT) adlandrlr. En sadaki basamaa en Dk Anlaml Bit - DAB (Least Significant BitLSB), en soldaki basamaa en Yksek Anlaml Bit-YAB (Most Significant Bit-MSB) denir. Buna gre ikili say sistemindeki basamak deerleri; B = dn2n +dn-12n-1+.... +d222 +d121+d020 eitlii ile ifade edilebilir. rnek olarak 101101101 ikili saysnn basamak deerlerini yazarsak; B = 1.28 + 0.27 + 1.26 + 1.25 + 0.24 + 1.23 + 1.22 + 0.21 + 1.20 eitlii bulunur. Bu onluk sistemde; D = 256+64+32+8+4+1 = 365 saysna eittir.

12

Say Sistemleri

Ayn ekilde kesirli ksm bulunan ikili saylarn basamak deerleri: B = dn2n +dn-12n-1+.... +d222 +d121+d020 , d12-1 + d22-2 +.....+ dn2-n
Tam say ksm Kesirli say ksm

eklinde olur.

110010
En anlaml Bit (MSB) En anlamsz Bit (LSB)

kili say sistemi bilgisayarlar iin uygun ve bu sistemde saylarn ifade edilmesi kolay olmasna ramen, saylarn ifade edilmesi daha ok sayda basamak ile mmkn olmaktadr. Onlu olarak ifade edilen bir sayy, ikili sistemde ifade etmek iin ortalama kat daha fazla basamaa ihtiya vardr. Buda ikili say sisteminde yaplacak ilemlerin zaman almas, zorlamas ve hata ihtimalinin ykselmesi sonucunu dourur. Bu sakncalar ortadan kaldrmak iin, ikili say sisteminin tam katlar olan ve ilemlerin daha az zamanda yaplmasna imkan tanyan (ikili say sistemine dntrlmeleri veya ters ilemi ok kolay olan) sekizli ve onaltl say sistemleri kullanlr. Bununla beraber, ikili say sistemi bilgisayarlarda aadaki amalar iin kullanlmaktadr: i. Gerek saysal deeri ifade etmek iin, ii. Veri ile ilgili bellekteki adresi belirtmek iin, iii. Komut kodu olarak, iv. Alfabetik ve saysal olmayan karakterleri temsil etmek iin bir kod olarak, v. Bilgisayarda dahili ve harici olarak bulunan devrelerin durumlarn belirlemesi iin bir say grubu olarak.

2.1.3. Sekizli (Octal) Say Sistemi


kili say sistemindeki saylarn daha kolay gsterilmesini salayan say sistemlerinden birisi, sekizli (octal) say sistemidir. Sekizli say sisteminde taban 8 ve kullanlan saylar; 0, 1, 2, 3, 4, 5, 6, 7dir. Genelde yetmili yllarda mini bilgisayarlarda oka kullanlan sekizli say sistemindeki basamak deerlikleri;

Say Sistemleri

13

O = dn8n+dn-18n-1+............+d383+d282+d181+d080 , d18 -1 + d28 -2 +

forml ile ifade edilir.


Onlu
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

kili
00000 00001 00010 00011 00100 00101 00110 00111 01000 01001 01010 01011 01100 01101 01110 01111 10000 10001 10010 10011 10100

Sekizli
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 21 22 23 24

Onaltl
0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14

Tablo 2.1. 0-20 aras saylarn ikili, sekizli ve onaltl sistemlerdeki karlklar.

2.1.4. Onaltlk (Hexadecimal) Say Sistemi


kili say sisteminin daha kolay gsterilmesini salayan ve gnmz bilgisayarlarnda yaygn olarak kullanlan say sistemi onaltlk (hexadecimal) say sistemidir. Onaltl say sisteminde 0 ile 9 arasndaki rakamlar ile A, B, C, D, E, F harfleri kullanlr.

14

Say Sistemleri

Bu say sistemindeki saylarn genel denklemi; H = dn16n+dn-116n-1+.......+d1161+d0160 + d116 -1 + d216 -2 + d216 -3 + eklinde oluur. Tablo 2.1de 0-20 arasndaki onlu saylarn ikili, sekizli, onaltl say sistemlerindeki karlklar gsterilmektedir. Buraya kadar say sistemlerini akland. imdi bu say sistemlerinin birbirlerine dnmlerini aklayalm.

2.2. Say Sistemlerinin Birbirlerine Dntrlmeleri


Say sistemlerinin birlikte kullanlmas, say sistemlerinden herhangi birisi ile ifade edilen bir bykln dier say sistemlerine dnm ihtiyacn ortaya karr. Say sistemlerini tek-tek ele alarak dier say sistemlerine dnm prensiplerini ve yntemlerini aklayalm. 2.2.1. Onlu Saylarn kili, Sekizli ve Onaltl Saylara Dnm Onlu bir say baka bir sayya dntrlecekse; onlu say, yeni oluacak olan say sisteminin taban deerine srekli blnr. Blm sonucunda elde kalanlarn tersten sralanmasyla yeni say sistemindeki say bulunur. Onlu saylarn kili Saylara Dnm: Onlu bir say ikili bir sayya dntrlecekse, onlu say srekli 2ye blnr. rnek 1: (39)10 saysn ikili say sistemine evirelim. Blnen
39/2 19/2 9/2 4/2 2/2

Blm
19 9 4 2 1 + + + + +

Kalan
1 1 1 0 0 LSB MSB: En byk deerlikli say. (Most Significant Bit) LSB: En kk deerlikli say. (Least Significant Bit)

yazm yn MSB

100111
Sonu olarak; (39)10=(100111)2 eitlii bulunur.

Say Sistemleri

15

rnek 2: (1271)10 saysn ikili sayya dntrelim. lem 1271 / 2 635 / 2 317 / 2 158 / 2 79 / 2 39 / 2 19 / 2 9/2 4/2 2/2 1 Sonu olarak; (1271)10 eitlii bulunur. Kesirli onlu saylar ikili saylara dntrlrken kesir ksm 2 ile arplr. arpm sonucunda elde edilen saynn tam ksm kaydedilerek, kesirli ksm 2 ile yeniden arplr. Bu ileme kesirli ksm 0 deerine (veya 0a ok yakn bir deere) ulancaya kadar devam edilir. rnek 3: (0.65)10 saysn ikili say sistemine evirelim. Tam Ksm 1 0 1 a-1 a-2 a-3 = (10011110111)2 Blm 635 317 158 79 39 19 9 4 2 1 Kalan 1 1 1 0 1 1 1 1 0 0 1

= = = = = = = = = =

0.65 * 2 = 1.30 0.30 * 2 = 0.60 0.60 * 2 = 1.20 0.20 Sonu; (0.65)10 (0.101)2

Sralama yn

olarak bulunur. Bu rnekte grld gibi kesirli ksm 0 deerine varmayabilir. Bu gibi durumlarda ilem sonlandrlarak yuvarlatma yaplabilir. rnek 4: (41.6875)10 saysn ikili sayya evirelim. Tam say ve kesirli ksm bulunan bir sayy ikili sayya evirmek iin, tam say ve kesir ksmlar ayr-ayr dntrlr ve bulunan saylar birletirilir.

16

Say Sistemleri

nce tam say ksmn evirelim: lem 41 / 2 20 / 2 10 / 2 5/2 2/2 1 Blm 20 10 5 2 1 Kalan 1 0 1 0 0 1

(41)10 = (100101)2

Daha sonra kesirli say ksmnn evirimini yapalm; Tamsay 1 0 1 1

0.6875 * 2 = 1.3750 0.3750 * 2 = 0.7500 0.7500 * 2 = 1.5000 0.5000 * 2 = 1.0000

(0.6875)10 = (1011)2

Sonuta, iki sayy birletirirsek; (41.6875)10 = (100101.1011)2 eitlii bulunur. Onlu Saylarn Sekizli Saylara Dntrlmesi : Onlu say sistemindeki bir sayy, sekizli sisteme dntrmek iinde yukarda aklanan yntemler kullanlr. rnek 5: (153)10 saysn sekizli sisteme evirelim. Verilen saynn devaml 8 ile blnmesi eklinde ilem yaplr: lem 153 / 8 19 / 8 2 lemler sonucunda, (153)10 = (231)8 eitlii bulunur. Blm Kalan 19 1 2 3 2

Say Sistemleri

17

rnek 6: (0.513)10 saysn sekizli say sistemine evirelim. Verilen say devaml 8 ile arplarak oluan tam saylar yazlr.
Oluan tam say

0.513 0.104 0.832 0.656 0.248

x 8 = 4.104 x 8 = 0.832 x 8 = 6.656 x 8 = 5.248 x 8 = 1.984

4 0 yazm yn 6 5 1

Sonu olarak; (0.513)10 (0.40651)8 eitlii bulunur. Tam say ve kesirli ksm bulunan onlu saylar 8li saylara dntrme ileminde; tam say ve kesir ksmlar ayr ayr dntrlr ve bulunan sonular birlikte yazlr. rnek 5 ve rnek 6daki ilemlerden, (153.513)10 saysnn (231.40651)8 saysna eit olduu sylenebilir. Onlu Sistemdeki Saylarn Onaltl Saylara Dntrlmesi: Onlu sistemdeki bir sayy onaltlk sisteme dntrmek iin, onluk sistemin ikili ve sekizli sisteme evrilmesindeki yntem uygulanr. Ancak onaltlk sistemde taban 16 olduundan, 16ya blme ve kalan yazma eklinde ilem yaplr. rnek 7: (214)10 saysn onaltlk say sistemine evirelim. Verilen saynn devaml 16ya blnmesi ve kalannn yazlmas eklinde ilem yaplr: lem 214 / 16 13 / 16 Sonu olarak; (214)10 = (D6)16 eitlii yazlabilir. Blm 13 0 Kalan 6 13 6 D

18

Say Sistemleri

rnek 8: (423)10 = (?)16 423 / 16 26 / 16 1

dnmn gerekletirelim. Kalan 7 10 1

Blme ilemi sonucunda elde edilen 10 saysnn onaltl sistemdeki karl olan A deerinin yazlamas ile; (423)10 = (1A7)16 eitlii elde edilir. Kesirli ondalk saylarn onaltl say sistemine dntrlmesi; kesirli saynn

16 ile arpmndan oluan tam say ksmnn alnp, yeni saynn kesirli ksmnn arplmaya devam etmesi eklinde yaplr.
rnek 9: (0.975)10 saysn onaltlk sisteme evirelim. Verilen say devaml 16 ile arplp, oluan tam saylar yazlr: 0.975x16 = 15.600 0.600x16 = 9.600 0.600x16 = 9.600 Sonu olarak; eitlii bulunur. rnek 10: (214.375)10 = (?)16 dnmn yapalm. Tam say ve kesirli ksmlarn dnm ayr ayr yaplacandan, tam say ksmn rnek 7den alabiliriz: (214)10 = (D6)16 Kesirli ksm ise; (0.375)10 = (?)16 0.375 x 16 = 6.0 olarak elde edilir. Bu durumda kesirli ksm iin; (0.375)10 = (0.6)16 eitlii yazlabilir. Kalan 15 F 9 yazm 9 yn

(0.975)10 = (0.F99)16

Say Sistemleri

19

Sonu olarak; (214.375)10 = (D6.6)16 eitlii bulunur. 2.2.2. kili Say Sistemindeki Saylarn Onlu, Sekizli ve Onaltl Say Sistemlerine Dntrlmesi kili sistemdeki bir say, her basamann arlk katsays ile arplp, bulunan deerlerin toplanmas ile ilgili say sistemine dntrlr. kili Saylarn Onlu Saylara Dntrlmesi: kili sistemdeki bir say, her basamann arlk katsays ile arplp, bulunan deerlerin toplanmas ile Onlu say sistemine dntrlr rnek 11: (11001)2 saysnn onluk say sistemindeki karln bulalm. Her bir basamakta bulunan say basamak deeri ile arplr ve bulunan saylar toplanrsa; 1 1 0 0 1 olur. Bu durumda; (11001)2 = (25)10 = 25 eitlii yazlabilir. Kesirli ikili saynn onluk say sistemine dntrlmesi; kesirli ksmn soldan saa doru ikinin negatif kuvvetleri eklinde yazlp, bu saylarn basamaklarda bulunan saylarla arplmas ve bulunan arpmlarn toplanmas eklinde gerekletirilir. rnek 12: (100.01)2 saysn onluk say sistemine dntrelim. Tamsay ve kesirli ksmn basamak deerleri ile basamaklarda bulunan saylar arplrsa; 100.01 = 1.22 + 0.21 + 0.22 , 0.2-1 +1.2-2 = 1.4 + 0.2 + 0.1 , 0.1/2 + 1.1/4 = 4 + 0 + 0 , 0 + 1/4 = (4.25)10 says bulunur. Bu durumda; (100.01)2 = (4.25)10 eitlii elde edilir. 1x24 + 1x23 + 0x22 +0x21 + 1x20 = 16 + 8 + 0 + 0 + 1

20

Say Sistemleri

rnek 13: (1011.101)2 = (?)10 dnmn yapalm. Saynn tam ve kesirli ksmnda bulunan rakamlar ile basamak deerleri arplr. (1011.101)2 = 1.23 + 0.22 + 1.21 + 1.20 , 1.2-1 + 0.2-2 + 1.2-3 = 8 +0 + 2 + 1 , 0.5 + 0 + 0.125 = (11.625)10 Dntrme ilemi sonucunda; (1011.101)2 = (11.625)10 eitlii bulunur. kili say sistemindeki saylarn sekizli ve onaltl saylara dntrlmeleri bilgisayarlarda nemli bir yere sahiptir. 23 = 8 ve 24 = 16 olduundan, her bir sekizlik say bit ikili sayya karlk gelirken, herbir onaltlk say 4 bit ikili sayya karlk gelir. kili Saylarn Sekizli Saylara Dntrlmesi: kili sistemdeki bir sayy sekizli sistemde ifade etmek iin, ikili sistemdeki saylar sadan sola doru erli kmeler halinde ayrlr ve en sondaki kmedeki bitlerin says ten az ise sola doru 0 eklenerek e tamamlanr. rnek 14: (11001111011101)2 saysn sekizli say sistemine dntrelim. erli kmelere ayrma ve eksik bitleri tamamlama sonucunda, 011 001 111 011 101

kmeleri elde edilir. Her kmedeki saynn onluk karl yazlrsa; (011 001 111 011 101)2 = (3 1 7 3 5)8 eklinde sekizli sistemdeki say bulunur. Bu durumda, (11001111011101)2 = (31735)8 eitlii yazlabilir.

Say Sistemleri

21

rnek 15 : (10110001101011)2 = (?)8 dnmn yapalm. Verilen say erli gruplara ayrlr ve herbir grubun temsil ettii sekizli say yazlrsa; 010 110 001 101 011 = (26153)8 2 6 1 5 3 Bu durumda (10110001101011)2 = (26153)8 eitlii elde edilir. Kesirli ikili saylarn sekizli saylara dnm ayn yntemle gerekletirilir. Yalnzca, kesirli ksmdaki gruplandrma soldan saa doru yaplr. rnek 16: (1101101101.111100000110)2 = (?)8 dnmn yapalm. Say, (001 101 101 101.111 100 000 110)2 eklinde gruplandrlp, her grubun karl olan ikili say yazlrsa; 1 5 5 5 . 7 4 0 6 = (1555.7406)8

sonucu elde edilir. Sonuta; (1101101101.111100000110)2 = (1555.7406)8 eitlii bulunur. kili Saylarn Onaltl Saylara Dntrlmesi: kili sistemdeki bir say, her basamann arlk katsays ile arplp, bulunan deerlerin toplanmas ile Onaltl say sistemine dntrlr. kili say sisteminden onaltlk say sistemine dntrme ilemi, ikili sistemdeki saynn drderli gruplara ayrlp, her bir gruptaki saylarn karlklarnn yazlmas eklinde gerekletirilir. Gruplama ilemine sadan balanr ve en sondaki grup 0 eklenerek drt bite tamamlanr. Gruplardaki saylarn karlklar olan saylar yazlnca, onaltlk sistemdeki say elde edilir. rnek 17: (10111101110000111101)2 dntrelim. saysn onaltlk say sistemine

Verilen say drt bitlik gruplar halinde yazlrsa; 1011 1101 1100 0011 1101 eklini alr. Bu gruplardaki saylarn onaltlk sistemdeki karlklar yazlrsa;

22

Say Sistemleri

1011 1101 1100 0011 1101 B D C 3 D

saylar elde edilir. Sonu olarak; (10111101110000111101)2 = (BDC3D)16 eitlii bulunur. rnek 18: (10110001101011.11110010)2 evirelim. saysn onaltlk say sistemine

evirme ilemi iin nce saynn tam say ve kesirli ksmlar 4erli gruplara ayrlr. Herbir grubun onaltl sistemde karl olan say yazlr. 0010 1100 0110 1011 . 1111 0010 2 C 6 B F 2 Gruplarn karlklar olan saylar sras ile yazlnca; onaltlk sistemdeki say; (10110001101011.11110010)2 = (2C6B.F2)16 rnek 19: (1100000110.1101100)2 = (?)16 olarak elde edilir.

dnmn yapalm.

Gruplandrma yaplp, herbir gruptaki saylarn karl yazlrsa; 0011 0000 0110 . 1101 100 = (306.D8)16 3 0 6 D 8

sonucu elde edilir. 2.2.3. Sekizli 0Sistemdeki Saylarn kili, Onlu Ve Onaltl Sistemlere 3 6 D 4 Dntrlmesi Sekizli sistemdeki saylar dier say sistemlerine dntrmek iin dntrlecek say sisteminin zelliine uygun yntem kullanlr. Sekizli Saylarn kili Saylara Dntrlmesi: Sekizli sistemdeki bir sayy ikili say sistemine dntrmek iin, her bir basamaktaki saynn karl olan ikili say 3 bitlik gruplar eklinde yazlr. Gruplar halinde yazlan saylar bir araya getirilmesi ile ikili sistemdeki say ortaya kar.

Say Sistemleri

23

rnek 20: (673.124)8 saysn ikili say sistemine evirelim. nce her bir saynn karl olan ikili say 3 bit olarak yazlr: 6=110, 7=111, 3=011, 1=001, 2=010, 4=100. Yazlan saylar bir araya getirilirse; (673.124)8 = (110111011.001010100)2 eitlii bulunur. Sekizli Saylarn Onlu Saylara Dntrlmesi: Sekizli saylar, her bir basamaktaki rakamn basamak arlyla arplmas ve daha sonra arpmlarn toplanmas yoluyla onluk say sistemine dntrlr. rnek 21: (372)8 saysn onluk say sistemine evirelim. Herbir basamaktaki say basamak deerleriyle arplp, bulunan saylar toplanrsa; (372)8 = 3x82 + 7x81 + 2x80 = 3x64 + 7x8 + 2x1 = 250 says bulunur. Bu durumda; (372)8 = (250)10 eitlii elde edilir. rnek 22: (24.6)8 = (?)10 dnmn gerekletirelim. Basamaklardaki saylar basamak deerleriyle arplr: (24.6)8 = 2x81 + 4x80 . 6x8-1. arpmndan bulunan deerler toplanrsa; = 16 + 4.75=20.75 says bulunur. Sonuta; (24.6)8 = (20.75)10 eitlii oluur.

24

Say Sistemleri

Sekizli sistemdeki bir sayy onaltlk say sistemine dntrmenin en pratik yolu, sekizlik sayy nce ikilik say sistemine dntrmek ve daha sonra ikili sayy onaltlk sayya evirmektir. rnek 23: (5431)8 saysn onaltlk sayya dntrelim. Sekizlik say nce ikili sayya evrilir. (5431)8 = (101100011001)2 Daha sonra bulunan say drderli gruplara ayrlp, her bir grubun karl olan onaltl sistemdeki ifade yazlrsa; 1011 = B, eitlikleri bulunur. Bulunan saylar bir araya getirilirse; (B19)16 says elde edilir. Bu durumda; (5431)8 = (D19)16 eitlii yazlabilir. 2.2.4. Onaltlk Sistemdeki Saylarn, kili, Sekizli ve Onlu Say Sistemlerine Dntrlmesi Onluk say sistemlerinde ifade edilen bir bykl dier say sistemlerine dntrmek iin uygun yntemler kullanlr. Onaltl Saylarn kili Saylara Dntrlmesi: Onaltl sistemdeki bir sayy ikili say sistemine dntrmek iin; her basamaktaki saynn karl olan ikili say 4 bit eklinde yazlr. 4 bitlik gruplar bir araya getirilerek ikili say bulunur. 0001 = 1, 1001 = 9

Say Sistemleri

25

rnek 24: (5D1D69)16 saysn ikili sisteme evirelim. Herbir basamaktaki onaltlk saynn karl olan ikili say yazlrsa; 5=0101, D=1100, 1=0001, D=1100, 6=0110, 9=1001 deerleri elde edilir. Yazlan ikili saylarn bir araya getirilmesi ile, sonu olarak; (5D1D69)16 = (010111010001110101101001)2 eitlii bulunur. rnek 25: (E70F.CA)16 saysn ikilik sayya evirelim.Herbir basamaktaki saynn karl olan ikili say 4 basamakl olarak yazlrsa; 1110 0111 0000 1111 . 1100 1010 saylar bulunur. Bu durumda; (E70F.CA)16 = (1110011100001111.11001010)2 eitlii elde edilir. Onaltl Saylarn Onlu Saylara Dntrlmesi: Onaltl sayy onlu sisteme evirmek iin, her basamaktaki deer ile basamak arl arplr. Bulunan deerlerin toplanmas ile onaltl sistemden onlu say sistemine dnm yaplm olur. rnek 26: (E70FCA)16 saysn onlu sisteme dntrelim. Herbir basamaktaki sayy basamak deerleriyle arpp, bulunan saylarn toplanmas ile; E70FCA = Ex165 + 7x164 + 0x163 + Fx162 + Cx161 + Ax160 = 1844719 + 458752 + 0 + 3840 + 192 + 10 = (2307513)10 says bulunur. Sonuta; (E70FCA)16 = (2307513)10 eitlii yazlabilir.

26

Say Sistemleri

rnek 27: (5D1.D9)16 = (?)10

dnmn yapalm.

Basamak deerlerinin basamaklardaki saylarla arplp, bulunan saylarn toplanmas ile; 5D1.D9 = 5x162 + 13x161 + 1x160 . 13x1/16 + 9x1/256 = 1280 + 208 + 16 . 13/16 + 9/256 = (1504.8476)10 says bulunur. Bu durumda, (5D1.D9)16 = (1504.8476)10 eitlii yazlabilir. Onaltl Saylarn Sekizli Saylara Dntrlmesi: Onaltlk sayy sekizli sisteme evirmek iin en pratik yntem; onaltlk saynn ikili sisteme ve daha sonra ikili sistemdeki saynn sekizli sisteme evrilmesidir. rnek 28 : (E0CA)16 saysn sekizli sisteme evirelim. nce onaltl say ikili sisteme evrilir. Onaltl sistemdeki saynn ikili sisteme evrilmesi iin, her bir basamaktaki saynn ikili karl drt bitlik olarak yazlrsa; E =1110, 0 = 0000, C =1100, saylar bulunur. Bulunan saylar birletirilirse; (E0CA)16 = (1110000011001010)2 says elde edilir. Elde edilen ikili say, her grubun karl olan sekizli saynn erli gruplar halinde yazlmas eklinde sekizli sayya dntrlrse; (1110000011001010)2 = (160312)8 eitlii bulunur. Not: Btn say sistemlerinde negatif saylarn dnmleri ayn ekilde, yalnzca sonuca (-) iareti eklenmek suretiyle yaplr. A = 1010

Say Sistemleri

27

2.3. Say Sistemlerinde Hesaplama Tm say sistemlerinde saylarda iaret kullanlabilir. Yani pozitif ve negatif saylarla hesaplama yaplabilir. Bu gerek gz nnde bulundurularak, onluk saylarda hesaplama yaparken aadaki ilikiler kullanlabilir. Bu ilikiler btn say sistemleri iin geerlidir. a) +a + (+b) = a + b c) +a - (+b) = a - b b) +a + (-b) = a - b d) +a - (-b) = a + b

kili, sekizli ve onaltl sistemlerdeki hesaplamalarda da 4 temel ilem (toplama, karma, arpma, blme) kullanlr. Ancak, dijital bilgisayarlarda kullanlan temel say sistemi ikili say sistemi olduundan, ikili say sistemindeki drt ilemi detayl olarak inceleyelim. 2.3.1. kili Say Sisteminde Toplama kili say sisteminde yaplan toplama ilemi, onlu say sisteminde olduu gibi ayn basamaktaki saylarn toplanmas eklinde yaplr. kili say sistemindeki toplama kurallar aadaki ekilde sralanabilir. 0 + 0 = 0, 1 +0 = 1, 0 + 1 = 1, 1 + 1 = 10 veya 1 + 1 = 0 Elde 1 (C=1). 1 + 1 toplama ileminde sonu olarak 0 ve bir soldaki basamaa aktarlmak zere elde 1 ortaya kar. Bu onluk saylarla yaplan toplama ilemindeki 9+1 rakamlarnn toplamndan 0 ortaya kmas ve eldeki 1in bir soldaki basamaa aktarlmasna benzer. rnek 29: kili say sistemine gre aadaki toplama ilemlerini gerekletirelim. 10 + 01 11 101 + 010 111 101 + 011 1000

Not: ok sayda saylarn alt alta toplanmasnda, iki adet 1in elde 1 oluturduu bilinerek, toplanacak birlerin says tesbit edilir. Her bir ift 1 deeri iin, elde 1 deeri bir soldaki basamaa aktarlr.

28

Say Sistemleri

rnek 30 : Aada verilen toplama ilemlerini yapalm. 1110 + 0110 10100 1101 1111 + 1011 100111 111011 011011 110101 + 010010 10011101 2.3.2. kili Say Sisteminde karma kili saylarda karma ileminde zetlenen kurallar uygulanr: 0 - 0 = 0, 1 - 0 = 1, 1 - 1 = 0, 0 - 1 = 1 (bor 1), 10 - 1 = 1

Bu kurallarn uyguland yntem, dorudan karma yntemi olarak adlandrlr. Ana saynn karlan saydan byk olmas durumunda, yani sonucun 0 veya 0dan byk olmas durumunda dorudan karma yntemi kullanlabilir. rnek 31: yapalm. Aadaki karma ilemlerini dorudan karma yntemi ile 10110 - 1101 1001 101110 10011 11011

karma ilemi sonucunun 0dan kk olmas durumunda dorudan karma yntemi kullanlamaz. Bu nedenle, sonucun 0dan kk kt ilemleri gerekletirmek ve bilgisayarlarda mantksal uyumlatrma ilemini kolaylatrmak amacyla, tmleyen aritmetiine gre karma olarak adlandrlan karma yntemi kullanlr. Tmleyen aritmetii ile karma ynteminde tm karma ilemleri yaplabilmekte ve bu nedenle bilgisayarlarda bu yntem kullanlmaktadr.

Say Sistemleri

29

2.3.3. Tmleyen Aritmetii Tmleyen aritmetii, saysal bilgisayarlarda karma ilemini gerekletirmek amacyla kullanlan matematiksel bir yntemdir. Tmleyen aritmetiini anlamann en pratik yolu, tatlarda kullanlan kilometre sayacn gz nnde bulundurmaktr. Onlu say sisteminde alan kilometre sayalar genelde be basamakldr. 00000 balang deerinden ileri doru gidildiinde 00001, 00002 gibi artarken, geriye doru gidildiinde sayacn deerleri 99999, 99998 gibi azalr. Bu saya rneinde, bir adm ileri gidildiinde 00001 ve bir adm geriye gidildiinde 99999 deerine ulaldndan bu saylara birbirinin tmleyeni denmektedir. Buna gre 00002 saysnn tmleyeni 99998 deeridir. Aralarn kilometre sayalar zerinde aklanan tmleyen aritmetiinin ikilik saylarda uygulamasyla iki eit tmleyen aritmetii ortaya kar: 1 tmleyeni ve 2 tmleyeni. 1 tmleyeni; (2n-N-1) ve 2 tmleyeni; (2n-N) formlleri ile ifade edilir. Formldeki 'n' deeri verilen N saysndaki basamak saysdr. Formllerin incelenmesinden; 2 tmleyeninin, 1 tmleyenine 1 eklenmesi ile olutuu grlr. 1 ve 2 tmleyeni mantklar, onluk sistemde 9 ve 10 tmleyenler eklinde temsil edilir. Tmleyen aritmetii eitleri, daha genel tabir ile, r tabanl bir say sisteminde r tmleyeni ve r-1 tmleyeni olarak ifade edilebilir. Bu aklamalar nda tmleyen aritmetiini iki ksmda inceleyebiliriz: r tmleyeni ve r-1 tmleyeni. 2.3.3.1. r Tmleyen Aritmetii r tabanl bir say sisteminde, n basamakl pozitif bir tamsay N ile temsil edilirse, N saysnn r tmleyeni rn-N (N0) olarak tanmlanabilir. Aadaki rnekler, r tmleyeni terimini anlamaya yardm edecektir.

30

Say Sistemleri

rnek 32 : (52520)10 saysnn r tmleyenini (onlu say sistemi olduundan 10 tmleyenini) bulalm. Verilen sayda basamak says: n=5 ve taban: r=10 olduundan; saynn r tmleyeni: rn-N = 105-52520 = 47480 olarak bulunur. rnek 33: (0.3267)10 saysnn 10 tmleyenini bulalm. Verilen sayda tam say ksm bulunmadndan basamak says; 10n = 100 = 1 olarak alnr ve sonu olarak; r0-N = 1-0.3267 = (0.6733)10 says bulunur. rnek 34 : (25.639)10 saysnn 10 tmleyenini bulalm. Tam say ksm 2 basamakl olduundan saynn r tmleyeni; r=10, n=2 ve N=25.639 deerleri ile; rn - N = 102-25.639 = 74.361 olarak bulunur. rnek 35 : (101100)2 saysnn 2 tmleyenini bulalm. Say ikili sistemde olduundan, r=2 ve say 6 basamakl olduundan n=6 deerleri bulunur. Bu deerler formlde yerine konulursa, verilen ikili saynn r tmleyeni olarak; (26) - (101100)2 = (1000000 - 101100)2 = 010100 deeri bulunur.

Say Sistemleri

31

rnek 36 : (0.0110)2 saysnn 2 tmleyenini bulalm. Verilen ikili sistemdeki saynn tam say ksm bulunmadndan; saynn 2 tmleyeni; 20-N= 1 - 0.0110 = (0.1010)2 olarak bulunur. Yukardaki aklamalardan ve rneklerden, ikili say sistemindeki bir saynn 2 tmleyenini bulmann en kolay yolunun; sayya sadan bakarak ilk 1e kadar olan saylar olduu gibi brakmak (1 dahil), dier bitlerdeki deerlerin tersini almak (1 ise 0, 0 ise 1 yazmak) olduu sylenebilir. r tmleyeni, btn say sistemleri iin yukarda verilen eitlikten kartlabilir. Burada aklanan 10 ve 2 tmleyenleri, en ok karlatmz say sistemleri olduklarndan detaylandrlmtr. 2.3.3.2. r tmleyen aritmetii ile karma Onluk say sisteminde alkn olduumuz ve komuya git bor al olarak isimlendirebileceimiz dorudan karma yntemi bilgisayarlar iin ok kullanl deildir. Elektronik elemanlar ile karma sz konusu olduunda daha kullanl (etkin) olan yntem, saylarn tmleyenini alarak toplama ilemi yapmaktr. Bu yntemde, r tabanndaki iki pozitif saynn M-N ilemi aadaki gibi zetlenebilir: 1. ki sayy karma yerine M saysnn kendisi ile N saysnn r tmleyeni toplanr. 2. Toplama sonucunda elde edilen deer incelenir: a) Eer en soldaki basamaklarn toplanmas sonucunda elde deeri oluursa (iaret biti), bu deer atlr. Bulunan sonucun (+) pozitif olduu kabul edilir. b) Eer elde deeri olumazsa, toplama sonucunda elde edilen deerin r tmleyeni alnr ve bulunan deerin nne (-) eksi iareti konulur.

32

Say Sistemleri

rnek 37: 10 tmleyenini kullanarak, (72532 3250) = ? ilemini yapalm. M=72532 N=03250 10 tmleyeni N=96750 72532 + 96750 elde 1 69282
iaret biti

aret biti 1dir ve bu durumda sonu; (+69282) olarak bulunur. rnek 38: (03250)10 (72532)10 = ? ilemini r tmleyen aritmetii yntemi ile yapalm. N = 03250 M = 72532 10 tmleyeni = 27468
elde yok

03250 + 27468 0 30718

Bu durumda 30718 saysnn r tmleyeni alnr. Sonu olarak; (-69282) deeri bulunur rnek 39: M N ilemini aadaki verilen saylarla r' tmleyenini kullanarak yapalm. M = 1010100 N = 1000100 2 tmleyeni elde Sonu olarak; (0010000)2 deeri bulunur. 1010100 + 0111100 1 0010000

Say Sistemleri

33

rnek 40 : gre yapalm.

M = 1000100 N = 1010100 olduuna gre M N ilemini 2 tmleyenine 1000100

N = 1010100 ise 2 tmleyeni = 0101100 bulunur. elde yok 0 Bulunan sonucun r tmleyeni alnr. Sonu ; (- 0010000)2 olarak bulunur.

+ 0101100 1110000

rnek 41: (15)10 - (20)10 ilemini ikili say sisteminde 2 tmleyeni yntemi ile yapalm. (15)10 = (01111)2 = N (20)10 = (10100)2 = M 2 tmleyeni elde yok 01111 + 01100 0 11011

aret biti 0 olduundan, bulunan saynn 2 tmleyeni alnr. Sonu; (00101)2 olarak bulunur. Bu say (-5)10 saysnn karldr. rnek 42: (219)10 - (233)10 ilemini 2 tmleyeni yntemiyle yapalm. (219)10 = (11011011)2 (233)10 = (11101001)2 2 tmleyeni elde yok Bulunan saynn 2 tmleyeni alnrsa sonu ; (-1110)2 olarak bulunur. rneklerden yle bir sonu karlabilir: r tmleyeni ile karma ileminde iaret biti olarak adlandrlan bite baklr. aret biti 1 ise sonucun (+), iaret biti 0 ise sonucun (-) olduu bulunur. lem buna gre sonulandrlr. 11011011 + 00010111 0 11110010

34

Say Sistemleri

2.3.3.3. r-1 Tmleyen Aritmetii r tabanna gre verilen ve yalnzca tam say ksm bulunan pozitif bir saysnn r-1 tmleyeni; 2n-N-1 formlyle, n

n basamakl tam say ve m basamakl kesirli ksm bulunan bir saynn r1 tmleyeni; rn-r-m-N forml ile bulunabilir. rnek 43: (52520)10 saysnn r-1 tmleyenini (9 tmleyenini) bulalm. Saynn yalnzca tam say ksm bulunduundan, 2n-N-1 forml uygulanabilir. Taban = 10 ve basamak says n = 5 olduuna gre ilgili formlden sonu; Rn-N-1 = 105-52520-1=47479 olarak bulunur. rnek 44: (0.3267)10 saysnn 9 tmleyenini bulalm. Saynn tam say ve kesirli ksm bulunduundan ilgili forml uygulanrsa; rn-r-m N = 100 - 10-4 - 0.3267 = 1-0.0001-0.3267 = 0.9999 - 0.3267 = 0.6732 deeri bulunur.

rnek 45: (101100)2 saysnn r-1 tmleyenini (1 tmleyeni) bulalm. Verilen say ikili sistemde olduundan r=2 ve sayda 6 basamak bulunduundan n=6 dr. Bu durumda, 2n-N-1=26-101100-1=1000000-101100-1 = (010011)2 deeri bulunur.

Say Sistemleri

35

rnek 46: (0.0110)2 saysnn 1 tmleyenini bulalm. kili sistemdeki sayda tamsay ksm bulunmadndan n=0 ve kesirli ksm 4 basamakl olduundan m=4 dr. lgili formln uygulanmas ile sonu; (2n - 2-4 - 0.0110) = (1-0.0001 - 0.0110) = (0.1111-0.0110)2 = (0.1001)2 olarak bulunur. rneklerden grlecei gibi onluk sistemdeki bir saynn r-1 tmleyeni (9 tmleyeni); her basaman 9dan karlmas ile elde edilir. kili sistemdeki bir saynn r-1 tmleyenini (1 tmleyenini) bulmak daha basittir. Verilen saydaki 1ler 0, 0lar 1 yaplnca ortaya r-1 tmleyeni kar. kili say sisteminde 1 tmleyeni kolayca bulunduundan, 2 tmleyeninin istenildii durumlarda; 1 tmleyenine, ileme gre '1' veya r-m deerinin eklenmesiyle 1 tmleyeninin retilmesi ilemi tercih edilebilir. rnek 47: 1 tmleyeni (01001011)2 olan saynn 2 tmleyenini bulalm. Verilen sayya 1 eklenmesi ile saynn 2 tmleyeni; 01001011 + 1 01001100 olarak bulunur. rnek 48: 1'tmleyeni (0.1011)2 olan saynn 2 tmleyenini bulalm. Verilen saynn 2 tmleyeni bulmak iin nce eklenmesi gereken say bulunur. Eklenmesi gereken say; r-m = 2-4 = 0.0001 olduundan 2 tmleyeni; 0.1011 + 0.0001 0.1100 olarak bulunur.

36

Say Sistemleri

2.3.3.4. r 1 Tmleyen Yntemi ile karma r 1 tmleyeni ile karma ilemi tamamen r tmleyeni ile karma ileminin aynsdr. Yalnzca sonucun pozitif olduu durumlarda, dzeltme biti denilen 1 saysnn eklenmesi ilemi yaplr. r tabannda iki pozitif saynn MN ilemi (r-1 tmleyeni yntemi ile) aadaki ekilde zetlenebilir: 1- M saysnn kendisi ile N saysnn r-1 tmleyeni toplanr. 2- Toplama sonucunda bulunan deerin tama (iaret) biti kontrol edilir. a- Eer tama biti oluursa (iaret biti 1), bulunan deere 1 deeri eklenir. b- Eer tama biti olumazsa (iaret biti 0), toplama sonucunda elde edilen saynn r-1 tmleyeni alnr ve nne (-) iareti konur. rnek 49: M=72532, N=03250 ise M-N ilemini r-1 tmleyenine gre yapalm. lemi yapabilmek iin nce karlan saynn r-1 tmleyeninin bulunmas gerekir. Bulunan bu deer ile M says toplanr. Nnin 9 tmleyeni 96749 72532 + 96749 (tama /iaret biti) 1 69281 69281 + 1 69282 deeri bulunur.

iaret biti 1 olduundan sonuca 1 eklenir. Bu durumda,

Say Sistemleri

37

rnek 50: M = 03250 N = 72532 ise M-N ilemini 9 tmleyenine gre yapalm. karlan saynn 9 tmleyeni alnp, toplama ilemi yaplrsa; 03250 N saysnn 9 tmleyeni 27467
(tama yok)

+ 27467 0 30717 (-)

aret biti deeri 0 olduundan, sonucun 9 tmleyenini alp, nne iareti koymamz gerekir. Sonu ; (- 69282)10 olarak bulunur.

rnek 51: M=1010100 ve N=1000100 olduuna gre M-N ilemini (r-1) tmleyenine gre yapalm. Nnin 1 tmleyeni 0111011 olduundan; 1010100 + 0111011 1 0001111 0001111 1 00010000

tama var

says elde edilir. Sonuca 1 eklenmesi gerekir. + Bu durumda sonu; (10000)2 olarak bulunur.

38

Say Sistemleri

rnek 52: M = 1000100, N = 1010100 ise M-N ilemini 1 tmleyenine gre yapalm. 1000100 Nnin 1 tmleyeni 0 Bu durumda sonu (-) dir ve cevap; (-0010000)2 olarak bulunur. rnek 53: (15)10 - (20)10 = ? ilemini 1 tmleyenine gre yapalm. Saylar onlu sistemde verildiinden, saylarn ikili sisteme dntrlmesi gerekir. Saylar ikili sisteme dntrlr ve karlan saynn 1 tmleyeni alnarak toplama ilemi yaplrsa; (15)= 01111 (20) = 10100 01111 + 01011 0 11010 Bulunan saynn 1 tmleyeninin alnmas ile sonu; (- 00101)2 olarak bulunur. 2.3.4. kili Say Sisteminde arpma kili say sisteminde arpma ileminde onluk sistemde kullanlan ilem sras takip edilir ve 0 ve 1 deerlerinin arplmas sz konusu olduundan aadaki kurallar geerlidir. 0x0=0, 0x1=0, 1x0=0, 1 x 1 = 1. + 0101011 1101111 iaret biti = 0dr.

Say Sistemleri

39

rnek 54: (1011)2 * (101) 2 ve (10111)2 * (110) 2 ilemlerini yapalm. 1011 101 1011 0000 + 1011 110111 x 2.3.5. kili Say Sisteminde Blme kili saylarda blme ilemi, onluk say sisteminde olduu gibi blnenden blenin karlmas ilemine sonu sfr kalncaya kadar devam edilmesiyle gerekletirilir. rnek 55: (10110)2 (100)2 =? ilemini yapalm. 10110 100 - 100 00110 100 0100 - 100 000 Sonu = (101.1)2 bulunur. rnek 56: (1111101) (101) =? ileminin sonucunu bulalm. 1111101 101 - 101 0101 - 101 0101 - 101 000 Sonu = (11001)2 olarak bulunur. 11001 101,1 10111 110 00000 10111 + 10111 10001010 x

40

Say Sistemleri

Tekrarlama ve alma Sorular 1. Say sistemlerinin tarihsel geliimini aklaynz. 2. Bilgisayar teknolojisinde kullanlan say sistemlerini sralaynz. 3. Say sistemlerinin taban deerine gre sahip olacaklar denklemleri yaznz. 4. Onaltl say sisteminde kullanlan harflerin temsil ettikleri anlamlar aklaynz. 5. Binary say sistemini tanmlaynz. 6. BIT, en dk anlaml biten yksek anlaml bit terimlerini aklaynz. 7. Sekizli say sisteminin zelliklerini zetleyiniz. 8. 0 - 20 arasndaki saylar, ikili, sekizli ve onaltl sistemde yaznz. 9. (1471)10=(?)2 ilemini yapnz. 10. (571,571)10=(?)2 dnmn yapnz. 11. (346,125)10=(?)8 ilemini yapnz. 12. (145,135)10=(?)16 ilemini yapnz. 13. (1453,1451)10=(?)16 ilemini yapnz. 14. Bilgisayarlarda ikili say sistemi ile birlikte sekizli ve onaltl say sistemlerinin tercih edilme sebepleri nelerdir? 15. (101101011)2 = (?)8 ve (1101101.101101)2 =(?)8 dnmlerini yapnz. 16. (101110110110111100)2 = (?)16 ve (101101.10111101)2 = (?)16 ilemlerini yapnz. 17. (3526)8 = (?)2 ve (25.316) = (?)2 evrimlerini yapnz. 18. (2146)8 = (?)16 ve (142.37)8 = (?)16 dnmlerini yapnz. 19. (10110111)2= (?)10 ve (10110.1011)2 = (?)10 evrimlerini yapnz.

Say Sistemleri

41

20. (2164)8 =(?)10 ve (142.37)8 = (?)10 dnmlerini yapnz. 21. (5E3)16 = (?)2 ve (1F2.4E9)16 = (?)2 ilemlerini yapnz. 22. (3F1)16 = (?)8 ve (2A.B3)16 = (?)8 evrimlerini yapnz. 23. (2A1)16 = (?)10 ve (F2.3B)16 = (?)10 dnmlerini yapnz. 24. Aadaki toplama ilemlerini yapnz.

11011 + 1101 (?)

11101 + 1111 (?)

11110 11011 + 10111 (?)

25. Aadaki karma ilemlerini dorudan karma yntemi ile yapnz. 1011 - 111 (?) 11011 - 10111 (?) 101110 - 10111 (?)

26. (55220)10 ve (2745)10 saylarnn r tmleyenlerini bulunuz. 27. (10111011)2 ve (10110011)2 saylarnn r tmleyenlerini bulunuz. 28. kili sistemdeki bir saynn r tmleyenini bulmann pratik yntemini aklaynz. 29. (55220-2745)10 ilemini 10 tmleyenine gre yapnz. 30. (2745-55220)10 ilemini 10 tmleyenine gre yapnz. 31. (10111011-10110011)2 ilemini 2 tmleyenine gre yapnz. 32. (10110011-10111011)2 ilemini 2 tmleyenine gre yapnz. 33. (49262)10 ve (36123)10 saylarnn r-1tmleyenlerini bulunuz. 34. (101110011)2 ve (100111011)2 saylarnn r-1 tmleyenlerini bulunuz.

42

Say Sistemleri

35. (49262-36123)10 ilemini 9 tmleyeni kullanlarak yapnz. 36. (36123-49262)10 ilemini 9 tmleyeni kullanlarak yapnz. 37. (101110011 100111011)2 ilemini r-1 tmleyeni kullanlarak yapnz. 38. (100111011 - 101110011 )2 ilemini r-1 tmleyeni kullanlarak yapnz. 39. Aadaki arpma ilemlerini yapnz. (1011011) * (101) = (?)2 (1011101) * (1100) = (?)2 (111100000) * (1000) = (?)2 40. Aadaki blme ilemlerini yapnz. (1011011) (101) = (?)2 (1011101) (1100) = (?)2 (111100000) (1000) = (?)2

BLM 3

KODLAMA VE KODLAR (CODING AND CODES)


Giri
Kodlama, iki kme elemanlar arasnda karlkl kesin olarak belirtilen kurallar btndr diye tanmlanabilir. Dier bir deyile, grnebilen, okunabilen yaz, say ve iaretlerin deitirilmesi ilemine kodlama denir. Baka bir bak as ile, sonlu elemana sahip bir kmenin her bir elemanna bir kod verilmesi, kodlama olarak tanmlanr. Morse alfabesi kodlamaya iyi bir rnektir.Kodlama ilemine dier bir rnek, bilgisayarn evresel birimleri ile merkezi ilem nitesi arasndaki bilgi iletiimidir. Bilgisayarlarda, bir alfabetik-saysal kaynak olan klavyeden gnderilen bilgi, 7 veya 8 bitlik ikili saylar eklinde kodlandktan sonra ilgili birime gnderilir. Kodlama ilemi yalnzca onluk sistemdeki saylar (0, 1, 2,....,9) ierebilecei gibi, alfabetik ve alfasaysal bilgilerin kodlanmasn ierebilir. Farkl bilgileri kodlama ihtiyac ve deiik alanlarda kodlama gereksinimi eitli kodlama yntemlerini dourmutur.

40

Kodlama ve Kodlar

Kodlama ilemi aadaki avantajlar salar: 1. Aritmetik ilemlerde kolaylk salar. 2. Hatalarn bulunmasn kolaylatrr. 3. Hatalarn dzeltilmesi ilemlerini basitletirir. 4. Bellek ilemlerinde verimlilii artrr. 5. Bilgilerin ilenmesi ileminin insanlarca kolayca anlalmasn salar. Yalnzca saysal karakterlerin kodlanmasyla ortaya kan kodlara saysal kodlar (BCD kodlar) denilirken, alfabetik ve saysal karakterlerin kodlanmasn ieren kodlama yntemlerine alfasaysal kodlar denir. Bu durumda kodlar iki grup altnda incelenebilir: saysal ve alfa saysal kodlar. 3.1. Saysal Kodlar Onlu bir saynn ikili say sistemindeki karlnn yazlmas ile oluan kodlama sistemi, yaln ikili kodlama (pure binary coding) olarak isimlendirilir. Saysal sistemlerde kullanlan kodlama sistemleri yaln ikili say sisteminde olmayabilir. Yalnzca saysal karakterlerin kullanld saysal kodlama sistemlerinin ok geni uygulama alan olmas nedeni ile, ok farkl saysal kodlama yntemleri kullanlmaktadr. Saysal kodlama yntemlerine rnek olarak; i- BCD kodu, ii- Gray kodu, iii- +3kodu, iv- Aiken kodu, v- 5te 2 kodu, vi- Bar kodu, kodlama yntemleri verilebilir. Saysal kodlama yntemlerine rnek olarak verilen kodlama eitlerine genel zellikleri ile zetleyelim.

Kodlama ve Kodlar

41

3.1.1. BCD Kodu (Binary Coded Decimal Code) - 8421 Kodu Onluk sistemdeki bir saynn, her bir basamann ikilik say sistemindeki karlnn drt bit eklinde yazlmas ile ortaya kan kodlama yntemine, kili Kodlanm Onlu Say Kodu - BCD kodu (Binary Coded Decimal Code) ismi verilir. Onluk say sistemi 0 ile 9 arasndaki saylar ierdiinden, her basamaktaki saynn ikili sistemde kodlanmas iin 4 bite ihtiya vardr. Onlu bir sayy BCD kodlu olarak yazmak iin, onlu saynn herbir basama 4 bitlik ikili say gruplar eklinde yazlr. Yazlan gruplar bir araya getirilince BCD kodlu say elde edilir. rnek 1: (263)10 saysn BCD kodu ile kodlayalm. Herbir basamaktaki saynn ikili karl 4 bit olarak yazlrsa; 2
0010

6
0110

3
0011

saylar bulunur.

Saylarn birletirilmesiyle; (263)10 = eitlii elde edilir. Burada unutulmamas gereken, bulunan saynn (263)10 saysnn ikili say sistemindeki karl olmaddr. rnek 2: (1001 0011 0110)BCD saysn onlu sisteme evirelim. Say drderli gruplara ayrlarak her bir gruptaki ikili saylarn onlu karl yazlrsa; (1001 0011 0110)BCD 9 3 6 saylar bulunur. Bulunan saylarn bir arada yazlmasyla sonu olarak; (100100110110)BCD = (936)10 says elde edilir. 3.1.2. Gray Kodu Gray kodlama yntemi, basamak arl olmayan bir kodlama yntemidir. Basamak arlnn olmamas, her bir basamaktaki saylarn basamak arlklarna gre karlklarnn olmamasdr. Saysal elektronik ve bilgisayar giri-k ilemlerinde kullanlan Gray kodlama yntemi, minimum deiimli kodlar snf ierisinde yer alr. Bunun nedeni bir saydan dierine geerken yalnzca bir bitin konum deitirmesidir. (001001100011)BCD

42

Kodlama ve Kodlar

rnein; yaln binary kodlamada (3)10 = (0011)2 deerinden (4)10 = (0100)2 deerine geerken bitin deeri deiirken, gray kodlamada yalnzca bir bitin deeri deiir. Gray kodlanm saylarda basamak deeri olmadndan, bu kodlama ynteminin aritmetik ilemlerin olduu yerlerde kullanlmas mmkn deildir. Ancak stun esasna gre alan cihazlardaki hatay azalttndan, giri / k birimlerinde ve analog - dijital eviricilerde tercih edilirler. Yalnzca, 9dan 0a geite ok sayda bit konum deitirir. Onlu saylarn karl olan ikili saylar Gray kodlanm olarak ifade etmek iin, bir saydan dierine geite tek bir bitin deer deitirmesi esas alnr. Tablo 3.1de, 0-15 arasndaki onlu saylarn karl olan ikili ve gray kodlanm saylar grlmektedir. Gray kodlu saylarn mahsuru; toplama, karma ve dier aritmetik ilemleri yapabilmek iin ikili say sistemine dntrlme zorunluluudur. Bu durumda ikili saylar Gray koda evirmek veya Gray kodlu bir saynn ikili karln bulmak iin aadaki yntemler kullanlr.
Onlu Deer kili Deer
8421
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Gray Kodu
Basamak deeri yok 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000

Tablo 3.1. Yaln ikili kodlu ve gray kodlu saylar.

Kodlama ve Kodlar

43

i- kili Saylarn Gray Koduna evrilmesi: kili sistemdeki bir sayy Gray kodlu say ekline dntrmek iin, en yksek basamak deerine sahip bitin solunda 0 olduu kabul edilip, her bit solundaki bit ile toplanarak yazlr. Bu ileme endk basamak deerlikli bite kadar devam edilir. Elde edilen say Gray kodlu saydr. rnek 3: (101110101)2 ikili sistemdeki sayy Gray koduna evirelim. 0 1 0 1 1 1 0 1 0 1 Balama biti 1 1 1 0 0 1 1 1 1 Sonu olarak; (101110101)2 = (111001111) Gray eitlii yazlabilir. rnek 4: (1000101)2 Binary saysn Gray koduna evirelim. 0 1 0 0 0 1 0 1 Binary Say Gray kodlu say Binary Say

1 1 0 0 1 1 1 Sonuta; (1000101)2 = (1100111) eitlii bulunur.

Gray kodlu say

ii- Gray Kodlu Bir Saynn kili Saylara evrilmesi: Gray kodlu bir sayy ikili sistemdeki say ekline dntrmek iin, en soldaki bit olduu gibi aaya indirilir ve indirilen sayyla bir sonraki basamakta bulunan say toplanarak yazlr. Bulunan say ile bir sonraki basamaktaki say toplanr ve bu ileme en dk deerlikli bite kadar devam edilir.

44

Kodlama ve Kodlar

rnek 5: (111001111)GRAY saysn ikili say sistemine evirelim. 1 1 1 0 0 1 1 1 1 Gray kodlu say

1 Sonuta;

kili say

(111001111)GRAY = (101110101)2 eitlii bulunur. rnek 6: (1100111)GRAY saysn ikili say sistemine evirelim. 1 1 Sonu olarak; (1100111)GRAY = (1000101)2 eitlii bulunur. 3.1.3. Art 3 (Excess 3) Kodu Art 3 kodu (+3 Code), BCD kodu ile ilgilidir ve belirli aritmetik ilemlerde ilem kolayl nedeniyle BCD kodu yerine kullanlr. Bir onlu saynn Art 3 kodundaki karl, onlu saynn karl olan ikili sayya 3 eklenmi halidir. Bu nedenle bu kodlama yntemi, 3 fazlalk kodu olarak ta isimlendirilir. Art 3 kodundaki saylar, BCD kodunda olduu gibi drt bitlik ikili saylar eklinde ifade edilir. Hesaplama yapmada ve hatalar dzeltmelerde salad kolaylklara ramen, tmleyenini almadaki glkler nedeniyle son zamanlarda nadiren kullanlmaktadr. 1 0 0 0 0 0 1 1 1 0 1 1 Gray kodlu say kili Say

Kodlama ve Kodlar

45

rnek 7: (48)10 saysn Art 3 koduna evirelim. 4 + 3 7 8 +3 11 her bir basamaa 3 eklenir, bulunan sonu 4 bitlik ikili sayya evrilir.

0111

1011

Bulunan saylar yan yana yazlarak Art 3 kodlu say elde edilir. Buna gre; (48)10=(01111011)+3 eitlii yazlabilir. rnek 8: 3 fazlalk kodlu (11000110)+3 saysnn onlu sistemdeki karln bulalm. Say drder bitlik gruplara ayrlr ve herbir grubun karl olan onlu say bulunur. Bu ilemlerle, (11000110)+3 1100 0110 = (12 6)+3

saylar elde edilir. Bulunan herbir saydan 3 karlrsa; 12 - 3 9 6 - 3 3

(93)10 says bulunur. Bu durumda, (10100110)+3=(93)10 eitlii yazlabilir.

3.1.4. 5de 2 Kodu


5de 2 kodunda, her onlu say, iinde mutlaka iki tane '1' bulunan 5 bitlik ikili say ile temsil edilir. Btn saylarda mutlaka iki tane '1' bulunduundan hatalarn kolayca bulunmasn salar. Saylar ikili sistemde ifade edilirken basamak deerleri '7 4 2 1 0' eklinde sralanr. (0)10 saysn 5te 2 kodunda ifade etmek iin (11000) kombinasyonu kullanlr.

46

Kodlama ve Kodlar

rnek 9 : (6)10 saysnn 5de 2 kodundaki karln bulalm. Basamak deerleri 74210 olduundan ve mutlaka 2 tane 1 bulunmas gerektiinden; (6)10 = (01100)5de 2 eitlii bulunur. rnek 10: (01010 10100)5te karln bulalm.
2

5te 2 kodlanm saynn onlu sistemdeki

Herbir basamaktaki say 5 bit ile ifade edildiinden, say 5 bitlik gruplara ayrlp herbir grubun karl olan onlu say yazlrsa; (01010 10100) 5 9 saylar bulunur. Bu durumda, (0101010100)5te 2 = (59)10 eitlii yazlabilir. 0-9 arasndaki saylarn 5te 2 kodunda ifade edilmesi ile Tablo 3.2deki deerler elde edilir. 5te 2 Kodlu Say 74210 0 11000 1 00011 2 00101 3 00110 4 01001 5 01010 6 01100 7 10001 8 10010 9 10100 Tablo 3.2. Onlu saylarn 5te 2 kodundaki karlklar Desimal Say

Kodlama ve Kodlar

47

3.1.5. Eitlik (Parity) Kodu


Binary bilginin bir yerden baka bir yere tanmas dijital sistemlerde ska karlalan bir olaydr. Bilginin bir yerden baka blgeye tanmas srasnda, deiik nedenlerden dolay grlt olumas ve oluan grltnn iletilen bilgiyi bozmas zaman zaman karlalan hadiselerdir. Bilgi iletimi srasnda bu ekilde oluan hatalar tespit etmek ve mmknse dzeltmek saysal sistemlerin zelliklerindendir. Hatalar tespit etmede kullanlan en yaygn ve en kolay yntem eitlik biti kodlama (parity code) yntemidir. Bu yntemde, hatalarn ortaya karlmasn salamak amacyla BCD kodlu saynn sandaki veya solundaki basamaa eitlik biti (parity bit) eklenir. Eitlik biti, kodlanan veride 1 yada 0larn tek mi, ift mi olduunu belirtir. ki trl eitlik biti yntemi bulunmaktadr: ift eitlik (even parity) ve tek eitlik (odd parity). ift eitlik ynteminde; eitlik bitinin deeri, kodlanacak bilgideki 1lerin toplam says (eitlik biti dahil) ift olacak ekilde seilir. Kodlanacak saydaki 1lerin says tek ise, eitlik biti olarak 1 eklenir. Kodlanacak bilgideki 1lerin says ift olmas durumunda ise, eitlik biti olarak 0 eklenir. rnek 11: (1000011)2 saysna ift eitlik biti yntemine gre eitlik biti ekleyelim. Kodlanacak bilgide (1000011) adet 1 bulunduundan, bilgideki 1lerin saysn ift yapmak iin eitlik biti olarak 1 eklenir ve sonu olarak; (11000011) says oluur. rnek 12: (1000001)2 saysn ift eitlik yntemine gre kodlayalm. Verilen sayda ift sayda 1 bulunduundan, eitlik biti olarak 0 eklenir ve kodlama ilemi sonucunda; 01000001 bilgisi oluur. Tek eitlik bit yntemi; ayn manta gre dzenlenir. Tek fark kodlanan bilgideki 1lerin says tek olmaldr. rnek 13: (1000001)2 saysna tek eitlik biti yntemini uygulayalm. 1000001 saysnda ift sayda 1 bulunduundan, eitlik biti deeri 1 olur ve

48

Kodlama ve Kodlar

kodlam bilgi; 11000001 deerini alr. rnek 14: (1000011)2 saysna tek eitlik biti ekleyelim. Verilen sayda tek sayda 1 bulunduundan, eklenecek eitlik biti 0 olur ve sonuta; 01000011 say dizisi elde edilir. Eitlik kodunda unutulmamas gereken nokta, ift veya tek eitlik biti ynteminde eklenen bitin bilginin bir paras olduudur. Normalde 7 bit olarak ifade edilen bilgiler, eitlik bitinin eklenmesiyle 8 bitlik bilgiler haline dnr. Eitlik kodlama ynteminin avantaj, bilginin iletilmesi srasnda bir bitin deerinin deimesi ihtimali olan yerlerde hatann alc tarafndan kolayca tespit edilebilmesidir. 3.1.6. Aiken Kodu Aiken kodu; 4 basamakl ve basamak deerlerinin 2421 eklinde ifade edildii bir kodlama eklidir. Onlu sistemde 5e kadar olan saylar kodlamak iin sa taraftaki basamaklar kullanlrken, 5den byk deerleri ifade etmek iin sol taraftaki bitler tercih edilir. Bu kodlama ekli simetrik kodlamaya bir rnektir. (0-4) arasndaki saylar iin normal ikili saylar kullanlrken, (5-9) arasndaki saylar iin balangtaki saylarn simetrii kullanlr( Tablo 5.3).
Say 0 1 2 3 4 5 6 7 8 9 Aiken Kodu 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111

Tablo 3.3 Onlu saylarn Aiken kodundaki karlklar

Kodlama ve Kodlar

49

rnek 15 : (3)10 ve (7)10 saylarn Aiken Koduna gre kodlayalm. (3)10 says 2421 basamak deerleri gz nnde bulundurularak yazlrsa; (3) = (0011)Aiken deeri elde edilir. Ayn ekilde, (7)10 says basamak deerleri gz nnde bulundurularak yazlrsa; (7)10 = (1101)Aiken eitlii bulunur. 3.1.7.Bar (ubuk) Kodu Onlu saylarn farkl ekilde dzenlenmi ubuklarla ifade edildii kodlama sistemi 'bar kodu' olarak isimlendirilir. Dier bir deyile, Karakterlerin(rakam veya harf) farkl kalnlktaki izgiler ve boluklar ile temsil edildii kodlama sistemi barkod olarak adlandrlr. Klavyeye alternatif olarak kullanlan bar kodu yntemi, veri giri / knn kolay olmas nedeniyle zellikle stoklama ilemlerinde ve marketlerde yaygn olarak kullanlmaktadr. Karakterleri temsil etmek iin kullanlan izgilerin uygun aralarla okunup zmlenmesi ve bilgisayara aktarlmas iin eitli barkod yntemleri ve barkodlar okuyacak farkl teknolojiler bulunmaktadr. ekil 3.1de rnek bir barkod sisteminin yaps grlmektedir.

ekil 3.1 Barkodun genel yaps

50

Kodlama ve Kodlar

ekil 3.1 de genel yaps verilen barkodda bulunan blgelerin temsil ettikleri anlamlar aadaki ekilde zetlenebilir. Balang/Biti Karakterleri: Barkodun iki yann tanmlayan zel karakterler, farkl barkod eitleri farkl balang ve biti karakterleri kullanr. Kontrol Karakterleri: Bir kodda bulunan deerlerden elde edilen ve barkod ierisine yerletirilen deerdir. Kontrol Karakteri, kodun doru olarak zmlenip-zmlenmediinin kontrol iin kullanlr. Farkl barkod eitleri, farkl kontrol karakterleri hesaplama yntemleri kullanlr. Kontrol karakterinin istee bal olarak kullanld barkod yntemlerinin yannda kontrol karakterinin zorunlu olarak kullanld yntemlerde bulunmaktadr. Bo Blgeler: Barkod balang ve bitiinde bulunmas gerekli bo alanlardr. Karakterleri ifade eden ubuk kombinasyonlarnn oluturulmasnda iki farkl yntem vardr: ki seviyeli kod ve ok seviyeli kod. ki seviyeli bar kodlama sisteminde; geni ubuk veya aralk (boluk) binary '1' deerini, dar ubuk veya aralk '0' deerini ifade eder. Dar ve geni ubuklar/boluklar ifade etmek iin kullanlan yaygn standart; 0,19 mm ve 0,38 mm geniliidir. Bu ekilde gsterimin kullanld eitli bar kod yntemleri bulunmaktadr. ki seviyeli kodlara rnek olarak; 39 bar kodu, 25 bar kodu ve HP41C bar kodu olarak isimlendirilen yntemler verilebilir. 39 bar kodu, 9da 3 kodu olarak tanmlanr ve 9 tane ubuk veya aral ierir. 9 ubuk veya aralktan 3 tanesi genitir. rnek 16: ekil 3.1de gsterilen kombinasyon 39 bar koduna bir rnektir. Bu rnekte toplam 9 ubuk / aralk bulunmaktadr. Bunlardan 1. ve 8. sralardaki ubuklar ile 3. sradaki aralk lojik 1 deerini, dier ubuk ve aralklar 0 deerlerini temsil etmektedir. 1 0 1 0 0 0 0 1 0

ekil 3.1. 39 Bar koduna rnek gsterim.

25 Bar kodu olarak isimlendirilen kod, 5te 2 kodunun ubuklarla ifade edilen eklidir. Bu kodda bilgiler yalnzca ubuklarla ifade edilir, aralklar bir anlam iermez. Her bilgi 5 ubuk ile oluturulur ve bunlardan yalnzca 2 tanesi genitir. nce ubuklar '0', kaln ubuklar '1' anlamna gelir.

Kodlama ve Kodlar

51

rnek 17: Onlu sistemdeki 0 ve 6 deerlerini 25 bar kodu ile gsterelim. dizisi '0' deerini temsil ederken , dizisi onlu '6' deerini temsil eder.

ekil 3.3. Onlu say sistemindeki 0 ve 6 deerlerinin 25 bar kodu ile gsterilmesi.

HP41C kodu, yalnzca ubuklarn anlam ierdii dier bir ubuk kodlama yntemidir. Bu yntemde de dar ubuklar 0 deerini temsil ederken, geni ubuklar 1 deerini temsil ederler. ok seviyeli kodlar grubu olarak isimlendirilen ikinci ubuk kodlama sisteminde genellikle 4 seviyeli saysal kodlar kullanlr. Bu sistemde ubuk+aralklar 7 karakter uzunluundadr ve her bilginin temsilinde mutlaka 2 ubuk, 2 aralk bulunmaldr. Kod 93 ve Kod 128 olarak isimlendirilen kodlar, 4 seviyeli bar kodlardr. ekil 3.4de onlu saylarn 4 seviyeli kodla ifade edilmesine rnekler grlmektedir.

Say

Binary Karl

rnek Kodlama
Not: Bar kodlamada verilen rnekler, anlamay kolaylatrmak amacyla asitletirilmitir. Bu nedenle gsterilen rnekler gerek durumu temsil etmeyebilir.

0 1

3211 2221

9 bala/bitir

3112 111

ekil 3.4. Onlu saylarn ok seviyeli kodlarla gsterimi.

Farkl kodlama eitleri ierisinden lkemizde yaygn olarak kullanlan, EAN13 kodlama standarddr. 13 basamakl kodlama sistemi olarak da isimlendirilen bu kodlama sistemini kullanmak iin Trkiye Odalar ve Borsalar Birliinden (TOBB) izin almak gerekir. 13 basamakl kodlama sisteminde ilk iki veya basamak lke kodu olarak kullanlr. lkemizde 3 basamak lke kodunu temsil etmek iin kullanlmaktadr ve lkemizde Trkiyenin kodunu 869dur. lke

52

Kodlama ve Kodlar

kodunu takip eden 4-6 basamak firma kodu, 3-5 basamak ise rn kodu olarak kullanlr (firmann zelliine gre deiir). Bu durumda firma rn kodu olarak 9 basamak kullanlr. 13. basamaktaki say kontrol iin kullanlr ve 9 haneli firma-rn kodundan retilen say ile 13. basamaktaki say karlatrlarak kontrol ilemi gerekletirilir. Barkodlu bilgiler barkod okuyucu ile okunur. Bir barkod tarandnda, kodda bulunan izgiler ve boluklar elektrik sinyallerine dntrlrler. Boluklarn (veya izgiler) elektriksel olarak 0Va, siyah izgilerin 1Va karlk geldii barkod sisteminde ekil 3.5deki deerler elde edilir. Elde edilen sinyalin bilgisayar tarafndan anlalabilecek saysal deerlere dntrlmesi gerekir. Bu dnm ilemi kurallar nceden belirlenen bir kod zc ile yaplr. Barkod okuma ileminde, ekil 3.6da prensip emas izilen ilemler gerekletirilir.
Barkod

Saysal aret

ekil 3.5 Barkodun elektriksel iarete evrilmesi

Barkodun sahip olduu deerler, genellikle barkodun altna yazlr ve barkodun herhangi bir nedenle okunamamas durumunda barkodun deerinin el ile bilgisayara girilebilmesine imkan tanmak iin kullanlr.

ekil 3.6. Barkod okuma ileminin blok emas

Saysal kodlar olarak ifade edilen ve BCD kodlarna rnek olarak gsterilen kodlama yntemlerini (bar kodu hari) bir arada ifade edersek Tablo 3.5 elde edilir.

Kodlama ve Kodlar

53

BCD KODLAR
Onlu Deer Basamak Deeri BCD Kodu Gray Kodu
Basamak deeri yok

Art 3 Kodu

5de 2 Kodu

Tek parity Kodu

ift parity Kodu Parity bit

Aiken kodu

8421
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

8421
0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

74210
11000 00011 00101 00110 01001 01010 01100 10001 10010 10100

Parity bit 8421 1 0 0 1 0 1 1 0 0 1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

2421
0000 0001 0010 0011 0100 1011 1100 1101 1110 1111

8421
0 0000 1 0001 1 0010 0 0011 1 0100 0 0101 0 0110 1 0111 1 1000 0 1001

0 1 2 3 4 5 6 7 8 9

0000 0001 0011 0010 0110 0111 0101 0100 1100 1101

Tablo 3.5. Saysal kodlama sistemlerinde onlu saylarn gsterilmesi.

3.2. Alfa Saysal Kodlar Bilgisayarlarda saylarla birlikte alfabedeki harfler, noktalama iaretleri ve dier zel karakterler kullanlmaktadr. Tm bu bilgileri kodlamak iin kullanlan yntemler, Alfasaysal kodlama yntemleri olarak isimlendirilir. Alfasaysal kodlar; tm byk ve kk harfleri, 7 tane noktalama iaretini, 0dan 9a kadar 10 sayy ve +, /, #, %, *, vb. karakterleri ierir. Yaygn olarak kullanlan iki trl alfasaysal kodlama yntemi bulunmaktadr. Bunlar, ASCII (Amerikan Standart Code For Information Interchance) ve EBCDIC (Extended BCD Interchance Code) kodlardr. Bu kodlardan daha yaygn olarak kullanlan ASCII kodudur. ASCII kodu; 7 bitlik bir koddur (8. bit baz karakterlerin kontrol iin kullanlr). ASCII kodu 27 = 128 bilgiyi kodlama kapasitesine sahiptir. Bu kapasite rakam ve harflerle birlikte bilgisayarda kullanlan Enter, Linefeed, vb. ilemleri ifade etmek iinde yeterlidir. Tablo 3.6de kullanlan baz bilgilerin ASCII kodlama ynteminde ve onaltl sistemde kodlanm karlklar grlmektedir.

54

Kodlama ve Kodlar

kili say formundaki ASCII kodlu bir saynn anlamn bulmak iin, ikili saynn karl olan onaltl say bulunur. Onaltl saynn ifade ettii karakter tespit edilirse kodlanm say anlaml hale gelir. rnek 18 : kili say sistemindeki aadaki mesaj ASCII kodunda kodlanmtr. Bu mesajn anlam nedir? 1001000 1000101 100110 1010000 Her 7 bitlik kodun onaltl sistemdeki karl bulunup yazlrsa, 48 45 4C 50 deerleri elde edilir. Bu deerlerin temsil ettikleri bilgiler tablodan bulunup eklenirse; 48=H, 45=E, 4C=L, 50=P eitlikleri bulunur ve sonu olarak, HELP bilgisine ulalr. rnek 19: BASIC proglamlama dilinde program yazan bir programc NEXT boluk I yazm olsun. Bu durumda ASCII kodunda bellekte saklanacak bilgi nedir?

Karakter
N E X T Space I

Onaltl
4E 45 58 54 20 49

kili
0100 0110 0100 0101 0101 1000 0101 0100 0010 0000 0100 1001

Kodlama ve Kodlar

55

Karakter

7-Bit ASCII 100 0001 100 0010 100 0011 100 0100 100 0101 100 0110 100 0111 100 1000 100 1001 100 1010 100 1011 100 1100 100 1101 100 1110 100 1111 101 0000 101 0001 101 0010 101 0011 101 0100 101 0101 101 0110 101 0111 101 1000

Sekizli Onaltl 101 102 103 104 105 106 107 110 111 112 113 114 115 116 117 120 121 122 123 124 125 126 127 130 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50 51 52 53 54 55 56 57 58

Karakter

7-Bit ASCII 101 1001 101 1010 011 0000 011 0001 011 0010 011 0011 011 0100 011 0101 011 0110 011 0111 011 1000 011 1001 010 0000 010 1110 010 1000 010 1011 010 0100 010 1010 010 1001 010 1101 010 1111 010 1100 011 1101 000 1101 000 1010

Sekizli Onaltl 131 132 060 061 062 063 064 065 066 067 070 071 040 056 050 053 044 052 051 055 057 054 075 015 012 59 5A 30 31 32 33 34 35 36 37 38 39 20 2E 28 2B 24 2A 29 2D 2F 2C 3D 0D 0A

A B C D E F G H I J K L M N O P Q R S T U V W X

Y Z 0 1 2 3 4 5 6 7 8 9 boluk . ( + $ * ) / , =
RETURN
LINEFEED

Tablo 3.6. ASCII kodlu karakterlerin gsterilii.

Her bir karakterin ASCII kodunda karl bulunur. Onaltl sistemde ifade edilen deerlerin ikili sistemdeki karl yazlrsa, programcnn girdii karakterlerin karl olan ikili saylar bulunur.

56
Karakter Boluk . < ( + * ) ; / , > ? : ' = " A B C D E F G Onaltl Tabanda 40 4A 4B 4C 4D 4E 5A 5B 5C 5D 5E 60 61 6B 6E 6F 7A 7B 7C 7D 7E 7F C1 C2 C3 C4 C5 C6 C7 kili Tabanda 0100 0000 0100 1010 0100 1011 0100 1100 0100 1101 0100 1110 0101 1010 0101 1011 0101 1100 0101 1101 0101 1110 0110 0000 0110 0001 0110 1011 0110 1110 0110 1111 0111 1010 0111 1011 0111 1100 0111 1101 0111 1110 0111 1111 1100 0001 1100 0010 1100 0011 1100 0100 1100 0101 1100 0110 1100 0111 Karakter H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9 Onaltl Tabanda C8 C9 D1 D2 D3 D4 D5 D6 D7 D8 D9 E2 E3 E4 E5 E6 E7 E8 E9 F0 F1 F2 F3 F4 F5 F6 F7 F8 F9

Kodlama ve Kodlar
kili Tabanda 1100 1000 1100 1001 1101 0001 1101 0010 1101 0011 1101 0100 1101 0101 1101 0110 1101 0111 1101 1000 1101 1001 1110 0010 1110 0011 1110 0100 1110 0101 1110 0110 1110 0111 1110 1000 1110 1001 1111 0000 1111 0001 1111 0010 1111 0011 1111 0100 1111 0101 1111 0110 1111 0111 1111 1000 1111 1001

Tablo 3.7. EBCDIC kodunda bilgilerin kodlanmas.

rnek 20: DIGITAL kelimesinin elde edilebilmesi iin yazlmas gerekli ASCII kodlu bilgiyi yazalm. Herbir karakterin karl olan bilgilerin yazlmas ile; D = 100 0100 I = 100 1001 G = 100 0111 I = 100 1001 T = 100 0100 A = 100 0001 L = 100 1100

Kodlama ve Kodlar

57

bilgileri elde edilir. EBCDIC Kodu, IBM tarafndan gelitirilen ancak dier reticiler tarafndan benimsenmedii iin yaygn olarak kullanlmayan, 8 bitlik alfasaysal bir kodlama sistemidir. Her bir bilginin farkl ekilde onaltl ve ikili sistemde temsil edildii bu kodlama sisteminde, karakterlerin eitlikleri Tablo 3.3de toplu olarak grlmektedir. Bu kodlama sisteminde, bilgilerin kodlanmasnda kullanlan mantk ASCII kodunun aynsdr. Tekrarlama ve alma Sorular 1. Kodlamay tarif ediniz. 2. Kodlama eitleri en genel ekilde ka gruba ayrlabilir? 3. Kodlama ileminin stnlklerini sralaynz. 4. Saysal kodlar tanmlaynz. 5. Saysal kodlarn yaygn olarak kullanlanlarn sralaynz. 6. BCD kodunu tanmlaynz. 7. (346)10 ve (2412)10 saylarn BCD kodlu olarak ifade ediniz. 8. (100101010110)BCD ve (011010000011)BCD saylarnn onlu sistemdeki karlklarn bulunuz. 9. Gray kodu tanmlayarak, Gray kodun kullanld yerleri aklaynz. 10. (1001001100)2 ve (1110000011)2 saylarn Gray koduna eviriniz. 11. (101110)Gray ve (10111011)Gray Gray kodlu saylar ikili sisteme eviriniz. 12. (72)10=(?)+3 ve (00110111)+3=(?)10 dnmlerini yapnz. 13. 5te 2 kodunun stnl nedir? 14. (9)10 ve (12)10 saylarnn 5te 2 kodundaki karlklarn yaznz. 15. (10100 00110)5te 2 ve (10010 11000) 5te 2 saylarnn onlu say sistemindeki karlklarn bulunuz. 16. Eitlik bitini tanmlayarak, eitlik biti eitlerini yaznz. 17. Eitlik bitinin kullanld yerleri ve faydalarn sralaynz. 18. (1011100) ve (0111000) saylarna ift eitlik yntemine gre eitlik biti ekleyiniz.

58

Kodlama ve Kodlar

19. (1011100) ve (0111000) saylarna tek eitlik yntemine gre eitlik biti ekleyiniz. 20. Bar kodunu tarif ediniz. Bar kodlarn oluturulmasnda kullanlan yntemleri zetleyiniz. 21. 39 ve 128 bar kodlarn karlatrnz. 22. Alfasaysal kodlar zetleyiniz. 23. ASCII ve EBCDIC kodlar arasndaki farklar zetleyiniz. 24. 1010011 1001111 1001110 ikili sistemdeki saylarla ifade edilen ve ASCII kodlanm bilgi hangi kelimeyi temsil etmektedir? 25. BALA bilgisinin bilgisayara girilmesi ile oluan ASCII kodlu ikili sistemdeki say dizisini bulunuz.

BLM 4 BOOLEAN KURALLARI VE LOJK FADELERN SADELETRLMES (BOOLEAN ALGEBRA AND LOGIC SIMPLIFICATION)
Giri Saysal elektroniin temeli hipoteze dayanmaktadr. Doru veya Yanl olduu konusunda karar verilebilen fikirler hipotez olarak tanmlanr. Hipotez ayn anda hem doru, hem yanl olamaz, yalnzca doru veya yalnzca yanl olarak deerlendirilebilirler. rnein; Su 00Cnin altnda donar Gne dnya etrafnda dner fikirlerinden birincisi doru, ikincisi ise yanl olarak deerlendirilebilir ve bu nedenle bu fikirler hipotez olarak kabul edilir. Salksz beslenen insanlar hastalanrlar fikrinde; insanlarn hastalanmalarna tek etken salksz beslenme olmadndan (genetik, evre artlar, vb.) fikrin hipotez olarak deerlendirilmesi mmkn deildir. Doru veya yanl olarak tanmlanamayan fikirler hipotez olarak tanmlanmaz ve fikir olarak ifade edilirler. Hipotez olarak ifade edilen fikirler basit veya karmak olabilir. Daha basit hipotezlere paralanamayan hipotez basit hipotez, basit hipotezlerden oluturulmu hipotez ise karmak hipotez olarak isimlendirilir.

64

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

Basit veya karmak hipotezlerin matematiksel ifadeler eklinde ifade edilmesi ile Boolean Matematiinin temeli oluur. Boolean kurallar veya Boolean matematii olarak isimlendirilen matematiin temeli, Aristotlenin mantnn matematiksel notasyonlara uygulanmas sonucu atld. Matematiki George Boole (1815-1864) tarafndan 1854 ylnda ortaya atlan fikirlerin Peono, Whitehead, Bertrand Russell ve dier matematikiler tarafndan gelitirilmesi ile, saysal elektroniin oluumunu salayan Boolean matematii gelitirildi. Boolean matematiinin geliim sreci ierisinde, kullanlan notasyon ve sembollerde deiimler olutu ve Boolean matematiini oluturan kurallar (postulates), E.V. Huntington tarafndan 1904 ylnda basld. Oluturulan kurallarn Claude E. Shannon tarafndan elektronik elemanlara uygulanmas sonucu, Boolean kurallarnn anahtarlamal sistemlerde kullanlabilecei akland (1938). Elektronik devrelerin bir ksmn oluturan anahtarlamal sistemlerin temelini oluturduu Lojik devreler, ikili moda gre alr ve giri /klar 0 veya 1 deerlerinden birisini alabilir. Byle bir devre, cebirsel veya grafiksel yntemlerden birisi kullanlarak sadeletirilebilir. Lojik devrelerin sadeletirilmesinde kullanlan yntemlerden birisi, temel prensiplere gre doruluu kabul edilmi ilemler, eitlikler ve kanunlardan oluan Boolean kurallardr. Dier bir deyile; Boolean kurallar, dijital devrelerin sahip olduklar girilerin etkilerini aklamak ve verilen bir lojik eitlii gerekletirilecek en iyi devreyi belirlemek amacyla lojik ifadeleri sadeletirmede kullanlabilir. Lojik devrelerin ilevini aklamak amacyla yazlan eitliklerde, giri deikenleri olarak alfabenin bandaki harfler (A, B, C, D,..) k deikenleri olarak alfabenin sonundaki harfler (I, X, Y, W, Z,..) kullanlr (ekil 4.1).

Giriler A,B,C,...

klar Lojik Devre X,Y,Z,...

ekil 4.1. Lojik devrelerde giri / k deikenlerinin belirlenmesi.

4.1. nemli Boolean Kurallar 1850li yllarda George Boole tarafndan gelitirilen Boolean matematii kurallar, VE, VEYA ve DEL temel mantksal ilemlerinden oluan sembolik bir sistemdir. George Boole, temel mantksal ilemleri kullanlarak toplama, karma, arpma, blme ve karlatrma ilemleri yapabiliyordu. Bu ilemler temelde ikili ilemlerdi ve bu nedenle birbirinin tersi olan iki durumla aklanabiliyordu:

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

65

Doru Yanl,

Evet Hayr,

Ak Kapal,

1 0,

vb.

Balangta pratik olarak grlmeyen sistem, daha sonralar yaygn olarak kullanlmaya baland ve Boolean Matematii / Cebiri veya Boolean Kurallar olarak isimlendirildi. kili say sistemi ile birletirilen Boolean kurallar, saysal elektronik devrelerin (buna bal olarak Bilgisayarlarn) temelini oluturdu. Her sistemin kendi ierisinde kurallar olmas gibi, Boolean matematiinde de kendi ierisinde kurallar vardr. Sadeletirme ilemini gerekletirmede kullanlan bu kurallar genel hatlar ile inceleyelim. 1. Temel zellikler :

Boolean cebrindeki temel zellikler : etkisiz eleman, birim eleman, yutan eleman, ters eleman eklinde sralanabilir. 1a : Toplamada Etkisiz Eleman (0) : A+0=A 0+0=0 1+0=1
a a 0

1b : arpmada Etkisiz Eleman (1) : A.1=A a 0.1=0 1.1=1 1c : Toplamada Birim Eleman :
a

A+1=1 0+1=1 1+1=1

1 1

1d : arpmada Yutan eleman: A.0=0 0.0=0 1.0=0


a 0 0

66

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

1e : Ters eleman : Bir deiken 0 ise deili (bar, tersi vb.) 1, deiken 1 ise deili 0 olarak alnr. Bir deikenin deili, deiken zerine konan izgi veya kesme iareti ile belirtilir. A = 0 => A' = 1 , A = 1 => A' = 0

Bir deikenin deilinin deili (tersinin tersi) kendisine eittir : (A'' =A). 1f : Toplama ve arpma lemleri : Boolean matematiinde, VEYA ilemi toplama (+) ve VE ilemi arpma (.) ilemlerine karlk gelir. Boolean matematiinde geerli olan toplama ve arpma ilemleri aadaki ekilde zetlenebilir. A +A' = 1 0+1 =1 1+0 =1
a 1 a

A.A' = 0 0.1=0 1.0=0

A+A=A 0+ 0=0 1+ 1=1 A.A=A 0.0=0 1.1=1


a

a a a

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

67

2- Sabit kuvvetlilik : Boolean matematiinde normal aritmetik ilemlerdeki toplama ve arpma ilemlerinden farkl olarak kullanlan kurallardan birisi; sabit kuvvetliliktir. a) A + A = A (A+A+A+........+A = A ) , 3- Deiim Kanunu (Comutative Law) : Toplama ve arpma ilemlerinde geerli olan deiim kanunu ayn ekli ile Boolean matematiinde de geerlidir. a) A + B = B + A 4- Birleme Kanunu (Assosiative Law ) : Toplama ve arpma ilemlerinde geerli olan deiim kanunu ayn ekli ile Boolean matematiinde de geerlidir. a) (A + B) + C = A + (B + C) = A+B+C 5- Dalma Kanunu (Distributive Law) : Gerek toplamann arpma zerindeki gereksede arpmann toplama zerindeki dalma zellikleri olarak tanmlanan kanunlar, ayn ekli ile boolean matematiinde kullanlmaktadr. 6- Yutma Kanunu (Absorbation Law) : Yalnzca Boolean cebirinde geerli olan kurallardan bir dieri; yutma kanunudur. a) A+ A . B = A b) A . (A+B) = A b) (A . B) . C = A . (B . C) = A . B . C b) A . B = B . A b) A . A = A (A.A.A.A...........A = A )

7- Basitletirme Kanunu (Minimisation Law) :

68

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

Toplama ve arpma ilemlerinde boolean matematiinde geerli olan bir diger kural; basitletirme ve sadeletirme kuraldr. a) A + A' . B = A + B 8- De Morgan Kanunlar : VEYADEL ve VEDEL ilemlerinden faydalanarak uyulanan ve lojik ilemlerde kolaylklar salayan kurallar, De Morgan Kanunlar / Kurallar olarak isimlendirilir a) A.B =A'+B' b) A+B = A'.B' b) A .(A'+B) = A . B

4.2. Boolean Kurallarn Kullanarak Lojik Eitliklerin Sadeletirilmesi Karmak lojik ifadeler, yukarda zetlenen boolean matematiindeki kurallardan faydalanarak sadeletirilebilirler (basitletirilebilirler). Sadeletirilen lojik ifadelerden oluturulacak elektronik devreler, hem daha basit hem de daha ucuz olarak gerekletirilebilirler. Boolean kurallarnn lojik ifadelerin basitletirilmesinde kullanlmasna rnek olmas bakmndan yukardaki baz eitlikleri ispatlayalm ve fonksiyon basitletirme ilemleri yapalm. lemlerde deikenlerin deilini ifade etmek iin ifadelerin deili iin sembol kullanlacaktr. rnek 1: 5 bnin ispatn yapalm. (A+B) . (A+C) = A . A +A .C + B . A + B . C = A + A.C + A.B + B.C A = A (1+C+B) + B.C
1

'

iareti kullanlrken, birleik

= .1 A+ B.C = A +B.C rnek 2: 6 ann ispatn yapalm. A+A.B = A (1+B) = A.1 = A 1 rnek 3: 6 bnin ispatn yapalm. A.(A+B) = A.A + A.B = A+ A.B = A.(1+B) = A.1 = A A 1 (1+B = 1)

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

69

rnek 4: 7 ann ispatn yapalm. A + A'.B = A + A'.B =A'.(A'.B) = A'.(A''+B') A = A'.(A+B') = A'.A + A'.B' = A'.B' =A+B = A+B 0 rnek 5: 7 bnin ispatn yapalm. A.(A'+B) =A.A' + A.B = 0 + A.B = A.B 0 rnek 6 : (A+B+C) ' = A'.B'.C' nin ispatn yapalm. A+ B+C = A+X = A'.X' = A'.(B+C) ' = A'.(B'.C') = A'.B'.C' (B+C=X) olarak varsayalm. rnek 7 : F = A'.B + A + A.B ifadesini sadeletirelim. A'.B + A + A.B = A.(1+B) + A'.B = A + A'.B = A'.(A'.B) = A'.(A''+B') 1 A = A'.A'' + A'.B' = A'.A + A'.B' A 0 = A'.B' = A+B = A+B Sadeletirme ilemi, B parantezine alnarak yaplrsa; A'B + A + AB = B . (A+A') + A = B . 1 + A = A+B olarak bulunur. Bu sonu, ayn sonuca farkl ekillerde ulalacana iyi bir rnektir. rnek 8: A'.B'.C + A'.B.C + A.B' ifadesini sadeletirelim. A'.B'.C + A'.B.C + A.B' = A'.C.(B+B') + A.B' = A'.C + A.B' 1 rnek 9: A.B + A'.C + B.C ifadesini sadeletirelim A.B + A'.C + B.C = A.B + A'.C + B.C.(A+A') = A.B + A'.C + A.B.C + A'.B.C (A*1=A ve A+A'=1 olduundan sonu deimez) = A.B.(1+C) + A'.C.(1+B) = A.B +A'.C

70

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

rnek 10: A'B'C' + A'B'C + ABC' + AB'C' ifadesini sadeletirelim A'B'C' + A'B'C + ABC' + AB'C' = A'B'.(C+C') +AC'.(B+B')
1 1

= A'B' + AC' 4.3. Doruluk Tablosu


1

Lojik devrelerde, giri deikenlerinin alabilecekleri saysal deerleri (kombinasyonlar) ve saysal deerlere gre klarn durumunu gsteren tablolara, doruluk tablosu denir. Doruluk tablolar oluturulurken, giri deiken saysna gre durum ifadesi ortaya kar. n tane deiken iin 2n deiik durum oluur. rnein; 2 deikenli bir ifade iin 22 = 4 deiik durum, 3 deikenli bir ifade iin 23 = 8 deiik durum elde edilir. rnek 11 : Giri deikenlerinin A ve B olduu bir sistemde A+B ilemi gerekletirildiine gre; A ve B nin alaca deerler ile kta oluacak deerleri tablo halinde gsterelim.
A 0 0 1 1 B 0 1 0 1 A+B 0 1 1 1

rnek 12 : A ve B giri deikenlerine sahip lojik devrenin k f=A.B eitlii ile gsterilmektedir. Giri ve kta oluabilecek deerleri tablo halinde gsterelim.
A 0 0 1 1 B 0 1 0 1 A*B 0 0 0 1

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

71

rnek 13 : Giri deikenleri olarak isimlendirilen A ve B deikenlerinin alaca saysal deerleri ve bu deikenlerle oluturulabilecek btn ilemleri doruluk tablosu ile gsterelim.

A
0 0 1 1

B
0 1 0 1

A'
1 1 0 0

B'
1 0 1 0

A+B
0 1 1 1

A.B
0 0 0 1

A+A'
1 1 1 1

A.A' B+B'
0 0 0 0 1 1 1 1

B.B'
0 0 0 0

A+B' A'+B
1 0 1 1 1 1 0 1

rnek 14 : A+B = A' . B' De Morgan teoremini doruluk tablosu ile ispatlayalm. Eitliin iki tarafndaki ilemleri temsil eden stunlarn ayn deerlere sahip olmas, doruluk tablosu yardm ile eitliin doru olduunu ispatlar.
A
0 0 1 1

A'
1 1 0 0

B
0 1 0 1

B'
1 0 1 0

A+B
0 1 1 1

A+B
1 0 0 0

A'.B'
1 0 0 0

rnek 15 : A . B = A'+B' eitliini doruluk tablosu ile ispatlayalm.


A
0 0 1 1

A'
1 1 0 0

B
0 1 0 1

B'
1 0 1 0

A.B
0 0 0 1

A.B
1 1 1 0

A'+B'
1 1 1 0

72

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

rnek 16 : F = A + A . B = A

olduunu ispatlayalm.

A
0 0 1 1

B
0 1 0 1

A.B
0 0 0 1

A+A.B
0 0 1 1

rnek 17 : F = A . (B+C) = (A . B) + (A . C) eitliinin doru olduunu doruluk tablosunda deiken deerlerini kullanarak ispatlayalm.

A B C
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

B+C
0 1 1 1 0 1 1 1

A.(B+C)
0 0 0 0 0 1 1 1

A.B
0 0 0 0 0 0 1 1

A.C
0 0 0 0 0 1 0 1

(A.B)+(A.C)
0 0 0 0 0 1 1 1

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

73

rnek 18 : F = A + A . B + A'. C + C' . D = A + C + D kullanarak ispatlayalm.


A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

eitliini doruluk tablosu

A'
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

B
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B'
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0

C
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

C'
1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

D'
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

AB
0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1

A'C C'D A+AB+A'C+C'D


0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1

A+C+D
0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1

En son iki stundaki deerlerin eit olmas ifadelerin birbirlerine eit olduunu gsterir. 4.4. VENN Diyagram Venn diyagram, Boolean deikenleri arasndaki ilikileri ekillerle gstermek amacyla kullanlan yntemdir. Dier bir deyile; kmeler cebrinin grafik olarak gsterimi olan Venn Diyagramlar, lojik ifadeleri grsel olarak ifade etmeye yarayan bir aratr. Bu yntem, ekil 4.1'deki gibi dairelerin kullanld ve her dairenin bir deikeni temsil ettii gsterim eklidir. Bir dairenin ierisindeki tm noktalar deikenin kendisini gsterirken, dairenin dndaki tm noktalar ise deikenin deili olarak ifade edilir. rnein A=1 ve buna bal olarak A'=0 olarak dnrsek; Ay temsil eden dairenin iindeki noktalar 1i, dndaki noktalar 0 temsil eder. Bu kabullere gre birbirini kesen iki daire ve dairelerin dndaki noktalar ekil 4.2deki gibi ifade edilir.

74

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

A ve B olarak isimlendirilen iki kmenin ortak elemanlar kesiim (AB) kmesini ve iki kmenin elemanlarnn tamam bileim (AB) kmesini oluturur. A kmesinin eleman olmayan elemanlardan oluan kme A olarak isimlendirilen kmeyi oluturur.

A
AB' AB A'B A'B'

AB+A

ekil 4.2. Venn Diyagramnda kmelerin oluturulmas ve AB +A = A eitliinin Venn diyagram ile gsterimi.

B A.B

C
A(B+C)

A.C

C
AB + AC

ekil 4.3. Dalma kanununun Venn diyagram ile gsterilmesi.

Venn diyagramlar, Boolean cebrindeki sadeletirmeleri veya teoremlerin geerliliini gstermek iin kullanlabilir. ekil 4.2, AB ve A deerlerini temsil eden, sonuta A+AB = A eitliini ifade eden blgeleri gsterir. eklin incelenmesinden; AB+A eitliini ifade eden blge ile A y ifade eden blgenin ayn olduu grlr. ekil 4.3, A.(B+C) = (A.B) + (A.C) dalma kanununun Venn diyagram ile gsterimini gstermektedir. Bu diyagramda, birbirini kesme blgeleri bulunan ve A, B, C ile ifade edilen daire bulunmaktadr. deikenli Venn diyagram ile sekiz farkl alan tanmlamak mmkndr. Bu rnek ile A, B, C olarak ifade edilen blgelerin kesime noktalar ile AB+AC olarak tanmlanan blgelerin ayn olduu gsterilebilir.

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

75

4.5. Temel Almlar ve Standart fadeler Daha nceki konularda bahsedildii zere, bir binary deikeni, ya kendi normal formu olan A olarak veya deili olan A' formu ile ifade edilebilir. Bu formlarla ifade edilebilen deikenler fonksiyon halini ald zaman; canonical form (kanun-kaide) olarak adlandrlan minterm (arpmlarn toplam) veya maxterm (toplamlarn arpm) modellerinden biri ile gsterilirler.
Deiken A
0 0 0 0 1 1 1 1

Mintermler Terim
A'B'C' A'B'C A'BC' A'BC AB'C' AB'C ABC' ABC

Maxtermler Terim
A+B+C A+B+C' A+B'+C A+B'+C' A'+B+C A'+B+C' A'+B'+C A'+B'+C'

B
0 0 1 1 0 0 1 1

C
0 1 0 1 0 1 0 1

sim m0 m1 m2 m3 m4 m5 m6 m7

sim M0 M1 M2 M3 M4 M5 M6 M7

Tablo 4.1. deikenli bir sistemde oluabilecek minterm ve maxterm terimleri.

Bir boolean ifadede bulunan deikenlerin sahip olduu veya oluturabilecei kombinasyonlarn VE (arpm) ilemi sonucunda 1 olacak ekilde uyarlanmasna (deikenin deeri 1 ise olduu gibi alnp, 0 ise deili ile ifade edilerek), minterm denir. Ayn yolla, deikenlerin kombinasyonlarnn VEYA (toplama) ilemi sonucunda 0 deerini almasn salayacak ekilde deikenlerin ekillendirilmesine maxterm denir. Tablo 4.1de deikenli bir sistemde deikenlerin oluturabilecei kombinasyonlar ve bu kombinasyonlarda elde edilecek minterm ve maxterm terimleri verilmitir. Bir Boolean fonksiyonu Tablo 4.1deki doruluk tablosundan belirli kombinasyonlarn seilmesi, seilen kombinasyonlarn sonu olacak ekilde formlandrlmas ve formlandrlan kombinasyonlarn toplanmas (VEYA ilemine tabi tutulmas) eklinde tanmlanabilir.

76

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

rnek 19 : Tablo 4.2deki doruluk tablosunda f1 ve f2 fonksiyonlarn minterm formu ile tanmlayalm.

A
0 0 0 0 1 1 1 1

B
0 0 1 1 0 0 1 1

C
0 1 0 1 0 1 0 1

f1
0 1 0 0 1 0 0 1

f2
0 0 0 1 0 1 1 1

Tablo 4.2. Fonksiyonlardaki minterm oluturacak kombinasyonlarn seilmesi. f1 fonksiyonunda 1 olarak tanmlanan kombinasyonlardaki deiken deerleri; 001, 100 ve 111 olduundan, bu kombinasyonlar temsil eden deikenler fonksiyon olarak, f1 = m1 + m4 + m7 =A'B'C + AB'C' + ABC eklinde ifade edilir. Ayn ekilde f2 fonksiyonu; f2 = m3 + m5 + m6 + m7 = A'BC + AB'C + ABC' + ABC olarak tanmlanr. Bu rnek bir Boolean fonksiyonunun mintermlerin toplanmas eklinde tanmlanabilecei zelliini gsterir. Bu rnekte ktaki 1 deerleri referans olarak alnmtr. f1 fonksiyonunda 0 olarak tanmlanan kombinasyonlar referans olarak alnr ve kombinasyonlardaki deikenlerin toplam 0 olacak ekilde kombinasyonlar formlandrlrsa, Boolean cebrinin dier bir zellii ortaya kar. Bu zellik; Boolean

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

77

fonksiyonunun maxtermlerin arpm (AND ilemine tabi tutulmas) eklinde ifade edilebilirlii zelliidir. Bu zellii gsterecek ekilde F1 ve F2 fonksiyonlar yazlabilir. Bu durumda F1 fonksiyonu; F1 = M0 . M2 . M3 . M5 . M6 = (A+B+C) . (A+B'+C) . (A+B'+C') . (A'+B+C') . (A'+B'+C) eklinde, F2 fonksiyonu ise; F2 = M0 . M1 . M2 . M4 = (A+B+C) . (A+B+C') . (A+B'+C) . ( A'+B+C) eklinde tanmlanr. 4.6. Mintermlerin Toplam ve Maxtermlerin arpm fadelerinin retilmesi Sadeletirilmi olarak verilen bir fonksiyonu, mintermlerin toplam veya maxtermlerin arpm eklinde ifade etmek belirli uygulamalar iin uygun olabilir. Sadeletirilmi olarak verilen bir fonksiyonu mintermlerin toplam eklinde ifade etmek iin, herbir minterm ifadesi btn deikenleri ierecek ekilde geniletilir. Herhangi bir kombinasyonda bulunmayan deikenleri eklemek iin kombinasyon (x + x') terimi ile VE ilemine tabi tutulur (x, kombinasyonda bulunmayan deikenlerden herbirini ifade eder). Aadaki rnekler, geniletme ilemini daha net olarak anlamaya yardm edecektir. rnek 20 : f=A+B'C ifadesini mintermlerin toplam eklinde ifade edelim. lk kombinasyonda (minterm ifadesinde) yalnzca A bulunduundan B ve C deikenleri ifadeye eklenmelidir. lk minterme B deikeninin eklenmesiyle; A=A(B+B')=AB+AB' ifadesi elde edilir. Ancak hala C deikeni kombinasyonda yoktur ve C deikeninin eklenmesiyle; A = AB(C+C') + AB'(C+C') = ABC + ABC' + AB'C + AB'C' eitlii bulunur. kinci kombinasyon B'C olduundan, A deikeninin eklenmesiyle; B'C = B'C(A+A') = B'CA + B'CA' ifadesi elde edilir. ki kombinasyonun birletirilmesi sonucunda; f = ABC+ABC'+AB'C+AB'C'+AB'C+A'B'C

78

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

eitlii oluur. AB'C kombinasyonu iki kere kullanldndan ve x + x = x olduundan verilen fonksiyon ; f = A+B'C = A'B'C+ AB'C'+ AB'C+ ABC'+ ABC = m1+m4+m5+m6+m7 eklini alr. Mintermlerin toplam olarak ifade edilmek istenen bir fonksiyon sembol ile belirtilir. Bu semboln kullanld durumlarda fonksiyon; F(A,B,C) = (1,4,5,6,7) eklinde ifade edilir. Sadeletirilmi olarak verilen bir ifadeyi, tm deikenleri ieren maxterm kombinasyonlarn arpm eklinde ifade etmek iin yukardaki ilem basamaklarnn ayns kullanlr. rnek 21: F = (A'+B).(A+C).(B+C) fonksiyonunu makstermlerin arpm eklinde ifade edelim. Verilen eitlikte her bir kombinasyonda bir tane deiken eksik olduundan ; A'+B = A' + B + CC' = (A'+B+C) . (A'+B+C') A+C = A + C + BB' = (A+B+C) . (A+B'+C) B+C = B + C + AA' = (A+B+C) . (A'+B+C) eitlikleri elde edilir. Bu ifadeler bir araya getirilirse (1 kereden fazla yazlanlar 1 kere yazarak); F = ( A+B+C ) . ( A+B'+C ) . ( A'+B+C ) . ( A'+B+C' ) = M0.M2.M4.M5 fonksiyonu oluur. sembolnn maxtermlerin arpm iin kullanldn belirterek verilen fonksiyonu; F(A,B,C) = (0,2,4,5) eklinde ifade edebiliriz. 4.7. Maxterm ve Minterm fadelerin Birbirlerine Dntrlmesi
Minterm ve Maxterm ifadelerin elde edili ekilleri gz nnde tutulursa, minterm ve maxterm ifadelerin birbirlerinin tersi (komplementi-tmleyeni) olduu bulunabilir. nk

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

79

mintermleri oluturmak iin fonksiyonlardaki '1' deerleri alnrken, maxtermleri oluturmak iin '0' deerleri alnmaktadr. rnek olarak;

f(A,B,C) = (1,4,5,6,7) = m1 + m4 + m5 + m6 + m7 fonksiyonu incelenirse; bu fonksiyonun tmleyeni; f '(A,B,C) = (0,2,3) = m0+m2+m3 olarak oluur. Bu fonksiyondan f'in kendi karl De Morgan kurallarn kullanarak elde edelirse, f ' = m0+m2+m3 f = m0+m2+m3 = m0'.m2'.m3' = M0.M2.M3 = (0,2,3) ifadesi bulunur. m' = M olduu doruluk tablosundan grlebilir. Yine doruluk tablosundan M' = m olduu karlabilir. Bu aklamalardan minterm ve maxterm terimleri arasndaki dnm iin gerekli ilemleri; sembol sembol ile deitirilirken, ifade edilen saylarda bulunan saylar bulunmayan saylarla yer deitirir eklinde zetlenebilir. Yaplan zetlemeyi, F(A,B,C) =(0,2,4,5) fonksiyonuna uygularsak, bu maxterm ifadenin mintermlerle ifadesi; f (A,B,C) = (1,3,6,7) eklinde oluur. 4.8. Lojik lemler

80

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

'n' ikili deikeni ile 2 zeri 2n sayda fonksiyon yazmak mmkndr. Bu durumda 2 deikenli bir sistemde 24 = 16 Boolean fonksiyonu yazlabilir. X ve Y deikenleri ile oluturulabilecek fonksiyonlar, F0 'dan F15 'e kadar isimlendirme ile Tablo 4.3deki gibi sralanabilir. Fonksiyonlarnn aklamas verilen iki deikenli sistemin doruluk tablosu ve fonksiyonlarn ilem sonular, Tablo 4.4teki gibi zetlenebilir.

Boolean Fonksiyonu F0 = 0 F1 = x.y F2 = x.y' F3 = x F4 = x'.y F5 = y F6 = x.y' + x'.y F7 = x + y F8 = x + y F9 = x.y + x'.y' F10 = y' F11 = x + y' F12 = x' F13 = x' + y F14 = x.y F15 = 1

lem Sembol

sim
Null

Aklama
Binary sabit x ve y x ve y deil x y ve x deil y x veya y fakat ikisi x veya y VEYAnn deili x eit y y'nin deili Eer y = 1 ise x x deil Eer x = 1 ise y VEnin deili Binary sabit 1

x.y x/y

VE nhibition Transfer

y/x

nhibition Transfer

xy x+y xy xy y' xy x xy xy

ZELVEYA VEYA VEYADEL Eitlik Deil rten Deil rten VEDEL Tanmlama

Tablo 4.3. ki deikenli sistemde oluturulabilecek 16 fonksiyonun aklamalar.

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

81

Tablo 4.4deki ilemlerin bir ksm daha nce karlalan fonksiyonlar (+, -, *, vb.) olmakla birlikte, bir ksm yalnzca lojikte karlatmz fonksiyonlardr (sembollerdir). Doruluk tablosunda gsterilen 16 fonksiyon 3 grupta incelenebilir. i- ki ilem '0' veya '1' olarak bir sabit retir: (F0, F15). ii- Drt ilem transfer ve tmleyen ilemleridir: (F3, F5, F10, F12). iii- Binary deerlerin kullanld 10 ilem ise sekiz farkl hesaplamay temsil eder : VE, VEYA, VEDEL, VEYADEL, ZELVEYA, Eitlik, nhibition, rten (mplication).

x y
0 0 1 1 0 1 0 1

F0 0 0 0 0

F1 0 0 0 1 .

F2 0 0 1 0 /

F3 0 0 1 1

F4 0 1 0 0 /

F5 0 1 0 1

F6 0 1 1 0

F7 0 1 1 1 +

F8 1 0 0 0

F9 1 0 0 1

F1
0

F1
1

F1
2

F1
3

F1
4

F1
5

1 0 1 0 y'

1 0 1 1

1 1 0 0 x'

1 1 0 1

1 1 1 0

1 1 1 1

ilem

Tablo 4.4. ki binary deikeninin oluturabilecei 16 fonksiyon iin doruluk tablosu

Yukarda gsterilen ilemlerden inhibition and implication ilemleri lojikle uraan kiiler tarafndan kullanlmakla beraber, bilgisayarlarda nadiren kullanlr. Lojikte yaygn olarak kullanlan ilemler lojik devre elemanlarnn anlatlaca lojik kaplar konusunda detayyla incelenecektir. rnek 22 : Aada verilen doruluk tablosuna gre F fonksiyonunu minterm ve maxterm yntemlerini kullanarak sadeletirelim.
A
0 0 0 0 1 1

B
0 0 1 1 0 0

C
0 1 0 1 0 1

F
1 0 0 1 1 1

82

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

1 1

1 1

0 1

0 0

i- nce minterm ifadeler yazlr ve yazlan ifadeler sadeletirilir; Sadeletirme sonucunda; F(A,B,C) = (0,3,4,5) = A'B'C' + A'BC + AB'C' + AB'C = B'C'.(A+A') + A'BC + AB'C = B'C' + A'BC +AB'C 1 = B'.(C' + AC) + A'BC C' + AC = C '+ A = B'C' + B'A + A'BC eitlii elde edilir.

ii- Fonksiyon maxterm eklinde yazlrsa; F(A,B,C) = (1,2,6,7) =(A+B+C').(A+B'+C).(A'+B'+C).(A'+B'+C')


=(AA+AB'+AC+BA+BB'+BC+C'A+ C'B' +C'C).(A'A'+A'B'+A'C'+A'B'+B'B'+B'C'+A'C+B'C+CC') A 0 0 A' 0 0 A+AB'=+A A'+A'B'=A' B'C'+ B'C= B'(C'+C)=B' A+AC = A(1+C)=A A+ C'A A'+A'C'=A' A+BA=A A'+A'B'=A' A+BC+ C'B' A'+ A'C= A' A'+ B'

Sadeletirilmelerin yaplmas ile ;


F = ( A + BC + B'C' ).( A'+B' ) = AB' + A'BC + B'C'

ifadesi elde edilir. Tekrarlama ve alma Sorular 1. Boolean cebrindeki temel zellikler nelerdir? 2. De Morgan kurallarn zetleyiniz. 3. A'B+A+AB ifadesini sadeletiriniz. 4. Doruluk tablosunu tanmlayp, 3 deikenli doruluk tablosunu oluturunuz. 5. De Morgan teoremlerini doruluk tablolar kullanarak ispatlaynz.

Boolean Kurallar Ve Lojik fadelerin Sadeletirilmesi

83

6. Venn emas yntemini zetleyiniz. 7. A+AB=A ilemini Venn emas yntemi ile ispatlaynz. 8. f =A'B+BC+AC sadeletirilmi ifadeyi, geniletilmi minterm ifadesi olarak bulunuz. 9. f=A+B'C ifadesini, geniletilmi maxterm ifadesi olarak bulunuz. 10. f=(3,5,6,7) ifadesinin tmleyenini bulunuz. 11. f=(0,4,6,7) ifadesinin tmleyenini bulunuz. 12. ki binary deikeninin oluturabilecei fonksiyonlar doruluk tablosu eklinde gsteriniz. 13. F(A,B,C) = (0,3,5,7) minterm ifadesini doruluk tablosunda gsteriniz ve ifadenin fonksiyonunu yaznz. 14. F(A,B,C) = (1,2,6,7) minterm ifadesinin fonksiyonunu yaznz. 15. F(A,B,C) = (1,4,5) maxterm ifadesinin doruluk tablosunu oluturun ve maxterm ifadesini deikenlerle yaznz. 16. F(A,B,C) = (2,5,6,7) maxterm ifadesinin fonksiyonunu yaznz. 17. F(A,B,C) = (2,4,6,7) ifadesinin fonksiyonunu yazarak sadeletiriniz. 18. F(A,B,C) = (3,5,7) ifadesinin fonksiyonunu yazarak sadeletiriniz. 19. F(A,B,C) = (1,4,5,6) ifadesinin fonksiyonunu yazarak sadeletiriniz. 20. F(A,B,C) = (0,5,6) ifadesinin fonksiyonunu yazarak sadeletiriniz. 21. F(x,y) = (x+y).(x+y) lojik eitliini sadeletiriniz. 22. F(x,y) = x.y+xy+y lojik eitliini sadeletiriniz. 23. F(A,B,C,D) = B.C+B.D+A.C+ A.D lojik eitliini sadeletiriniz. 24. F(x,y) = x.y +x.y+x.y+x.y lojik eitliini sadeletiriniz. 25. F(A,B) =A.B+A.B lojik eitliini sadeletiriniz.

BLM 5

LOJK KAPILAR VE LOJK DEVRELER (LOGIC GATES AND LOGIC CIRCUITS)

Giri Lojik devrelerin en basit ve temel eleman lojik kaplardr (logic gates). Lojik deikenlerin deerlerini (gerilimleri) giri olarak kullanan, giriten ald deerler zerinde ilemler yaparak lojik eitliin deerine uygun deerler (gerilim) reten elektronik devre, lojik kap olarak isimlendirilir. Temel olarak be farkl yapda bulunan kaplar, basit bir saysal elektronik devreden bilgisayara kadar cihazlarn temel yap tadr. Flip-Flop, kaydedici, sayc, vb. lojik devreleri oluturmakta kullanlan kaplar; diren, diyot, transistr, FET, MOSFET, vb elektronik devre elemanlar kullanlarak yaplrlar. Blm 4te fonksiyon eklinde ifade edilen ilemlerden uygulama imkan bulunanlar, lojik kaplar ile gerekletirilirler. Lojik kaplarn sembolleri, gerekletirildikleri ilemler, doruluk tablolar ve elektriki edeerleri ekil 5.1de toplu olarak grlmektedir. Bu kaplardan yaygn olarak kullanlanlar: VE (AND), VEYA (OR), DEL (NOT), VEDEL (NAND), VEYADEL (NOR) kaplardr ve bu kaplar temel lojik kaplar olarak isimlendirilir.

76 L ojik Kaplar ve Lojik Devreler

Lojik kaplarn kullanlmas ile oluturulan devreler, lojik devreler olarak adlandrlr. Lojik kaplarla oluturulan devreler, donanm olarak ta tanmlanmaktadr. Donanm terimi ile genelde elektronik, manetik ve mekanik devrelerin / birimlerin bir arada kullanlmas durumu ifade edilmektedir.
lemin Ad Sembol Yapt lem Doruluk Tablosu Elektriksel Edeeri

A
VE (AND) KAPISI

Q=A.B B

A 0 0 1 1

B 0 1 0 1

Q 0 0 0 1

a
E

A
VEYA (OR) KAPISI

A
Q=A+B 0 0 1 1

B
0 1 0 1

Q
0 1 1 1
E

a b

DEGL (NO T) KAPISI

A
A Q=A
!

Q
1 0
E a

0 1

A
VEDEGL (NAND) KAPISI

A
Q=A . B 0 0 1 1

B
0 1 0 1

Q
1 1 1 0
b

E
a

L ojik Kaplar ve Lojik Devreler


R

77

A
VEYADEGL (NOR) KAPISI

A
Q=A + B
0 0 1 1

B
0 1 0 1

Q
1 0 0 0
E

Q
a b

B
SRC (BUFFER) KAPISI

Q=A

A
0 1

Q
0 1

a
R
0 A 1 1 0 B

ZELVEYA (EXOR) KAPISI

Q=A'.B + A.B'

A
0 0 1 1

B
0 1 0 1

Q
0 1 1 0
E

B
ZELVEYA DEGL (EXNOR) KAPISI

Q=A .+ . B Q=A.B + A'.B'

A
0 0 1 1

B
0 1 0 1

Q
1 0 0 1
A 1 0

E
A

1 0 B

Q=A .* . B
A

IKI

K YNL ANAHTAR GR (TRANSMISSION GATE)

A B Giri
IKI 0 0 1 1 0 1 0 1 0 1 0 1

k
0 1 k yok

D1 3 - - - - - - - - - - - - - -2- - - - 1 ROLE GR B

ekil 5.1. Lojikte kullanlan kap devreleri, yaptklar ilemler ve elektriksel edeerleri.

imdi, ekil 5.1de zetlenen ve toplu olarak verilen lojik kaplarn alma prensiplerini inceleyelim. 5.1. VEYA lemi ve VEYA Kaps VEYA (OR) ilemine tabi tutulan A ve B deikenleri, ekil 5.2.bde grlen doruluk tablosu Q kndaki ilemleri gerekletirir. VEYA ileminin normal toplama ileminden fark; iki deikenli sistemde her iki giriin 1

78 L ojik Kaplar ve Lojik Devreler

olmas durumunda kn Q=1+1=1 olmasdr (ekil 5.2.c). Q eit A veya B olarak ifade edilen k ifadesinin 1 olmas iin, girilerden herhangi birinin lojik 1 olmas yeterlidir.
A Q=A+B

A 0 0 1 1

B 0 1 0 1

Q 0 1 1 1

a Q E b

(a)

(b)

(c)

(d) ekil 5.2. VEYA kaps sembol, doruluk tablosu, elektriksel edeeri ve VEYA kapsnn entegre ierisindeki durumu.

ekil 5.2.d de entegreler ierisindeki yerleim durumu grlen VEYA kaps, birden ok girii bulunan ve girilerden birinin aktif hale gelmesiyle kn aktif olmasnn istendii endstriyel kontrol uygulamalarnda kullanlabilir.

L ojik Kaplar ve Lojik Devreler

79

rnek 1 : Bir kimyasal ilem nitesinde snn belirli bir seviyenin zerine kmas veya basncn bir limitin altna dmesi durumlarnda bir alarm sisteminin almas istenmektedir. ekil 5.3te byle bir devrenin blok emas grlmektedir. Byle bir devrenin almasn genel hatlar ile aklayalm.

VIAD
Is Aktarma Devresi

Karlatrc Devre Alarm devresi Karlatrc Devre

VIR
Basn Aktarma Devresi

VBAD VBR

ekil 5.3. VEYA kapsnn bir alarm devresinde kullanlmas.

ekil 5.3de grlen s aktarc devre, s ile orantl bir gerilim retir (VIAD). retilen gerilim ile referans olarak kullanlan VIR deeri karlatrc devrede karlatrlr. Normalde lojik 0 seviyesinde olan karlatrc devre k, VIAD gerilim deerinin VIR (s referans) deerinden byk olmas durumunda lojik 1 deerini alr. Benzer bir ilem basn aktarma devresi iinde uygulanrsa, basncn belirlenen limitin altna dmesi durumunda karlatrc devre k 0dan 1e deiir. Is veya basn ilemlerinde kullanlan karlatrclardan birisinin knn 1 olmas durumunda alarm devresinin almasn istiyorsak, karlatrc devrelerin klarn VEYA kapsna uygulayarak istediimiz sonucu elde edebiliriz. Alarm koullarndan birisinin gereklemesi durumunda VEYA kapsnn k 1 olacandan, alarm devresi aktif hale gelir. Alarm koullarnn daha fazla olmas durumunda, daha fazla girili VEYA kaps kullanlmasyla problem zlebilir. Girilerin alaca durumlara gre klarda oluacak deerler grafiksel olarak gsterilebilir. Girilerdeki degiimlerin belirli zaman dilimlerinde incelendii grafiksel gsterimler, ilemlerin anlalmasna yardm eder. rnek 2: ekil 5.4te verilen A ve B dalga ekilleri iki girili VEYA kapsna uygulandnda, Q knda oluacak dalga eklini izelim. VEYA kapsnda girilerden birisi 1 oluncaya kadar k 0 olarak kalr (t1). Girilerden birisi 1 olan VEYA kaps k 1 olur. Girilerden birinin 1 olmas, kn 1 olmas iin yeterli olduundan, girilerden yalnzca

80 L ojik Kaplar ve Lojik Devreler

birinin 1 olarak kalmas kn 1 olarak devam etmesi iin yeterli olur. Bu durumda t1 annda 1 durumuna geen k dalga ekli t4 anna kadar 1 olarak devam eder. t4-t5 arasnda her iki giriin 0 olmas nedeniyle k 0 deerini alr. t5 anndan sonra girilerden birinin 1 olmas nedeniyle k 1 olur ve 1 olarak devam eder. 1 0 1 0 1 0 t0 t A B Q t1 t2 t3 t4 t5 t6 t7

A B

ekil 5.4. ki girili VEYA kaps rnek uygulamas.

rnek 3 : ki girili VEYA kaplar kullanarak girili VEYA kaps oluturmak iin gerekli balanty izerek, ekil 5.5te verilen A, B ve C dalga ekilleri girili VEYA kapsna uygulanmas durumunda VEYA kaps knda oluacak dalga eklini gsterelim. ki girili VEYA kaplar kullanarak girili VEYA kaps oluturulabilir (ekil 5.5). girili VEYA kapsnn entegre ierisindeki durumu ekil 5.6 da grlmektedir. girili VEYA kapsndaki A, B, C girileri zamana gre ekil 5.7deki gibi deiirken, girilerden herhangi birinin 1 olmas kn 1 olmasn salar. Bu diyagramda dikkat edilmesi gereken nokta, t3 annda A giriinin 1 den 0a geerken, B giriinin 0dan 1e deimesidir. A ve B girileri durumlarn yaklak ayn anda deitirdiklerinden ve deiim belirli bir zaman aldndan, t3 annda girilerin durumlar belirli deildir. Girilerin kesin belli olmamas, kta bir belirsizliin olumasna ve titreim meydana gelmesine sebep olur. Hem titreimin meydana gelmesi, hem de meydana gelen titreimin genlik ve genilii girite olan deiimin hzna baldr.

ekil 5.5. ki girili VEYA kaplar ile girili VEYA kaps oluturulmas.

L ojik Kaplar ve Lojik Devreler

81

(a) ekil 5.6. girili VEYA kapsnn entegre ierisindeki durumu.


1 A 0 1B 0 1 C 0

A B C

IKI

Q
t0 t1 t2 t3 t4 t5 t6 t7

(b) ekil 5.7. girili VEYA kaps rnek uygulamas.

rnek 4. VEYA kapsnn almasn (7432 Entegresi), girilerden birisini kontrol girii olarak kullanmak suretiyle sinyal reteci ve osilaskop yardmyla inceleyelim. Kontrol girii olarak kullanlan giriteki deere gre, VEYA kapsnn ikinci girilerinden uygulanan sinyal kta elde edilir. kta oluan sinyal osilaskop yardm ile takip edilebilir (ekil 5.8).

82 L ojik Kaplar ve Lojik Devreler

ekil 5.8. Sinyal reteci ve osilaskop ile VEYA kaps uygulamas.

5.2. VE lemi ve VE Kaps ekil 5.9.a daki sembolle gsterilen VE kaps, ekil 5.9.b de grlen doruluk tablosundaki ilemleri gerekletirir. VE kapsnn gerekletirdii arpma ilemi, . veya * iareti ile gsterilir ve kapnn yapt ilem Q=A*B eklinde tanmlanr. arpma ilemini gerekletiren VE kapsnn entegreler ierisindeki durumu ekil 5.9.b de grlmektedir. Normal arpma ileminin gerekletirildii VE ileminde, giri deikenlerinin herhangi birisinin 0 deerini almas ile k 0 deerini alrken, girilerin hepsinin 1 olmas durumunda k 1 deerini alr. Bu

L ojik Kaplar ve Lojik Devreler

83

durum iki giriten fazla girie sahip VE kaplar iin de geerlidir. girie sahip VE kapsnn k; Q = A*B*C eklinde, drt girie sahip VE kaplarn k; Q = A*B*C*D eklinde gsterilir.
A B Q=A.B

A 0 0 1 1

B 0 1 0 1

Q 0 0 0 1

(a)

(b)

(c)

(d) ekil 5.9. VE kaps sembol, ierisindeki durumu.


doruluk tablosu, elektriksel edeeri ve entegre

ki girili VE kapsna uygulanan A ve B deikenlerinin durumlarna gre

oluacak k dalga eklini izmek, VE kapsnn ilevini anlamaya yardm edecektir. rnek 5 : ekil 5.10da verilen giri dalga ekillerine gre VE kaps k dalga eklini izelim.

84 L ojik Kaplar ve Lojik Devreler

k, yalnzca iki giriin 1 olmas durumunda 1 olur. Bu durumda k her iki girie bal olacandan; B giriinin 1 olduu anlarda k Aya bal olarak ekillenirken, Bnin 0 olduu anlarda k 0 deerini alr.

ekil 5.10. VE kapsnn ilevinin rnek dalga ekilleri ile gsterilmesi.

rnek 6 : ekil 5.11 deki A ve B sinyallerinin iki girili VE kapsna uyulanmas durumunda kta oluacak dalga eklini izelim. Kapya uygulanan girilerin ald deerler zamana gre degiirken, her iki giriin 1 olmas durumunda k 1 olur. ekil 5.11de bu durum t2-t3 ve t6t7 zaman dilimlerinde gerekletiinden, k yalnzca bu anlarda 1 deerini alr.
1 0 1 0 1 0 A B Q

Q
B

t0

t1 t2

t3 t4

t5 t6

t7

ekil 5.11. ki girili VE kaps uygulamas.

rnek 7 : Sinyal retecinden retilen kare dalga sinyal ve kontrol sinyalinin VE kapsna uygulanmas durumunda oluacak k sinyal eklini osilaskop ile izleyebilmek iin gerekli devreyi oluturalm (ekil 5.12).

L ojik Kaplar ve Lojik Devreler

85

ekil 5.12. Kare dalga sinyalin VE kaps ve osilaskop ile izlenmesi.

rnek 8: ki girili VE kaplar kullanarak ve drt girili VE kaplar oluturalm. ki girili VE kaplar ile girili ve drt girili VE kaplar oluturma ekilleri ekil 5.13 de, girili VE kaplarnn entegre ierisindeki durumu ise ekil 5.14 de grlmektedir.

ekil 5.13. ki girili VE kaps kullanarak ve drt girili VE kapsnn oluturulmas.

86 L ojik Kaplar ve Lojik Devreler

ekil 5.14. 7411 entegresinin ayak balants.

rnek 9 : Kaps ve bir adet penceresi bulunan bir odada, kap ve pencerenin ayn anda kapal olmas durumunda alarmn almasn salayan devreyi VE kaps kullanarak gerekletirelim. Kap ve pencereye bal anahtarlarn oluturduu devrelerin giri olarak kullanlmas ve ka sirenin balanmas ile ekil 5.15deki devre oluur. Oluan devrede k, yalnzca iki giriin 1 olmas durumunda 1 olur. Bu durumda k her iki girie bal olacandan; her iki anahtarn (kap ve pencerenin) kapal olmas durumunda k 1 olur ve alarm alr.

ekil 5.15. Hrsz alarm sisteminin VE kaps ile oluturulmas.

L ojik Kaplar ve Lojik Devreler

87

5.3. DEL lemi ve DEL Kaps DEL ilemi; VE, VEYA ilemlerinden farkl olarak tek giri ve tek deiken ile gerekletirilir. rnein; A deikeni ile ilem yaplacaksa, NOT ilemi sonucu Q=A' olarak tanmlanr ve A zerindeki izgi, deili (bar) olarak isimlendirilir. ekildeki doruluk tablosundan grlecei zere deiken yalnzca iki deerden birini alabilir: A=0 veya A=1. DEL ilemi, tersi veya tmleyeni olarak ta tanmlanr. ekil 5.16.a daki sembolle gsterilen DEL kaps her zaman tek girie sahiptir ve k devaml giriin tersidir (ekil 5.12.b).
R

Q=A' A

A 0 1

Q 1 0

Q E b

Q=A.B

(a)

(b)

(c)

(d) ekil 5.16. DEL kaps sembol, doruluk tablosu, elektriksel edeeri ve deil kaplarnn entegre ierisindeki durumu.

rnek 10 : DEL kaps kullanarak, iki fazl sinyal reten bir lojik devre oluturalm. DEL kaps kullanlarak oluturulan devrede, girie uygulanan kare dalga sinyal ile ayn ve 180 derece ters faznda iki sinyal k olarak oluur (ekil 5.17).

88 L ojik Kaplar ve Lojik Devreler

k A 1
1 0

Giri k A k B

Giri

k B 1
0

ekil 17. ki fazl ka sahip devrenin DEL kaps ile gerekletirilmesi.

5.4. VEDEL Kaps Lojikde yaygn olarak kullanlan dier bir kap, VE ile DEL kaplarnn (ilemlerinin) birlemesinden oluan VEDEL (NAND) kapsdr (ekil 5.18.a). VEDEL kapsnda, girilerden birisinin 0 olmas durumunda k lojik 1 olur. Giri deikenlerinin tmnn 1 olmas durumunda k 0 deerini alr. VEDEL ileminin k fonksiyonu, Q = A.B eklinde yazlr ve Q eittir A ve Bnin deili diye okunur. VEDEL ilemi VE ile DEL kaplarnn seri balanmas eklinde dnlebilir (ekil 5.14.b). Bu mantk ile doruluk tablosu VE kapsnn tamamen tersi olarak yazlabilir (ekil 5.18.c). VEDEL kapsnn farkl entegreler ierisindeki durumu ekil 5.18 de grlmektedir.
A

Q=A .B

A .B A .B

A
0 0 1 1

B
0 1 0 1

Q
1 1 1 0
E

R Q

b a

(a)
1 1

(b)

(c)

(d)

1 0 0 0

0 1

L ojik Kaplar ve Lojik Devreler

89

4 adet VEDEL kaps ieren 7400 entegresi i yaps

(e)

(f)
ekil 5.18. VEDEL kaps sembol, Ve+Deil edeeri, doruluk tablosu, elektriksel edeeri ve entegreler ierisindeki durumu.

rnek 11 : ekil 5.19da verilen A ve B dalga ekillerinin iki girili VEDEL kapsna uygulanmas durumunda oluacak k dalga eklini izelim.
1 A 0 1 B 0 1 0 Q

ekil 5.19. ki girili VEDEL kaps uygulamas.

k dalga ekli birka yolla izilebilir: lk yntem olarak; nce VE kapsnn k izilip daha sonra bunun tersi alnabilir. kinci bir yntem olarak; VEDEL kapsnda, yalnzca her iki giriin 1olmas durumunda k 0 olacandan, bu durumlar tespit edilip k 0 olarak izilir. Bu durum haricindeki durumlarda k 1 olacandan, k ekli 1 olarak tamamlanr. 5.5. VEYADEL (NOR) Kaps 'VEYA ve DEL kaplarnn birleiminden oluan VEYADEL kaps, VEYA kapsnn gerekletii ilemin tersini yapar. Sembol ve doruluk tablosu ekil 5.20 de grlen VEYADEL kapsnda, yalnzca girilerin

90 L ojik Kaplar ve Lojik Devreler

tmnn 0 olmas durumunda k 1 olur. VEYADEL kapsnn ilevi Q = A+B eklinde ifade edilir ve Q eittir A veya Bnin deili diye okunur.
R

Q=A + B

Q=A + B Q=A + B

B
(a) (b)

A 0 0 1 1

B 0 1 0 1
(c)

Q 1 0 0 0

a b

(d)

(e) ekil 5.20. VEYADEL kaps sembol, VEYA+DEL edeeri, doruluk tablosu, elektriksel edeeri ve entegre ierisindeki durumu.

rnek 12 : ekil 5.21de verilen A ve B dalga ekillerinin VEYADEL kapsna uygulanmas durumunda kta oluacak dalga eklini izelim. VEYADEL kapsnn k, VEDEL kapsnda olduu gibi iki yntemle izilebilir. nce VEYA kapsnn k izilip daha sonra tersi alnabilir. kinci yntemde, VEYADEL kapsnda yalnzca tm girilerin 0 olmas durumunda kn 1 olaca dnlerek, nce kn 1 olaca durumlar izilir. Daha sonra girilerin durumlarna baklmakszn, kalan ksmlar 0 olarak tamamlanr (ekil 5.21).
Q=A+B
A

1 0 1 0 1 0

A B Q

L ojik Kaplar ve Lojik Devreler

91

ekil 5.21. ki girili VEYADEL kaps uygulamas.

5.6. ZELVEYA Kaps (EXOR GATE) ekil 5.22.a da sembol gzken ZELVEYA kapsnda, iki giri ve bir adet k bulunur. Bu kapda, doruluk tablosunda grlecei zere giri deikenlerinin birbirinin ayns olduu durumlarda k 0, giri deikenlerinin durumlarnn farkl olduu durumlarda ise k 1 olur (ekil 5.22.b). Q=A' B+ A.B'
A B =A B A 0 0 1 1 B 0 1 0 1 Q 0 1 1 0
R
A 1 1 0 0 B

(a)

(b)

(c)

(d)
ekil 5.22. ZELVEYA kaps sembol, doruluk tablosu, elektriksel edeeri ve entegre ierisindeki durumu.

92 L ojik Kaplar ve Lojik Devreler

ZELVEYA kapsnn k Q=AB veya Q=AB'+ A'B eklinde yazlabilir. ZELVEYA kaps, yapt ilem referans alnarak farkllk kaps olarak ta tanmlanr. ZEL VEYA kapsna sahip entegrelerin emalar ekil 5.22 de grlmektedir.
veya drt girili ZELVEYA kaplar, iki girili ZELVEYA kaplar kullanlarak oluturulabilir (ekil 5.23). veya drt girili ZELVEYA

kapsnda, girilerdeki 1 deerlerinin says tek ise k 1 olurken, girilerdeki 1 deerlerinin says ift ise k 0 olur.

A B C

A B

y
A B C D

A B

y
C D

ekil 5.23. ki girili ZELVEYA kaplar kullanlarak, ve drt girili ZELVEYA kaplarnn oluturulmas.

rnek 13 : ZEL VEYA kapsn VE, VEYA, ve DEL kaplar kullanarak oluturalm. ZEL VEYA kaps ile f=A.B + A.B ilemi gerekletirildiinden, gerekli eitlii salayacak devrenin izilmesi ile ekil 5.24 deki lojik balant oluur.

ekil 5.24 : ZEL VEYA kapsnn VE-VEYA-DEL kaplar ile oluturulmas.

5.7. ZELVEYADEL Kaps (EXNOR GATE) Yalnzca iki giri ve bir ka sahip olan ZELVEYADEL kapsnda; giri deikenlerinin ayn deeri almas durumunda k lojik 1, giri deikenlerinin farkl deerleri almas durumunda ise k lojik 0 deerini alr

L ojik Kaplar ve Lojik Devreler

93

(ekil 5.25.a). Bu ilem referans alnarak ZELVEYADEL kaps, eitlik kaps olarak adlandrlr. ZELVEYADEL kapsnn k fonksiyonu; Q= AB veya Q=AB+A'B'

eklinde yazlabilir (ekil 5.25.b). ekil 5.25.e de ZEL VEYA kapsnn entegre devre ierisindeki durumu grlmektedir. A
Q=A.B + A'.B' Q=A B A 0 0 1 1 B 0 1 0 1 Q 1 0 0 1
R 1

A B

A 0 Q

1 0 B

B (a) (b) (c) (d)

(e)
ekil 5.25. ZELVEYA DEL kaps sembol, EXOR+NOT edeeri, doruluk tablosu, elektriksel edeeri ve entegre balants.

74135 entegresi, girili ZELVEYA kaps olarak veya kontrol girii ile ZELVEYA / ZELVEYADEL kaps olarak ekillendirilebilecek yapya sahip bir entegredir (ekil 5.26.a). 74135 entegresinde bulunan 1, 2 ve 4 nolu pinler ZELVEYA kaps girileri olarak kullanlrsa; entegre girili kap olarak alr. Ayn ekilde, 4, 5 ve 6 nolu pinlerin giri olarak kullanlmas ile dier girili ZELVEYA kaps elde edilir. Bununla beraber, 74135 entegresinin genel kullanm ekli; 4 ve 12 nolu pinlerin kontrol girileri olarak kullanlmas ve bu kontrol girileri ile entegrenin ilevinin ZELVEYA kaps veya ZELVEYADEL kaps olarak ekillendirilmesidir. 4 nolu giriin kontrol girii olarak kullanlmas ve lojik 0 deerinin uygulanmas durumunda; 1 ve 2 nolu girilerin farkl olmas ile k 1

94 L ojik Kaplar ve Lojik Devreler

deerini alr. Bu durumda entegre, ZELVEYA kaps olarak ilev grr (ekil 5.26.b). 4 nolu giri kontrol girii olarak kullanlr ve lojik 1 uygulanrsa; girilerin ayn olmas durumunda k 1 olur ve entegre ZELVEYADEL kaps olarak alr (ekil 5.26.c). rnek 14 : ZEL VEYA DEL kapsn, VE-VEYA-DEL kaplar kullanarak oluturalm. ZEL VEYA DEL kaps ile f=A.B + A.B ilemi gerekletirildiinden, ilgili eitlii salayacak devrenin oluturulmas ile ekil 5.27 deki lojik devre oluur.

74135

ZEL VEYA Kaps

(a)

L ojik Kaplar ve Lojik Devreler

95

lojik 0

lojik 1

(b)

(c)

(d)
ekil 5.26. 74135 entegresinin i yaps ve ZELVEYA / ZELVEYADEL kaps olarak kullanm.

5.8. ki Ynl Anahtar (Transmission Gate) ki ynl anahtar; lojik fonksiyonlar gerekletirmede kullanlmasada, lojik tasarmlarda kontrol ilemlerinde kullanlan ve bu nedenle incelenmesi gerekli olan lojik elemandr. Kontrol girileri ad verilen girilerin konumlarna gre giri iaretini ka aktaran veya aktarmayan iki ynl anahtarda; iki kontrol girii, bir sinyal giri ve bir sinyal k olmak zere drt balant ucu bulunmaktadr (ekil 5.27.a). ki ynl anahtarda, kontrol girileri olarak adlandrlan C ve C1 girilerinin uygun durumda olmas ile; bilgi X ile Y arasnda herhangi bir ynde iletilir. C ve C1 kontrol girileri uygun durumda deilse, sinyal iletimi olmaz (ekil 5.27.d). Bilgi (sinyal) iletiminin olutuu durum kapal bir anahtar ile gsterilirken, bilgi iletiminin olmad durum ak anahtar ile gsterilir (ekil c). ki ynl anahtarn almas, ekil 5.27.f. deki gibi lojik balant ile aklanabilir. Kontrol girileri DEL kaps ile birbirine baldr ve birbirinin tersi deer olarak alrlar. ki ynl anahtarn almasn ekil 5.22.e de verilen elektriksel edeeri zerinde incelersek; kontrol girilerinden A=0 ve B=1 ise D diyotu ters polarma olacandan rle enerjilenmez ve anahtar 12 konumunda kalarak giri sinyali

96 L ojik Kaplar ve Lojik Devreler

ka aktarlr. A=1 ve B=0 olmas durumunda D diyotu doru ynde enerjileneceinden rle eker, anahtar 13 konumunu alr ve giri sinyali ka aktarlmaz. Bu durumda iki ynl anahtarn almasn; A=0 iken giri sinyali ka aktarlrken, A=1 olmas durumunda giri sinyali ka aktarlmaz eklinde zetleyebiliriz.

(a) Klasik sembol

(c) Doruluk Tablosu

e) Elektriksel Edeeri

(b) IEEE sembol

(d) Anahtar Edeeri

(f)

ekil 5.27. ki ynl anahtarn sembol, doruluk tablosu ve elektriksel edeeri.

Buraya kadar aklanan tm lojik kaplarn, Avrupa standartlarna gre oluturulan sembolleri yannda Amerika IEEE tarafndan gelitirilen sembolleri de kullanlmaktadr. levleri tamamen ayn olan kaplarn tek fark kaplarn farkl sembollerle ifade edilmeleridir (ekil 5.28).

L ojik Kaplar ve Lojik Devreler

97

Klasik Lojik Kap Sembolleri

IEEE/ANSI Lojik Kap Sembolleri


1 iareti kapnn sadece bir giriinin olduunu gsterir. gen, lojik olarak terslemeyi gstermek iin kullanlr.

DEL KAPISI

A
VEYA KAPISI A Y B
A Y B

>1(1e eit veya daha byk) iareti, girilerden biri veya daha fazlas lojik 1 olduu zaman kn 1 olacan gstermek iin kullanlr.

A B

>1

VE KAPISI

& (VE) iareti, kn 1 olmas iin A VE B nin (btn girilerin) 1 olmas gerektiini gstermek iin kullanlr.

A B
VEYADEL A KAPISI B Y

&

Y
yerletirilmi VEYA iareti

kna tersleyici (VEYADEL)

A B
Y

>1

Y
yerletirilmi VE iareti

VEDEL KAPISI

A B

kna tersleyici (VEDEL)

A B
ZELVEYA KAPISI A Y B

&

=1 iareti, girilerden yalnzca birinin lojik 1 olmas durumunda kn 1e eit olacan gstermek iin kullanlr.

A B

=1

98 L ojik Kaplar ve Lojik Devreler

ZELVEYA A DEL KAPISI B

kna tersleyici yerletirilmi ZELVEYADEL Kaps sembol. Girilerden ikisinin ayn olduu durumda kn Lojik 1 olacan gsterir.

A B

=1

ekil 5.28. Lojik kaplarn Avrupa standartlar ve IEEE standartlar.

5.9. Lojik fadelerin Lojik Elemanlarla Gerekletirilmesi ve Lojik Devrelerin Tasarm Daha nceki blmlerde bahsedildii zere 0 ve 1 iareti ile alan devrelere lojik devreler veya dijital sistemler denir. Bilgisayarlar, en iyi bilinen dijital sistemlerdir. Dijital sistemlere rnek olarak; dijital telefon santralleri, dijital voltmetreler, frekans sayclar, trafik sinyalleri, hesap makineleri, video oyunlar, otomobil kontrol sistemleri, sinyal reteleri ve dijital osiloskoplar gsterilebilir. Lojik ifadeleri elemanlar ile gerekletirmek, dijital sistemleri oluturmak ve ikili iaretleri ilemek iin temel lojik devre elemanlar (lojik kaplar) kullanlr. Temel lojik devre elemanlar arasndaki etkileimlere lojik balantlar denir. Lojik balantlarn gerekletirilebilmeleri iin, oluturulmak istenen balantnn lojik fonksiyonlar eklinde ifade edilmesi gerekir. Lojik eitlik (fonksiyon) olarak isimlendirilen bu ifade, yaplmas gerekli ilemleri aklar. 5.9.1. Lojik fadelerin Lojik Elemanlar le Gerekletirilmesi Lojik ifadelerde, lojik devrelerde ve doruluk tablolarnda giri karakterleri veya giri deikenleri A,B,C.. ile gsterilirken, k iaretleri veya deikenleri Q,X,W... ile temsil edilir (ekil 5.29). Uygulanan giri deikenlerine gre olumas istenen k salayan lojik devre, lojikte geerli prensipler ve lojik kaplar kullanlarak gerekletirilir. Gerekletirilmesi istenen ilem, F veya Q harfi ile temsil edilen eitlik eklinde yazlr.

Giriler A, B, C,....

Lojik Devre / Dijital Sistem

k Q,X, Y, W,.... F=ABC+ABC+ABC

L ojik Kaplar ve Lojik Devreler

99

ekil 5.29. Lojik devre blok emas.

rnek 15 : F=AB+B'C lojik ifadesini gerekletirecek devreyi lojik kaplar ile oluturalm. Verilen eitlikteki ilemlerin gerekletirilmesine, arpma ilemi ile balanr. Ancak arplan deikenlerden DEL olan varsa, nce DEL kaps kullanlarak bu ilem gerekletirilir. arpma ilemi VE kaps ile gerekletirilebileceinden, arplacak ifadeler VE kapsna uygulanr (ekil 5.30).

AB C
AB AB+ B'C

B'
B'C

ekil 5.30. AB+B'C ifadesinin lojik kaplarla oluturulmas.

Verilen lojik ifadedeki arpma ilemlerinin gerekletirilmesi ile lojik kap klarnda elde edilen ifadeler, toplama ilemine tabi tutulur. Toplama ilemi VEYA kaps ile gerekletirildii iin, ifadeler VEYA kapsna uygulanr. Oluan lojik devrenin knda verilen lojik ifade elde edilir. rnek 16 : F = ABC+A'BC' fonksiyonunu temel lojik kaplar ile gerekletirelim. Mintermler eklinde verilen byle bir fonksiyonu gerekletirmek iin, nce DEL ifadesinin olumasna yardm edecek NOT ilemleri ile VE kaplaryla temsil edilen arpma ilemleri yaplr. Bu ilemler daha sonra toplama ilemini gerekletirecek VEYA kaps ile birletirilir (ekil 5.31).
C B' A CBA

'

C B' A + C B A = F

'

100L ojik Kaplar ve Lojik Devreler

ekil 5.31. F=ABC+ A'BC' lojik ifadesinin temel kap devreleri ile gerekletirilmesi.

rnek 17 : F = A'B +A+C+AB'C lojik ifadesini kap devreleri ile gerekletirelim. Verilen ifadede drt adet minterm ifadesinin toplanmas gerektiinden, toplama ilemleri drt girili VEYA kaps kullanlmas veya daha az sayda girili VEYA kaplarnn birlikte kullanlmas ile gerekletirilir.
AB C A' A' B F= A'B+A+C F= A'B+A+C+AB'C

B' AB'C
ekil 5.32. F=A'B +A+C+AB'C ifadesinin kap devreleriyle gerekletirilmesi.

DEL kaplar ile tersi alnan deikenler, VE kaplar ile arpma ilemine tabi tutulur. Elimizde 2 ve 3 girili VEYA kaplar bulunduunu varsayarsak; verilen eitlii gerekletirecek ekil 5.32deki lojik devre oluur. rnek 18 : F=AC+BC'+A'BC lojik ifadesini temel lojik kaplar ile gerekletirelim. Lojik ifadedeki DEL ilemlerinden sonra arpma (VE) ve son olarak toplama (VEYA) ilemlerinin gerekletirilmesi ile ekil 5.33 deki lojik ema oluur.

AB C

AC AC+BC'+A'BC C' A' BC'

A'BC

L ojik Kaplar ve Lojik Devreler

101

ekil 5.33. AC+BC'+A'BC ifadesinin gerekletirilmesi.

rnek 19: F = (A'+B'+C).(B+C').(A'+C) fonksiyonunu gerekletirecek lojik devreyi izelim. Bu ekildeki bir fonksiyonda nce parantez ierisindeki ifadeler DEL ileminden balanarak gerekletirilir. Daha sonra VEYA kaplar ile birletirilen ifadeler VE kapsna uygulanarak lojik tasarm bitirilir (ekil 5.34).
Buraya kadar ki rneklerde fonksiyonlar sadeletirme ilemine tabi tutmadan orijinal ekli ile gerekletirildi. Normalde verilen fonksiyonun sadeletirildikten sonra lojik kaplarla gerekletirilmesi gerekir.
A B C A B
' '

A'+B'+C F=(A'+B'+C)(B+C )(A'+C) C


' ' ' '

A A'+C

B+C

ekil 5.34. (A'+B'+C).(B+C').(A'+C) lojik ifadesinin lojik kaplarla oluturulmas.

rnek 20 : F=AB'C+A'BC+BC'+ABC ifadesini normal ekli ve Boolean kurallarn kullanarak sadeletirdikten sonra lojik kaplarla gerekletirelim.

AB C
B' A' AB'C

A'BC

AB'C+ A'BC+ BC'+ ABC


A B C A'BC

BC' B' B

A'BC+B

102L ojik Kaplar ve Lojik Devreler

ekil 5.35. Bir lojik eitliin sadeletirilmeden nce ve sadeletirildikten sonra lojik kaplarla oluturulmas.
F=ABC+ABC+BC+ABC=ABC+BC(A'+A)+BC' =ABC+BC+BC'=ABC+B(C'+C) 1 =ABC+B 1

Kap devreleri ile gerekletirilmi lojik bir devrenin lojik fonksiyonunun karlmas ve elde edilen fonksiyonun basitletirilmesi istenebilir. Bu durumda yaplacak ilem; lojik devreden fonksiyonu yazmak, bulunan fonksiyonu sadeletirmek ve sadeletirme sonucunda bulunacak yeni ifadeyi gerekletirmek eklinde olur (ekil 5.35).

rnek 21 : ekil 5.31.ada verilen lojik emann k eitliini yazarak, bulunan eitlii sadeletirip, sadeletirilen ifadenin lojik diyagramn izelim.
Herbir kapnn kndaki elde edilen eitlii yazar ve elde edilen eitlii sadeletirirsek;
X = A'B Y = A'B' Z = AB F = A'B+A'B'+AB

F = A'(B+B')+AB = A'+AB F = A'+AB = A.(AB)' F = AB' F = A.(A'+B') = AA'+AB' = AB'

sonucuna ularz (ekil 5.36).


A B A' A' B' Y=A'B' Z=AB F=A'B+A'B'+AB X=A'B A B A.B'

L ojik Kaplar ve Lojik Devreler

103

ekil 5.36. Lojik emadan lojik eitliin yazlmas ve sadeletirme ilemi.

5.9.2. Lojik Devrelerin Tasarlanmas ve Lojik Elemanlar Kullanlarak Gerekletirilmesi


Lojik devrelerin tasarmnda, yaplacak ileme karar verildikten sonra, yaplacak ilemin lojik prensipler ve eitlikler kullanlarak lojik fonksiyon ekline dntrlmesi ve daha sonra kaplar ile gerekletirilmesi sras takip edilir. Lojik devre tasarmnda yaplacak ilemleri sralarsak, aadaki ilem sras oluur; 1. Yaplmak istenen ilem ayrntlar ile aklanr. 2. Lojik ilemin detaylar belirlenir ve doruluk tablosu haline dntrlr. 3. Doruluk tablosu, lojik eitlik (fonksiyon) eklinde yazlr. 4. Eitlik, mmknse sadeletirme ilemine tabi tutulur. 5. Sadeletirilen lojik ifadeyi gerekletirecek lojik devre oluturulur.

rnek 22 : ki girili dijital bir sistemde girilerin farkl olduu durumlarda kn 1 olmasn salayacak lojik devreyi tasarlayalm ve tasarlanan devreyi temel lojik elemanlar ile gerekletirelim. Tasarmda yukarda bahsedilen ilem srasn takip edelim.
1. ki deikenli doruluk tablosu oluturulur ( ekil 5.37.a). 2. Yaplmak istenen iin tanmndan; girilerin farkl olduu durumlar tespit edilir. 3. kn 1 olduu kombinasyonlar yazlarak, bu kombinasyonlara ait eitlik yazlr ve bu eitlikler birletirilir. Bu ilem sonucunda F=A'B+AB' eitlii bulunur. 4. Yazlan eitlikte sadeletirme yaplamadndan eitlik dorudan lojik kaplarla gerekletirilir (ekil 5.37.b).
A 0 0 1 1 B 0 1 0 1 Q 0 1 1 0 A B A' A 'B F = A 'B + A B '

F1 F2

F 1 = A 'B F2= A B '

B'

AB'

104L ojik Kaplar ve Lojik Devreler

F=F1+F2=A'B+AB'
(a) (b)

ekil 5.37. Girilerin farkl olduu durumda k veren devrenin tasarm.

rnek 23 : girili bir sistemde, girilerin birden fazlasnn lojik 1 olduu durumlarda kn 1 olmasn salayacak lojik devreyi, lojik tasarmda kullanlan ilem srasna gre gerekletirelim.
1. Yaplmas istenen i tanmlanr. Bu ilemi gerekletirecek doruluk tablosu oluturulur.
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Q 0 0 0 1 0 1 1 1

2. Girilerden birden fazlasnn 1 olduu durumlarn tespit edilir. 3. kn 1 olduu durumlar temsil eden kombinasyonlar yazlr ve yazlan kombinasyonlar birletirilerek lojik fonksiyon elde edilir. 4. Yazlan lojik eitlik sadeletirilir. Sadeletirme birka yolla yaplabilir. Bulunan eitlikte ABC grubu ierisinde bulunan deikenlerden en az ikisinin ortak olduu kombinasyonlarda, ortak olan deikenler paranteze alnarak eitlik; F=BC(A+A')+AC(B+B')+AB(C+C') 1 1 1 =BC+AC+AB

L ojik Kaplar ve Lojik Devreler

105

eklinde ifade edilebilir.


Elde edilen ifade bu ekilde gerekletirilebilecei gibi, ortak C parantezine alnarak; F = C(A+B)+AB

eklinde de gerekletirilebilir (ekil 5.38).

AB C A.B AB C A.B

A.C A.B+A.C+B.C

AB+C(A+B)
A+B

B.C

(A+B).C

ekil 5.38. Lojik bir devrenin tasarmlanmas ve farkl ekillerde oluturulmas.

K S Y

DEVRE LOJ K (Hata LOJK Sezici DEVRE Devre) (Hata ) Sezici Devre)

HATA

K 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

Y 0 1 0 1 0 1 0 1

HAT 1 0 0 1 0 1 1 1

m0= K'.S'.Y

m3= K'.S.Y m5= K.S'.Y m6= K.S.Y m7= K.S.Y

K S Y

K'.S'.Y'

K'.S.Y

F
K.S'.Y K.S

106L ojik Kaplar ve Lojik Devreler

ekil 5.39. Trafik k sisteminde hatal bileenleri sezen devrenin tasarm ve gerekletirilmesi.

rnek 24 : K (Krmz), Y (Yeil), S (Sar) bir trafik iaretindeki lambalar olsun. Bu trafik iaretinde hatal bileenleri sezen bir lojik devre tasarlayalm.
Oluturulacak sistemde ayn anda yalnzca bir lambann yanmas ngrlmektedir. Lamba yanmamas durumu veya ayn anda birden fazla lambann yanmas durumu hata olarak alglanmaktadr.
14 VCC 13 12 11 10 9 8

7408

1 14 VCC

2 13

3 12

4 11

5 10

6 9

GND 7 8

7432

1 14 VC C

2 13

3 12

4 11

5 10

6 9

GND 7 8

7404

GND 1 2 3 4 5 6 7

L ojik Kaplar ve Lojik Devreler

107

ekil 5.40. VE, VEYA ve DEL kaplarnn entegre ierisindeki durumlar.

Hatal bileenleri gsteren durumlar tespit edilerek, bu durumlar temsil eden bileenler doruluk tablosu yardmyla yazlr. Yazlan fonksiyon kap devreleri ile gerekletirilir (ekil 5.39). Doruluk tablosundan elde edilen kombinasyonlarn fonksiyon halinde yazlmas ile; F= K'.S'.Y'+ K'.S.Y+ K.S'.Y+ K.S.Y'+ K.S.Y eitlii oluur. Oluan eitliin sadeletirilmesi ile;

F= K'.S'.Y'+ K'.S.Y+ K.S'.Y+ K.S.Y'+ K.S.Y= K'.S'.Y'+ K'.S.Y+ K.S'.Y+ K.S KS(Y+Y') 1 sonucu bulunur.

5.10. Lojik Kap Entegreleri ve Temel Lojik Elemanlarn VEDEL / VEYADEL Kaplar le Oluturulmas
Yaplan rneklerden grlecei zere, dijital sistemler VEYA, VE ve DEL temel kaplarnn farkl kombinasyonlarndan oluur. Lojik elemanlarn her biri, entegre devre ierisinde dier elemanlarla balant oluturacak ekilde imal edilirler. ekil 5.40da VEYA, VE ve DEL kaplarnn entegre devre ierisindeki durumlarna rnekler grlmektedir.

ekil 5.40daki entegrelerdeki elemanlar, lojik fonksiyonlar gerekletirmede kullanlabilir. rnek 25 : Q = AB+CD fonksiyonunu ekil 5.40da entegre ierisinde yerleimleri verilen elemanlarla oluturalm.
A B C D A.B
7408 7432 7408

AB+CD

C.D ekil 5.41. Q = AB+CD eitliinin temel lojik elemanlarla oluturulmas.

108L ojik Kaplar ve Lojik Devreler

rnek 26 : Q = A'B+AB'+BC' fonksiyonunu ekil 5.40 ve 5.43de verilen entegre devrelerdeki elemanlarla gerekletirelim.

ekil 5.42. Q =A'B+AB'+BC' fonksiyonunun temel lojik elemanlarla oluturulmas.


14 VCC 13 12 11 10 9 8

7402

1 14 VC C

2 13

3 12

4 11

5 10

6 9

GND 7 8

7400

1 14 VCC

2 13

3 12

4 11

5 10

6 9

GND 7 8

7410

G ND 1 2 3 4 5 6 7

L ojik Kaplar ve Lojik Devreler

109

ekil 5.43. VEYADEL ve VEDEL kaplarnn lojik entegreler ierisindeki durumlar.

Bu rneklerden grlebilecei zere, bir lojik devreyi gerekletirebilmek iin ok sayda entegre devre gerekmektedir. Bu durum karmak devrelerde ok fazla entegre kullanm sonucu dourur ve byk bir alan gereksinimi ortaya kar. Bu nedenden dolay, her temel lojik eleman iin bir entegre devre kullanmak ekonomik deildir. Bu dnceden hareket edilerek, ok genel kullanm olan iki temel lojik kap eleman gelitirilmitir: VEYADEL (NOR) kaps ile VEDEL (NAND) kaplar.

K API ADI DEGL KAPISI

SEM BO L

NAND EDEER A A'

NOR EDEER A A'

A'

VE KAPISI

A B

A.B

A.B

A.B

A+B
A

VEY A KAPISI

A+B
B

A+B

A'

A'+ B'

VEDEGL KAPISI

A.B

A.B
B

A.B B'

A+B
A

A'

A'. B' A+B


A B

VEYADEGL KAPISI
B

B'

A '.B'

ekil 5.44. VEYADEL ve VEDEL kap devreleri ile temel lojik kaplarn oluturulmas.

110L ojik Kaplar ve Lojik Devreler

VEYADEL ve VEYADEL kaplarndan drt tanesi bir arada retilmitir. Bu kaplar, VE eyrek / NOR Quarter ve VEYA eyrek / NAND Quarter olarak isimlendirilir. ekil 5.43de VEYADEL ve VEDEL kaplarnn entegre devreler ierisindeki durumlar grlmektedir. Temel lojik elemanlar olan VE, VEYA, DEL, VEDEL, VEYADEL kaplar, gerekletirilecek devrenin durumuna ve eldeki imkanlara gre VEYADEL veya VEDEL kaplaryla oluturulur. ekil 5.44de, temel lojik elemanlarn VEYADEL veya VEDEL kaplaryla oluturulmas aklanmaktadr. Temel lojik kaplarn VEYADEL ve VEDEL kaplaryla nasl oluturulduu anlamak iin, temel lojik kaplardan bazlarnn oluumunu ve kaplar oluturmadaki kabulleri inceleyelim. i- VEYADEL veya VEDEL kaplarnn girileri birletirilip tek bir giri olarak kullanlrsa, bu kaplar DEL kapsna dnr. nk; : (A.A) =A' veya (A+A) =A' olduundan yaplan ilem DEL kapsnn zelliklerini tar. ii- ki VEDEL kapsyla VE kaps elde edilirken, kaplardan birisi DEL kaps olarak kullanlr. DEL kaps; (A.B)' eitliinden (A.B)'' eitliine olan deiimi gerekletirir. (A.B)'' = A.B olduundan, VE kaps 2 adet VEYADEL kullanlarak elde edilebilir. iii- VEYADEL kaplar kullanlarak VE kaps elde etmek ilemi, De Morgan teoremleri kullanlarak aklanabilir. VEYADEL kaps (A+B)' ilemini gerekletirdiinden, (A+B)' den (A.B) ilemi elde etmek iin; (A'+B')' = (A.B) eitliinden faydalanlr. DEL ilemini elde edebilmek iin, VEYADEL kapsnn iki girii birletirilerek tek giri olarak kullanlr. ki DEL kapsndan geirilen deikenler VEYADEL kapsna uygulandnda kta; (A'+B')'=(A.B)''=A.B ifadesi elde edilir. Temel lojik kaplarn VEYADEL veya VEDEL kaplaryla oluturulmas gibi, lojik fonksiyonlar da VEYADEL ve VEDEL kaplar ile gerekletirilebilir.

L ojik Kaplar ve Lojik Devreler

111

Fonksiyonlarn VEYADEL ve VEDEL kaplar ile gerekletirilmesi ileminde; izim yntemi ve matematiksel yntem olarak isimlendirilebilecek iki farkl yntem kullanlr.

izim yntemi :
Lojik eitlikte bulunan tm elemanlarn VEYADEL veya VEDEL ile gerekletirilmesini salayacak ekilde lojik devre izilir. izilen lojik devrede, iki DEL ileminin ard-arda yaplmas benzeri ilemler silinerek, devre sadeletirilir. Oluan devre, sadece VEDEL ve VEYADEL kaplar ile gerekletirilmi olur. Aklanan bu yntem, izim yntemi ile sadeletirme olarak isimlendirilir.

rnek 27 : F=(A.B.C)+(A1.B.C1) lojik ifadesini VEDEL kaplar ile gerekletirelim.


Lojik eitlii temel lojik kaplar ile gerekletirip (ekil 5.45.a), her bir kapnn ilevini gerekletirecek VEDEL kaplar ile oluturulan devreyi ilgili kap yerine koyarsak ekil 5.45 deki lojik ema oluur. Oluan emada, ard-arda bal DEL kaplarn kaldrarak devreyi sadeletirirsek lojik eitlii VEDEL kaplar ile oluturmu oluruz (ekil 5.45.c).

a)

b)

112L ojik Kaplar ve Lojik Devreler

c) ekil 5.45 VEDEL kaplar kullanlarak, izim yntemi ile sadeletirme kullanlarak lojik eitliklerin gerekletirilmesi.

rnek 28 : F=(A+B).(A+B).(A+B) lojik eitliini VEYADEL kaplar kullanarak izim yntemi ile sadeletirerek gerekletirelim.
Temel Lojik kaplar ile oluturulan devredeki her bir kapnn yerine, edeeri olan VEYADEL kaplar ile oluturulan devreyi yerletirip, fazla olan kaplar zerlerini izerek kaldrrsak, eitlii VEYADEL kaplar ile gerekleyecek lojik devreyi elde ederiz (ekil 5.46).

L ojik Kaplar ve Lojik Devreler

113

ekil 5.46. Lojik eitliklerin izim yntemi ile sadeletirme kullanlarak VEYADEL kaplar ile gerekletirilmesi.

Matematiksel yntem :
Lojik eitliklerin, VEDEL kaplar ile gerekletirilecekse arpm, VEYADEL kaplar ile gerekletirilecekse toplama ilemleri ile ifade edilecek ekle dntrld yntem, matematiksel yntem ile sadeletirme olarak isimlendirilir. arpmlarn toplam eklinde ifadelerin, arpmlar ekline dntrlmesi iin iki kere deili alnr. Demorgan kural uygulanarak, toplama ilemi arpmlar haline getirilir.

114L ojik Kaplar ve Lojik Devreler

rnek 29 : F=A.B.C+A.B.C+A.B.C ifadesini VEDEL kaplar ile gerekletirmek iin gerekli sadeletirmeyi yapalm.
F = A.B.C+A.B.C+A.B.C = A.B.C+A.B.C+A.B.C = (A.B.C).(A.B.C) + A.B.C Eitlikteki tm ifadelerin arpmlar eklinde ifade edilmesinden sonra devre VEDEL kaplar ile gerekletirilir.

ekil 5.47. Lojik eitliklerin VEDEL kaplar ile gereklenmesi.

rnek 30 : F = (A+B).(A+B)(A+BI) ifadesini VEYADEL kaplar ile gerekletirecek formata getirelim.


F = (A+B).(A+B)(A+BI) = (A+B).(A+B)(A+BI) = (A+B)+(A+B)+(A+BI) elde edilen eitlikteki tm ilemler gerekletirilecek formattadr (ekil 5.48). VEYADEL kaplar ile

A B A B

(A+B)

(A+B1)

L ojik Kaplar ve Lojik Devreler

115

ekil 5.48 Lojik Eitliklerin VEYADEL kaplar ile gerekletirilmesi.

rnek 31 : Q = (AB)'+A'B+AC' fonksiyonunu VEDEL kaplaryla gerekletirelim.


ABC

A.B

A.B

=
A'.B

A B A B A C

A.B (A'.B (A'.B)

=
A.C'

(AC') (AC')'

(A.B)'' (A'.B)' (AC')'=(A.B)'+(A'.B)''+ (AC')''

=(A.B)'+(A'.B)+ (AC')
ekil 5.49. Eitliklerin VEDEL kaplaryla oluturulmas.

rnek 31 : bitlik oktal bir kod iin ift parity k veren bir devreyi tasarlayarak VEYADEL kaplaryla gerekletirelim.
Tasarlanan devre VEYADELlerle gerekletirilecei tablosunda Maxtermleri yazmak daha pratiktir. iin, doruluk

116L ojik Kaplar ve Lojik Devreler

Doruluk tablosu k stunundaki deerlerin fonksiyon haline getirilmesi iin; maxtermler yazlr ve maxtermler VEYADEL kaplar ile gerekletirilir (ekil 5.50).

rnek 33 : anahtar kullanlan bir sistemde anahtarlardan herhangi ikisinin (yalnzca iki) ayn anda kapatlmas durumunda bir lambann yanmasn salayacak devreyi VEDEL kaplar ile gerekletirelim. stenilen ilemin doruluk tablosu oluturulur ve k stununda 1 olmas istenilen kombinasyonlar belirlenir (ekil 5.51). k stununda 1 olaca belirlenen kombinasyonlara ait fonksiyonlar yazlr. Yazlan fonksiyon VEDEL kaplar ile gerekletirilerek tasarm bitirilir.

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Q 0 1 1 0 1 0 0 1

Q= (0,3,6,7)=(A+B+C).(A+B'+C').(A'+B+C').(A'+B'+C) Q'=(A+B+C).(A+B'+C').(A'+B+C').(A'+B'+C) Q'=(A+B+C)'+(A+B'+C')'+(A'+B+C')'+(A'+B'+C) '

ABC

(A+B+C)'

(A+B'+C')'

(A'+B+C')' (A'+B'+C)'

ekil 5.50. Fonksiyonlarn VEYADEL kaplaryla oluturulmas.

ABC A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Q 0 0 0 1 0 1 1 0

ABC

ABC

ABC

L ojik Kaplar ve Lojik Devreler

117

ekil 5.51. Tasarlanan devrenin VEDEL kaplaryla oluturulmas.

Tekrarlama ve alma Sorular


1. Temel lojik kaplarn isimlerini ve sembollerini sralaynz. 2. Temel lojik kaplarn doruluk tablolarn oluturunuz. 3. 3 girili VEYA kapsnn semboln ve elektriksel e deerini iziniz. 4. VEYA kapsnn sanayide kullanmn bir rnekle aklaynz. 5. ekildeki sinyallerin girili VEYA kapsna uygulanmas durumunda kta oluacak dalga eklini iziniz.

1 0 1 0 1 0

A B C
t0 t1 t2 t3 t4 t5 t6 t7 t

6. VE kaps semboln, doruluk tablosunu ve elektriksel e deerini iziniz. 7. ekildeki sinyallerin girili VE kapsna uygulanmas durumunda kta oluacak dalga eklini iziniz.

118L ojik Kaplar ve Lojik Devreler

8. DEL ileminin semboln, doruluk tablosunu ve elektriksel edeerini iziniz. 9. VEDEL kapsnn semboln, doruluk tablosunu ve elektriksel edeerini gsteriniz. kapsna uygulanmas

10. ekildeki sinyallerin 3 girili VEDEL durumunda oluacak dalga eklini iziniz.

1 0 1 0 1 0

A B C

t0 t1 t2 t3 t4 t5 t6 t7 t 11. VEYADEL kaps semboln, doruluk tablosunu ve elektriksel edeerini iziniz. 12. ekildeki sinyallerin girili VEYADEL kapsna uygulanmas durumunda oluacak dalga eklini izelim.

1 0 1 0 1 0

A B C
t0 t1 t2 t3 t4 t5 t6 t7 t

13. EXOR kaps semboln doruluk tablosunu ve elektriksel edeerini iziniz. 14. EXNOR kaps semboln doruluk tablosunu ve elektriksel edeerini iziniz. 15. ki ynl anahtarn semboln elektriksel e deerini ve doruluk tablosunu iziniz.

L ojik Kaplar ve Lojik Devreler

119

16. Lojik devreyi tarif ediniz. 17. Lojik balantlar tanmlaynz. 18. F = ABC' + A'BC + ABC fonksiyonunu kap devreleri ile gerekletiriniz 19. F = ABCD' + A'BC'D + A'B'CD + A'BCD + AB'C'D' fonksiyonunu kap devreleri ile gerekletiriniz. 20. F = A'B'C'D' + A'BC'D + A'B'CD + A'BC'D fonksiyonunu kap devreleri ile gerekletiriniz. 21. F=(A+B'+C').(A'+B'+C).(A'+B+C) gerekletiriniz. ifadesini lojik kaplar ile

22. Lojik devre tasarmnda takip edilmesi gerekli ilem basamaklarn sralaynz. 23. Girilerin ayn olmas durumunda, knda 1 retecek lojik devreyi tasarlayarak, kap devreleri ile gerekletiriniz. 24. girili bir sistemde, girilerin en az ikisinin 0 olmas durumunda knda 1 retecek devreyi tasarlaynz. 25. NOR Quarter ve NAND Quarter terimlerini aklaynz. 26. NAND kaplar kullanarak; DEL, VEYA, VE, VEDEL kaplarn gerekletiriniz. 27. NOR kaplar kullanarak; DEL, VEYA, VE, VEDEL kaplarn gerekletiriniz. 28. Q = A'B + A'B' + AB ifadesini NAND kaplar ile gerekletiriniz. 29. Q = AB'C + ABC' + ABC ifadesini NAND kaplar ile gerekletiriniz. 30. Q=ABCD'+ A'BC'D + AB'C'D ifadesini NOR kaplar ile gerekletiriniz. 31. bitlik oktal bir kod iin, tek parity k veren lojik devreyi tasarlayarak VEDEL kaplar ile gerekletiriniz. 32. anahtar kullanlan bir sistemde, anahtarlardan herhangi ikisinin (yalnzca 2) kapal olmas (0 olmas) durumunda, knda 1 olumasn salayacak devreyi VEYADEL kap devreleri kullanarak gerekletiriniz. 33. Q(ABCD) = (4,8,12,14,15) ifadesini VEDEL kaplar ile gerekletiriniz. 34. Q(ABCD) = (3,6,9,12,15) gerekletiriniz. ifadesini VEYADEL kaplar ile

120L ojik Kaplar ve Lojik Devreler

35. Trafik sinyalizasyon sisteminde hatal bileenleri sezen lojik devreyi VEYADEL kaplar ile gerekletiriniz.

BLM 6

KARNAUGH (KARNO) HARTALARI (KARNAUGH MAPS)

Giri
Devre tasarmnda lojik eitlikleri oluturmak veya oluturulan lojik eitlikleri grafiksel olarak sadeletirmek iin yaygn olarak kullanlan yntemler; Karnaugh Haritas (Karnaugh Maps) ve Quine-McCluskey yntemleridir. Bu blmde Karnaugh haritas yntemini aklayacaz. Karnaugh haritas (Karno izelgesi), sadeletirilecek eitliin btn deerlerini sralamak iin kullanlan, eitliin alabilecei en basit (sade) ekli ieren, hcrelerin oluturduu bir yntemdir. Giri deikenlerinin says artka ifadelerin sadeletirilmesinin zorlat bu yntem, giri deikenleri saysnn 6ya kadar olduu durumlarda iyi bir sonu verir. Genelde kullanlan; 2, 3 ve 4 giri deikenli Karnaugh haritalardr (izelgeleridir). Hcrelerin kullanld bu yntemde, her hcre bir deer ifade eder. Bir izelgedeki hcre says 2n ifadesiyle bulunur (n=deiken says). Bu durumda iki deikenli bir sistemde hcre says 22=4, deikenli bir sistemde hcre says 23=8 olur. Karnaugh haritas oluturulurken ortaya kan dey dorultuda bulunan hcrelere kolon veya stun, yatay dorultuda bulunanlara satr ismi verilir (ekil 6.1).

112

Karnaugh Haritalar

1 . S utun

2 . S utun 1 . Sa tr

m0 m1

m2 m3

2 . Sa tr

ekil 6.1. Karnaugh haritasnda hcrelerin oluturulmas.

6.1. ki, ve Drt Deikenli Karnaugh Haritalar Karnaugh haritasnda bulunacak hcre saysnn 2n (n = deiken says) formlyle belirlenmesi nedeni ile bulunur. Bu durumda, iki deikenli Karnaugh haritas 22=4 hcre ierir. Hcrelerin her birisi, doruluk tablosunda bulunan kombinasyonlardan (rnein mintermlerden) birisine karlk gelir. Hcrelerin ifade ettikleri minterm deerleri belirli bir sistematie gre belirlenir (ekil 6.2):

A B 0 1

0 m0 m1 A'

1 B m2 m3 B B' B

A'
A'B' A'B

A AB' AB

B 0 1

0 (00) 0 (01) 1

1 (10) 2 (11) 3

B'

A
(a) (b) (c)

ekil 6.2. ki deikenli Karnaugh haritasnda hcrelerin anlamlar.

Karnaugh haritasnn sol s kesi ekil 6.2deki gibi eik bir ekilde izilerek, bamsz deikenlerin isimleri olan A,B,C,...vb. harfler yazlr. Deikenlerin alabilecei deerler (0 veya 1) srasyla yazlrsa, ekil 6.2.adaki durum oluur. Deiken olarak A ve B kullanlrsa; kolonlarda A=0 veya A=1, satrlarda B=0 veya B=1 deerleri temsil edilir. Bu kabullere gre hcrelere temsil ettikleri kombinasyonlar yazlrsa, ekil 6.2.bdeki ifadeler elde edilir.

Karnaugh Haritalar

113

ki deikenli doruluk tablosundaki hcrelerde oluan kombinasyonlarn karlklar olan onlu ikili deerlerin hcrelerin ierisine yerletirilmesi ile, ekil 6.2.cdeki hcre deerleri oluur. Ayn prensiplere uyularak oluturulacak deikene sahip Karnaugh haritasnda 23=8 hcre bulunur ve iki farkl yerletirme durumu ortaya kar. ekil 6.3de gsterilen her iki yerletirme eklide dorudur ve daha sonraki aamalarda her iki tablodan elde edilecek sonu ayn olur.
A
AB C 0 00
000 A'B 'C ' 0 001 A'B 'C 1

C AB 00 10
100 AB 'C ' 4 101 AB 'C 5

1
001 A'B 'C 1 011 A ' BC 3 111 ABC 7 101 A B 'C 5

01
010 A'BC ' 2 011 A'BC 3

11
110 ABC ' 6 111 ABC 7

000 A' B 'C ' 0 010 A' B C ' 2 110 ABC ' 6 100 AB 'C ' 4

01

11

C A
10

B ekil 6.3. deerli Karnaugh haritasnda hcrelerin oluturulmas.

Drt deikenli Karnaugh haritasnda 24=16 hcre bulunur. Deikenlerin ikisi yatay, ikisi dikey eksende belirtilir. Drt deikenli Karnaugh haritasnda oluan hcreler, hcrelerin temsil ettikleri ikili kombinasyonlar ve her hcrenin onlu karl ekil 6.4de grlmektedir. Karnaugh haritasndaki hcrelerin ifade ettikleri anlamlar belirledikten sonra yaplmas gerekli ilem, doruluk tablosundaki bilgilerin Karnaugh haritasna aktarlmasdr. Bilgilerin aktarlmas ileminde, doruluk tablosunda kn 1 olduu durumlar Karnaugh haritasndaki hcrelere tanr. Tanma ilemi, doruluk tablosunda kn 1 olduu kombinasyonlar temsil eden hcrelere 1 deerinin yazlmas eklinde yaplr (ekil 6.5). Sonular 0 olan ifadeler bir sonraki ilem aamas olan gruplandrmada gz nnde bulundurulmad iin, izelgeye yazmaya gerek yoktur.

114

Karnaugh Haritalar

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q AB CD 00 01

A
00 0000 0 0001 1 0011 3 0010 2 01 0100 4 0101 5 0111 7 0110 6 11 1100 12 1101 13 1111 15 1110 14 10 1000 8 1000 9 D 11 1011 11 1010 10

C
10

ekil 6.4. Drt deikenli doruluk tablosu ve Karnaugh haritasna yerletirilmesi.

A 0 0 1 1

B 0 1 0 1

Q 1 0 0 1

B 0 1

0 1

ekil 6.5. Doruluk tablosundaki deerlerin Karnaugh haritasndaki hcrelere tanmas.

deikenli ilemlerde de doruluk tablolarndaki 1 deerleri Karnaugh haritalarnda temsil edildikleri hcrelere tanrlar (ekil 6.6). Karnaugh haritasnn dnda grup iareti ile belirtilen ve deikenler ile gsterilen satr ve stunlar; ilgili deikenin 1 olarak temsil edildii satrlar veya stunlar gstermektedir.

Karnaugh Haritalar

115

A
0 0 0 0 1 1 1 1

B
0 0 1 1 0 0 1 1

C
0 1 0 1 0 1 0 1

Q
0 0 1 1 0 1 1 0 (5) (6) 1 0 1 3 7 (2) 0 (3) AB C 00 0 1 01 2 1 11 6

A
10 4

5 1

ekil 6.6. deikenli doruluk tablosundaki deerlerin Karnaugh haritasna tanmas.

6.2. Karnaugh Haritalarndaki Gruplardan Eitliklerin Yazlmas

Hcrelerin

Gruplandrlmas

ve

Doruluk tablosundaki deerlerin Karnaugh haritalarndaki hcrelere tanmasndan sonra gruplandrma yaplr. Yan yana veya alt alta bulunan hcrelerdeki 1 saylarnn halka ierisine alnmas ilemine, gruplandrma denir. Gruplandrmada ve lojik ifadelerin oluturulmasnda takip edilecek sra ve dikkat edilecek kurallar aadaki gibi zetlenebilir: i-Yan yana veya alt alta bulunan bir, iki veya ikinin kuvveti saydaki hcreler gruplandrlabilir. (20=1, 21=2, 22=4, 23=8, 24=16,). ii- Her bir gruba farkl bir isim verilir. iii- Herhangi bir gruba girmi olan 1, baka bir gruba girebilir. Bu ilem sonucun daha ksalmasna yardmc olur (ekil 6.7). iv-Karnaugh izelgesini saa sola veya yukar aa bkecek olursak, izelge silindirik bir ekle dnebilir. Bu durumda izelgenin alt ve st hcrelerinde bulunan veya bata ve sondaki hcrelerde olan 1 deerleri bitiik saylabileceinden gruplandrma yaplabilir. v- ki deikenli Karnaughda ayn grup ierisinde drt adet, deikenli Karnaughda sekiz adet 1 olmas durumunda fonksiyon sonucu 1 olur. vi- Oluturulan gruplarn ifade ettikleri kombinasyonlar, grubun bulunduu kolon(lar) ve satr(lar)da hcreler boyunca deiim gstermeyen

116

Karnaugh Haritalar

deikenler alnarak oluturulur. Deiim gsteren deikenler ise gz ard edilir (ekil 6.8) .
A B 0 1 1 0 1 1 1 AB C 0 00 01 11 10

F1 F2
1
1 1

F1
AB C 0 AB 00 01 11 10 C 0 00 01 11

F2
10

F1 F1

F2

AB 00 CD 00 01 11 10
1 1

01
1 1

11
1 1

10 AB 00
1 1

01

11
1 1

10
1 1

F3

CD 00 01 11

F1

1 1

1 1 1

10

F3

F1
F2

F2

ekil 6.7. Karnaugh haritasnda gruplandrma rnekleri.

Karnaugh Haritalar

117

rnek 1: ekil 6.8de verilen iki deikenli Karnaughda bulunan deerleri gruplandrarak, gruplara ait eitlikleri yazalm. Yukarda zetlenen ilemler sras ile gerekletirilerek F1 ve F2 olarak isimlendirilen iki grup oluturulur. Gruplarn oluturup, oluturulan gruplarn isimlendirilmesinden sonra yaplacak ilem, her bir grubun temsil ettii eitlii yazmaktr. F1in ifade ettii kombinasyon yazlrken Ann ald deerlere baklr. Grubun bulunduu kolonlarda A; hem 0, hemde 1 deerini aldndan A deikeni yazlmaz. Grubun bulunduu satrda Bnin ald deer deimediinden ve satr 1 deerini temsil ettiinden; F1=B olarak elde edilir. Ayn ekilde F2nin bulunduu kolonda A yalnzca 1 deerini aldndan F2 = A olarak yazlr. Grup her iki satrda bulunduundan ve B deikeni hem 0, hemde 1 deerlerini aldndan B deikeni yazlmaz. Ayr ayr yazlan bu grup deerleri toplanrsa, sadeletirilmi eitlik elde edilir.
A B 0 1 1 0 1 1 1

F 2= A F=F1 + F2 =A + B F 1= B

ekil 6.8. Karnaugh haritasnda gruplandrmalardan fonksiyonlarn yazlmas.

rnek 2: ekil 6.9da grlen 3 deikenli Karnaugh haritalarnda oluturulan gruplara ait eitlikleri bulalm ve sonu eitliini yazalm. ekil 6.9.adaki Karnaughda F1in ifade ettii fonksiyon yazlrken; grubun bulunduu stunlarda A deeri deiim gstermediinden ve deiim gstermeyen deer 0 olduundan fonksiyon A' olarak oluur. Grubun bulunduu ve Bnin temsil edildii stunlarda B deeri 0 ve 1 deerlerine sahip olduundan B deikeni yazlmaz. Grup her iki satr kapladndan ve C

118

Karnaugh Haritalar

deikenlerinin deerleri deiim gsterdiinden C deikeni de eitlikte belirtilmez. Bu durumda, F1=A' eitlii oluur. F2 grubunun bulunduu stunlarda B, satrlarda C deiim gstermeyen deiken olduundan, bu deikenler arpm eklinde yazlarak eitlik oluturulur. F2nin eitlii, F2 = BC olarak bulunur. Bulunan eitlikler toplanrsa, Karnaugh emasnn temsil ettii eitlik oluur. Dier Karnaughlarda da ayn prensiplere uyularak gruplar oluturulur.
AB C 0 00 01 11 10

F=F1+F2= A'+BC F2=BC

F1= A'
1
1 1 1

(a)
AB C 0 AB 00 01 11 10 C 0 00 01 11 10

F1=B
(b) ekil 6.9. yazlmas.

F1=AC

F1=A'B' F1=A'C
(c)

deikenli Karnaugh haritasnda gruplandrma yaplmas ve eitlik

rnek 3: ekil 6.7de gsterilen Karnaughlardaki gruplara ait eitlikleri yazalm. Herbir Karnaughda yaplan gruplara ait eitlikler yazlrsa, ekil 6.10daki eitlikler elde edilir.

Karnaugh Haritalar

119

A B 0 1 1 0 1 1 1

AB C 0

00

01

11

10

F 1 =B

F 2 =A F 1 =A ' B F 2 =A B '

AB C 0

AB 00 01 11 10 C 0

00

01

11

10

F=B'

F1=C '

F2=B

AB 00 CD 00 01 11 10
1 1 1

01
1 1

11
1 1

10
1

AB CD 00

00

01

11
1 1

10
1 1

F3=C'
1

F1=AC '

01 11 10
1 1 1 1

F3=B CD

F 2=A'D '

F1=BD'

F2=AC

ekil 6.10. Karnaugh haritasnda yaplan gruplardan eitliklerin yazlmas.

120

Karnaugh Haritalar

6.3. Karnaugh Haritas Kullanarak Boolean Eitliklerin Sadeletirilmesi Karnaugh haritasnn yaygn kullanm yerlerinden birisi, Boolean eitliklerinin sadeletirilmesidir. Sadeletirme ilemi iin Boolean eitliindeki deiken saysna uygun Karnaugh haritas izildikten sonra, eitlikteki her bir mintermin temsil ettii hcreye 1 yazlr. rnein; A'BC kombinasyonunun karlnn 011, AB'C' nin karlnn 100 olduu gibi. Eitlikteki kombinasyonlarn temsil ettii deerlerin karl olan hcrelere 1 yazlmas suretiyle tanma ilemi bitirilir. Tanma ilemi bitirildikten sonra gruplandrmalar yaplr. Gruplara ait eitlikler yazlp, bu eitliklerin tek bir eitlikte mintermlerin toplam eklinde yazlmas ile sadeletirme ilemi bitirilir. rnek 4: F=A'BC+A'B'C+ABC'+A'BC' lojik eitliini sadeletirelim. Her bir mintermin temsil ettii Karnaugh haritasndaki hcreye 1 yazlmas ile ekil 6.11deki Karnaugh elde edilir. Karnaugh haritasndaki 1ler gruplandrlrsa; F1 ve F2 olarak ifade edilen iki grup ortaya kar.
AB C 0 00 01 11 10

F=F1+F2= A'C+BC'
1 1

F2=BC'

F1= A'C

ekil 6.11. Lojik eitliklerin Karnaugh haritas yardmyla sadeletirilmesi.

Gruplarn ifade ettikleri kombinasyonlar yazlrsa; F1=A'C ve F2=BC' eitlikleri bulunur ve sadeletirilmi ifade F=A'C+BC' eklinde elde edilir. Bu eitliin en sadeletirilmi halini ifade eder. rnek 5: F=ABC'+A'BC+A'BC'+ABC eitliini Karnaugh haritas yntemiyle sadeletirelim. Sonucun doru olduunu Boolean aritmetii kurallaryla kontrol edelim. Eitlikteki mintermlerin Karnaugh haritasna tanmas ve oluan 1lerin gruplandrlmas ile ekil 6.12deki Karnaugh elde edilir. Gruplandrma sonucunda F=B eitlii elde edilir. Dier taraftan verilen eitliin boolean cebiri kurallar ile sadeletirilmesi sonucunda F=B elde edilir. Bu durum

Karnaugh Haritalar

121

Karnaugh haritas ve Boolean eitlikleri ile ayn sonuca ulalabileceinin gstergesidir. Bu sonu, ilemlerin birbirinin salamasn yapmak amacyla kullanlabileceini gsterir.
AB C 0 00 01
1

11
1

10

Salamas: F=ABC'+A'BC+A'BC'+ABC =ABC'+A'BC'+AB(C+C') 1 =A'B(C+C')+AB=A'B+AB=B(A+A') 1 1 =B

F=B
1
1 1

ekil 6.12. Boolean eitliklerinin Karnaugh haritas yardmyla sadeletirilmesi.

rnek 6: F=A'B'C'+A'BC'+ABC'+A'BC+ABC+AB'C lojik eitliini Karnaugh haritas yardmyla sadeletirelim. Fonksiyonda bulunan mintermlerin temsil edildii hcrelere 1 deerleri yazlr ve oluan saylar gruplandrlr. Gruplarn temsil ettii yeni minterm deerlerinin yazlmas ile sadeletirilmi fonksiyon elde edilir.
C 0 AB 00 01 11 10

F=F1+F2+F3
F=A'C'+B+AC

F1= A'C'
1
1 1 1

F2=B F3=AC

ekil 6.13. Boolean eitliklerinin Karnaugh haritas yardmyla sadeletirilmesi.

rnek 7: F = A'B'C'+AB'C'+A'BC+AB'C+ABC eitliini Karnaugh haritas yardmyla basitletirelim.


C 0 AB 00 01 11 10

F3= B'C' F= BC+AC+B'C'

F1= BC

F2= AC

ekil 6.14. Boolean eitliklerinin Karnaugh haritas yardmyla sadeletirilmesi.

122

Karnaugh Haritalar

rnek 8: Aada verilen Boolean eitliini Karnaugh haritas kullanarak sadeletirelim. A


F=ABC'D'+AB'C'D'+ABC'D+AB'C'D+A'B'CD+A'BCD+A'B'CD'+A'BCD'+AB'CD'
AB CD 00 01 11
1 1

00

01

11

10

F1=AC'

D
1 1

F=F1+F2+F3=AC'+A'C+B'CD'

C
10
1 1 1

F3= B'CD' B

F3=A'C

ekil 6.15. Drt deikenli bir eitlikteki mintermlerin Karnaugh haritasna tanmas ve fonksiyonun sadeletirilmesi.

rnek 9: F=(0,1,2,4,5,6,8,9,12,13,14) eklinde verilen bir minterm ifadesini sadeletirerek, lojik eitlik halinde yazalm. fadedeki rakamlar temsil eden hcrelere 1 yazlmas ile eitlik Karnaugh haritasna tanr. Daha sonra gruplandrma yaplmas ve gruplarn temsil ettii eitliklerin yazlmas ise sadeletirme ilemi bitirilir.
AB CD 00 01 11 10
1 1 1 1

00

01

11

10

F 3 =C'

F=F 1+F 2+F 3= BD'+A'D'+C'

F 1 = BD'
F 2= A'D '

ekil 6.16. Minterm ifadelerin Karnaugh yardmyla sadeletirilmesi.

Karnaugh Haritalar

123

rnek 10: F = A'B'CD+ABCD+A'CD'+A'CD+AB'D Karnaugh haritas yardm ile sadeletirelim.

lojik eitliini

Verilen lojik eitlikte 4 deiken bulunmas nedeni ile kullanlacak Karnaugh haritasnn drt deikenli olmas gerekir. Eitlikteki mintermler, temsil edildikleri hcrelere 1 yazlmas sureti ile Karnaugh haritasna tanr. Karnaugh haritasndaki 1ler gruplandrlp, gruplarn karlklar olan eitliklerin yazlmas ile sadeletirme ilemi bitirilir.
AB CD 00 01 11 10
1

00

01

11

10

F1= AB'D
F2= CD F=F1+F2+F3= AB'D+CD+A'C

F3= A'C

ekil 6.17. Drt deikenli eitliklerin Karnaugh yardmyla sadeletirilmesi.

Buraya kadar olan rnekler hep mintermlerin toplam eklinde eitliklerin sadeletirilmesi idi. Makstermlerin arpm eklinde olan eitlikleri sadeletirmede, doruluk tablosu k stunundaki 0 olan deerler Karnaugh haritasna tanr. Eer eitlik mimterm olarak verilmise, mintermleri temsil eden hcrelere 1 yazldktan sonra kalan hcreler 0larla doldurulur. Hcrelerdeki 0lar gruplanarak makstermlerin arpm yazlr. rnek 11: F(A,B,C,D) = (0, 2, 4, 5, 6, 8, 10) minterm ifadesini Karnaugh haritasndaki 0lar kullanarak sadeletirilmi eitlik olarak yazalm. Verilen eitlikteki rakamlar, temsil edildikleri hcrelere 1 yazlmas suretiyle Karnaughya tanr. 1 yazlmayan tm hcrelere 0 yazlarak, 0lar gruplandrlr. Gruplardan maxtermler yazlr. Makstermlerin yazlmas ileminde deeri deimeyen deiken 1 ise deikenin deili, deiken deeri 0 ise deikenin kendisi yazlr.

124

Karnaugh Haritalar

AB 00 CD 00 01
0 1

01

11

10

f1= A'+B' = AB
1 0 0

f2= B+D' f3= C'+D' F=F1+F2+F3= (A'+B')X(B+D')X(C'+D')

11 10

ekil 6.18. Minterm ifadelerin 0lar kullanlarak sadeletirilmesi.

6.4. Be ve Alt Deikenli Karnaugh Haritalar Drtten fazla saydaki deikenli Karnaugh haritalar ile almak ok kolay deildir. ok saydaki deikenle ilem yaparken, hcrelerin says oluabilecek mintermlerin saysna eit olacandan be deikenli sistemde hcre says 25=32, 6 deikenli bir sistemde hcre says 26=64 olur. Be deikenli Karnaugh ekil 8.19da ve 6 deikenli Karnaugh haritas ekil 6.20de grlmektedir. Be deikenli Karnaugh haritas iki adet drt deikenli Karnaugh haritasnn bileimi, 6 deikenli Karnaugh haritas iki adet be deikenli haritann birlemi hali olarak dnlebilir.
C
CD E AB 00 01 11
0 1 3 2 6 7 5 4

000

001

011

010

110

111

101

100

11

10

14

15

13

12

B
24 25 27 26 30 31 29 28

A
10
16 17 19 18 22 23 21 20

ekil 6.19. Be deikenli Karnaugh haritasnda hcrelerin oluturulmas.

Be ve alt deikenli Karnaugh haritalarnda oluturulan gruplar temsil eden eitlikler yazlrken, deerleri deiim gstermeyen deikenler alnr.

Karnaugh Haritalar

125

Gruplandrmalar oluturulurken, be deikenli Karnaugh haritasnn iki tane drt deikenli Karnaugh haritasnn bileimi olduu hatrlanarak, iki para st ste dnlp gruplandrma yaplabilir ( ekil 6.21).
D D EF ABC 000 001 011 010
0 1 3 2 6 7 5 4

000

001

011

010

110

111

101

100

11

10

14

15

13

12

C
24 25 27 26 30 31 29 28

16

17

19

18

22

23

21

20

B
110 111
48 49 51 50 54 55 53 52

56

57

59

58

62

63

61

60

A
101 100
40 41 43 42 46 47 45 44

32

33

35

34

38

39

37

36

ekil 6.20. Alt deikenli Karnaugh haritasnda hcrelerin oluturulmas.

rnek 12: F(A,B,C,D,E) = (0,2,4,6,9,11,13,15,17,25,27,29,31) minterm ifadesini sadeletirilmi eitlik olarak yazalm.
C
CDE AB 00 01 11
1 1 1 1

000

001

011

010

110

111

101

100 F1=A'B'DE' F2=A'B'D'E' F3=BE

B A
10
1 1 1 1

F4=AC'D'E

F=A'B'DE' + A'B'D'E' + BE + AC'D'E

ekil 6.21. Be deikenli Karnaugh haritasnda eitliklerin yazlmas.

126

Karnaugh Haritalar

Alt deikenli Karnaugh haritasnda gruplandrmalarda, haritann iki adet be deikenli Karnaugh haritasndan oluturulduu hatrlanarak, yatay ve dikey katlama ilemi yaplabilir. Bu durumda bir araya gelen hcreler grup oluturabilir (ekil 6.22). rnek 13 : ekil 6.22de verilen Karnaugh haritasnda bulunan gruplayarak ilgili eitlikleri yazalm. 1leri

Eitlikleri yazmada, gruplarn bulunduu stun ve satrlarda deiim gstermeyen deikenler minterm eklinde yazlr. Ek olarak dnlebilecek tek nokta, Karnaugh haritasnn katlanmas durumunda st-ste gelecek hcrelerin grup oluturabileceidir.
D DEF ABC 000 001 011 010
1 1 1 1 1 1

000

001

011

010

110

111

101

100

F3=A CD C
1 1 1 1 1 1

F1=A CE

B
110 111

A
101 100
1 1 1 1

C F2=ACF

ekil 6.22. Alt deikenli Karnaugh haritasnda eitliklerin yazlmas.

6.5. Farketmeyen Durumlu (Dont Careli) Lojik Eitlikler Karnaugh haritasnda bulunan 1 ve 0lar lojik fonksiyonun olumasnda bir anlam ifade eder. Bununla beraber, giri deikenlerinin kesin deerler olmad durumlar da bulunabilir.

Karnaugh Haritalar

127

rnein; drt bitle ifade edilen onluk sistemde, 9dan sonraki alt kombinasyon hibir zaman olumaz. Bu durumda, olumayan (kullanlmayan) kombinasyonlarn ald deerler gz ard edilebilir. Fark etmeyen durumlar olarak isimlendirilen bu durumlar, eitlikleri basitletirmeye yardm eder. Fark etmeyen kombinasyonlarn temsil ettikleri hcrelere 1 veya 0 deerlerini koymak mmkn deildir. Bu nedenle, olumayan kombinasyonlar temsil eden hcrelere X veya d iareti (1 ve 0 ifadelerinden ayrmak iin) konur. Karnaugh haritasnda gruplandrma yaplrken, fark etmeyenli hcreler 0 veya 1 olarak kabul edilebilir. Karar, hangi kabuln fonksiyonu daha basit hale getireceine gre verilir. rnek 14: F = (1,3,7,11,15) ve farketmez durumlar d = (0,2,5) olan bir fonksiyonu sadeletirelim. Sadeletirme ilemi iin, eitlikte bulunan saylarn temsil ettii hcrelere 1, farketmez durumlarn temsil eden hcrelere x iareti konur. Oluan 1ler gruplandrma ilemine tabi tutulur. x iaretli hcreler, 1 veya 0 olarak dnlebilir. rnekte fark etmeyen durumlardan birisi 1, dieri 0 olarak kabul edilmitir.
AB CD 00 01
1 X X

00

01

11

10 F=F1+F2 = A'D+ CD

F1= A'D
1 1

11 10

F2= CD

ekil 6.23. Fark etmeyen durumlar kullanarak boolean eitlerin elde edilmesi.

Buraya kadar Karnaugh haritalarnn sadeletirmede kullanlmasn inceledik. imdi Karnaugh haritalarnn lojik devrelerin tasarmnda kullanlmasn inceleyelim.

128

Karnaugh Haritalar

6.6. Karnaugh Haritas Yardm ile Lojik Devrelerin Tasarm Karnaugh haritas kullanlarak yaplacak lojik devre tasarmnda, ilk ilem olarak lojik devre tasarmndaki ilem basamaklar uygulanp doruluk tablosu oluturulur. Doruluk tablosundan elde edilen deerler Karnaugh haritasna tanarak gruplandrmalar yaplr. Gruplarn temsil ettii eitlikler yazlarak lojik fonksiyon elde edilir. Son aamada ise eitlii temsil eden devre izilir. rnek 15: x1x0 iki bitlik bir sayy temsil etmektedir. y1y0 deikenleri ise dier iki bitlik bir sayy gstermektedir. x1, x0, y1, y0 deerlerini giri olarak kullanan ve x1x0 ile y1y0 saylarnn eit olduu durumlarda kn 1 olmasn salayan lojik devreyi Karnaugh haritas kullanarak tasarlayalm.
x1
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

x0
0 0 0 0 1 1 1 1

y1
0 0 1 1

y0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q
1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

x1x0 y1y0 00 01

00

01

11

10 F 1 = x 1 'x 0 'y 1 'y 0 '

0
0 1 1

F 3 = x 1 'x 0 y 1 'y 0 F 2= x 1 x 0 y1 y0 F 4 = x 1 x 0 'y 1 y 0 '

11 10

0 0
0 0 1 1 1 1 (a)

0
0 1 1

0
0 1 1

F = F 1 + F 2 + F 3 + F 4 = x 1 'x 0 'y 1 'y 0 ' + x 1 x 0 y 1 y 0 + x 1 'x 0 y 1 'y 0 + x 1 x 0 'y 1 y 0 '

F= (0,5,10 ,15)
EXNOR
(b )

EXOR

x0 x1 y0 y1
(c)

x 0 'y 0 '+ x 0 y 0

x 1 'y 1 '+ x 1 y 1 = ( x 0 ' x 1 ' y 0 ' y 1 '+ x 0 ' x 1 y 0 ' y 1 )+ ( x 0 x 1 ' y 0 y 1 '+ x 0 x 1 y 0 y 1 )

Q = (x 0 'y 0 '+ x 0 y 0 ).( x 1 'y 1 '+ x 1 y 1 )

ekil 6.24. Karnaugh haritas kullanarak lojik devrelerin tasarlanmas.

Karnaugh Haritalar

129

i- lk aamada, tm deikenlerin alabilecei deerleri toplu olarak gsteren doruluk tablosu (4 deikenli) oluturulur. ii- Doruluk tablosunda x1,x0 ve y1,y0 iftlerinin eit olduu durumlar tespit edilir ve bu durumlar k stununda ilgili deerlerin karsnda1 konularak belirtilir (ekil 6.24.a). iii- Doruluk tablosu k stunundaki 1 deerleri Karnaugh haritasndaki ilgili hcrelere tanr (ekil 6.24.b). iv- Karnaugh haritasndaki 1 deerleri gruplandrlarak, gruplardan eitlikler yazlr. v- Eitlikler uygun kap devreleri ile lojik devre olarak izilir (ekil 6.24.c). rnek 16: ekil 6.23.ada grlen devre bir fotokopi makinesinin kontrol devresidir. Makinenin ierisinde kadn yolu zerinde 4 tane anahtar bulunmaktadr. Anahtarlar normalde aktr ve kat geerken anahtarlar kapatmaktadr. Herhangi iki anahtarn kapatlmas durumunda kta 1 olumasn salayan lojik devreyi tasarlayalm. Yalnzca S1 ve S4 anahtarlar ayn anda kapatlamaz.
+5V S1 +5V S2 +5V S3 +5V S4 L o ji k D evre

S1
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

S2
0 0 0 0 1 1 1 1

S3
0 0 1 1

S4
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q
0 0 0 1 0 1 1 1 0 0 1 1 1 1 1 1

0
0 1 1

0 0
0 0 1 1 1 1

0
0 1 1

0
0 1 1

(a) ekil 6.25. Lojik tasarmda doruluk tablosunun oluturulmas.

(b)

130

Karnaugh Haritalar

Devre tasarmnda, istenilen durumlar doruluk tablosunun k stununda belirtilir (ekil 6.25.b). Doruluk tablosundaki 1 deerleri Karnaugh haritasna tanarak, gruplandrmalar yaplr ve gruplarn karl olan eitlikler yazlr (ekil 6.26.a). Yazlan eitlikleri gerekletirecek lojik devre, uygun kaplar ile oluturulur (ekil 6.26.b).
S 1S 2 S 3S 4 00 01
1 1 1

00

01

11

10 S 1S 2 S 3S 4
F1

F 1= S 1S 2 F 2= S 2S 4 F 3= S 3S 4
F3 F2 F5 F2

11

F 4= S 2S 3 F 5= S 1S 3

10

Q = F 1+ F 2+ F 3+ F 4+ F 5 = S 1S 2+ S 2S 4+ S 3S 4+ S 2S 3+ S 1S 3

(a )

(b )

ekil 6.26. Doruluk tablosunun Karnaugh haritasna tanmas ve lojik devrenin oluturulmas.

rnek 17: Bir sendikann ynetim kurulunda drt temsilci bulunmakta ve her temsilci sendikaya kaytl 560 yeden belirli saydaki yeyi temsil etmektedir. Kararlarn alnmas iin salt ounluun gerekli olduu ynetim kurulunda, temsilcilerin birer dmeye basmas ile sonucun geerli olup olmadn hesaplayarak, geerli ise bir lambann yanmasn salayacak devreyi Karnaugh haritas kullanarak NAND kaplaryla tasarlayalm. Temsilciler: A temsilcisi: 105, B temsilcisi: 125, C temsilcisi: 202, D temsilcisi: 128 yeyi temsil etmektedir.

lk ilem olarak, doruluk tablosu yardm ile sonucun 1 olaca kombinasyonlar bulmamz gerekir. Sonucun 1 olduu kombinasyon, evetlerin salt ounluun salad durumlardr (ekil 6.27.a).

Karnaugh Haritalar

131

Sonucun 1 olduu kombinasyonlar Karnaugh haritasna tanr ve tanan deerler gruplandrlr. Gruplandrmadan elde edilen mintermler birletirilirse, istenilen ilemi gerekletirilecek devrenin lojik eitlii elde edilir (ekil 6.27.b). Lojik eitlii gerekletirecek devre kaplar ile oluturularak ilem bitirilir (ekil 6.27.c).
AB A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

00

01

11

10

B
0 0 0 0 1 1 1 1

C
0 0 1 1

D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q
0 0 0 1 0 0 1 1 0 0 1 1 0 1 1 1

CD 00 01
1

F 1= ABD F 2= CD

0
0 1 1

11 10

F 3= BC F 4= AC

0 0
0 0 1 1 1 1

0
0 1 1

Q = F 1+F 2+F 3+F 4 = ABD+CD+BC+AC

0
0 1 1

(b)
ABCD
F1

(a)

F2

Q=ABD+CD+BC+AC
F3 F4

(c) ekil 6.27. Karnaugh haritas kullanarak lojik devrelerin tasarlanmas.

132

Karnaugh Haritalar

Tekrarlama ve alma Sorular 1. Boolean eitlikleri sadeletirmek iin kullanlan yntemler nelerdir ? 2. deikenli Karnaugh haritasn iki farkl ekilde oluturunuz. 3. ki, ve drt deikenli Karnaugh haritalarnda, her bir hcrelerin temsil ettii kombinasyonu hcrelerin ierisine yaznz. 4. k stununda, 0,2,4,5 deerlerinde 1 deerlerine sahip, deikenli doruluk tablosundaki deerleri Karnaugh haritasna taynz. 5. Drt deikenli bir doruluk tablosunda 1,6,7,9,14,15 deerlerinde sonu 1dir. Bu deerleri Karnaugh haritasna taynz. 6. Karnaugh haritalarnda gruplandrmay tarif ediniz. 7. Gruplandrmada uyulacak kurallar sralaynz.

8. Aada verilen 3 deikenli karnaughlarda uygun gruplandrmalar


yapnz.
C 0 AB 00 01 11 10 C 0 AB 00 01 11 10

9. Verilen 4 deikenli Karnaughlarda uygun gruplandrmalar yapnz.


AB CD 00 01 11 10
1 1 1

00

01

11

10 CD 00 01

AB

00

01

11

10

11
1 1

10
1 1 1

Karnaugh Haritalar

133

10. Verilen Karnaugh haritalarnda gruplandrma yaparak, gruplarn temsil ettikleri eitlikleri yaznz.
C 0 AB 00 01 11 10 C 0 AB 00 01 11 10

11. Verilen Karnaugh haritalarnda gruplandrma yaparak, gruplarn temsil ettikleri eitlikleri yaznz.
AB CD 00 01 11 10
1 1 1

00

01

11

10 CD 00 01

AB

00

01

11

10

11
1 1 1

10
1 1

12. Lojik ifadelerin Karnaugh haritas yntemi ile sadeletirmesinde takip edilecek ilem srasn zetleyiniz. 13. F = AB'C+ABC'+A'BC'+A'B'C' Lojik ifadesini Karnaugh haritas kullanarak sadeletiriniz. 14. F = AB'C'D+AB'C'D'+A'B'CD+ABCD Lojik ifadesini Karnaugh haritas kullanlarak sadeletiriniz. 15. Karnaugh haritalarnn lojik tasarmda kullanmna kendiniz bir rnek vererek lojik devreyi iziniz. 16. F = AB'C'D + AB'C'D + A'B'CD + A'B'CD' + A'BCD' + ABC'D' + ABCD + AB'C'D + AB'CD lojik ifadesini Karnaugh haritas kullanlarak sadeletiriniz.

134

Karnaugh Haritalar

17. F = A'B'C'D' + A'B'CD + A'B'CD' + A'BC'D' + A'BCD + A'BCD' + ABC'D' + ABCD' + AB'C'D' + AB'CD Lojik ifadesini sadeletiriniz. 18. F = A'B'C'D' + A'B'C'D + A'B'CD + A'B'CD' + A'BC'D + A'BCD + ABC'D + ABCD + AB'C'D' + AB'C'D + AB'CD + AB'CD' Lojik ifadesini Karnaugh haritas kullanlarak sadeletiriniz. 19. F = A'B'C'D + A'BC'D' + A'BC'D + A'BCD' + ABC'D' + ABC'D + ABCD' + AB'C'D' + AB'C'D + AB'CD + AB'CD' Lojik ifadesini sadeletiriniz. 20. F = A'B'C'D + A'B'CD + A'BC'D + A'BCD + AB'CD + ABCD Lojik ifadesini Karnaugh haritas kullanlarak sadeletiriniz.

BLM 7

SAYISAL ENTEGRELER

(DIGITAL ICs)

Giri
Lojik kaplar bal altnda akladmz temel lojik elemanlar; diren, diyot, transistr, kk deerlikli kondansatr, FET, MOSFET, vb. elektronik devre elemanlarndan oluur. Ayn eit veya farkl elektronik elemanlarn bir paket haline getirilmesi ile oluan yeni eleman, entegre (Integrated Circuit -IC) olarak isimlendirilir. Entegreler ; i- Yaplarnda kullanlan elemanlarn eidine, ii- Entegre ierisinde bulunan lojik kap ve transistr saysna, iii- Kullanlan entegre teknolojisine, referans alnarak snflandrlabilirler. Saysal entegreler, yaplarnda kullanlan devre elemanlarna gre : i- Bipolar entegre devreler; DTL, TTL, HTL, ECL, vb. ii- MOS-lojik entegre devreler; NMOS, PMOS, CMOS, olarak iki grupta toplanabilirler.

136

Saysal Entegreler

Her iki grupta bulunan elemanlar, ierdikleri lojik kap ve transistr saysna gre; i- Kk lekli ICler, ii- Orta lekli ICler, iii- Geni lekli ICler, iv- ok geni lekli ICler, v-ok-ok geni lekli ICler, vi-Giga lekli ICler, olarak snflandrlrlar. Bu genel snflandrmalarda ortaya kan gruplarn detaylarn incelemeden nce, her bir grubun sahip olduu zellikleri aklamamza yardmc olacak saysal entegre parametrelerini (zelliklerini) ve saysal entegre terminolojisini inceleyelim. 7.1. Saysal Entegre Parametreleri ve Saysal Entegre Terminolojisi Entegre gruplarn birbirleri ile kyaslamak iin entegrelerin sahip olduklar zelliklerden faydalanlr. Entegrelerin sahip olduklar zellikler, entegre parametreleri veya entegre teknik zellikleri olarak adlandrlr. Saysal entegre parametreleri ve entegrelerde kullanlan terimler aadaki ekilde sralanabilir: i. Lojik gerilim seviyelerinin tanmlanmas, ii. Ykleme (k) kapasitesi (Fan Out), iii. Grlt bakl (Noise Immunity Noise Margin), iv. Yaylm Gecikmesi ve Yaylm Hz (Propagation Delay ve Propagation Speed), v. G Harcamas (Power Dissipation), vi. Hz-G retimi (Speed-Power Product), vii. Akm kayna (Current Sourcing) ve Akm yutumu (Current Sinking). Entegre parametrelerinin hangi koullar altnda geerli olduu veri kitaplarnda verilmektedir. rnein entegrelerin salkl alabilmesi iin garanti edilen scaklk endstri tipi elemanlarda 0 ile +70o C ve askeri tip elemanlarda -55 o C ile +125 o C arasndadr

Saysal Entegreler

137

7.1.1. Lojik Gerilim Seviyeleri Lojik gerilim seviyeleri, lojik bir sinyalde 0 ve 1 seviyelerini temsil eden gerilim deerleridir. 1 seviyesinin H-High ve 0 seviyesinin L-Low ile gsterildiini kabul edersek, gerilim seviyeleri ekil 7.1deki deerlere sahip olur.

ekil 7.1. TTL ve CMOS entegrelerinin giri ve k gerilim seviyeleri.,

ekil 7.1de kullanlan ksaltmalarn anlamlarn zetleyelim: VIL(max) = V input low maximum - Giriin 0 olmas iin olabilecek en yksek gerilim seviyesi. VIH(min) = V input high minimum - Giriin 1 olmas iin gereken en dk gerilim seviyesi. VOL(max) = V output low maximum - kn lojik 0 olmas iin olabilecek en yksek gerilim seviyesi. VOH(min) = V output high minimum - kn 1 olmas iin gerekli en dk gerilim seviyesi.

138

Saysal Entegreler

TANIM
PARAMETRE

7400 2.4 V 0.4 V 2.0 V 0.8 V

74L00 2.4 V 0.3 V 2.0 V 0.7 V

74LS00 2.7 V 0.5 V 2.0 V 0.8 V

VOH min VOL max VIH min VIL max

1 durumunda minimum k gerilimi 0 durumunda maksimum k gerilimi Giriin 1 olmasn garanti edecek minimum giri seviyesi Giriin 0 olmasn garanti edecek maksimum giri seviyesi

Tablo 7.1. TTL 7400 entegresinin farkl serilerde sahip olduklar gerilim seviyeleri.

Giri ve k gerilim seviyelerinde bulunan snr deerleri, akm deerleri iin de geerlidir. Ancak, akm deerinden bahsedilirken genelde bir lojik elemann ekecei ortalama akmdan bahsedilir. 7.1.2. k Kapasitesi (Fan Out) Bir lojik kapnn kna balanabilecek maksimum yk saysna k kapasitesi - Fan Out denir. Fan Out deeri entegre eidine gre farkllk gsterir. Karmak devrelerde, kullanlan entegrenin kna ka tane kap devresinin balanabileceinin bilinmesi gerekir. k ucuna fazla sayda yk balanrsa entegre bozulur. Ardarda balanacak entegrelerin ayn cins olmas uygulamada kolaylk salar. Fan Out deeri, kullanlan entegrelerin giri ve k akmlarna gre hesaplanr (ekil 7.2). rnein TTL entegrelerin LS tipinde bu deerler; k akm; 1 durumunda 0 durumunda Giri akm ; 1 durumunda 0 durumunda eklindedir. 0.4 mA (yke doru) 8 mA (entegreye doru) 20 A (entegreye doru) 0.4 mA (kaynaa doru)

Saysal Entegreler

139

Entegre A

Kaynak 20 A

Entegre B

0.4 mA maksimum

Entegre C

1 0
0,4 mA

TTL Entegre (LS tip)

1
8 mA maksimum

ekil 7.2. Entegrelerin giri ve k akm deerlerine gre Fan Outun hesaplanmas.

TTL entegrelerin LS tipinde; bir entegrenin (B) entegresi giri ucu, baka bir (A) entegresi 1 seviyesindeki k ucuna balanrsa; giri ucundan B entegresine doru 20 A akm akar (ekil 7.2). Bu anda A entegresinin k akm maksimum 0.4 mA olduundan; Fan Out = 0.4mA / 20 A = 20 tane olarak bulunur. B Entegresinin giri ucu, A entegrenin 0 durumundaki k ucuna balanrsa; B entegresinin giri ucundan A entegresine doru 0.4 mAlik akm akar. A entegresinin zerinden akacak akm maksimum 8 mA olduundan, ayn anda balanabilecek eleman says; Fan Out = 8 mA / 0.4 mA = 20 tane olarak bulunur. Bulunan iki deerden kk olan alnr. Ancak, rnekte bulunan iki deer ayn olduundan herhangi birisi alnabilir ve entegre kna maksimum 20 giri ucu balanabilecei sylenir. Girie balanacak kaplarnda belirli sayda olmas gerekir. Girie balanacak maksimum eleman says kataloglarda fan in olarak belirtilir. 7.1.3. Grlt Bakl (Noise Immunity - Noise Margin) Grlt bakl, devrenin almasna etki etmeyecek ekilde izin verilebilen grlt snrdr ve mV cinsinden ifade edilir. TTL entegrelerin 1 konumuna gelmesi iin 2.4V gereklidir derken, bunun 0.4 Vu grlt pay olarak konmutur. 0 seviye iin de durum ayndr.

140

Saysal Entegreler

Emniyet Pay: Bir saysal devrenin giriine gelen grlt iaretlerini, gerek iaretten ayrabilmesi iin konulan gerilim farkna saysal devrenin grltemniyet pay denir (ekil 7.3). Dier bir deyile, lojik devrelerde giri ve k iaretlerinde 1 ve 0 seviyeleri arasndaki fark, grlt-emniyet pay olarak isimlendirilir. Giri iareti k iareti

1
2V
KARARSIZ DEVRE

1
2.4 V
KARARSIZ DEVRE

0.8 V

grlt-emniyet pay

0
ekil 7.3. Dijital entegrelerde grlt-emniyet paynn tespiti.

0.4 V

7.1.4. Yaylm Gecikmesi (Propagation Delay-tpd) ve Yaylm Hz (Propagation Speed) Dijital devrenin veya lojik kapnn giriindeki deime ile buna bal olarak kta meydana gelecek deime arasndaki zaman farkna yaylm gecikmesi ad verilir ve nanosaniye (nsn) cinsinden ifade edilir. Yaylm hz ise yaplan ilemin hzn belirtir ve MHz cinsinden ifade edilir. Vin tPLH Vout tPHL tPd tPd

ekil 7.4. Lojik entegrelerde meydana gelen yaylm gecikmeleri.

tpHL tpLH tpd

1den 0a geerken harcanan zaman, 0dan 1e geerken harcanan zaman, iki deerin (tpHL ve tpLH ) ortalamasdr.

Saysal Entegreler

141

Genelde, tpHL ve tpLH deerleri ykleme durumlarna bal olarak deiebilir ve ayn deerde olmayabilir. Ayn deerde olmamas durumunda, iki deerin aritmetik ortalamas alnr. 7.1.5. G Harcamas (Power Dissipation) G Harcamas; bir lojik kapnn harcad g miktardr ve mW cinsiden ifade edilir. Entegrede harcanan g genelde tek bir kaynaktan elde edilir. Entegrenin g kaynana balanacak ucu bipolar entegrelerde VCC, CMOS entegrelerde VDD olarak isimlendirilir. Bir lojik kapnn bal olduu g kaynandan ekecei akm, kapnn knn ald deere (0 veya 1) gre deiir. Bu deiiklik, entegre devrenin harcad gcn deimesi sonucunu dourur. Entegre devrenin harcad gc bulmak iin, kn 0 ve 1 olduu anlarda entegrede harcanan gcn ortalamas alnr. 7.1.6. Hz-G retimi (Speed - Power Product) Saysal entegreler balangtan beri dk yaylm gecikmesi ve kk g harcamas zellikleriyle tanmlanrlar. Lojik entegre aileleri ok deiik hz-g harcamas oranna sahiptirler. Bu nedenle saysal entegreleri kyaslamada kullanlacak zelliklerden birisi, hz-g retimi olarak isimlendirilen ve kap yaylm gecikmesi ile kap g harcamasnn arpmndan elde edilen deerdir. rnein; bir entegrede yaylm gecikmesi 10 nsn ve ortalama g harcamas 50 mW ise; Hz-g retimi = 10 nsn*50 mW = 50 piko watt-sn (50 piko joule) olarak bulunur. Saysal entegrelerin seiminde dk hz-g retimi tercih edilir. Bu nedenle, tasarmclar entegrenin hzn artrarak yaylm gecikmesini drmeye veya g harcamasn drerek hz-g retimini kltmeye almaktadrlar. Ancak, transistr tetiklemeli devrelerin zellii nedeniyle her ikisini beraber yapmak zordur. 7.1.7. Akm Besleme (Current Sourcing) ve Akm Yutumu (Current Sinking) Lojik aileleri, akmn bir lojik elemann k ile dier lojik elemann girii arasnda ak ekline gre tanmlanabilir. Akm besleme (current sourcing) ileminde; A kapsnn k 1 olduu zaman, gerekte bir diren gibi

142

Saysal Entegreler

davranan B kapsnn giriine IIH akm salanr (ekil 7.5.a). Bu nedenle; A kapsnn k B kaps girii iin bir akm kayna oluturur. Akm yutumu (Current sinking) ileminde; B kapsnn giri devresi Vcc kaynana bir diren balanm etkisi gsterir (ekil 7.5.b). A kapsnn k 0 durumuna geldii zaman, akm B kapsndan A kapsnn k direncine doru akar. Dier bir deyile, B kapsnn giriini sren devrenin 0 olmas, giriten gelen akm ase yapacak pozisyonda olur. Akmn ase yaplmas nedeniyle bu zellik, akm yutumu olarak adlandrlr. Akm besleme ve akm yutumu zellii, farkl lojik ailelerini incelerken nemli bir zellik olarak karmza kar.

+VCC

0 0

VOH

IOH I1H

A Src kap

Yk

a) Akm besleme ilemi.


VCC

1 1

VOL

IOL I1L

A Src kap

B Yk

b) Akm yutumu ilemi.


ekil 7.5. Akm besleme ve akm yutumu devrelerinin durumu.

Saysal Entegreler

143

7.2. Entegrelerin Yaplarndaki Eleman Saysna Gre Snflandrlmas Saysal entegre teknolojisi gnmzde hzla gelimekte ve devrelerin zelliklerine gre farkl sayda eleman ieren entegreler imal edilmektedir. Farkl sayda kap devresi ieren ve oluumlarnda farkl sayda eleman kullanlan dijital entegreler, Tablo 7.2deki gibi snflandrlabilir. Tabloda sfr lekli birletirme ile, elektronik elemanlarn bamsz olarak kullanm kastedilmektedir. Teknolojilerin yllara gre geliimi ve herbir teknoloji ile retilen entegrelerin ierdikleri eleman saylar Tablo 7.2.bde verilmektedir. 7.3. Lojik Entegrelerin Yaplarndaki Elemanlara Gre Snflandrlmas Entegre devrelerin oluumunda, diren, diyot, kondansatr, transistr, FET, MOSFET vb. elemanlar kullanlr. Lojik entegreler, devrelerin oluturulmasnda kullanlan devre elemanlarna (diren, diyot, transistr vb.) gre snflandrlabilir. Genel olarak bipolar ve MOS lojik aileleri ad altnda yapabileceimiz snflandrmada, alt gruplar aadaki ekilde oluur: A-Bipolar Lojik Ailesi i- Diren Diyot Lojik (Resistor Diode Logic - RDL), ii- Diren Transistr Lojik (Resistor Transistor Logic - RTL), iii- Diyot Transistr Lojik (Diode Transistor Logic - DTL), iv- Yksek Eikli Lojik (High Threshold Logic - HTL), v- Transistr Transistr Lojik (Transistor Transistor Logic - TTL), vi- Emiter Kuplajl Lojik (Emiter Coupled Logic - ECL), vii- Entegrelendirilmi Enjeksiyon Lojik (Integrated Injection Logic IIL - I2L). B-MOS Lojik Ailesi i- Metal Oksit Lojik (Metal Oxide Semiconductor-MOS), N - MOS Lojik, P - MOS Lojik, ii- CMOS Lojik (Complementary MOS-CMOS). Entegre devrelerin yapm ekillerini ve devrelerin alma prensiplerini anlamak iin, yukardaki snflandrmada yer alan teknikleri sras ile inceleyelim.

144

Saysal Entegreler

ENTEGRE YOUNLUK DERECES

FONKSYON SAYISI

ERD ELEMAN SAYISI

KAPI SAYISI

Sfr lekli Birletirme (Zero Scale ntegration - ZSI) Kk lekli Birletirme (Small Scale ntegration - SSI) Orta lekli Birletirme (Medium Scale ntegration-MSI) Geni lekli Birletirme (Large Scale ntegration - LSI) ok Geni lekli Birletirme (Very Large Scale nteg.-VLSI) ok ok Geni lekli Birle. (Ultra Large Scale nteg.ULSI) Giga lekli Birletirme (Giga Scale ntegration - GSI) 2-20 20-100 100-500 500-100000 100000 100 500 100000 250000 107 109 109 1-12 13-99 100-9999 10000-99999 105 108 108 ?

(a)

(b)
Tablo 7.2. Entegrelerin yaplarndaki eleman saysna gre snflandrlmas.

Saysal Entegreler

145

7.3.1. Bipolar Transistr Kullanlarak Oluturulan Lojik Teknolojisi Yariletken ve pasif elektronik devre elemanlar kullanlarak farkl ekillerde lojik kap devreleri oluturulur. Oluturulan kap devreleri, kullanlan elemana gre isimlendirilir. 7.3.1.1. Diren Diyot Lojik (RDL) Kap devrelerini oluturan temel elemanlar olarak diren ve diyotlarn kullanld mantk, Diren Diyot Lojigi (RDL) olarak isimlendirilir. RDL mant sabit bir k gerilimi veremediinden ve tersleme (deil) ilemi yapamadndan dolay gncelliini yitirmitir. RDL yntemi ile yaplan VE kaps ve VEYA kaps ak devreleri ekil 7.6da grlmektedir. VE kapsnda, girilerin her ikisinin lojik 1 olmas durumunda diyotlar yaltkandr ve k 1 dir. Girilerden her hangi birinin veya ikisinin 0 olmas durumunda (ase yaplarak), girii 0 olan diyot iletken olarak +Vden girie doru bir akm akmasna neden olur. Bu durumda kta, yalnzca diyodun iletken olduu durumda zerinde den kk gerilim (0.5V) gzkr. Bu deer, kn lojik 0 olmas demektir. Lojik VEYA kapsnda, A veya B giriinin lojik 1 olmas durumunda ilgili diyot iletken olarak RL direnci zerinden bir akmn akmasna ve bir gerilim dmne neden olur. k ularnda RL zerinde den gerilim gzkeceinden, kta lojik 1 oluur. Girilerin her ikisinin 0 olmas durumunda diyotlar yaltkandr ve RL zerinde gerilim dm olmayacandan k lojik 0dr.
D1
+V

A
D1 A
D2 Q= A * B
D2

Q = A+B IK I

RL

B
IK I

RL

VE Kaps

VEYA Kaps

ekil 7.6. RDL teknii ile oluturulan VE ve VEYA kap devreleri ak emalar.

146

Saysal Entegreler

7.3.1.2. Diren Transistr Lojik (RTL) lk imal edilen ticari tip olan ve basit bir yaps bulunan RTL entegreleri, dier lojik entegre tekniklerinin gelitirilmesiyle nemini yitirmitir. RTL teknolojisiyle yaplan DEL (NOT) kaps ortak emiter balantsndadr ve tersleme ilemi yapar (ekil 7.7.a). Transistrn A girii 1 ise transistr iletkendir. Bu anda k ucu transistr zerinden ase potansiyeline balanacandan 0 olur. Giri 0 ise transistr yaltkandr ve uygulanan gerilim transistrn E C ularnda gzkeceinden k 1 olur.
+V

+V

A
RL

R1 R2

T1 T2

Q= A
R
k
1

A
G iri

Q=A+B
k

T1

RE

a) DEL Kaps

b) VEYA Kaps

ekil 7.7. RTL teknii ile yaplan DEL kaps ve VEYA kaps.

ekil 7.7.ada grlen RTL teknii ile yaplan VEYA kapsnda, giriine 1 uygulanan transistr iletken olur. +V gerilimi, transistrn iletken olmasyla RE zerinde gzkeceinden kta 1 oluur. Her iki giriin 0 olmas durumunda transistrler yaltkandr ve devreden akm akmayacandan dolay k 0dr. RTL tipi entegrelerin alma gerilimi 3V-3.6V arasndadr. RTL tipi entegreler 700 ve 900 ile balayan saylarla kodlanrlar. 7.3.1.3. Diyot Transistr Lojik (DTL) DTL teknii; RTL tipi entegrelere gre hz, g ve kararllk bakmndan daha iyi durumda olmalarna ramen, uygulamadan kalkan ve yerini TTL teknolojisine brakan entegrelerdir. DTL teknolojisinde retilen temel lojik eleman VEDEL kapsdr (ekil 7.8). Bu devrede A ve B girilerinden biri veya her ikisi 0 olduunda, girii 0 olan diyot iletken olur ve C noktasn ase potansiyeline getirir. Bu anda D3

Saysal Entegreler

147

diyodu ters polarma olacandan yaltkandr ve beyz gerilimi salanmayan transistr yaltmdadr. Devreye uygulanan V gerilimi, transistr E-C arasnda okunacandan k 1 olur.
+V
+V

R1
A

R1

RL Q=A*B

D1 D2

D3

T1
D1 C

Q=A x B R2 R3

D3

T1

D2 R2

VE Kaps

VEDEL Kaps

+V

+V

A
A

D1 D2

R2 Q=A+B

T1

Q =A +B

T1 R1

VEYA Kaps

VEYADEL Kaps

ekil 7.8. DTL teknolojisi ile temel kap devrelerinin oluturulmas.

Her iki giriin 1 olmas durumunda; D1 ve D2 diyotlar yaltkan olacandan, R1 zerinden gelen pozitif gerilim ile D3 iletken olur. Bu durumda, R1 zerinden + gerilim alan transistr iletime geer. V gerilimi, RL ve transistr zerinden akar ve k 0 olur. Ayn teknoloji ile yaplan VEYA, VEYADEL ve VE kaplar ak emalar ekil 7.8de grlmektedir. DTL devrelerin alma gerilimleri 5V civarndadr. Grlt bakl dk olan DTL entegreler, 830 ve 930 ile balayan saylarla kodlanrlar.

148

Saysal Entegreler

7.3.1.4. Yksek Eikli Lojik (HTL) HTL tipi entegreler, DTL tipi entegrelerdeki D3 diyotu yerine zener diyot konularak gerekletirilir. Bylece endstride eitli elektromekanik cihazlarn kontrol devrelerinde kullanabilecek grlt bakl ok iyi zel entegreler oluur.
+V 3K 15K
T1

D1 A B D2

12K 6.9V

Q=(A.B)

T9
ZENER

D3

5K

ekil 7.9. HTL teknolojisi ile yaplan VEDEGL kaps.

ekil 7.9da HTL tipi olarak gerekletirilen ve DTL tipine ok benzeyen VEDEL kaps ak emas grlmektedir. Bu devrenin DTL teknolojisi ile retilen VEDEL kapsndan fark, D3 diyodu yerine zener diyot kullanlmasdr. G harcamasn azaltmak iin diren deerlerinin artrld bu devrede, T2 transistrnn iletime geme gerilimi; VBE+VD3 = 0,7+6,9 = 7,6V civarndadr. HTL tipi entegreler, alma gerilimleri 15V ve yaylm gecikmesi en byk olan entegre eididir. Grlt seviyesinin yksek olduu bu tip entegreler, 660l saylarla kodlanrlar. rnein; Motorola MC660, MC661 VE MC668 gibi. 7.3.1.5. Emiterden Kuplajl Lojik (Emiter Coupled Logic - ECL) Mantk snflar ierisinde en hzl yapya sahip olan Emiterden Bal Lojik (ECL) devrelerde, kullanlan transistrler doyuma gitmeden alrlar. Transistrlerin doyuma gitmeden almas, transistrlerin durum deitirmesi iin gerekli akm drr ve anahtarlama hzn artrr. Bu da ECL mant ile retilen elemanlarn hznn artmas sonucunu dourur.

Saysal Entegreler

149

ECL mant ile yaplan devreler, akm modlu mantk (Current Mode Logic CML) olarak ta isimlendirilirler. ECL mantk kaplar, birbirlerinin tmleyeni olan iki k verirler. Temel olarak farksal ykselte yapsndaki ECL devresi, ekil 7.10da grlmektedir.
V

R1

300

R2

300

Q
(-1,3V)
T1 T2

Q
Vr

Vg

R3

1K

-5,2V V EE

ekil 7.10. ECL mant ile oluturulan DEL kap devresi.

ekil 7.10daki devrede, Vg giri geriliminin Vr referans gerilimine kar ald duruma gre, T1 veya T2 transistr iletime geer. Vg gerilimi, Vg= -1.7 V (lojik 0) veya Vg=-0.8V (lojik 1) deerlerinden birisini alr. Vg>Vr durumunda; T1 iletime geerek, R1 ve transistrn zerinden R3 - T1 direncine doru bir akm akmasna neden olur. T1 doyumda T2 kesimde olarak zetlenebilecek bu durumda, Q' =0 ve Q=1 klar elde edilir.
R1 R2 A+B

Emiter takipisi
A
A B

A+B

T1

T2

-1.3V

T3

Emiter takipisi
A+B

A+B

R3
-5.2V

ekil 7.11. ECL mant ile oluturulan VEYA / VEYADEL kaps ve sembol.

150

Saysal Entegreler

Vr>Vg olmas durumunda; T2 transistr T1e gre daha ok iletken duruma geer. R2 direnci ve T2 transistr zerinden R3e doru bir akm akar. T1 yaltmda ve T2 doyumda eklinde zetlenebilecek bu durumda, Q'=1 ve Q=0 deerleri oluur. T1 veya T2nin doyumda olduu durumda, R3 direncinden ortalama 3 mA lik akm geer. Lojik girilerin says, kullanlan transistrlere paralel transistrler balamak suretiyle artrlabilir. Ayrca giri-k gerilim seviyeleri arasndaki fark ortadan kaldrmak iin temel ECL devresinin klarna, emiterlerinden k alnan ve emiter takipisi olarak alan transistrler balanr (ekil 7.11). ekil 7.10daki temel ECL devresi girilerinin artrlmas ile, ekil 7.11de grld gibi VEYA / VEYADEL devresi olarak kullanlabilir. Anahtarlama hz ok yksek olan ECLde yaylm gecikmesi 1 nsn, grlt bakll yaklak 250 mVtur. Fan-Outu 25 civarnda olan ECL mantkta, temel lojik kaplardaki g tketimi 40 mWtr. Yksek frekansl uygulamalarda kullanlan ECL elemanlar; dk grlt bakll, yksek g tketimi ve negatif gerilim kullanma gibi zellikler nedeniyle kullanlmamaktadrlar. Ayrca ECL elemanlarn TTL ve MOS elemanlarla uyumlu almas ok zordur. 7.3.1.6. Entegreli Enjeksiyon Lojik (Integrated Injection Logic IIL - I2L) Entegreli Enjeksiyon lojik kaplar; temel baz farkllklar dnda RTL lojik ile benzer alma zelliine sahiptirler. Yapm olarak farkllklar; i- RTL kapda kullanlan beyz ve kollektr direnleri kaldrlarak bunlarn yerine uygun tip transistrler balanmas, ii- I2Lde kullanlan transistrlerin birden fazla kollektre sahip olmas olarak zetlenebilir (ekil 7.12).
RC RB RB RC
k k

A T1

Giri

T2

ekil 7.12. I2L teknii ile oluturulan DEL ve VEYADEL kaplar.

Saysal Entegreler

151

I2L entegre devre yapmnda ok yer kaplayan direnlerin kullanlmamas, bir entegre ierisine daha fazla eleman yerletirilmesi ve maliyetin ucuzlamas sonucunu dourur. 7.3.1.7. Tansistr Transistr Lojik (TTL) DTL entegrelerin gelimi ekli olan ve giri olarak ok elemanl (emiterli) transistrlerin kullanld TTL entegreler, en yaygn kullanlan dijital entegre grubudur. RTL ve DTL snflarnn devam olarak piyasaya kan TTLde temel eleman VEDEL kapsdr. Bununla beraber, btn lojik kaplarn TTL mant ile oluturulmas mmkndr. TTL entegreler 7 alt gruba ayrlabilir. 12345Standart TTL (Standart TTL TTL) - 74XX ile gsterilir. Dk Gl TTL (Low power TTL LTTL) 74LXX ile gsterilir. Yksek Hzl TTL (High speed TTL HTTL) 74HXX ile gsterilir. otki (ok hzl) TTL (Schottky TTL STTL) 74SXX ile gsterilir. Dk Gl otki TTL (Low power schottky TTL LSTTL) 74LSXX ile gsterilir.

6- Gelitirilmi otki ve Gelitirilmi Dk Gl otki TTL (Advanced Schottky and Advanced Low Power Schottky TTL)- 74ASXX ve 74ALSXX ile gsterilir. 7- Hzlandrlm- Gelitirilmi otki TTL (Fast Advanced Schottky TTL FASTTL) 74FXX ile gsterilir. Bu alt guruplar arasnda eitli paramatre farkllklar mevcuttur. Ancak tm alt guruplar genelde 5V ( 0.25 V) besleme gerilimi ile alrlar. AA74YYXXX eklinde bir isimlendirmenin kullanld TTL entegrelerde, AA harfleri retici firmann adn gsteren harflerdir. rnein; DM: National Semiconductor, SN: Texas Instument ve S: Sygnetics firmasn temsil etmektedir. 74 serisi endstri standard olarak kullanlrken, 54 serisi askeri uygulamalarda kullanlr. 74 says ile rakamlar arasndaki YY harfleri entegrenin hangi alt guruplandrma snfna ait olduunu gsterir. XXX, parann fonksiyonunu gsteren iki veya basamakl saydr. rnein; 7406 entegresi alt adet DEGL kaps ve 74502 entegresi, drt tane iki girili VEYADEL kapsn ierirken, 7430 bir tane 8 girili VEDEL kapsn ierir. TTL entegreler alt gruplar arasndaki dier bir fark, entegrelerin sahip olduklar k eklidir. Uygulamalarda, TTL entegrelerin hangi alt grupta olduunun

152

Saysal Entegreler

bilinmesinin gerekebilecei durumlar olabilecei gibi, entegrenin hangi tip ka sahip olduunun bilinmesinin gerekebilecei durumlar da olabilir. Bu nedenle TTL alt snflandrmasnn zelliklerini daha sonrada TTL entegrelerin sahip olduklar k ekillerini inceleyelim.

Standart TTL (TTL)


ok geni bir kullanm alan bulunan ve ok sayda retici tarafndan retilen standart TTL entegreleri, 54 ve 74 serileri ile tanmlanrlar. 74 serisi ve 54 serisi standart TTL entegreler arasndaki farklar; alma gerilimleri ve alma scakl snrlardr. rnein; 54 serisi 4,5-5,5V arasnda alrken, 74 serisi 4,75-5,25V arasnda alr. Her bir kap iin 10mW g tketimine sahip standart TTL entegrelerde, ortalama yaylm gecikmesi 9 nsn ve max. Hz 35MHzdir. Standart TTL entegreler 10 adet TTL devreyi srebilir. Standart TTL entegreler; SSI gruplandrmas ierisinde kap devreleri ve flip-floplarda kullanlrken, MSI teknolojisinde ise kaymal kaydedici, sayc, kod zc ve bellek devrelerinde kullanlr. Dk G Tketimli TTL (LTTL-74L Serisi): Standart TTL ile ayn devre yapsna sahip bu tip TTLlerde yalnzca tm direnlerin deerleri artrlmtr. Diren deerlerinin arttrlmas g tketimini azaltm (1 mW) fakat yaylm gecikmesini arttrmtr (33 nsn). 74L serisi entegreler g tketiminin nemli olup, hznn nemli olmad yerlerde (hz max. 3MHze dmtr) tercih edilirler. Ancak daha sonra anlatlacak entegre gruplar daha iyi performansa sahip olduundan, dier gruplar 74L serisine tercih edilirler. Yksek Hzl TTL (HTTL-74H Serisi): Yksek hzl TTL serisi, standart TTL serisindeki diren deerlerinin drlmesi ve k transistr yerine Darlington balant konulmas yoluyla retilir. Bu deiiklikler daha yksek anahtarlama hz sonucunu (ortalama yaylm gecikmesi 6 nsn) dourur. Ancak artan hz (50MHz) beraberinde daha ok g tketimini getirir (ortalama 23 mW). Schottky TTLlerin kullanlmasyla 74H serisinin kullanm azalmtr. otki (Schottky) TTL (STTL-74S Serisi): Standart, 74L, 74H serisi TTL entegrelerin hepsi kullanlan transistrlerin doyum durumlarnda oluan anahtarlama yntemini kullanrlar. Bu durum

Saysal Entegreler

153

transistrn doyum-kesim durum deiimi srasnda bir zaman gecikmesine neden olur ve devrenin anahtarlama hzn snrlar. 74S serisi TTL devre yaps, transistrn tam anlamyla yaltma gitmesini engelleyerek zaman gecikmesini drr. Bu ilem her transistrn beyzi ile kollektr arasna otki engelleme diyodu (Schottky Barier Diode-SBD) balanarak salanr. SBD diyodu yalnzca 0,25V doru ynl polarmalandrma gerilimine sahiptir. Bu nedenle B-C bileiminin ileri ynde polarmas durumunda, diyot beyz akmnn bir ksmn zerinden aktr.. Bu transistrn kesime gitmesi anndaki gerekli zaman azaltr. Anahtarlama zamann kltmek iin kk deerlikli direnler kullanan 74S serisinde ortalama g tketimi yaklak 20 mWtr. Bu deer 74H serisi ile ayndr ve sonuta ayn g tketimine karlk iki kat hzl eleman elde edilir. Dk Gl otki TTL - 74LS Serisi : LS-TTL serisi entegreler, S-TTL serisi entegrelerin daha dk g ve daha dk hzl versiyonudur. 74S serisi entegrelerinkinden daha byk deerli direnler kullanlmas, devrenin g tketimini azaltr fakat anahtarlama zamannn uzamasna neden olur. 74LS serisindeki bir VEDEL kaps, ortalama 9,5 ns yaylm gecikmesine karlk 2 mW g tketimine sahiptir. Standart TTL serisi ile yaklak ayn anahtarlama hzna sahip 74LS entegrelerdeki g tketimi ok daha azdr. Bu nedenle, minimum g tketiminin gerekli olduu yerlerde tercih edilirler. Gelitirilmi otki TTL (74AS) ve Gelitirilmi Dk Gl otki TTL (74ALS) Serisi: Entegre devre teknolojisinde yakn zamanda olan gelimeler iki yeni tip TTL serisinin gelitirilmesini salamtr: Gelitirilmi otki (74AS) serisi ve Gelitirilmi Dk Gl otki (74ALS) serisi. 74 ALS serisi entegreler, 74AS serisine gre daha dk g tketiminde daha hzl bir zellie sahiptir. 74ALS serisinin fiyatlar dmeye devam ettii srece ve yeni fonksiyonlar gerekletiren entegreler gelitirildike, 74ALS serisi entegreler 74AS serisinin yerini alacak grnmektedir. 74ALS serisi entegreler, 74LS entegrelere gre hz ve g tketimi asndan stndrler. 74ALS serisi entegreler, TTL entegreler ierisinde en dk hzg retimine sahip elemanlardr. Yaklak en dk g tketim seviyesine (1 mW) eit g tketimine sahip 74ALS serisi, yakn zamanda dier TTL serileri yerine kullanlmaya balanacaklardr.

154

Saysal Entegreler

7.3.1.7.1. TTL Entegrelerin Sahip Olduklar k ekilleri TTL entegrelerde k katlar, deiik uygulamalar gz nne alnarak farkl ekillerde imal edilirler. Her k eklinin imalat ve uygulayclar asndan eitli stnlkleri ve sakncalar vardr. TTL lojik entegreler, k ekillerine gre temel grup altnda toplanabilirler; i- Yukar ekici kl TTL, ii- Ak kollektr kl TTL, iii- durumlu kl TTL. i- Yukar ekici kl TTLler (Totem Pole Outputs) ekil 7.13te verilen devrenin incelenmesinden, kta bulunan VE kapsnn birletirme ilemi yapt ve k fonksiyonunun Q= (AB)'.(CD)'.(EF)' olduu grlr. Ayn lojik ilem, VEDEL kaplarnn klarnn birlikte balanmasyla elde edilebilir (ekil 7.13.b). Bu balant VE ilemini gerekletirdii iin Bal-VE / Wired-AND olarak isimlendirilir.
A B (CD) C D Q=(AB).(CD).(EF) E F (EF) E F C D Q=(AB).(CD).(EF) (AB) VE A B Bal-VE

(a)

(b)

ekil 7.13. Kap devrelerinin klarnn birletirilmesi ve Bal - VE ilemi.

Saysal Entegreler

155

VEDEL kaps klarnn ekil 7.13.bdeki gibi ayn noktaya balanmas ve klardan birisinin 0 olmas durumunda; ilgili kapy oluturan transistr ksa devre olur ve tm klar 0 konumuna gider. Ortak k noktas yalnzca tm klarn 1 olmas durumunda 1 olabilir. Bu sonu aka VE ilemini vermektedir.

+5V
130

+5V
130

ON T 3A

OFF T 3B

OFF T 4A

ON T 4B

A KAPISI

B KAPISI

ekil 7.14. Yukar ekili k balants ve yukar ekili klarn bir arada balanmas durumunda transistrler zerinden akan akmlar.

Bal-VE balants daha az sayda kap eleman kullanlarak VE ileminin elde edilmesi sonucunu verir. Ancak TTL entegrelerde yaygn olarak kullanlan yukar ekici kl elemanlarn bu ekilde balanmalar sakncaldr. nk, farkl klara sahip kaplarn birlikte balanmas, iletimde olan transistrler zerinden byk bir akm akmasna neden olarak elemanlar bozabilir. rnein, ekil 7.14de grlen devrede, B kapsnn knn 0 olmas durumunda, T3A ve T4B zerinden byk bir akm akar. Bu akm, T3A veya T4Byi bozabilir. Ayn devrede A kapsnn knn 1, B kapsnn knn 0 olmas durumunda; T3B ve T4A zerinden byk bir akm akar. T4A transistr yk olarak ok kk bir diren gstereceinden, devreden akan akm T3B veya T4Ay bozabilir.

156

Saysal Entegreler

ii-Ak kollektr kl TTLler (Open Collector Outputs) Lojik devrelerde Bal-VE balantsna imkan tanmak amacyla TTL entegreler ak kollektr (open-collector) kl olarak imal edilirler. Ak kollektr yaps tampon (buffer), src (driver) veya tampon / src olarak isimlendirilir ve normal lojik elemanlara gre daha byk akm ve/veya gerilim kapasitesi veren devrelerde kullanlr.
+5V +5V Ak kolektor kaplar R1 R2 k T1 T2 T4 R3 E F
7401 Vo

+5V Rp Bal-AND balantsn sembolize eder

Rp(harici)

A B ks C D
7401 7401

k=(AB).(CD).(EF)

(a)

(b)

(c)

ekil 7.15. Ak kollektr Bal-VE TTL devre balants ve Bal-VE balantnn sembolize edilmesi.

Ak kollektrl yapda, elemanlardan bir ksm kullanlmayarak k ekil 7.15.ada grld gibi T4 transistrnn kollektrnden alnr. T4 transistrnn iletimde olduu anda k 0, T4n kesimde olduu anda k 1dir. Devrenin dzenli olarak almas iin, Rp olarak isimlendirilen pullup direncinin ekil 7.15.bdeki gibi balanmas gerekir. Rp direnci yardmyla, transistrn kollektrnde 1 deerinin okunmas mmkn olur. T4n iletimde olmas durumunda T4n kollektrnde gerilim olumaz. Ak kollektrl kaplar ile Bal-VE ilemi gvenli olarak gerekletirilebilir. ekil 7.15.cde iki girili VEDEL kaplaryla Bal-VE ileminin oluturulmas sembolize edilmektedir. Devrenin dzgn almas iin, Rp direncinin deerinin yksek tutulmas gereklidir. Ancak, varl devrenin anahtarlama hzn azaltan Rp direncinin deerinin byk tutulmas hz daha da azaltr. Bu nedenle, ak kollektr kl devreler anahtarlama hznn nemli olduu yerlerde tercih edilmezler.

Saysal Entegreler

157

7406 entegresi; yaygn alarak kullanlan, ak kollektr yapya sahip, 6 adet DEL (NOT) ieren bir devre elemandr. kn 0 olmas durumunda 40mAe kadar akm ekebilen bu entegre, 30Va kadar k verebilir. 7406 entegresinde bulunan kaplar normal lojik elemanlar ile yksek gerilim ve akmda alan (rnein; 24V, 25mA) elemanlar arasnda tampon olarak kullanlabilirler (ekil 7.16). ekil 7.16.adaki devrede, Q knn 1 olmas durumunda srcnn k 0 olacandan lamba 24Vda 25mAlik bir akm ekerek yanar. kn 1 olmas durumunda ise akm akmaz ve lamba yanmaz. Ak kollektrl elemann LEDleri srmek iin kullanlmas mmkndr (ekil 7.16.b). LEDin ekecei akma gre uygun src eleman seilebilir. Devredeki RS direnci, akm snrlayc diren olarak kullanlr.
+5V +25V 24V,25mA Src
A B CLK Q

Rs

FF
Q

7406 (a)

FF

7405 veya 7406

(b)

ekil 7.16. Yksek gerilim / yksek akml devrenin ve LEDin ak-kollektr k ile srlmesi.

iii- Durum kl TTLler (Tristate TTL) Farkl bir TTL k ekli, Bal-VE balantya imkan tanyan ve yukar ekili k gibi yksek hzda alabilen konumlu TTLdir. Bu balant eklinin durumlu TTL olarak isimlendirilmesinin nedeni, kn durumdan birisinin olabilmesidir: 1, 0 ve yksek empedans (Hi-Z). Hi-Z durumu; yukar ekili balantdaki her iki transistrn de kesimde olduu ve bu nedenle k terminalinin Vcc ve aseye gre yksek empedansa sahip bulunduu bir durumdur. Dier bir deyile; k ne 0, ne 1, ne de ak devredir. k, +Vcc veya aseye gre birka Mluk bir dirence sahiptir. Yksek empedans ilemi, temel yukar ekili devresine ekil 7.17de grlen ekleme yaplarak elde edilebilir. DEGL ilemini gerekletiren bu devrede

158

Saysal Entegreler

iki giri bulunur: Normal girii temsil eden A ve Hi-Z durumunu reten, E ile gsterilen yetkilendirme (enable) girii. Yetkilendirme giriinin durumuna gre oluabilecek olaylar aadaki gibi zetlenebilir: Yetkilendirilmi (Enabled) Durum: E=1 olduu zaman devre DEL kaps olarak alr. nk Edeki gerilimin T1 ve D2 zerinde hibir etkisi yoktur. Bu durumda k giriin tersi olarak elde edilir.
+5V

R1

R2

R3

T3 A T1

T2 D1 A

Q
T4

E n a b le (E )

R4

ENABLE(E)

alma artlar Yetkilendirilmi DEGL olarak alr Yetkisizlendirilmi k Hi-Z ve A giriinin etkisi yok (b)

D2

(E -E n a b le ) Y e tk ile n d irm e

'1' '0'

(a)

ekil 7.17. durumlu ka sahip DEL lojik kap devresi.

Yetkisizlendirilmi (Disabled) Durum (Hi-Z): E=0 olduu zaman, devre A lojik giriinin durumuna bakmakszn Hi-Z konumuna gider. E giriinde 0 olmas, T1 transistrnn B-E birleimini doru ynde polarmalandrarak R1den akan akm ase yapar ve bu durum T2 ve T4 yaltma gtrr. Ede 0 olmas D2 diyodunu iletime gtreceinden, T3 transistr yaltma geer. Yukar ekili balantl T3 ve T4 transistrleri yaltmda olduundan, k terminali ak devredir (ekil 7.17.b).

Saysal Entegreler

159

Yksek empedansl k, salad avantajlar nedeniyle Flip-Flop, kod zc, oklayc, bellek, ADC, mikroilemci, vb. devrelerde yaygn olarak kullanlr.

7.3.1.7.2. TTL Serisindeki Entegrelerin Karlatrlmas


Tablo 7.2de, TTL serilerindeki entegrelerin nemli zelliklerinden bazlar verilmektedir. Tabloda verilen tm serilerde, performans oranlar (tetikleme hz hari) bir VEDELkaps iin verilmitir.
PERFORMANS ORANLARI Yaylm Gecikmesi (nsn) G Tketimi (mW) Hz G retimi (pj) Maksimum tetikleme hz (MHz) Fan Out

74
9 90 35 10

74L
33 33 3 20

74H
6 138 50 10

74S
3 60 125 20

74LS
9.5 19 45 20

74AS
1.7 13.6 200 40

74ALS 4 4.8 70 20

GERLM ORANLARI
VOH (min) VOL (max) VIH (min) VIL (max) 2,4 0,4 2,0 0,8 2,4 0,4 2,0 0,7 2,4 0,4 2,0 0,8 2,7 0,5 2,0 0,8 2,7 0,5 2,0 0,8 2,5 0,5 2,0 0,8 2,5 0,4 2,0 0,8

Tablo 7.2. TTL alt serisindeki entegrelerin karlatrlmas.

Tablodaki deerleri kullanarak 74LS tipi entegre iin grlt araln bulup standart TTL ile karlatralm. VLH = VOH (min) VIH (min) = 2,7V 2,0V = 0,7V deeri 0,4V). VHL = VOL (max) VIL (max) = 0,8V - 0,5V = 0,3V . 7.3.1.7.3. TTL Entegrelerde Bulunan Parametrelerin ncelenmesi TTL entegrelerin sahip olduklar zellikler, Veri El Kitab - Data Hand Book ad verilen veri kataloglarnda zetlenmitir. Verilen zellikler aadaki gruplar altnda incelenebilir. (Standart TTLnin

160

Saysal Entegreler

i- Elektriksel verileri. ii- Darbe davranlar. iii- Ayak balantlar ve alma (fonksiyon) tablosu. iv- Elemanlarn tavsiye edilen alma verileri. i- Elektriksel Veriler Lojik elemanlarn 1 ve 0 durumlarnda alabilmeleri iin tespit edilen snr deerlerini aklayan veriler, Elektriksel veriler olarak isimlendirilir. Lojik gerilim ve akm seviyeleri olarak da isimlendirilen bu veriler, TTL entegrelerin eidine gre deiiklik gsterseler de, ortalama olarak ifade edilebilirler. VIH : Saysal entegrenin giriinde 1 durumunu ifade eden gerilim deeridir (VIHmin=2,0V). VIL : TTL entegrenin 0 olarak alglad gerilimin alabilecei en yksek deerdir (VILmax =0,8V). VOH: Saysal entegrenin knda 1 deerini temsil eden en kk gerilim deeridir (VOH min=2,4V). VOL: k geriliminin 0 olarak alglanabilmesi iin olabilecek maksimum gerilim deeridir (VOLmax=0,4V). IIH: Entegredeki giri deeri 1 iken giriin ektii akm deeridir (TTLde 40 A/giri). IIL: Giriteki gerilim 0 iken giriten akan akm deeridir. Akan akmn yn kapdan dar doru ise (-) olarak, kapdan ieri doru ise (+) olarak dnlr. Bu deer kap bana 1,6mA dir. IOH: kta 1 varken dar doru akan akmdr (TTLde 0,4 mA/kapdr). IOL: k 0 durumunda iken kapdan akan akm deeridir. Kapdan ieri dorudur ve 16mAdir ii- Darbe Davranlar Saysal devreler, uygulanan iaretlerin seviye deiikliklerine veya iarette olan ani deiikliklere cevap verirler. Seviye deiikliklerine gre alan devrelere, seviye tetiklemeli devreler denir. aretteki ani deiikliklere yant vererek alan devreler, gei veya kenar tetiklemeli devreler olarak adlandrlr (ekil 7.23).

Saysal Entegreler

161

Tetikleme seviyeleri-noktalar a) Seviye Tetiklemesi

Tetikleme seviyeleri-noktalar b) Kenar Tetiklemesi

ekil 7.18. Lojik entegrelerde seviye ve kenar tetikleme durumlar.

iii- Balant Ayaklar ve alma Sayfas Dijital entegreler genellikle iki tarafnda izgi eklinde aya olan entegre yapsnda ift hatl paket Dual inline package - DIP imal edilirler. ekil 7.19da dijital entegrenin ekli ve ayak balant numaralar grlmektedir. Entegrenin ayak numaralar, entegrenin zerindeki noktadan veya girintiden balayarak saat ynnn tersi ynnde sralanr.
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
14 13 12 11 10 9 8

Entegrenin Ad

Ent egreni n Ad

10 11 12

13 14 15 16 17 18 19 20

ekil 7.19. Entegre ayak numaralarnn verilmesi.

Entegrenin alma tablosu (data sheet), elemanlarn standart karakteristiklerini gsterir. Her biri farkl bir entegreye sahip zellikleri gsteren sayfalarn bir araya getirilmesi ile entegre veri kataloglar (IC Data Book) oluur. TTL ve CMOS lojik ailelerde bulunan entegreleri ieren genel lojik entegre kataloglar yan sra, yanlzca TTL entegreleri ieren TTL veri kataloglar veya yanlzca CMOS entegreleri ieren CMOS veri kataloglar bulunmaktadr. iv- alma Verileri a) TTL Yk srme (Loading Drive) ve Yklenme Kapasitesi (Fan-Out) Bir entegrenin knn yklenme (Fan-out) veya yk srme (Load drive) kapasitesinin neyi ifade ettiini anlamak nemlidir. ekil 7.25.ada 0 durumundaki birok standart TTL giriini sren, standart bir TTL k grlmektedir. k 0 iken T4 transistr iletimdedir ve girilerdeki IIL

162

Saysal Entegreler

akmlarnn toplamna eit olan IOL akm iin akm yutucu olarak grev yapar. Transistrn iletim durumunda T4n kollektr-emiter direnci ok kktr. Bu durumda, IOL akm kk bir VOL gerilim dmne neden olur. Bu gerilim, entegrenin VOLmax deerine erimemelidir. Bu kstlama, IOLnin maksimum deerini ve srlebilecek eleman saysn snrlar.
5V 5V 5V
5V 5V 5V

R1

R2 R3
OFF

R1 R4

R2 R3
ON

R4

T3 T3 T1 D1
+

T2 D1

T1

T2

IIL
IOL

IIL
T4

IIH IOH
OFF

IIH

T4

ON

(a) (b)
ekil 7.20. TTL entegre knn birok girii srd zaman oluan akmlar.

Benzer bir durum ekil 7.20.bde grlen 1 k durumu iinde geerlidir. T3 transistr emiter takipisi gibi alr ve farkl TTL girilerindeki IIH akmlarnn toplam olan IOH akmn salar (current sourcing). Eer ok fazla sayda kap devresi srlrse; IOH akm, R2 direnci, T3n C-E bileimi ve D1 zerinde den gerilimleri artrr. Bu gerilimlerin artmas, VOH geriliminin VOH min seviyesine yaklamasna veya VOH min seviyesinin altna derek belirsiz blgeye girmesine neden olur. Buraya kadar anlatlanlarn anlam udur: Bir TTLnin k, 0 durumunda ne kadar akm yutabilecei gsteren IOLmax ve 1 durumunda ne kadar akm salayabileceini gsteren IOHmax snrlarna sahiptir. Eer k gerilim seviyeleri katologlarda belirtilen snrlarn ierisinde ise, k akm snrlarna eriilmemelidir. Herhangi bir entegrenin knn ka tane farkl girii srebileceini tespit etmek iin, kn salayabilecei akm deerlerinin (IOLmax ve IOHmax) ve her bir giri iin gerekli akm deerlerinin (IIL ve IIH) bilinmesi gerekir. Bu deerlerin

Saysal Entegreler

163

entegre kataloglarndan faydalanarak bulunmas ile entegrelerin yk srme kapasitesi hesaplanabilir. rnek 1: Bir 7400 VEDEL kapsnn k ile ka tane 7400 VEDEL kaps srebileceini hesaplayalm. zm : nce ekil 7.21.ada gsterilen balant eklinde ve kn 0 olduu anda oluan artlar tespit edilir. Veri kataloglarndan entegre iin geerli IIL akm deerleri; IOL(max)=16mA ve IIL(max)=1,6mA olarak bulunur. Bu deerler, 7400 entegresindeki bir kapnn maximum 16mAi yutabileceini ve yine her bir kapnn kendilerini sren devreye doru maximum 1,6mAlik bir akm salayacan gsterir. Bu durumda, kn 0 olduu anda entegrenin srebilecei kap says; Fan out = IOL(max) / IIL(max) = 16mA/1,6mA = 10 olarak bulunur. Bu ilemde IIL akmnn aslnda (-) iaretli bir akm olduu, ancak burada yaptmz ilem iin bunun gzard edilebilecei unutulmamaldr. Entegrenin knn 1 olduu durum ayn ekilde incelenir. Entegre kataloglarna baktmz zaman IOH ve IIH deerleri (sahip olduklar iaretleri gzard edilerek); IOH(max) = 0,4 mA = 400 A ve IIH(max) = 40 A olarak bulunur. Bu deerler ile k 1 durumunda iken srlebilecek kap says; Fan out(1) = IOH(max) / IIH(max) = 400 A/40 A = 10 olarak bulunur .
IIL IIL IOL IOH IIH IIH

IIL a) Src k ve yk girileri 0

IIH b) Src k ve yk girileri 1

ekil 7.21. Entegrelerin srebilecei kap saysnn bulunmasnda kullanlacak akmlar.

164

Saysal Entegreler

rnek yaptmz hesaplamada kn 0 ve 1 olduu anda Fan Out deeri 10 olarak bulundu. Bu nedenle sonuta Fan Out = 10 denebilir. ki deerin farkl olduu durumlarda ise kk olan deer referans olarak alnr. rnek 2: 74ALS20 VEDEL kaps ile ka tane 74ALS20 kaps srebileceini hesaplayalm. zm : Entegre kataloglarndan aadaki deerler okunur. IOH(max) = 0,4 mA = 400 A, IOL(max) = 8 mA, IIH(max) = 20 A, IIL(max) = 0,1mA. kn 1 olduu durumda Fan Out(1) = 400 A / 20 A = 20, kn 0 olduu durumda Fan Out(0) = 8 mA / 0,1 mA = 80 olarak bulunur. Bu durumda, Fan Out olarak daha kk deer olan 20 seilir. rnek 3: 7404 entegresinde bulunan DEL kaps iin giri ve k ykleme deerlerini bulalm. zm: Veri kataloglarndan Input Loading / Fan Out bal altnda ifade edilen deerler bulunur. Okunan ilk deerler 800A /16mAdr ve bunun anlam aadaki ekilde ifade edilir: 7404n girii 1 durumunda iken giri sinyal kaynandan maximum 40 A bir akm ekerken, giriin 0 olmas durumunda ise maksimum 1,6 mAlik bir akm salar. Bu deerler maksimum akm deerlerini gstermektedir ve pratikte girite IIH = 10 A ve IIL=1,1mA deerleri llr. Veri kitabnda grlen ikinci deer 20/10dur ve bunun anlam; 7404 k; 1 durumunda iken; 800 A akm salayabilirken, 0durumunda; 16 mA akm ekebilir. Bu deerlere gre Fan-Out deerlerini hesaplarsak; Fan-Out(1) =800A/ 40 A= 20 Fan-Out(0) =16mA/ 1,6 mA= 10 Olarak bulunur. Bulunan deerlerden kk olan seilecei iin Fan-Out= 10 olarak alnr.

Saysal Entegreler

165

rnek 4: 74LS04 entegresi iin ykleme deerlerini bulalm. zm: Entegrenin Input Loading / Fan Out bal altnda; Giri iin; 1 durumunda: 20A ve 0 durumunda: 0.4 mA giri ykleme akm deerleri okunmaktadr. . k iin ise; 1 durumunda: 400 A ve 0 durumunda: 8 mA akm ekme kapasitesine sahip olduu belirtilmektedir. Bulunan deerlerden entegrenin yklenme deerleri; Fan Out(1) = 400A / 20A =20 adet, Fan Out(0) = 8mA / = 0,4mA = 20 adet olarak bulunur. Yaplan hesaplamalardan, Fan Out olarak 20 deeri elde edilir. b) Kullanlmayan Giriler Bir TTL entegrenin sahip olduu tm girilerin, yaplan uygulamada kullanlmasna ihtiya olmayabilir. rnein; (AB) lojik ilemini gerekletirmek iin kullanlan girili VEDEL kapsnn alabilecei durum ekil 7.22de grlmektedir.
A B A B (A.B) (A.B) A B (A.B)

1K
+5V

a) Kullanlmayan giriin akta braklmas

b) Kullanlmayan giriin gerilim c) Kullanlmayan giriin kullanlmayan kaynana balanmas dier bir girie balanmas

ekil 7.22. Entegrelerde kullanlmayan girilerin alabilecekleri durumlar.

Birinci yntem olarak, kullanlmayan giri olduu gibi akta braklabilir (ekil 7.22.a). Bir giriin balanmadan akta brakld durum, Floating olarak isimlendirilir. Herhangi bir yere balanmadan ak olarak braklan ular TTL entegrelerinde lojik 1 olarak alglanr. Bunun anlam; TTL entegrelerde 0

166

Saysal Entegreler

veya 1 uygulanmayan ve akta braklan girilerin, lojik 1 olarak kabul edilmesi gerektiidir. rnein; ekil 7.22.adaki durumda girite lojik 1 alglanacandan, VEDEL kapsnda (A.B.1)' = (A.B)' fonksiyonu oluur ve istenen sonu elde edilir. Kullanlmayan giriin akta braklmas istenen sonucu vermesine ramen, kullanlmayan giriin bir anten gibi davranarak hatal klar oluturmas mmkndr. Bu nedenle, ikinci yntem olarak adlandrlacak kullanlmayan giriin +Vye balanmas yntemi kullanlr. Kullanlmayan giriin bir diren zerinden +5 Vluk kaynaa balanmas, giriin kesin 1 olmas sonucunu verir (ekil 7.22.b). VE kaplar iin de kullanlabilecek bu yntemde, akm snrlayc olarak kullanlan dirence ok sayda kullanlmayan giri balanabilir. VEYA ve VEYADEL kaplar iin, kullanlmayan girilerin akta braklmas veya +5 Va balanmas uygun deildir. Bu tip kaplarda kullanlmayan giriler ya aseye balanarak 0 yaplmal, ya da kullanlan girilerden birine balanmaldr. Kullanlmayan giriler iin uygulanan dier bir yntem; kullanlmayan giriin kullanlan girilerden birisine balanmasdr (ekil 7.22.c). Bu yntem tm kap eitlerine uygulanabilir. ki veya daha fazla giriin birbirine balanmas ve tek bir giri olarak kullanlmas durumunda, oluan giriin ykleme faktr tm girilerin ykleme faktrleri toplamna eit olur. Yalnzca VE ve VEDEL kaplarnn 0 durumunda, ka tane giri bir araya balanrsa balansn tek bir giri ykleme faktr gibi davranr. 7.3.2. Metal Oksit Yariletken Elemanlarndan Oluturulan Lojik Teknolojisi smini yariletkene kaplanan oksit yaltkan zerindeki elektrodun yapsndan alr. MOS teknolojisi (Metal-Oxide-Semiconductor - MOS) ile retilen transistrler, alan etkili transistrlerdir. Bu transistrler FET veya MOSFET olarak adlandrlr. MOS dijital entegrelerin temel yap eleman olan MOSFETlerin stnl, retiminin basit ve ucuz olmasnn yannda, kk yer kaplamas ve g harcamasnn ok dk olmasdr. Entegre ierisinde bipolar transistrlerle 50 mm2 yer kaplayan bir eleman, MOSFET ile 1 mm2 yer kaplar. Yapmnda ok yer kaplayan direnlerin kullanlmad MOSFET entegrelerde, bir entegrenin ierisine bipolar transistrlerle yaplan entegrelere gre ok daha fazla sayda devre eleman yerletirilebilir. Bu durum LSI ve VLSI tipi entegre snflarnda MOSFET teknolojisi kullanlmas sonucunu dourur.

Saysal Entegreler

167

MOS entegrelerin dezavantaj dk ilem hzdr. Bu zelliin gzard edildii bir ok uygulamada MOS lojik, bipolar lojige stn bir alternatif oluturur. MOS lojigi detaylandrmadan nce MOSFETleri zetlemek konunun anlalmasna yardmc olacaktr . 7.3.2.1. P-MOS ve N-MOS Teknolojileri MOSFETler, alma ekli olarak azaltan (depletion) ve oaltan (enhancement) olmak zere iki tipte imal edilirler. MOS entegrelerde genelde oaltan tip MOSFETler ON-OFF anahtar olarak kullanlr. Dier taraftan MOSFETler uygulanan polarma ekline gre, N-kanal ve Pkanal olmak zere iki farkl yapda retilir. Yaplarnda N-kanal ve P-kanal MOSFET kullanan MOS teknolojisi grup altnda toplanabilir: i- Yalnzca P-Kanal oaltan MOSFETlerin kullanld P-MOS lojik. ii- Yalnzca N-Kanal oaltan MOSFETler kullanlan N-MOS lojik. iii- P ve N kanal elemanlarn kullanld CMOS lojik. ekil 7.23de N-kanal ve P-kanal oaltan tip MOSFETlerin sembolleri grlmektedir. Oklarn ynnn MOSFETin tipini gsterdii sembolde, kaynak (source) ve kanal (drain) arasndaki kesik izgiler bu elemanlar arasnda normalde bir balant olmadn gsterir. MOSFETin nc eleman olan kap (gate) ile dier elemanlar arasnda byk bir diren (>1010 M) mevcuttur. N-kanal MOSFETte kanal ucu daima (+) ile beslenir. Kap ile kaynak arasna uygulanan gerilim (VGS), giri gerilimi olarak adlandrlr ve kanal ile kaynak arasndaki direnci kontrol etmek iin kullanlr. Kontrol edilen diren, MOSFETin iletim - yaltm durumunu belirler (ekil 7.24). VGS = 0 V olduu durumda eleman kesimdedir ve kaynak ile kanal arasnda bir iletim yoktur. MOSFETin kesimdeki direnci 1010 civarndadr ve bu ak devre anlamna gelir. VGS gerilimi pozitif olduu ve VT (Vthreshold) eik gerilimine (VT = +1.5V) ulat zaman MOSFET iletime balar. VGS = +5V olduu durumda ise, kaynak-kanal direnci RON = 1K deerine der. Bu durumda N-MOSFET'in ok byk bir direnten, kk bir diren deerine dt ve bir anahtar gibi alt grlr.

168

Saysal Entegreler
+5 V VDD Kanal Kanal +5 V D D D +5 V +5 V D

RON 1000

R
S Kap Kaynak Kap Kap Kaynak VGS S S

10
10

a) N Kanal MOS

b) P-Kanal MOS

c) OFF Durumu (VGS=0V)

d) ON Durumu (VGS=+5V)

ekil 7.23. oaltlm tip MOSFETlerin sembolleri ve N Kanal MOSFETin anahtarlama durumlar.

N-MOS ve P-MOS tipi elemanlar polarma ynleri hari ayn prensibe gre allar. Bu tiplerden N-MOS elemanlar P-MOS elemanlara gre iki kat daha hzldr ve entegre ierisinde yaklak iki kat eleman younluuna sahiptir. Bu iki tip MOS elemanlar, LSI ve VLSI tipi uygulamalarda (mikroilemci, hafzalar, ROM) tercih edilirler. N-MOS DEL Kaps ekil 7.24.ada N-kanal MOSFETlerle oluturulan DEGL kaps grlmektedir. Q1in yk MOSFETi, Q2nin anahtarlama MOSFETi olarak adlandrld bu devrede, sabit olarak +5 Va bal Q1 daima ON durumundadr ve yk direnci (RON) olarak alr. ON ve OFF durumlar arasnda durum deitirerek alan Q2 elemannn zellikleri Q1den farkldr. Q1 ve Q2nin ON ve OFF durumlarndaki zellikleri ekil 7.24.bde zetlenmitir. ekil 7.24.adaki devreyi analiz etmenin en iyi yolu; her bir MOS elemann bir diren olarak dnp, ortaya kan gerilim blcnn durumuna gre oluan k gerilimlerini incelemektir. VIN = 0 durumunda; Q2 kesimde olduundan ROFF = 1010 ve Q1 eleman iletimde olduundan RON = 100 K deerlerine sahip olur. Bu durumda oluan gerilim blcden yaklak +5V k elde edilir. VIN = +5 durumunda; Q2 iletime geer ve RON = 1 K deerine sahip olduundan, k VOUT = 1*(+5) / 101 = 0.05 V deerini alr. DEL kaps olarak ilev gren bu devre, VEYADEL veya VEDEL kaps olarak ekillendirilebilir.

Saysal Entegreler
+5 V D

169

Q1
G S

V OUT

Q2
V IN
G S

VIN
0V Lojik "0" +5 V Lojik "1"

Q1
RON=100 K

Q2
ROFF=1010

VOUT
+5 V Lojik "1"

RON=100 K

RON=1 K

+0.05 V Lojik "0"

(a) ekil 7.24. N-MOS DEL kaps ve zellikleri.

(b)

N-MOS VEDEL ve VEYADEL Kaplar VEDEL ileminde; Q1 yine yk direnci olarak alrken, Q2 ve Q3 elemanlar A ve B girileri ile kontrol edilirler (ekil 7.25.a). A veya B girilerinden herhangi birisinin 0 olmas durumunda ilgili MOSFET yaltmda olacandan, Q = 1 (+5V) olur. Her iki giriin 1 olmas durumunda ise, her iki MOSFETde iletime geer ve Q = 0 deerini alr. Anlatlanlardan devrenin VEDEL ilemi yapt grlmektedir.
+5 V

A 0
Q1

B 0 1 0 1

X 1 1 1 0 Q2

+5 V

A 0

B 0 1 0 1

X 1 0 0 0

0
G

Q1

0 1 1

1
Q=A.B D

Q2
S G A D A Q=A.B A

Q=A+B

Q3

Q3
S B G

(a)

(b)

ekil 7.25. N-MOS teknii ile oluturulan VEDEL ve VEYADEL kaplar.

170

Saysal Entegreler

N-MOS elemanlar ile yaplan VEYADEL kapsnda; Q1 yine yk direnci olarak kullanlrken, Q2 ve Q3 elemanlar paralel olarak balanr (ekil 7.30.b). A ve B girilerinden herhangi birisinin 1 olmas durumunda ilgili MOSFET iletime geer ve k 0 olur. Her iki giriin 0 olmas durumunda Q2 ve Q3 yaltmda olduundan, k 1 olur. Bu durumda devrenin yapt i, VEYADEL ilemine eit olur. P-MOS ve N-MOS Lojik Elemanlarnn zellikleri: Bipolar lojik ailelerle karlatrld zaman, daha dk ilem hz, daha az g tketimi, daha iyi grlt bakl, daha geni besleme gerilim snrlar, daha byk Fan Out gibi stnlklere sahip MOS lojik ailesinin zellikleri aadaki ekilde zetlenebilir. i- lem hz : N-MOS tipi bir VEDEL kapsndaki yaylm gecikmesi 50 ns'dir. Bunun iki nedeni; kn 1 olduu durumlarda yksek k empedans (100 K) ve srlen lojik kap devresinden dolay oluan kapasitif ykleme etkisidir. MOS lojik elemanlar, girileri yksek giri direncine (>1012 ) ve kabul edilebilir bir giri kapasitansna (MOS kapasitr) sahiptirler. Byk deerli ROUT ve byk deerli Cykun birlemesi artan anahtarlama zaman sonucunu dourur. ii- Grlt snr : N-MOS grlt snr, VDD= 5 V durumunda 1.5 V civarndadr ve daha yksek VDD deerleri iin orantl olarak byr. iii- Fan-Out : Her bir MOSFET giriindeki ok yksek giri direnci nedeniyle, MOS lojikteki elemanlarn snrsz Fan Out kapasitesine sahip olduu dnlebilir. Bu dnce DC ve dk frekanstaki uygulamalar iin dorudur. Bununla beraber, 100 KHzten daha byk frekanslarda oluan kap giri kapasiteleri nedeniyle 50 civarndaki bir Fan Outta randmanl alr. iv- G harcamas : Kullanlan byk direnler nedeniyle MOS lojik devreler dk g harcamasna sahiptir. rnein bir DEL kaps iin harcanan g 0.1 mW civarndadr. v- lem younluu : MOS lojik yapsnda tek eit eleman kullanldndan retimi en kolay lojik ailedir. MOS lojikte diren veya diyot gibi elemanlar kullanlmaz. Dk g tketimi ile bu zellik birleince, MOS elemanlar LSI devreler iin (geni hafzalar, hesap makinesi, mikroilemciler) ideal duruma gelir. vi- Statik hassasiyet ve kullanlmayan giriler : MOS elemanlar insanlarn zerinde bulunan statik elektrie kar ok hassastrlar. nk ok yksek giri direnci nedeni ile, insanlar zerinden gelen dearj ok byk bir

Saysal Entegreler

171

gerilim dmne neden olur ve bu gerilim devreyi tahrip edebilir. Bu nedenle MOS entegreler ile allrken; 1. plak el ile entegreye dokunulmamal, 2. Lehimlemede toprakl havya kullanlmal, 3. Kullanlmayan entegre ayaklar bolua braklmamaldr (+ Vye veya aseye balanmaldr). 7.3.2.2. Tamamlayc MOS Lojik ( CMOS Teknolojisi) Tamamlayc MOS Complementary MOS Logic (CMOS) lojik ailesinde P ve N kanal MOSFETler birlikte kullanlr. CMOS ailesi, P-MOS ve N-MOS kanaln sahip olduu stnlkleri ayn devrede toplar. CMOS entegreler, P ve N tipi MOSlara gre ok daha karmak bir yapya ve daha dk eleman younluuna sahiptirler. CMOS entegreler, PMOS ve NMOS teknolojilerine gre daha yksek hz ve daha dk g tketimi gibi avantajlara sahiptirler. LSI alan ierisinde pek fazla kullanlmayan CMOS ailesi, MSI alannda TTLnin rakibi olarak kullanlmaktadr. TTLye gre daha basit retim ilemine ve daha yksek paketleme younluuna sahip CMOS ailesi, bu zellikleri nedeni ile bir entegre ierisinde daha fazla sayda eleman oluturmasna imkan tanr. Genelde TTLlere gre daha yava olan CMOS entegrelerin yeni serilerinde yksek hzl elemanlar retilmektedir. CMOS DEL Kaps CMOS DEL kaps, N-MOSFET ve P-MOSFET kullanlarak ekil 7.26'deki gibi gerekletirilir. ki MOSFET'e sahip olan CMOS DEL kapsnda, PMOSun kaynak (S) ucu +VDDye, N-MOSun kaynak (S) ucu ise aseye balanmtr. Her iki MOSun kap (G) girileri birlikte balanarak tek bir giri olarak kullanlr. Ayn ekilde, her iki MOSun kanallar (D) ortak balanarak k olarak kullanlmaktadr. CMOSda +VDD deeri lojik 1 deerini temsil ederken, 0 V deeri lojik 0 deerini temsil eder. VIN = +VDD olduu durumda Q1 kesimde olacandan, ROFF = 1010 'luk bir dirence sahiptir. Bu anda Q2 'nin kap giriinde +VDD olduundan, Q2 iletimde ve RON = 1 K deerine sahip olur. Q1in ROFF deeri ile Q2nin RON deeri gerilim blc olarak dnlrse; VOUT = 0 deeri elde edilir. VIN = 0 durumda ise; G terminalinde Sye gre daha negatif gerilim bulunan Q1 iletimde olurken, Q2 ters polarmalanarak kesimde kalr. Bu durumda k,

172

Saysal Entegreler

yaklak VOUT = +VDD deerini alr. zetlenen bu ilem lojik DEL ilemine karlk gelir.
+V DD S

VIN
P G D Vin N S Q2 Q1 Vout
"1" +VDD "0" 0V

Q1
OFF ROFF=1010 ON RON= 1K

Q2
ON RON= 1K OFF ROFF=1010

VOUT
0V +VDD

ekil 7.26. CMOS DEL kapsnn N-tipi ve P-tipi MOSFET kullanlarak gerekletirilmesi.

CMOS VEDEL ve VEYADEL Kaplar Temel DEL kapsn ekillendirerek oluturulacak dier bir kap devresi, ak emas ekil 7.27.ada gsterilen VEDEL kapsdr. Bu kap devresinde yalnzca her iki giriin 1 olmas durumunda k 0 olur. A ve B girilerinin her ikisinin veya herhangi birisinin 0 olmas durumunda ilgili NMOS kesimde olacandan, kta 1 gzkr. Sonuta VEDEL ilemi gerekleir.
VDD

A B Q
0 0 1 0 1 1 N
D

A P
G

A B Q
0 0 P
Q=A+B

0 1 0 1

1 0 0 0

P
D D G

0 1
Q=A.B

1 1 0

B
D

1 1

N
S D

G G

N
S S

VEDEL Kaps

VEYADEL Kaps

(a)

(b)

ekil 7.27. CMOS teknii ile oluturulan VEDEL ve VEYADEL kaplar.

Saysal Entegreler

173

CMOS VEYADEL kaps, seri bal P-MOS elemanlara paralel bal NMOS elemanlar balanmak suretiyle elde edilir (ekil 7.27.b). Girilerin her ikisinin 0 olmas durumunda, paralel bal N-MOS elemanlar yaltmda olacandan k 1 olur. Girilerden herhangi birisinin 1 olmas durumunda ise, ilgili N-MOS iletimde olacandan k ase potansiyeline yaklar ve 0 olur. CMOS ki Ynl Anahtar (Bileteral Switch) / letiim Kaps (Transmision Gate): letiim kaps; TTL ve dier bipolar lojik ailelerde olmayan, giri lojik seviyesi ile kontrol edilen, iareti her iki ynde de iletilebilen bir kapdr. Bu kap hem analog hem de dijital devrelerde kullanlr. ekil 7.28de sembol ve ak emas grlen iletiim kapsnda, N ve P MOSFET elemanlar parelel olarak balanmtr. Bu zellik nedeniyle, iletiim kaps giriine uygulanan pozitif ve negatif gerilimleri iletebilir. Kapdaki kontrol girii, anahtarn kapal veya ak olmasn salar. Kontrol giriinin 1 olmas durumunda, her iki MOSFETte iletime geeceinde anahtar kapal (ON) duruma gelir. Kontrol giriinin 0 olmas durumunda, her iki MOSFETte kesimde olacandan anahtar aktr (OFF). deal olarak elektromagnetik rle gibi alan iletiim kaps pratikte kapal olduu zaman RON = 100 -1000 , ak olduu zaman ROFF = 1012 deerini alr.
G1

k Giri
G2

Giri 1 0 1 0

Kontrol 1 1 0 0

G1 1 1 0 0

G2 0 0 1 1

k 1 Giri 0 k k yok k yok

Dk Empedans Yksek Empedans

Kontrol

Kontrol

G D
Giri

S
k

P
D G S

Giri

ekil 7.28. ki ynl kap sembol, fonksiyon tablosu ve ak emas.

174

Saysal Entegreler

Elemann iki ynl anahtar olarak isimlendirilmesinin nedeni, giri ve k terminallerinin yer deitirebilmesidir. Girie uygulanan sinyal, +VDD ve 0 V snrlar ierisinde kalmas artyla analog veya dijital bir sinyal olabilir. 4016 ve 4066 CMOS entegreleri (veya 74HC4016), yukarda akland ekilde drt adet iletiim kaps ierir. Bu kaplar birbirinden bamsz kullanlabilirler. letiim kapsnn kullanmna rnek olmas ve bu elemann analog sinyalleri anahtarlamasn aklamas asndan aadaki rnek ilemi gerekletirelim. rnek 9 : Bir analog sinyalin uygulanaca yeri, bir lojik sinyalin seviyesi ile kontrol etmek istiyoruz. Lojik sinyalin 0 olmas durumunda analog sinyal 1 nolu devreye, lojik sinyalin 1 olmas durumunda analog sinyal 2 nolu devreye uygulanacaktr. Bu ilemi iletiim kaplar kullanarak gerekletirelim.
k seici +5 Vin 74HC4016 Q1 0 +5 k seici 0 10K +5 Q2 10K Q1 0 +5 Q2 0

+ Vin

(a)

(b)

ekil 7.29. Analog sinyalin iki farkl kopyasnn karlmas ve k dalga ekilleri.

zm: Bu durumda iki farkl k veren parelel iki iletiim kaps kullanmamz gerekir. Anolog sinyal bu kaplarn girilerine ayn anda uygulanr. Paralel bal kaplardan hangisinin iletimde olacana karar veren bir kontrol devresi gerekmektedir. Lojik kontrol sinyalini bir DEL kapsndan geirerek bu ilemi gerekletirebiliriz. klara yk direnleri balanmas ile ekil 7.29.adaki devre elde edilir.

Saysal Entegreler

175

Elde edilen devrede giri sinyali 0-(+5) V snrlar ierisinde olursa, ekil 7.29.bdeki sinyaller elde edilir. Analog sinyalin (+) ve (-) ksmlarnn olmasn istiyorsak, bunun iin uygun olan devre elemanlarn kullanmamz gerekir. 4316 ve 74HC4316 entegreleri iki ynl analog sinyalleri anahtarlayabilirler. Ancak ikinci bir gerilim kaynana ihtiya duyarlar. k ise (5V) ile (+5V) orannda deiebilir. letiim kaplar ok deiik alanlarda kullanlmaktadr. Bunlardan birka; analog sinyal anahtarlama / seme, krpc, modlatr / demodlatr, dijital sinyal anahtarlama / seme, analog - dijital ve dijital - analog eviriciler eklinde sralanabilir. CMOS Entegrelerin zellikleri i- CMOS entegrelerde kullanlan seriler : CMOS ailesindeki dijital entegreler eitli serilerde retilmektedir. lk retilen CMOSlar 4000A serisinde iken, gelitirilmi versiyonu olan CMOSlar daha yksek k akm ile 4000B serisi olarak retilmektedirler. 74C ve 54C serisi olarak retilen CMOS serisi entegreler, TTL entegresi ile fonksiyon ve pin olarak tam uyumludur. TTL edeerleri yerine kullanlabilen 74C serisinin performans, 4000 serisi ile ayndr. Motorola firmas 4000 serisini 14000 serisi olarak retmektedir. Yani, 4004 ile 14004 fonksiyon ve ayak uyumludur. Sygnetics firmas, ayn seriyi HCT4001 eklinde tanmlamaktadr. 74C serisinin gelitirilmi ekli, daha hzl olarak imal edilen 74LS serisi TTLlerin karl olan 74HC serisi (yksek hzl CMOS) entegrelerdir. Bu tipin daha gelitirilmi serisi ise, dorudan TTL klar tarafndan srelebilen 74HCT serisidir. Farkl lojik ailelere mensup entegrelerin birlikte kullanlma durumu daha sonraki konularda incelenecektir. iiBesleme Gerilimi ve Gerilim Seviyeleri : 4000 ve 74C serisi entegreler; 3-15 Volt arasndaki gerilimler ile, 74HC ve 74HCT serileri ise 2-6 Volt arasndaki gerilimler ile alrlar. CMOS ve TTL entegreler birlikte kullanld zaman, CMOSun VDD ve TTLin VCC gerilimlerini ayn kaynaktan salamak iin her iki tip eleman +5 V ile altrlabilir. CMOS elemanlarn yalnzca CMOS elemanlar srme durumunda k gerilim seviyesi; 0 konumunda yaklak 0 V, 1 konumunda ise +VDD deerinde olur. CMOS entegreler VDD = +5V ile altrld zaman, VIL(MAX) = 1.5 V ve VIH(MN) = 3.5 V olarak kabul edilir.

176

Saysal Entegreler

iii- Grlt Snrlar : CMOS entegrelerin DC grlt baklklar; VNH = VNL = %30 VDD olarak ifade edilir. VDD = +5 V ise, her iki lojik durumundaki grlt snr 1.5 V olarak bulunur. Bu deer TTL ve ECLden daha iyidir ve bu durum yksek grlt ortamndaki uygulamalarda CMOSu stn duruma geirir. iv- G Harcamas : CMOS lojik devreler statik durumda iken (durum deitirmedii zaman) g harcamas ok dktr. Bunun nedeni; ekil 7.27deki VEYADEL ve VEDEL kaplarnn ak emalarndan grlecei zere, + VDD ile ase arasndaki akm yolu zerinde kesim durumunda bir MOSFET in olmas ve buna bal olarak yksek direncin bulunmasdr. Bu durum, VDD = +5 V olduu zaman her bir kap iin 2.5 nWlk bir g harcamasn ortaya karr. VDD= +10 V durumunda dahi 10 nWlk bir g harcamas oluur. DC almada dk seviyede kalan CMOS entegrelerin g tketimi, anahtarlama durumu sz konusu olduu durumlarda ykselir. rnein; DC almada 10 mW olan g tketimi; 100 KHzde PD = 0.1 mW ve 1 MHzte PD= 1mW deerini alr. Bunun nedeni, ka bal yk nedeni ile oluan kapasitenin zerinden akan arj akmdr. v- Fan - Out : N-MOS ve P-MOSlarda olduu gibi, CMOS girileri de ok byk bir dirence sahiptirler (1010) ve sinyal kaynandan bir akm ekmezler. Ancak her bir CMOS giri ortalama 5 pFlk yk etkisi oluturur (ekil 7.30). Bu giri kapasitesi, bir CMOS elemann srebilecei giri saysn snrlar. Bir CMOS elemann k, bal bulunan tm girilerdeki kapasitelerin paralel kombinasyonunu arj / dearj etmek zorunda olduundan, srlen elemanlarn saysnn artmas k anahtarlama zamann artrr.

NAND kaps toplam Nx5 pF yk srer

5 pF

5 pF

Dier yklere

ekil 7.30. CMOSa bal yklerin kapasite etkisi oluturmas.

Saysal Entegreler

177

CMOS elemanlarda eklenen her bir yk ile, src devrenin yaylm gecikmesi ortalama 3 nsn artar. Yksz durumda tPHL=30 nsn yaylm gecikmesine sahip bir VEDEL kapsnn, 20 yke sahip olmas durumundaki yaylm gecikmesi: Toplam yaylm gecikmesi = tPHL(yksz) + (yk says) * 3 = 30 nsn + 20 (3 nsn) = 90 nsn olur. Bu durum Fan-Outun maksimum yaylm gecikmesine bal olduu sonucunu dourur. Genel olarak 1MHzin altndaki uygulamalarda Fan Out deeri 50 says ile snrlandrlr. vi- Anahtarlama Hz : Her ne kadar CMOS byk kapasitif ykleri srmek zorunda olsada, dk k direnci (P-MOSFET'in 1 durumundaki RON direnci 1 K dur) yk kapasitansnn hzl arj olmasn salar. Bu durum anahtarlama hzn artrr. 4000 serisi VEDEL kaps; VDD= +5 Vta ortalama tPd = 50 nsn,VDD = +10 Vta tPd = 25 nsn yaylm gecikmesine sahiptir. VDDnin artmasyla tPd deerinin artmasnn nedeni; yksek besleme geriliminde MOSFETin RON deerinin klmesidir. Bu durum, yksek hz gerektiren yerlerde VDD geriliminin mmkn olduu kadar yksek tutulmas gerektiini ortaya karsa da, VDD'nin artmas ile g tketiminin artaca ortadadr. 74HC veya 74 HCL serisindeki CMOS VEDEL kaps; VDD = 5 V iken, ortalama tPD = 8 nsn yaylm gecikmesine sahiptir ve bu hz 74 LS serisine karlk gelir. vii- Kullanlmayan Giriler ve Statik arj Hassasiyeti: CMOS girileri kesinlikle ak braklmamal, sabit kaynan terminallerinden birisine (ase veya +VDD) veya dier bir girie balanmaldr. Balanmayan bir giri, grlt ve statik arjlara kar duyarldr. Statik arj nedeniyle yksek giri direnlerinde den gerilim, MOSFETlerin kanal (S) ile kaps (G) arasndaki yaltmn bozulmasna neden olabilir. Ayrca, P ve N kanal MOSFETlerin her ikisini iletimde tutarak g tketiminin artmasna ve ar snmaya neden olur. Yeni retilen CMOS elemanlarn ou, herbir girie zener koruma diyodu eklenmek suretiyle statik arjn neden olduu bozulmalara kar korunmaktadr. Bu diyotlar tehlikeli gerilim snrnda iletime geerek giriin yaltm blgesinin bozulmasna engel olurlar. Ancak zenerin baz durumlarda uygun deerde ve zamanda iletime gemeyecei dnlerek, yeni CMOSlar iinde daha nce

178

Saysal Entegreler

aklanan koruma tedbirleri uygulanmaktadr. Ayrca, entegre dorudan devreye lehimlenme yerine soketlerle devreye balanmaldr. viii- CMOS Ak Kanal (Open Drain) ve durumlu (Tristate) klar : Normal CMOS klar, kesinlikle birlikte balanmamaldr. ekil 7.31da iki DEL kapsnn knn birlikte balants grlmektedir. klar birlikte balanan kaplardan stteki DEL kapsnda P-MOS iletime geer ve RON = 1 K deerini alr. Alttaki DEL kapsnda N kanal MOSFET iletime geer ve RON = 1 K deerine sahip olur. Ortaya kan 1 K luk direnler gerilim blc olarak alacaklarndan, Q k yaklak VDD / 2 deerini alr. Q knda oluan gerilim, tanmlanmayan bir deere sahip olduundan (VIL(max) = %30VDD ve VIH(mn) = %70VDD), dier elemanlar srmek iin kullanlamaz. Ayrca iletim durumundaki iki MOSFETten akan akm, normal artlarda akacak akmdan ok daha byk deerde olacandan entegre bozulabilir. Birlikte balanan klarn farkl konumlara sahip olmas durumunda, kta oluacak sinyal ekli 7.31.bde grlmektedir.
+VDD

ON

k 1

OFF + Q +VDD

k 2 Ksa Devre klar VDD/2

OFF VDD/2

+VDD

ON _

ekil 7.31. Birlikte balanan CMOS klar ve klarn farkl deerleri almas durumunda oluacak dalga ekli.

ki kapnn knn birlikte balanmas durumunda ortaya kan sakncay ortadan kaldrmak amacyla, baz CMOS elemanlar TTL ak-kollektr ka sahip elemanlarn edeeri olacak ekilde ak-kanal (open-drain) yapsnda retilirler. Bu elemanlarda P-kanal MOSFET kaldrldndan, k baka bir

Saysal Entegreler

179

noktaya balanmayan N-kanal MOSFETten alnr. Byle bir balantda 1seviyeli k sinyali retmek iin, harici Pull-up direnci kullanlr. Akkanal yapdaki elemanlar Balantl-VE balanabilirler (ekil 7.32.a). Baz CMOS entegrelerin klar ise, TTL durum yapsna benzer bir yapya sahiptirler. Byle bir balantda TTLler iin sylenen herey CMOSlar iinde geerlidir. CMOS durumlu klara sahip CMOS elemanlarn klar, ekil 7.32.bdeki gibi bir yol (bus) zerinde birlikte balanabilir.
+VDD 74HC05
Rp
A

A
B

EA

Yol

B
C

EB

EC

(a)

(b)

ekil 7.32. CMOS ak kanal balantl-VE balant ve CMOS durumlu klarn yol (bus) balants.

7.4. Lojik Elemanlarda Ara Uyum Devre tasarmlarnda, farkl zelliklere sahip elemanlarn sistemin farkl yerlerinde kullanlmas gerekebilir. Byle durumlarda arabirim elemanlarna ihtiya duyulur. Arabirim (interface) devresi ; src devrenin k ile yk olarak balanan devrenin giriini uygunlatrmak amacyla kullanlan bir devredir. Arabirim devreleri ou zaman farkl zelliklere sahip dijital sistemleri bir arada kullanmay salayan devrelerdir. Ayn seri ierisinde bulunan entegreler, Fan Out snrlamas gz nnde bulundurularak, baka bir zellie baklmakszn bir arada kullanlrlar. Farkl lojik ailelerden veya ayn lojik ailenin farkl serilerinden bir arada kullanlan entegrelerde ise, birlikte kullanlan elemanlarn gerilim ve akm deerleriyle birlikte dier parametrelerin gz nnde bulundurulmas gerekir. CMOS ve TTL entegreler birlikte kullanldklarnda, bu entegrelere ait zellikler gz nnde bulundurulmaldr. Tablo 7.1, CMOS ve TTL entegrelerin giri ve k gerilim / akm deerlerini zetlemektedir. Bu deerlerle birlikte

180

Saysal Entegreler

alma gerilimleri ve giri/k empedanslar farkllk gsterir. Farkl parametrelere sahip elemanlar bir arada kullanrken, src olarak kullanlan elamann knn, yk olarak kullanlan elemann akm ve gerilim gereksinimlerini karlayabilmesi gerekir. Bu durumda, TTL ve CMOS elemanlarn birbirlerini srmesi durumlarn detaylandralm. 7.4.1. TTL Devrelerin CMOS Devreleri Srmesi Yk olarak kullanlan CMOS entegrelerin giri akm deerlerinin, src olarak kullanlan TTL ailesinin k akmlarna gre ok dk olmas nedeniyle herhangi bir problem olumaz. Bununla beraber, TTL k gerilimleri ile CMOS giri gerilim seviyelerini karlatrdmzda, TTL serilerindeki VOH(min) deerinin CMOS ailesinden 4000B ve 74HC serilerinin VIH(min) seviyelerine gre ok dk olduu grlr. Bu problemi zmek iin, TTL k gerilim seviyesinin CMOS iin kabul edilebilir bir snra ykseltilmesi gerekir. Bu durumda kullanlan en yaygn zm; TTL k ile +5V kaynak arasna bir pull-up direnci balamaktr. Pull-up direncinin balanmas ile, TTL k 1 konumunda +5Va ykselir. Pull-up direnci olarak Rp = 1K ~10K deerinde bir diren kullanlr (ekil 7.33).
+5V

Rp
TTL
CMOS

ekil 7.33. TTLnin CMOSu srmesi iin harici pull-up direnci balants.

CMOS elemanlarn VDD = +5Vtan byk gerilim ile altrlmas durumunda, daha byk arauyum problemi ile karlalr. rnein; VDD = 10V olmas durumunda CMOS eleman giriinin VIH(min) = 7V olmas gerekir. TTL elemanlar +5Vtan byk gerilim ile almayacandan, pull-up direnci kullanlamaz. VDDye pull-up direnci balanamaynca dier alternatifler ortaya kar. Bu alternatiflerden birisi; TTL yukar ekili (totem-pole) k ile +5Vtan byk gerilimle ile alan CMOS arasnda 7407 ak-kollektr tampon (ekil 7.34) veya 40104 gibi seviye evirici (level-translator) devresi kullanmaktr. Bu

Saysal Entegreler

181

CMOS entegresi, dk gerilimi (TTLden ald) yksek gerilim seviyesine dntrr.


+5V +10V 1K
J CLK K

7407
7407 ak kollektr buffer veya 40140 seviye evirici

CMOS

ekil 7.34. TTL yksek gerilimli CMOS balants iin tampon kullanlmas.

7.4.2. CMOS Entegrelerin TTL Entegreleri Srmesi CMOS entegrelerin TTL elemanlar srme durumunda oluacak olaylar incelemeden nce, CMOS elemanlarn klarnn 1 veya 0 olmas durumunda sahip olduklar karakteristikleri hatrlayalm. kn 1 olmas durumunda; bir ucu + kaynaa bal RON direnci, k +VDD kaynana balar (ekil 7.35.a). Bu durumda kta RON direnci zerinden +VDD gerilimi grlr. RON direncinin deeri 100 -1000 arasnda deiir.
+V DD I OH 1 durumu R ON V OH
RON V OL
IO L + V DD

0 d u r u m u

(a)

(b)

ekil 7.35. CMOS elemanlarn farkl k deerlerinde alaca durumlar.

kn 0 olmas halinde, bir ucu aseye bal RON direnci, k ase potansiyeline getirir (ekil 7.35.b). Bu durumunda devre akm yutucu olarak alr. Hatrlatmalar altnda, CMOS elemann kn 1 olmas durumunda (VOH), TTL elemanlarn girileri iin gerekli gerilim seviyesini salayaca

182

Saysal Entegreler

grlr. Dier taraftan CMOS k akm (IOH), TTL elemanlarn giri akmlarn (IIH) salar. kn 0 olmas durumunda, TTL elemanlar 100A ile 2mA arasnda bir akm ekerler. 74HC ve 74HCT serileri 4mAlik akm yutma kapasitesine sahip olduklarndan, bu seriler tek TTL ykleri srebilirler. 4000B serisi ise, 74 veya 74AS serisinden bir eleman dahi srmek iin yeterli deildir. CMOS elemanlarn srebilecei eleman says; Fan-Out = IOL(max) / IIL(max) forml ile hesaplanabilir. Hesaplama sonucunda CMOS elemann kna bal elemanlar sremeyecei ortaya karsa, arabirim elemanlar kullanlr. rnein; 4050B ve 74LS125 elemanlar bu ama iin kullanlan arabirim elemanlardr. CMOSlarn TTLleri srmesi durumunda karlalan dier bir problem, elemanlarn farkl gerilimlerle almasdr. rnein; +15V ile alan bir CMOS eleman, +5V VCC gerilimi ile alan TTL elemann sremez. Bu durumda iki eleman arasnda gerilim dnm yapan bir arabirim elemanna ihtiya vardr. 4050B tampon eleman bu ilemi gerekletirebilir (ekil 7.36). Bu eleman CMOStan gelen sinyalin seviyesi ne olursa olsun, knda TTL iin uygun olan +5V seviyesinde bir gerilim retir.
+VDD=15V 15V 0 A 4001B B 4050B 74LS 0 +5V +5V

ekil 7.36. 4050B entegresinin gerilim seviye evirici olarak kullanlmas.

7.4.3. TTL ve CMOS Entegrelere Yk Balantlar TTL veya CMOS elemanlarn klarna, entegre devre zelliklerine uymak artyla ok basit ve deiik yntemlerle yk balants yaplabilir. Dier bir deyile, yk balant ekli balanacak ykn cinsine ve entegrenin k balant ekline gre deiiklik gsterir.

Saysal Entegreler

183

Ak-kollektr ka sahip entegrelerin klarna Pull-up direnci balanmas gerektiinden, pull-up direnci olarak alabilecek Led, Lamba, Rle gibi elemanlar dorudan ka balanabilir (ekil 7.37). Entegrenin knn srlecek yk iin yeterli olmamas durumunda, pull-up direnci ve bir g transistr ile yk srlebilir.

+5V

+5V 250 mA 3V
A B TTL

+5V

A TTL B

Rle TTL

(a) LEDin srlmesi.

(b) Lambann srlmesi.

(c) Rlenin srlmesi.

ekil 7.37. Ak-Kollektr TTLlere yk balant ekilleri.


+5V

A B

TTL
220

A B

CM OS

2K 2

ekil 7.38. Totem-pole elemanlara yk balant ekilleri.

Totem-pole kl TTL ve CMOS elemanlar, dk akml ykleri dorudan srebilirler. Her iki lojik ailede balant ekli ayndr, yalnzca akm snrlayc direncin deeri deiir. ekil 7.38de totem-pole kl entegrelere yklerin dorudan balants grlmektedir. TTL veya CMOS elemanlarn tristr; triyak, rle, vb., yksek gl sistemleri kontrol eden elemanlar srmesi mmkndr. Bu durumda ekil 7.39deki balant prensiplerine dikkat edilmelidir.

184

Saysal Entegreler

+V

1K 220

RL

Rle

TTL veya CMOS

a) Rlenin srlmesi
+V 220V 1K 220 TTL veya CMOS

b)Tristrn srlmesi

+V

1K

220V

TTL veya CMOS 220

c) Triyakn srlmesi ekil 7.39. Lojik entegreler ile g kontrol elemanlarnn srlmesi.

7.5. TTL ve CMOS Elemanlarla Kullanlan Gstergeler TTL ve CMOS elemanlar kullanlarak yaplan lojik ve aritmetik ilemlerden elde edilen bilgileri grntlemek iin dijital gstergelerden faydalanlr. Lojik elemanlarn farkl zelliklerde olmas ve farkl yapdaki yerlerde kullanlmas, farkl karakteristiklere sahip gsterge ihtiyacn ortaya karmtr. zellikle onlu saylar grntlemek amacyla yedi paral gsterge olarak isimlendirilen elemanlardan faydalanlr. Yedi paral gstergeler farkl yapm ekillerine sahiptir. Yedi paral gstergeleri farkl yap ekilleri ile birlikte inceleyelim

Saysal Entegreler

185

7.5.1. Yedi Paral Gstergeler (7 Segment Displays) Saysal gstergelerin bir ou, 0-9 arasndaki rakamlar ve bazen onaltlk sistemdeki A-F harflerini gstermek iin yedi paral gsterge elemanlarn kullanrlar. Yedi paral gstergeler, paralardan her birisi iinden akm getii zaman k yayacak ekilde zellie sahip malzemelerden yaplrlar. inden akm geen paralar k yayar ve oluturulmak istenen ekil ortaya kar. Paralar iin gerekli sinyaller, uygun kod zc / srcler zerinden elde edilir. rnein; BCDden yedi paral sisteme dntrme ii, 7446 veya 7447 entegreleriyle gerekletirilebilir (ekil 7.40). Yedi paral gstergeleri oluturmak iin kullanlan malzemeler; LEDler (Light Emitting Diodes) ve parldayan flamanlardr (Incondescent flamentler). Ayn alma prensibine sahip bu elemanlarn fark; ekilleri oluturmak amacyla kullanlan paralarn farkl malzemelerden yaplmasdr. 7.5.1.1. LED Kullanlarak Oluturulan Yedi Paral Gstergeler Ik yaymak amacyla LEDlerin kullanld gstergelerde, herbir para iin bir adet LED kullanlr. Paralardaki LEDler doru ynde gerilim uygulanmas ile, ilgili LED iletime geerek k yayar. Yedi paral gstergeler, ortak anotlu (Common anode) veya ortak katotlu (Common cathode) olarak imal edilirler. Uygulama yaplan devrenin zelliine gre bunlardan biri tercih edilir. Ortak anotlu gstergede tm anotlar birletirilerek dorudan +Vccye balanr. Paralarda bulunan LEDlerin katotlar ise akm snrlayc direnler zerinden src entegresinin uygun klar ile irtibatlanr (ekil 7.40).
+VCC 220 a
A

f
B

b g

BCD Girisi
C

7447
D

e d Akm snrlamas iin

ekil 7.40. Yedi paral gstergeye kod zc / src entegresinin balanmas.

186

Saysal Entegreler

ekil 7.40daki balantdan grlecei zere, k vermesi istenilen LED'in bal olduu entegre k 0 yaplarak LEDin iletime gemesi ve k yaymas salanr. Bu durumda, entegre knda uygun kombinasyonlar oluturularak btn rakamlar grntlemek mmkn olur. rnein; 5 rakamn oluturmak iin; a, f, g, c, d LEDlerinin iletimde (k vermesi), b ve e LEDlerinin yaltmda (k vermemesi) olmas gerekir. Ortak anodlu gstergeleri srmek iin kullanlan 7447 entegresinin fonksiyon tablosu ve ortak anodlu gstergenin zellikleri ekil 7.41de grlmektedir.
GRLER ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Display Deeri 0 1 2 3 4 5 6 7 8 9 IKILAR a 0 1 0 0 1 0 0 0 0 0 b 0 0 0 0 0 1 1 0 0 0 c 0 0 1 0 0 0 0 0 0 0 d 0 1 0 0 1 0 0 1 0 1 e 0 1 0 1 1 1 0 1 0 1 f 0 1 1 1 0 0 0 1 0 0 g 1 1 0 0 0 0 0 1 0 0

ekil 7.41. Ortak anotlu yedi paral gstergenin kullanm.

Saysal Entegreler

187

Ortak katotlu gstergenin ortak anotlu gstergeden tek fark, katotlarn birletirilmi olmasdr (ekil 7.42). Ortak katotlu gstergeyi srmek iin; k aktif 1 olan kod zc / src (decoder / driver) devrelere ihtiya vardr. 7448 entegresi bu ama iin tasarlanmtr .

GRLER ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

Display Deeri 0 1 2 3 4 5 6 7 8 9

IKILAR a 1 0 1 1 0 1 1 1 1 1 b 1 1 1 1 1 0 0 1 1 1 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 0 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1

ekil 7.42. ekil Ortak katotlu yedi paral gstergenin kullanm.

188

Saysal Entegreler

rnek 6: ekil 7.41deki devrede kullanlan LEDler 10 mA ile 40 mA arasnda akm ekerler. Her bir LEDin 2.7 voltta 10 mA akm ektiini kabul ederek, her bir paradan yaklak 10 mA akm akmasn salayacak akm snrlayc direncin deerini hesaplayalm. zm : ekil 7.41de grlen direnler, +Vcc (5V) ile segment gerilimi (2,7 V) arasndaki farka eit bir gerilim dmne neden olurlar. Direnlerde den gerilim; 5V-2.7V = 2.3V olur. Bu durumda paralara seri bal direnlerin deeri; Rs = 2.3V / 10mA = 230 ohm olarak bulunur. Standart diren deeri olarak 220 ohmluk diren kullanlmas iyi bir seimdir. 7.5.1.2. Parldayan Flamanl Yedi Paral Gstergeler Parldayan flamanl (Incasdescent flament) gstergeler, para olarak k yayan flamanlarn kullanld gstergelerdir. Bu flamanlardan akm geirildii zaman snrlar ve beyaz parlak bir k yayarlar. Gstergelerde renkli bir grnm elde etmek iin gstergeler boyanrlar. Bu gstergelerde g harcamas ok olduundan, pil ile alan hesap makinas ve l aleti gibi cihazlarda kullanl deillerdir. Bununla beraber yazar kasalarda ve g harcamasnn ok nemli olmad, elektrik ile alan sistemlerde kullanlrlar. 7.5.2. Sv Kristal Gstergeler (Liquid Crystal Displays - LCD) Sv kristal gstergeler (LCDler) genelde yedi paral LEDli gstergeler gibi dizayn edilirler (ekil 7.43.a). LCDler dk gerilim (3-15 Veff) ve dk frekansl (25-60 Hz) sinyallerde alr ve ok az akm ekerler. AC gerilim, tm paralar iin ortak olan tabanalan (backblane) ile paralar arasna uygulanr ve bir paray altrmak (turn on) iin kullanlr. Para ile tabanalan bir kondansatr zellii oluturur ve bu kondansatr AC akmn frekans dk kald srece ok kk bir akm eker. Ancak frekansn 25 Hzin altna dmemesi gerekir. LCDler, parldayan ve LED gstergelerden ok daha az akm ektiklerinden, hesap makinesi ve saat gibi pil ile alan cihazlarda yaygn olarak kullanlrlar. Bununla beraber, LCD gstergeler LED gstergeler gibi k yaynlamazlar ve bu nedenle harici bir k kaynana ihtiya duyarlar.

Saysal Entegreler

189

LCDnin Srlmesi : Bir LCD paras ile tabanalan arasna AC gerilim uyguland zaman LCD paras ON olurken, DC gerilim uyguland zaman para OFF olur. AC gerilim yerine, AC gerilim etkisi oluturan kare dalga bir sinyal, para ile tabanalan arasna uygulanr. ekil 7.43.bde bir paraya kare dalga geriliminin uygulan grlmektedir. 40 Hzlik kare dalga, tabanalan ile ZELVEYA kaps giriine ayn anda uygulanr. ZELVEYA kapsnn dier girii, parann ON veya OFF olduunu kontrol etmek iin kullanlan kontrol giriidir. Kontrol girii 0 olduu zaman, ZELVEYAnn k 40 Hzlik kare dalgann tamamen ayns olur. Bu durum, para ile tabanalan arasna uygulanan gerilimin ayn olmas sonucunu dourur ve para OFF olur. Kontrol girii 1 olduu zaman, ZELVEYA k 40 Hzlik kare dalga geriliminin tersi olur ve bu durum, para ile tabanalanna uygulanan gerilimin birbirinin tersi olmas sonucunu dourur. Sonu olarak; para gerilimi +5V olurken, tabanalan -5V olur. Bu ters gerilim, paray ON konumuna getirir. Anahtarlama ilemi yedi para iin uygulannca, yedi paral LCD gsterge ortaya kar. LCD Display a b c d e f g
Backplane

a f g e d
(a)

b c

0
Kontrol

(Para (segment), kontrol girii 0 olduu zaman, OFF, kontrol 1 olduu zaman ON olur.)

(b)

ekil 7.43. Sv kristal gsterge grn ve kontrol devresi.

LCDler genelde CMOS elemanlarla birlikte kullanlr. Bunun nedeni; CMOS elemanlarn daha az enerji kullanmalar ve TTL elemanlarn, 0 seviyesinde 0.4V deerinde bir gerilim retmeleridir. Bu gerilim LCDnin mrn ksaltr. CMOS 4511 entegresi, BCDden yedi paral LCDye kod zc / src elemandr.

190

Saysal Entegreler

Tekrarlama ve alma Sorular 1. Lojik elemanlar, hangi elektronik devre elemanlarndan oluur? 2. Saysal entegreleri kullanlan devre elemanna gre snflandrnz. 3. Saysal entegreleri, yaplarnda bulunan lojik kap ve transistr saysna gre snflandrnz. 4. Entegre parametreleri terimini tanmlaynz. 5. Saysal entegrelerde kullanlan parametreleri sralaynz. 6. Lojik gerilim seviyesini ekille aklaynz. 7. VIL , VIH , VOL , VOH terimlerinin ak anlamlarn yaznz. 8. Fan Out terimini aklaynz. 9. TTL entegrelerin LS tipi iin Fan Out deerini hesaplaynz. 10. Grltl bakl ve Emniyet pay terimlerini aklaynz. 11. Yaylm gecikmesi ve yaylm hz terimlerini ekiller yardmyla aklaynz. 12. Entegrelerde harcanan g ne olarak tanmlanr ve birimi nedir? 13. Hz-G retimi nedir? 14. Akm besleme ve akm yutumu terimlerini aklaynz. 15. Entegreleri yaplarndaki eleman saysna gre snflandrnz. 16. Bipolar lojik ailesi ierisinde bulunan alt gruplar sralaynz. 17. MOS lojik ailesi hangi alt grup lojik aileleri ierir? 18. Diren Transistr Lojik ile VEYA kaps oluturarak, almasn anlatnz. 19. Diyot Transistr Lojik ile VEDEL kaps oluturarak, almasn anlatnz. 20. Yksek Eitlik Lojik ile imal edilen elemanlarn alma gerilimleri ve serileri nedir? 21. Akm modlu mantk nedir? 22. ECL mant ile VEYA kaps oluturarak almasn anlatnz. 23. ECL entegre devrelerin genel zelliklerini sralaynz.

Saysal Entegreler

191

24. I2L ile RTL teknolojileri arasndaki fark DEL kaps zerinde aklaynz. 25. TTL ailesi ierisindeki alt gruplar sralaynz. 26. TTL entegrelerin isimlendirilmesinde kullanlan formatndaki harflerin anlamlarn aklaynz. 28. Balantl-VE balants nedir? 29. durumlu ka sahip devrede yetkisizlendirme durumu ne anlama gelmektedir? 30. Pull-up transistr nedir? 31. Standart TTLlere ait alma gerilimi, g tketimi, Fan Out deerleri nedir? 32. Standart ve Dk g tketimli TTL arasndaki temel fark nedir? 33. Yksek hzl TTL serisinde kullanlan dk diren deerleri ve Darlington balant ne sonular dourur? 34. otki TTL teknolojisinde kullanlan ve dier TTL ailelerinden farkl olan mantk nedir? 35. otki diyotunun ilevi nedir? 36. Gelitirilmi dk gl otki serisinin genel zelliklerini sralaynz. 37. TTL entegrelere ait Data Hand Booklarda verilen temel zellikler nelerdir? 38. Seviye Tetiklemeli Devre ne demektir? 39. Entegre veri sayfalar ve veri kataloglar hangi tr bilgileri ierir? 40. Yk srme ve ykleme kapasitesini aklaynz. 41. 7400 VEDEL kapsnn ka tane 74ALS20 VEDEL kapsn srebileceini hesaplaynz. 42. Fan in terimini aklaynz. 43. Fan Outu 1 ve 0 durumlarnda ayn olan entegrenin genel karakteristii nedir? 44. Input Loading / Fan Out bal altnda, giri iin 400 / 20 ve k iin 100 / 100 deerlerine sahip ise Fan Out deerini bulunuz. AA74YYXXX

27. TTL entegrelerin sahip olduklar k ekillerini ekillerle aklaynz.

192

Saysal Entegreler

45. TTL entegrelerde, kullanlmayan giriin alabilecei durumlar gsteriniz. 46. Floating nedir? 47. VE ve VEDEL kaplarnda kullanlmayan giriler iin uygun olan balant eitleri nelerdir. 48. VEYA ve VEYADEL kaplarnda kullanlmayan giriler iin uygun balant eitlerini aklaynz. 49. MOS teknolojisi ile retilen dijital entegrelerin temel stnl nedir? 50. N-MOS ve P-MOS teknolojisi ile retilen elemanlar karlatrnz. 51. N-MOS ve P-MOS elemanlarn sembollerini izerek, P kanal MOSFETin anahtarlama durumunu ekille aklaynz. 52. N-MOS ile retilen VEDEL ve VEYADEL kaplarnn ekillerini izerek, alma prensiplerini zetleyiniz. 53. CMOS entegrelerde bulunan parametreleri zetleyiniz. 54. Arabirim eleman nedir? 55. TTL entegredeki elemanlarn CMOS elemanlar srmesi durumunda hangi problemler ile karlalr? 56. CMOS elemanlarn TTL elemanlar srmesi durumunda ortaya kacak sorunlar nelerdir? 57. TTL ve CMOS elemanlara yk balant ekillerini zetleyiniz. 58. 7 Paral gstergeyi aklaynz. 59. LED ile yaplan ortak anot ve ortak katotlu balantlar aklaynz.

BLM 8

BLEK MANTIK DEVRELER (COMBINATIONAL LOGIC)

Giri Dijital sistemlerde kullanlan mantk devreleri, bileik (combinational) devreler ve ardl sral (sequential) devreler eklinde gruplandrlabilir. Temel lojik kaplardan oluan ve devrelerin klar dorudan girilerin o anki durumlarna gre belirlenen devrelere, bileik mantk devreleri denir. Bileik devreler bazen, birleik mantk devreleri olarak ta isimlendirilir. Bir bileik devre, giri deikenleri, lojik kaplar ve k deikenlerinden oluur (ekil 8.1). Lojik kap, giri deikenlerini alr, bunlar iler ve k iin bilgi (deikenler) retir. Yaplan ilem, ikili giri verilerin ilenmesi ve uygun k verileri ekline dntrlmesidir.

Giri deikenleri (n sayda)

Bileik Mantk Devresi

k deikenleri (m sayda)

ekil 8.1. Bileik mantk devresi blok emas.

196

Bileik Mantk Devreleri

Giri verileri; bir harici kaynaktan gelen n sayda ikili giri deikenlerini, k verileri; bir harici devreye doru ynelmi m sayda k deikenlerini ierir (ekil 8.1). Giri deikenlerinin deeri, 2n sayda farkl ikili giri kombinasyonundan birisi olabilir ve herbir giri kombinasyonu iin yalnzca bir k kombinasyonu mevcuttur. ok farkl uygulama alanlar bulunan bileik mantk devreleri, drt farkl grup altnda incelenebilir: i- Kodlama ile lgili Lojik Devreler: Kodlayc (Encoder), Kod zc (decoder), Kod deitirici / evirici (Code converter). ii- oklayc Devreler, Veri seiciler (Multiplexer-Data selector). iii- Azlayc Devreler, Veri datclar (Demultiplexer - Data distributor). iv- Kyaslama ve Aritmetik lemler ile lgili Devreler: Karlatrc (comparator), Toplayc (adder), karc (substractor), arpc (multiplier). Farkl alanlarda farkl amalar iin kullanlan bileik devrelerin tasarmnda ayn ilem sras takip edilir. Bu nedenle bileik devreleri detaylandrmadan nce, bileik devrelerin tasarmnda kullanlan prensipleri inceleyelim. 8.1. Bileik Devre Tasarm Esaslar Bir bileik devrenin tasarm, problemlerin ifade edilmesiyle balayp, lojik devrenin izilmesi ile biter. Lojik tasarmn ierdii ilem basamaklar aadaki ekilde zetlenebilir: i- Problem belirlenir. ii- Giri deikenlerinin says ve gerekli k deikenleri tespit edilir. iii- Giri ve k olarak kullanlacak deikenlere isim verilir. iv- Giri ve k deikenleri arasndaki gerekli ilikiyi belirleyen doruluk tablosu yaplr. v- Her bir k iin uygun Boolean fonksiyonu yazlr. vi- Elde edilen Boolean fonksiyonlar sadeletirilir. vii- Lojik devre izilir. lem basamaklar ierisinde en ok dikkat edilmesi gereken adm, szlerle erevesini izdiimiz ilemlerin doruluk tablosu haline getirilmesidir. nk bu aamada yaplacak bir hata, daha sonraki tm admlarda hatal ilem yaplmas sonucunu dourur.

Bileik Mantk Devreleri

197

Doruluk tablosundan elde edilen k eitliklerini sadeletirmek iin, sadeletirme yntemlerinden uygun olan birisi kullanlabilir. Sadeletirilen eitliklerin aadaki zellikleri tamas istenir: i- En az sayda lojik kap iermesi. ii- Herbir kapnn en az sayda girie sahip olmas. iii- Devrenin minimum yaylm zamanna sahip olmas. iv- Devrenin minimum sayda balant iermesi. v- Herbir kapnn, srme kapasitesi snrnn altnda eleman srmesi. Buradaki tm kriterlerin ayn anda salanmas mmkn olmayabilir. Bu durumda, kriterler arasndan tasarlanan devrenin aranan zelliklere gre seim yaplr. 8.2. Kodlama le lgili Lojik Devreler Daha nceki konularda ilenen kodlama ilemi, dijital bilgisayarlarda youn olarak gerekletirilen ilemlerden birisidir. Bilgisayarda yaplan ilemleri blok ema olarak gstermek, bilgisayarda yaplan kodlama ile ilgili ilemler hakknda fikir verebilir. Bilgisayarda gerekletirilen ilemleri zetleyen ekil 8.2deki emadan grlecei zere; veri, bilgisayarn merkezi ilem birimi ile evre birimleri arasnda kodlanm olarak (ASCII kodu) gnderilir. Kodlanm bilgiler klavye, optik okuyucu gibi karakter kaynaklarndan elde edilir. Bu kaynaklardan elde edilen bilgiler ASCII kodundadr. Bilgisayarn merkezi ilem biriminin (MB) ikili saylarla almas nedeniyle, ASCII kodlanm karakterler MB giriinde ikili saylara dntrlr. Veriler zerinde yaplan tm ilemler, MBde ikili say formunda gerekletirilir.
K la vye, O ptik O k u yu cu K a ra k terlerden A S C IIye dn t rm e A S C II'den B ina ryye dn t rm e M erk ezi lem B irim i

G iri

K od la yc

K od evirici

M B

B ina ryden A SC IIye dn t rm e

A SC IIden k a ra k terlere dn t rm e

M o nit r Y a zc

K od evirici

K od z c

ekil 8.2. Bilgisayarda giriten ka bilgi evriminin blok emas.

198

Bileik Mantk Devreleri

MBde ilenen bilgilerin evre birimlere ulamas iin, veri zerinde daha nce yaplm olan ilemlerin tersi ilemlerin yaplmas gerekir. Bu nedenle, MBne kadar yaplan ilemlerin kartlar, ters srasyla yeniden yaplr. imdi ekil 8.2de blok ema ile zetlenen ilemlerin kodlama ile ilgili olanlarn sras ile inceleyelim. 8.2.1. Kodlayc Devreler (Encoders) n bit girili bir sistemde, giriindeki bilgiyi ikili say sisteminde kodlanm olarak knda veren bileik devreye, kodlayc devre (encoder) denir. Farkl bir bak as ile, insanlar tarafndan kolayca anlalabilen rakam ve krakterlerin farkl bilgiler ekline dntrlmesini salayan devreler, kodlayc devreler olarak isimlendirilir. Kodlayc devrelerde, herhangi bir anda girilerden sadece bir tanesi aktif olabilir ve aktif olan girie gre m bitli k kodu retilir. ekil 8.3de, n bit girili m bit kl bir kodlayc devrenin blok emas grlmektedir.

n bit giri

A0 A1 A2

Kodlayc

Q0 Q1 Q2

m bit k

An-1
ekil 8.3. Kodlayc devresi genel blok emas.

Qm-1

Drt girie sahip bir kodlaycnn k, ikili sisteme ekil 8.4'deki gibi dntrlebilir. Drt giri, kta iki bitlik ikili say ile temsil edilir. Girilerden herhangi birinin aktif olmas ile klar uygun kombinasyonu alr. Bu devreye, 4 giriten 2 ka kodlayc devresi denebilir. Ayn ekilde, 8 giri ve bit k koduna sahip bir kodlayc devresi, sekizli sistemden ikili sisteme kodlama ilemi yapar. ekil 8.5de sekizli sistemden ikili sisteme kodlayc devrenin doruluk tablosu ve lojik devresi grlmektedir. ekil 8.5deki devrede girilerden herhangi biri aktif (1) olunca, klar uygun kombinasyonda 1 deerlerine sahip olur. rnein; A3n aktif olmas ile klar Q2=0, Q1=1, Q0=1 deerlerini alr. A0 girii hibir yere balanmamtr. nk, sahiptir. Q3, Q2, Q1 klar 000 deerlerine

Bileik Mantk Devreleri Kodlayc k Y1 2 1 Y0 2 0

199

D3 Giriler D2 D1 D0 X/Y KODLAYICI

D3 D2 D1 D0 Y1 Y0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1

D3 D2

Y1

Y0 D1 D0

ekil 8.4. kili sistemde k veren kodlayc sembol, doruluk tablosu ve uygulamas.

A0 A1 A2 A3 A4 A5 A6 A7

Q0

Q1

Q2

A7

A6

A5

A4

A3

A2

A1

A0

Q2

Q1

Q0

0 0 0 0 0 0 0 1

0 0 0 0 0 0 1 0

0 0 0 0 0 1 0 0

0 0 0 0 1 0 0 0

0 0 0 1 0 0 0 0

0 0 1 0 0 0 0 0

0 1 0 0 0 0 0 0

X X X X X X X X

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

ekil 8.5. Sekizli sistemden ikili sisteme kodlayc devresi ve doruluk tablosu.

200

Bileik Mantk Devreleri

Ayn anda yalnz bir giriin aktif olduu durumlarda kodlama ilemi gerekletirilir. Birden fazla giriin ayn anda aktif olmas durumunda problem oluur. Bu durumda kta kodlanan bilgi, girilerden farkl bir deeri ifade eder. Bu problemi ortadan kaldrmak yani iki giriin ayn anda aktif olmasn nlemek iin, ncelikli kodlayc olarak isimlendirilen sistem uygulanr. ncelikli kodlayc sistemde, birden fazla giriin ayn anda 1 olmas durumunda girilerden yalnzca biri seilir (en yksek deere sahip olan) ve seilen girie gre k verilir. 74147, 74LS148, 4532 ve 74HC147 entegreleri, ncelikli kodlaycl entegrelerdir. Onluk sistemden ikili sisteme kodlayan bir kodlayc devresi (BCD), 74147 entegresi kullanlarak gerekletirilebilir. 74147 entegresi 9 adet girie (aktif 0) sahiptir ve bu giriler 1den 9a kadarki saylar temsil ederler. klarda elde edilen kodlanm deerler, en yksek deerlikli giriin terslenmi BCD kodlu edeeridir (ekil 8.6).

A1 1 X X X X X X X X 0

A2 1 X X X X X X X 0 1

A3 1 X X X X X X 0 1 1

A4 1 X X X X X 0 1 1 1

A5 1 X X X X 0 1 1 1 1

A6 1 X X X 0 1 1 1 1 1

A7 1 X X 0 1 1 1 1 1 1

A8 1 X 0 1 1 1 1 1 1 1

A9 1 0 1 1 1 1 1 1 1 1

Q3 1 0 0 1 1 1 1 1 1 1

Q2 1 1 1 0 0 0 0 1 1 1

Q1 1 1 1 0 0 1 1 0 0 1

Q0 1 0 1 0 1 0 1 0 1 0

A1 A2

Q3

74147
Onludan BCDye Kodlayc

Q2 Q1 Q0
Terslenmi BCD klar

A8 A9 9 giri

ekil 8.6. Onlu sistemden BCDye kodlayc devre doruluk tablosu ve blok emas.

74147 entegresinin doruluk tablosu incelenirse; ilk satrn kndaki deerin 0000n tmleyeni (tersi) yani 1111 olduu ve bunun BCD 15e karlk geldii grlr. kinci satrdaki k deerlerinin A9nun karl olarak 1001 deerinin tmleyeni yani 0110 olduu bulunur. Takip eden satrlarda, ayn ekilde aktif olan giriin karl olan ikili saynn tmleyeninin bulunduu grlr. 74147 entegresi k, girilerden hibirinin aktif olmad durumda 1111 olur ve bu deer 0 temsil eder.

Bileik Mantk Devreleri

201

Onlu sistemden BCDye kodlayc devrelerin en basit ekli, diyot matrisle yaplan ve anahtar kodlayc (switch encoder) diye isimlendirilen kodlama devresidir (ekil 8.7). Bu ekilde yaplan bir kodlama ileminde; anahtarlardan birisi kapatld zaman, devre kapatlan anahtara bal olarak knda uygun ikili say retir. rnein; 3 nolu anahtara basld zaman kta 0011 deeri okunurken, 7 nolu anahtara basld anda 0111 k elde edilir.
+5V

100

390

ekil 8.7. Diyot matris, onlu say sisteminden ikiliye kodlayc devresi.

Onlu sistemden BCDye dntrc devreyi VEYA kaplar ile oluturursak, ekil 8.8deki devre oluur. Desimal saylara karlk gelen anahtarlardan birisine baslmas ile VEYA kaplarnn klarnda (A,B,C ve D) 0 veya 1 deerleri elde edilir. Elde edilen deerler, kapatlan anahtarlarn karl olarak retilen ikili kodlu saylardr. rnein; 5 nolu anahtarn kapatlmas ile elde edilen 0101 ikili deeri, onlu tabandaki 5 saysnn BCD kodlu deeridir. Ayn ekilde, 9 saysnn karl olarak kta BCD kodlu 1001 deeri oluur. Bu uygulamadakine benzer ekilde, matris anahtarlar ve 74C922 entegresi kullanarak onaltl sistemdeki saylarn ikili saylara dntrlmesi mmkndr.

202

Bileik Mantk Devreleri

ekil 8.8. VEYA kaplar ile oluturulan onludan ikili say sistemine kodlayc devresi.

8.2.2. Kod zcler (Decoders) Dijital sistemlerde bilgiler ikili saylar olarak temsil edilir ve yaplan ilemler ikili saylarla gerekletirilir. 'Kod zc' (decoder) devresi; kodlayc devresinin tersini yaparak, n saydaki giri hattndan gelen ikili bilgileri maksimum 2n sayda k hattna dntren bileik bir devredir. Dier bir deyile; deiik formlarda ifade edilen bilgilerin insanlarn kolayca anlayabilecei ekle dntrlmesini salayan devreler, kod zc devreler olarak isimlendirilir. Kodu zlen n bitli bilginin kullanlmayan girileri varsa kod zc kndaki k says 2nden az olur. ekil 8.9da kod zc blok emas grlmektedir.

Bileik Mantk Devreleri

203

N sayda giri

KOD ZC

Q0 Q1 Q2 Qn-1

N-1 sayda k

yalnzca bir k ayn anda 1 deerini alr

ekil 8.9. Kod zc blok emas.

ekil 8.10da iki giri ve drt kl zc devresi lojik emas grlmektedir. Bu devrede iki bitlik giriin kodu zlerek, drt farkl k retilir. Her bir giri kombinasyonunda yalnzca bir k 1 durumundadr. rnein; 00 giri durumunda Q0 k 1 durumunda iken, 10 giri kombinasyonunda Q2 k 1 deerini alr.

Q0

Giriler sw1 sw2 B A 0 0 0 1 1 0 1 1

Q0 0 1 0 0 0

klar Q1 Q2 1 2 0 0 1 0 0 1 0 0

Q3 3 0 0 0 1

SW1

Q1

SW2

Q2

Q3

ekil 8.10. ki giri drt k kod zc doruluk tablosu ve ak emas.

kili sistemden onlu sisteme kod zc devresi, giriinden uygulanan ikili bilgilere gre klarndan birisi 0 deerini alr (LED yanar). klardaki LEDlerden her birisi onlu sistemdeki saylardan birisini temsil eder. ekil 8.11deki devrede her iki giriin 0 olmas durumunda; girilerin terslenerek uyguland A kapsnn k 0 deerini alr ve katodundaki gerilim anoduna gre (-) olan LED yanar. Dier kap devreleri giri deerlerine gre klarnda uygun olan LEDin yanmasn salar. Her bir LED bir onlu sayy temsil ettiinden onlu deer ktan bulunmu olur.

204

Bileik Mantk Devreleri

ekil 8.11. NAND kaplar ile oluturulan ikili sistemden onlu sisteme kod zc devresi.

rnek 1: BCDden onlu sisteme evirimde kullanlan ve 0-9 arasndaki saylara kod zme ilemini gerekletiren devreyi tasarlayalm. Bu ekilde alan kod zcler entegre devre olarak imal edilmi olsalar da kod zc tasarlama mant asndan iyi bir rnek olacaktr. BCDden onlu sisteme kod zc devresinin drt bitlik giriine karlk, her biri bir ondalk sayy temsil eden 10 k bulunur. Bu ekildeki bir devre, 4 giri / 10 kl BCD kod zc olarak isimlendirilir.

Bileik Mantk Devreleri

205

AABBCCDD

D0 D1 D2 D3 D4 D5 D6 D7 D8 D9
AB CD 00 01 11 10 00 0 0 0 1 01 0 0 0 0 11 d d d d 10 0 0 d d CD 00 01 11 10 AB 00 0 0 1 0

ABCD ABCD ABCD BCD BCD BCD

Pin numaralar BCD/DES


(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) 0 1 2 3 4 5 6 7 8 9

A B C D

(15) (14) (13) (12)

7442

AB CD 00 00 01 1 0 0 0 01 0 0 0 0 11 d d d d 10 0 0 d d CD

AB 00 00 01 11 10 0 1 0 0 01 0 0 0 0 11 d d d d 10 0 0 d d

BCD BCD AD AD

11 10

D0=ABCD

D1=ABCD

AB 01 0 0 0 0 11 d d d d 10 0 0 d d CD 00 01 11 10 00 0 0 0 0 01 1 0 0 0 11 d d d d 10 0 0 d d CD

AB 00 00 01 11 10 0 0 0 0 01 0 1 0 0 11 d d d d 10 0 0 d d

D2=BCD
AB CD 00 01 11 10 00 0 0 0 0 01 0 0 0 1 11 d d d d 10 0 0 d d CD

D3=BCD
AB 00 00 01 11 10 0 0 0 0 01 0 0 1 0 11 d d d d 10 0 0 d d CD

D4=BCD
AB 00 00 01 11 10 0 0 0 0 01 0 0 0 0 11 d d d d 10 1 0 d d CD 00 01 11 10

D5=BCD
AB 00 0 0 0 0 01 0 0 0 0 11 d d d d 10 0 1 d d

D6=BCD

D7=BCD

D8=AD

D9=AD

ekil 8.12. 4 Giri / 10 kl BCD kod zc devresi karnaugh haritas, ak emas ve entegre devresi.

206

Bileik Mantk Devreleri

Tasarm srasnda devrenin 10 knn bulunmas nedeniyle, 10 tane Karnaugh haritas izip herbirine ait ilgili fonksiyonu yazmak gerekir. Ayn anda klardan yalnzca biri 1 olacandan, klar Q0 - Q9 eklinde isimlendirip ilgili hcrelere yerletirmek, fonksiyonlar yazmamza imkan tanr. Eitlikleri yazmada, BCD sistemde kullanlmayan saylar temsil eden kombinasyonlar fark etmeyen olarak ifade edilir (ekil 8.12). Fark etmeyenleri de kullanarak (karnaugh haritasnda d ile gsterilen), her bir k iin ilgili fonksiyonlar yazarsak; Do=ABCD, D1=ABCD, D2=ABCD, D3=BCD, D4=BCD, D5=BCD, D6=BCD, D7=BCD, D8=AB, D9=AD eitlikleri elde edilir. Elde edilen eitlikleri gerekletirecek lojik kaplarn izilmesi ile, ekil 8.12daki lojik devre oluur. Kod zcler, bilgisayarlarda hafza devrelerinde depolanan bir bilginin adresini bulmak amac ile yaygn olarak kullanlrlar. 7442 entegresi BCDden onlu sisteme kod zme ilemini yapar (ekil 8.12). 7445 entegresi ise BCDden onlu sisteme kod zc / src devresidir. Src terimi, entegrenin ak-kollektr olmas nedeniyle verilmitir. Dier bir kod zc uygulamas, ikili bilgilerin onlu olarak grntlenmesini salayan, ikiliden yedi paral gstergeye evirme yapan kod zc devresidir. Bu devre kod eviriciler bal altnda incelenecektir. Ancak bu arada, kod zclerde kullanlan yetkilendirme giriini aklayalm. Yetkilendirme (Enable) Girii: Kod zc entegrelerin byk bir ounluu, entegrenin almasn kontrol eden bir veya birden ok yetkilendirme girii ierir. Yetkilendirme giriine uygun sinyal verilmedii srece kod zc devre almaz.

E3 Y7 E2 Y6 Y5 E1 Y4 74LS 138 Y3 Y2 C Y1 B Y0 A

ekil 8.13. 8de 1 kod zc entegresi ayak balants.

Bileik Mantk Devreleri

207

Yetkilendirme giriine uygun sinyal verildikten sonra, uygulanan girie karlk gelen k elde edilir. 74LS138 entegresi, 3 yetkilendirme giriine sahip ikili sistemden 8li ka kod zc elemandr. ekil 8.13de blok emas grlen bu entegrenin E1, E2 ve E3 yetkilendirme girileri, entegrenin ierisinde bir VE kaps ile birletirilmitir. Entegrenin kod zme ilevini yapabilmesi iin VE kapsnn knn 1 ve yetkilendirme girilerinin E1=E2=0 ve E3=1 olmas gerekir. 8 ka sahip kod zc devreleri bir arada kullanldnda, yetkilendirme girilerinin yardmyla 16 ka veya 32 ka sahip kod zc devreler tasarlanabilir. 8.2.3. Kod eviriciler (Code Converters) 'Kod evirici', bir kodlama ynteminde ifade edilen bilgiyi, baka bir kodlama yntemine eviren lojik bir devredir. Kod evirici devrelere rnek olarak, BCDden yedi paral gstergeye, ikiliden BCDye, ikiliden gray koda, gray koddan ikiliye, BCDden ASCII ve EBCDICye veya tersine kod evirmeleri verilebilir. Hesap makinelerinde veya bilgisayarlarda kullanlan tu takm / gsterge sistemi, kod evirme ilemlerinin birkann bir arada yapld bir dzenektir. Tu takm / gsterge sisteminde, tu takmyla gsterge arasnda kodlama ve kod evirme ilemleri yaplr (ekil 8.14). Tu takmndaki tulara baslmak suretiyle elde edilen deerler, onlu sistemden BCDye dntrlr (kodlayc). BCD olarak elde edilen bilgiler, BCDden 7 paral gstergeye kod evirme ileminden geirilir ve gstergede onlu olarak okunur. Tu takm / gsterge sisteminde bulunan devreler bir arada dnlerek kod evirici olarak isimlendirilebilir. Bu durumda, ekil 8.14de grlen kod evirici ileminin genel anlaml olduu ve kodlayc/kod zc ilemlerini ierdii sylenebilir. Bu zellik, kod evirici devrelerin ok deiik yerlerde kullanlmas sonucunu dourur. Kod evirici kullanlan devrenin (yerin) zelliklerine gre tasarlanr.

7 4 1

8 5 2 0

9 6 3 Kodlayc (Onludan BCDye) Kod evirici (BCDden 7 paral gstergeye)

a f e g d b c

7 paral gsterge

ekil 8.14. Tu takm / gsterge sistemi blok emas.

208

Bileik Mantk Devreleri

rnek 2: Kod evirici devrelerin tasarm prensibini aklamak iin, BCDden yedi paral gsterge sistemine kod evirici devrelerin tasarm admlarn aklayalm (ekil 8.14). Yedi paral gstergelerin 7.Blmde aklanmas nedeniyle dorudan tasarm ilemini anlatalm. BCD kodlu bilgiyi 7 paral gstergeye eviren kod evirici devrenin tasarm aadaki ilem basamaklar ile gerekletirilir. i- evrimi yaplacak kodlarn doruluk tablosu karlr. Giri bilgisi BCD kodlu saylar olduundan giri deerleri olarak BCD kodlu saylar kullanlr. k ise yedi paral gstergedir. Yedi paral gsterge iin 7 farkl bilgi gerektiinden, doruluk tablosunda btn bilgilerin temsil edilebilmesi iin 7 k stununa ihtiya vardr (ekil 8.15). ii- Doruluk tablosundaki her bir ka gre Karnaugh haritas izilir. Doruluk tablosunda k ifade eden her bir stun bir Karnaugh haritas ile temsil edilir (ekil 8.15).
Onlu

0 1 2 3 4 5 6 7 8 9
AB CD 00 01 11 10 00 1 1 1 1 01 1 0 1 0

A 0 0 0 0 0 0 0 0 1 1

B 0 0 0 0 1 1 1 1 0 0

C 0 0 1 1 0 0 1 1 0 0

D 0 1 0 1 0 1 0 1 0 1

a 1 0 1 1 0 1 0 1 1 1

b 1 1 1 1 1 0 0 1 1 1
CD 00 01 11 10

c 1 1 0 1 1 1 1 1 1 1
AB

d 1 0 1 1 0 1 1 0 1 0

e 1 0 1 0 0 0 1 0 1 0

f 1 0 0 0 1 1 1 0 1 1

g 0 0 1 1 1 1 1 0 1 1

AB CD 00 01 11 10 00 1 0 1 1 01 0 1 1 0 11 d d d d 10 1 1 d d

a=A+CD+BD+BD

AB 00 1 1 1 0 01 1 1 1 1 11 d d d d 10 1 1 d d CD 00 01 11 10 00 1 0 1 1 01 0 1 0 1 d d 11 d d d d 10 1 0

11 d d d d

10 1 1 d d

b=B +C D+C D
AB 00 CD 00 01 11 10 1 0 0 1 01 0 0 0 1 11 d d d d 10 1 0 d d

c=A C +B C +A D +A B
AB 00 CD 00 01 11 10 1 0 0 0 01 1 1 0 1 11 d d d d 1 1 d d 10

d=C D +BC D +A B C+AB


AB 00 CD 00 01 11 10 0 0 1 1 1 1 0 1 01 d d d d 11 1 1 d d 10

e=CD +B C D

f=BCD +A +BC +C D

g =CD +BC +A B C+A

ekil 8.15. BCDden yedi paral gstergeye kod evirici devresi tasarm.

Bileik Mantk Devreleri

209

iii- Karnaugh haritalarndan faydalanlarak lojik eitlikler yazlr. iv- Elde edilen eitlikleri temsil eden lojik devreler izilir. Her bir lojik devrenin knn yedi paral gstergedeki uygun paraya balanmas ile kod evirici tasarm tamamlanr. rnek 3: BCD kodlu bir sayy 3 Fazlalk (Excess-three) koduna evirecek devreyi tasarlayalm. i- BCD ve 3-Fazlalk kodlu saylar gsteren doruluk tablosu oluturulur (ekil 8.16). BCD kodlu saylarn drt bit ile ifade edilmesi nedeniyle, drt farkl k bulunmas gerekir. ii- Doruluk tablosu k stunlarndaki deerler Karnaugh haritalarna tanr. iii- Karnaugh haritalarna tanan bilgilerin gruplandrlmas ile herbir k iin uygun Boolean eitlii yazlr (ekil 8.16). iv- Yazlan eitliklerin kap devreleri ile oluturulmas ile, BCDden Art 3 koduna eviren kod evirici devresinin tasarm tamamlanr (ekil 8.17).
Onlu 0 1 2 3 4 5 6 7 8 9 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 Q1 Q2 Q3 Q4 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0

AB C D 00 01 11 10 00 0 0 0 0 01 0 d 1 1 11 d d d d 10 1 1 d

AB CD 00 01 11
d

AB 00 0 1 1 1 01 1 0 0 0 11 d d d d 10 0 1 d d CD 00 01 11 10 00 1 0 1 0 01 1 0 1 0 11 d d d d 10 1 0 d d CD

AB 00 1 0 0 1 01 1 0 0 1 11 d d d d 10 1 0 d d

00 01 11 10

10

Q 1= A + B C

Q 2 = B C D + B D + B C

Q 3 = C D + C D

Q 4= D

ekil 8.16. BCDden Art 3 koduna kod evirici devresi tasarm.

210
A AB BC CD D

Bileik Mantk Devreleri

Q1

Q2

Q3

Q4

ekil 8.17. BCDden Art 3 koduna evirici devresi lojik emas.

8.2.4. Kodlama ile lgili Devrelere ait Uygulamalar Kodlama ile ilgili devreler olarak tanmlanan kodlayc, kod zc ve kod evirici devrelerin ok farkl alanlarda eitli amalara ynelik uygulama devreleri bulunmaktadr. Bu devrelere birka rnek verelim. 8.2.4.1. Yedi Paral LED Gsterge Kod evirici / Kod zc Devreleri 7447 TTL lojik entegresi, LEDlerden oluan yedi paral gstergeleri altrmak iin kullanlan kod zc / src entegresidir (ekil 8.18). Lojik sembol ekil 8.18.ada verilen 7447 entegresi, ekil 8.18.bdeki ayak balantsna sahiptir. Entegrede drt giri ve yedi k bulunmaktadr. ekil 8.18.cdeki tabloda farkl giri kombinasyonlarnda klarn (segmentlerin) ald deerler grlmektedir. Giri deerlerine gre klarda oluan deerlere bal olarak, ekil 8.18.bdeki yedi paral gstergede saylar oluur. 7447 lojik sembolnde deiik ama iin kullanlan adet pin bulunmaktadr: LED test girii (LT), sndrme (blanking) girii (BI) ve dalgal sndrme (ripple blanking) girii (RBI). Her girite aktif 0 girilerdir. 7447 BCDden yedi paral gstergeye kod evirici devresi aktif 0 ka sahiptir ve ortak

Bileik Mantk Devreleri

211

anodlu gstergeleri srmek iin kullanlr. 7448 entegresi ise, aktif 1 ka sahiptir ve bu nedenle ortak katotlu gstergeleri srmek iin kullanlrlar. LED test girii olan LTnin 0 olmas ile tm klar 0 olur ve bu klar gstergedeki tm paralarn yanarak test edilmesini salar. BI girii ile, entegrenin giri deerlerine baklmakszn klarnn srd tm gsterge paralar sndrlr. Bu zellik, ok sayda gstergenin bir arada kullanlmas durumunda, gzkmesi istenmeyen gstergelerin tamamen kullanm d braklmas amacyla kullanlr. nc giri olan RBI, entegreye uyguladmz gerilimi deitirmeden gstergenin parlakln deitirmemize olanak salar. RBIye uygulanan sinyalin ON ve OFF zamanlar deitirilerek gsterge paralarnn parlaklnn deitirilmesi salanr.
BI/RB0 RB 1 LT
a b c d e f g
7 8 10 9 1 2 3 4 5 6 16 15 14 13 12 11

A B C D

7446A, 7447A, 74LS47 Lojik Sembol (a)


ONLUK SAYI veya FONKSYON

7447 ayak balants

(b)
IKILAR a 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1
ON OFF ON ON OFF ON OFF ON ON ON OFF OFF OFF ON OFF OFF OFF OFF ON

GRLER
(LT) (RBI)

BI / RBO B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 b
ON ON ON ON ON OFF OFF ON ON ON OFF OFF ON OFF OFF OFF OFF OFF ON

NOT e f
ON OFF OFF OFF ON ON ON OFF ON ON OFF OFF ON ON ON OFF OFF OFF ON

0 1 2 3 4 5 6 7 8 9 10 10 12 13 14 15 BI RBI LT

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X 1 0

1 X X X X X X X X X X X X X X X X 0 X

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

c
ON ON OFF ON ON ON ON ON ON ON OFF ON OFF OFF OFF OFF OFF OFF ON

d
ON OFF ON ON OFF ON ON OFF ON OFF ON ON OFF ON ON OFF OFF OFF ON

g
OFF OFF ON ON ON ON ON OFF ON ON ON ON ON ON ON OFF OFF OFF ON

ON OFF ON OFF OFF OFF ON OFF ON OFF ON OFF OFF OFF ON OFF OFF OFF ON

X X X X 0 0 0 0 X X X X

2 3 4

(c) ekil 8.18. Yedi paral gsterge kod zc devresi

212

Bileik Mantk Devreleri

8.2.4.2. 0-9 Tu Takm Kodlayc Devresi Kodlayc devreler, hesap makinas tu takm ile dier birimler arasnda kullanlabilir (ekil 8.19). Tu takm kodlayc devresinin girileri, 0-9 arasndaki 10 adet tua bal anahtarlarn durumlarna gre deiir. ekil 8.19daki devrede anahtarlarn klarna bal olan pull-up direnleri, 74147 kodlayc entegresi girilerinin normalde 1 durumunda olmasn salar. Tu takmndaki herhangi bir tua baslmas ile, tua bal olan anahtar kapanr ve ilgili giri 0 seviyesine gelir. Girii 0 olan entegre girii aktif olur. ekil 8.19daki tabloda, farkl giri durumlarnda oluan k deerleri verilmektedir. rnein; 2 nolu anahtara baslmas durumunda, entegrenin A2 girii aktif olur ve kta 1101 deerleri elde edilir. Negatif lojik mantna gre oluan bu deerlerin deil kaplarna uygulanmas ile 0010 deerleri bulunur.

ekil 8.19. Tu takm kodlayc devresi lojik emas.

Tu takmndaki anahtarlarn hibirisine baslmamas durumunda tm giriler 1 olur ve girilerden hibirisi aktif olmayan entegrenin klarnda 1111 deerleri oluur. Negatif lojie gre oluan bu deerlerin tersinin alnmas ile 0000 k deerleri bulunur.

Bileik Mantk Devreleri

213

8.2.4.3. Kodlayc ve Kod evirici Devresi Kodlama ile ilgili devrelere rnek olarak verilen devrelerin birletirilmesi ile ayn devrede kodlayc ve kod evirici devresi birletirilmi olur (ekil 8.20). Kodlayc devresi tu takmndaki desimal deerler, 74147 entegresi ile BCDye dntrlr. 7404 entegresinde bulunan DEL kaplar ile tersleri alnan BCD kodlu deer, 7447 entegresine (BCDden yedi paral entegreye kod evirici) uygulanr. Kod evirici devresi, BCD girilerdeki deerlere bal olarak yedi paral gstergede saylar oluturur. Kod evirici kndaki deerler aktif 0 olduundan, ortak anotlu yedi paral gstergeleri srmek iin kullanlabilir (ekil 8.20). ekildeki devrede bir tua baslmas durumunda, baslan tuun temsil ettii desimal deer yedi paral gstergede okunur.

ekil 8.20. Kodlayc ve kod evirici devresi lojik emas.

214

Bileik Mantk Devreleri

8.3. oklayclar - Veri Seiciler (Multiplexers - Data Selectors) ok saydaki giri bilgisinin zaman paylaml olarak srayla ka aktarlmas olay, multiplexing - veri seme / oklama olarak tanmlanr. Bir ok giri hattndan gelen bilgilerden birisini seerek uygun k hattna ynlendirilmesini salayan bileik devrelere oklayc / veri seici devreler (multiplexer) denir ve O (MUX) sembol ile gsterilir. Birok veri transferi, zaman paylam teknii kullanlarak multiplekser devreleri yardmyla gerekletirilir. oklayclar, orijinal isminden hareketle ou kere multiplexer-multipleksr olarak adlandrlr. Kitapta isim beraber kullanlacaktr.
I0 I1 Veri Girileri MUX k k

IN-1 Seme girileri Veri girileri S0 S1 Seme girileri

(a)
Veri Girii D0 A

b)

Veri Girii D1

Veri k y B

Seme 0 1

k y=D 0 y=D 1

Seme (s)

(c)
ekil 8.21. oklayc sembol, fonksiyon emas ve 2x1 MUX lojik emas.

Bileik Mantk Devreleri

215

ekil 8.21.ada sembol ve ekil 8.21.bde fonksiyon emas grnen veri seici devresinde giriteki bilgilerden uygun olannn seilmesi ilemi seme girileri (select inputs) ile yaplr. Veri seicilerde, 2n saydaki giri hattndan uygun olan semek iin n sayda seme hattna ihtiya vardr. Dijital olarak kontrol edilebilen ok pozisyonlu anahtar gibi ilem yapan veri seiciler, seme hattnn girilerindeki deere gre ka aktarlacak giri hattna karar verir (ekil 8.21.b). ekil 8.21.cdeki devrede, girilerden birisi seme girii yardmyla seilerek ka aktarlr. ki giriten birisini seerek ka aktaran bu devre 2x1 MUX olarak isimlendirilir. Veri seme ilemini aklamak iin, iki farkl kaynaktan gelen bilgiye gre kndaki bir LEDin farkl hzlarda yanp snmesini salayacak ekil 8.22deki lojik devreyi inceleyelim. ekil 8.22deki devrede bulunan iki giriten ka aktarlmak istenilen bir anahtar yardm ile seilir ve seilen VE kapsnn ikinci giriine uygulanan bilgi ilgili VE kaps knda grlr. VE kaplarnn klarnn bal olduu VEDEL kapsnn girilerinden birisinin 1 olmas ile k 0 olur ve Anotu +5Va bal LED yanar. Girilerden her ikisinin 0 olmas durumunda ise VEDEL kapsnn k 1 olur ve katoduna 1 gelen LED yanmaz. LEDin yanp/snme hz, girilerden uygulanan sinyalin frekans ile dorudan ilikili olarak deiir. Seme anahtar ile yaplan ilem, ok veriden/bilgiden istenileni semedir.

ekil 8.22. Kap devreleri ile gerekletirilen veri seme ilemi.

216

Bileik Mantk Devreleri

ekil 8.23de blok emas ve lojik devresi verilen drt girili multiplexer devresinde; S0, S1 girilerinin kombinasyonuna gre girilerden birisi ka aktarlr. Dier bir deile, her farkl seme kombinasyonunda bir giri kta gzkr. rnein, I0 girii S0=0, S1=0 kombinasyonu sonucu ka aktarlrken, I2 girii S0=0, S1=1 kombinasyonu sonucu kta grlr. 4x1 MUX olarak isimlendirilen bu devreye benzer ekilde iki, sekiz ve onalt girili multiplexer devreleri TTL ve CMOS entegre olarak piyasada bulunmaktadr. Birden fazla oklayc ieren entegrelerde, elemann almasn kontrol eden bir yetkilendirme girii (E) ile kta normal ve terslenmi klarn olumasn salayan kontrol girileri bulunabilir. ekil 8.24de grlen 8*1 MUX devresinde, E=0 olduu zaman S2, S1, S0 seici girileri veri girilerinden birisini (I0-I7), Y kna gndermek zere seer. E=1 olduunda ise, seici girilerin durumlarna baklmakszn Y=0 deerini alr.

I0 I1 I2 I3

0 1 2 3 4x1 MUX Y

I0 I1 I2 I3
S1 S0

S1 0 0 1 1

S0 0 1 0 1

Y 0 1 2 3

S1 S0

ekil 8.23. 4x1 MUX sembol, fonksiyon tablosu ve lojik devresi.

Multipleksrlar paralel balayarak giri saysn artrmak mmkndr. ekil 8.25de 8 girili iki multipleksr ile 16 girili multipleksr oluturulmas grlmektedir. Bu balantda, iki multipleksrn k birletirilerek tek k haline getirilmitir. S3, S2, S1, S0 seici girileri ile, 16 veri giriinden birisinin ka aktarlmas mmkndr. S3 seici girii multipleksrlerden hangisinin aktif olacana karar verir. S3 = 0 olduu zaman, stteki multipleksr yetkilendirilir. S2, S1, S0 seici girileri, stteki multipleksr girilerinden hangisinin Q knda grleceini belirler. S = 1 durumunda ise, alttaki multipleksr yetkilendirilir ve S2, S1, S0 seici girileri ile alttaki multipleksrn veri girilerinden birisinin Q knda grlmesi salanr.

Bileik Mantk Devreleri

217

I0
I1 Veri Girileri

I2 I3
I4 I5 I6

Y 8x1 MUX

I7
Seme Girileri
E

S2 S1 S0

GRLER E S2 S1 S0 1 X X X 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

IKILAR Y Y 1 0 I0 I 0 I1 I 1 I 2 I2 I 3 I3 I4 I 4 I5 I5 I6 I 6 I 7 I7

a) 8x1 MUX Lojik sembol


I7

b) 8.1 MUX Doruluk tablosu

I6

I5

I4
Y

klar

Veri Girileri

I3 I2

I1 I0

S2

Seme Girileri

S1 S0
E

c) 8x1 MUX Lojik Devresi ekil 8.24. 8x1 MUX lojik sembol, doruluk tablosu ve lojik devresi.

218

Bileik Mantk Devreleri

Veri Girileri
S0 S1 S2 S3

X0 X1 X2 X3 X4 X5 X6 X7 A B C E 74151 X0 X1 X2 X3 X4 X5 X6 X7 A B C E

Y Y

Y Y

7404

74151

ekil 8.25. ki adet 8 girili oklayc ile 16x1 oklayc yapm.

Ayn entegrenin ierisinde iki veya daha fazla sayda oklayc bulunduunda, oklayclara ait seme ve yetkilendirme girileri oklaycnn tamam iin ortak kullanlabilir. 74157 entegresinde drt adet iki girili oklayc bulunur. Bu oklayclar iki adet 4 girili oklayc olarak kullanlabilirler. Entegrenin 4 girili oklayc olarak kullanlmas durumunda, oklaycnn tamamndaki iki hattan birisini semek iin bir adet S seme hatt yeterli olur (ekil 8.26). E' yetkilendirme girii oklaycy E=0 olduu zaman yetkilendirir. oklayclarn yetkilendirilmesi ve S=0 olmas ile A girilerinden birisi ka balanr. S=1 olduunda ise, B girilerinden birisi ka ular. Bu durumda devrenin lojik sembol ve doruluk tablosu ekil 8.26daki gibi izilebilir. Daha nceki ksmlarda bahsedildii zere, oklayc devrelerinin alma ekli kod zc devrelere ok benzer. Bu nedenle, kod zc devreler oklayc olarak kullanlabilir. Kod zc devrenin k, oklayc giri hatlaryla kontrol edilebilir. Gerekletirilen fonksiyona dahil edilecek kombinasyonlar ilgili giri hatlar 1e eitlenerek seilirken, fonksiyona dahil edilmeyen kombinasyonlar giri hatlar 0a eitlenerek yetkisizlendirilir.

Bileik Mantk Devreleri

219

1A 1B 2A 2B 3A 3B 4A 4B E S

1Y 2Y 3Y 4Y

Y1

Y2

1 0 0

X 0 1

0 A1 B1

0 A2 B2

Y3 0 A3 B3

Y4 0 A4 B4

74157 MUX

Doruluk Tablosu

A1 Y1

A2 Y2

A3 Y3

A4 Y4

B1

B2

B3

B4

Sem e Yetkilendirm e

ekil 8.26. 74157 entegresi ile yaplan 4 girili multiplexerin sembol, doruluk tablosu ve lojik emas.

220

Bileik Mantk Devreleri

8.3.1. oklayc Uygulamalar oklayc devreleri, eitli dijital sistemlerde farkl uygulama alanlarnda kullanlrlar. rnek uygulama alanlar; veri ynlendirme, ilem sralama, paralel seri veri dnm, lojik bir fonksiyon retimi, vb. eklinde sralanabilir. Bu uygulama alanlarndan bir ksmna rnekler verelim. 8.3.1.1. Boolean Fonksiyonlarnn ve Bileik Devrelerin Gerekletirilmesi n deikenli herhangi bir fonksiyonu, 2n-1 giri / 1 kl oklayc ile gerekletirmek mmkndr. Boolean fonksiyonun oklayc ile gerekletirilmesinde, n+1 deikenli bir fonksiyonun deikenlerinden n tanesi bir oklaycnn seme hatlarna balanrken, kalan tek deiken oklayc girileri iin kullanlr. rnein, ABC deikenli bir Boolean fonksiyonunda A deikenini tek kalan deiken kabul edilip veri girileri iin kullanlrsa, oklayc girileri A, A', 1, 0 deerlerinden birini alr. Bu drt deerin oklayc girilerine, dier deikenlerin (B,C) seici girilere uygulanmas ile, Boolean fonksiyonun oklayc ile gerekletirilmesi mmkn olur (ekil 8.27). Verilen bir Boolean eitliini oklayc yardmyla gerekletirmek iin, oklayc uygulama tablolarnn oluturulmas gerekir. Fonksiyonun uygulama tablolarnn oluturulmas ile, oklaycnn girilerine uygulanacak bilgiler bulunur.

I0 I1 I2 I3 B C

4x1 Mux
S1 S0

F FI

ekil 8.27. Boolean fonksiyonun oklayc ile gerekletirilmesi.

Uygulama tablosu oluturma ileminde takip edilecek sray, rnek bir uygulama ile birlikte aklayalm. Aklama srasnda, deikenli bir fonksiyonda en yksek basamak deerini ifade eden A deikeninin giri olarak kullanldn kabul edeceiz. F(A,B,C)=(1,3,5,6) fonksiyonunun 4x1 oklayc ile gerekletirilmesine yardm edecek uygulama tablosunu karalm: i- Boolean fonksiyonunun ifade ettii deerler doruluk tablosunda gsterilir. Doruluk tablosunda kombinasyonlar sralanarak, kta 1 olumas istenen kombinasyonlar belirlenir (ekil 8.28.a). ii- oklaycnn girilerinin isimleri yatay olarak yazlarak, altlarna iki sra halinde

Bileik Mantk Devreleri

221

btn mintermler sralanr. Sralamada, ilk satrda A=0 olan mintermler, ikinci satrda A=1 olan mintermler yer alr. lk satr A', ikinci satr A olarak isimlendirilir (ekil 8.28.b). iii- Doruluk tablosunda kn 1 olduu minterm deerleri daire iine alnr (ekil 8.28.c). iv- Her bir stun ayr ayr incelenir. Bir stundaki iki minterm daire ierisine alnmsa ilgili oklayc giriine 1, iki mintermde daire ierisine alnmamsa ilgili oklayc giriine 0 uygulanacan gsteren iaretleme yaplr (ekil 8.28.d). iv- Deikenin kendisinin temsil edildii alt minterm (rneimizde A) daire ierisine alnmsa ilgili oklayc giriine A, deikenin deilinin (A') temsil edildii minterm daire ierisine alnmsa ilgili oklayc giriine A' uygulanacan gsteren deerler verilir (ekil 8.28.d). Bylece uygulama tablosu tamamlanr.
I0 I1 I2 I3 0 1 2 3 4 5 6 7 (b) I0 I1 I2 I3 0 1 2 3 4 5 6 7 (c) I0 0 4 0 I1 1 5 1 (d) I2 2 6 A I3 3 7 A

Multiplexer A B C 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 a) Doruluk Tablosu

F 0 1 0 1 0 1 1 0

A A

A A

A A

ekil 8.28. oklayclarda doruluk ve uygulama tablolarnn oluturulmas.

Elde edilen uygulama tablosunun 4x1 MUX devresine uygulanmas ile, ekil 8.29deki devre oluur. Oluan devrede, B ve C deikenleri seme girilerine uygulanrken, oklayc girileri I0=0, I1=1, I2=A, I3=A' eklinde deer alr. oklayc girilerine uygulanmas gerekli deeri bulduumuza gre seme girilerinin farkl durumlarnda oluacak k deerlerinin inceleyelim. Seici girileri BC=00 durumunda iken, I0 girii seilir ve I0=0 olduundan F=0dr. Dolaysyla iki kombinasyonda, yani m0=A'B'C' ve m4=AB'C' deerlerinde F=0 olur. nk BC=00 iken, A deeri ne olursa olsun k 0dr. BC=01 iken I1 girii seilir ve I1=1 olduundan F=1 olur. Bunun anlam, m1=A'B'C ve m5=AB'C kombinasyonlarnda F=1 olmasdr. nk BC=01 iken, A deeri ne olursa olsun k 1dir.

222

Bileik Mantk Devreleri

BC=10 iken I2 girii seilir ve bu girie A bal olduu iin m6= ABC' kombinasyonunda F=1 olur. Ancak m2=A'BC' kombinasyonu iin A=0 olacandan, F=0 deerini alr. Son olarak, BC=11 olduunda, I3 girii seilir ve bu girie A' bal olduu iin m3=A'BC kombinasyonunda F=1 olur. Ancak m7=ABC kombinasyonu iin F=0 deerini alr. Bu bilgiler, ekil 8.29deki doruluk tablosunda zetlenen bilgilerin analitik aklamasndan baka bir ey deildir. oklayc girilerindeki deikenlerden en soldakini deil de baka bir deikeni oklayc girii olarak kullanmak istiyorsak, uygulama tablosunda gerekli deiiklii yapmak artyla istediimiz deikeni oklayc girii iin seebiliriz.

0 1 A A B C

I0 I1 4x1 I2 Mux I3 S1 S0

F F=(1,3,5,6)

ekil 8.29. F = (1,3,5,6) fonksiyonunun 4x1 MUX ile gerekletirilmesi.

rnek 4: F(ABC) = (1,3,5,6) fonksiyonunu 4x1 MUX ile gerekletireceimizi ve S1ve S0 seme girileri iin A ve B deikenlerini, oklayc girileri iin C deikenini kullanacamz varsayalm. C deikeni ift saylarda tmlenip tek saylarda tmlenmeyeceinden, uygulama tablosundaki iki minterm satrnn dzenlenmesi ekil 8.30.adaki gibi oluur.

C C

I0 I1 I2 I3 0 2 4 6 1 3 5 7 Uygulama tablosu

(a)
I0 I1 I2 I3 0 2 4 6 C 1 3 5 7 C C C C C Uygulama tablosu (b) ekil 8.30. 4x1 oklayc devre uygulamas.

I0 I1 I2 I3

4x1 MUX

F=(1,3,5,6)
S1 S0

A B

(c)

Bileik Mantk Devreleri

223

F= (1,3,5,6) fonksiyonunu, oluan tabloya yukardaki kurallar gz nne alarak uygularsak, ekil 8.30.bdeki uygulama tablosu oluur. Tablodan; I0=C, I1=C, I2=C ve I3=C balantlarnn yaplmas gerektii bulunur. Uygulama tablosundan elde edilen k balantlarnn yaplmas ile ekil 8.30.cdeki oklayc devre balants ortaya kar. rnek 5: F(A,B,C,D) = (0,1,3,4,8,9,15) fonksiyonunu, 8x1 oklayc ile gerekletirelim. Drt deikenli bir fonksiyon olduundan, seme hatt ve sekiz girili bir oklaycya ihtiya vardr. A deikeni veri giriine, BCD deikenleri seme girilerine uygulanrsa, ekil 8.31.adaki uygulama tablosu oluur.

I0 I1 I2 I3 I4 I5 I6 I7 A 0 1 2 3 4 5 6 7 A 8 9 10 11 12 13 14 15

a) Uygulama tablosu

I0 I1 I2 A 0 1 2 A 8 9 10 1 1 0

I3 3 11 A

I4 4 12 A

I5 5 13 0

I6 6 14 0

I7 7 15 A

b) Uygulama tablosuna deerlerin yerletirilmesi


1 0
I0 I1 I2 I3 I4 I5 I6 I7

8x1 MUX

F
Y

B C D
c) Uygulama Devresi

S2 S1 S0

ekil 8.31. Drt deikenli boolean fonksiyonunun oklayc ile gerekletirilmesi.

224

Bileik Mantk Devreleri

Oluan uygulama tablosunun ilk satrnn A', ikinci satrnn A olduunu gz nnde bulundurulur ve fonksiyondaki minterm deerleri uygulama tablosuna tanrsa, ekil 8.31.bdeki uygulama tablosu elde edilir. Uygulama tablosundan elde edilen bilgilerin; 8x1 MUXa uyarlanmas ile ekil 8.31.cdeki lojik devre oluur. Giri deiken saysnca seme girii bulunan oklayc kullanlmas durumunda tablo yapmaya gerek yoktur. Giriler dorudan seme girilerine uygulanrken, kn 1 olmasnn istendii kombinasyonlar +Vccye, kn 0 olmasnn istendii kombinasyonlar ise aseye balanr (ekil 8.32). ekil 8.32.deki tabloda kn 1 olmasnn istendii durumlar belirlenir. Giriler dorudan seme girilerine uygulanrken, kn 1 olmasnn istendii durumlar (D1, D2, D5, D6) +Vccye, kn 0 olmasnn istendii durumlar ise (D0, D3, D4, D7) aseye balanr.

ekil 8.32. Lojik eitliin oklayc ile gerekletirilmesi.

Bileik Mantk Devreleri

225

Tasarm srasnda genel olarak lojik devre tasarmnda kullanlan ilem sras takip edilir. Tasarm aamalarn rnek uygulama ile inceleyelim. rnek 6: Aada tasarm zellikleri verilen lojik devreyi 74151 multipleksr entegresi kullanarak gerekletirelim. Tasarm zellikleri : Kk bir irketin 10 hissesi bulunmakta ve her hisse, hissedarlar toplantsnda hisse sahibine bir oy hakk vermektedir. 10 hissenin 4 hissedar arasndaki paylam; Hissedar A=1 hisse , Hissedar B=2 hisse, Hissedar C=3 hisse, Hissedar D=4 hisse eklindedir. Hissedarlarn her birinin nnde, hisse says orann temsil eden ve evet iin kapanan, hayr iin alan bir anahtar bulunmaktadr. Yaplan oylamalarda, evet oyu veren toplam hisse saysn gsteren bir devre tasarlanmas istenmektedir. Btn hissedarlarn karar iin, evet oyu kullanmas halinde ekranda 0 grlmesi yeterlidir. Gerekli sayy gstermek iin, 7 paral gsterge ve kod zc kullanlacaktr. Hissedarlarn anahtarlarndan gelen verileri 7447 kod zc entegresinde kullanlacak ekilde BCDye dntren bileik devreyi, drt adet 8x1 Multipleksr entegresi (74151) kullanarak gerekletirelim (ekil 8.33).
+V

z y x v
R

Hisse BCD Say Says (4 Adet 8x1 oklayc)

FA FB FC FD

7447 Kod zc

ekil 8.33. Multipleksr yardm ile tasarlanmas istenen bileik devre blok emas.

i- Her bir hissedarn temsil ettii oy oran farkl olduundan, hissedarlarn evet dedikleri zamanki deerleri BCDye eviren doruluk tablosu oluturulur (ekil 8.34). Doruluk tablosunda drt farkl devreyi ifade eden drt farkl k stunu bulunur.Doruluk tablosunda giri deikenleri olarak; z, y, x, w harfleri, k deikenleri olarak; FA, FB, FC, FD sembolleri kullanlacaktr. ii- Doruluk tablosu k stunlarndan her birisi ayr bir uygulama tablosuna tanr (ekil 8.35). iii- Uygulama tablosunda bulunan ve multipleksr girilerinin temsil eden deerler ilgili multipleksr girilerine tanr. iv- Herbiri 7447yi srecek ikili bilgilerden birisini temsil eden multipleksr klar elde edilir.

226

Bileik Mantk Devreleri

v- Uygulama tablosundaki verilerin multipleksr balantsnda kullanlmas ile oluturulan multipleksr klar 7447 kod evirici entegreyi srmek iin kullanlr. Drt adet Multipleksrn klarndan alnan bilgiler (FA, FB, FC, FD) 7447 entegresinin girilerine verilirse, oylama sonucu elde edilen ve BCD koduna dntrlen say yedi paral gstergede gzkr. Tm hissedarlarn Evet kulland durumda elde edilen onlu say sistemindeki 10 deerini gstermek iin iki gsterge kullanlabilir.
(4) (3) (2) (1)
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Z 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Y 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 W 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 FA FB FC FD 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 1 1 0 0 1

II
Veri Girileri
D0 D1 D2 D3 D4 D5 D6 D7 A B C E Y Y

Y Y

8x1 Mux 74151

Seici Giriler Yetkilendirme

(a)

(b)

ekil 8.34. Kod evirici ilemin doruluk tablosu ve 74151 entegresi lojik emas.

8.3.1.2. Paralel- Seri Veri Dnm Saysal sistemlerde bulunan birimler arasnda veri iletimi genelde paralel olarak yaplr. Verilerin uzak mesafelerde iletiminde ise, paralel iletimin pahal olmas nedeni ile seri veri iletimi kullanlmaktadr. Bu durum, paralelden seriye veri dnm ihtiyacn dourmaktadr. Paralelden seriye veri dnmn gerekletirecek basit yntemlerden birisi, multiplexer ve sayc devreleri kullanlarak gerekletirilen bileik lojik devresidir (ekil 8.36). Sekiz bitlik paralel-seri veri dnmm iin, paralel bilgiler bulunduu birimden multiplexerin girilerine uygulanr. 0-7 arasnda sayan ve ikili deerleri srayla k olarak veren sayc devresi k, multiplexerin seme girilerine uygulanr. Seme girilerindeki deerlere bal olarak, girilerden birisindeki bilgi multiplexerin knda gzkr. Giriler srasyla kta gzkeceinden, paralel bilgi seri bilgi ekline dntrlm olur (ekil 8.36.b).

Bileik Mantk Devreleri FA(Z,Y,X,W) = (13,14,15) FB(Z,Y,X,W) = (5,6,7,8,9,10,11,12)

227

IO I1 I2 I3 I4 Z 0 1 2 3 4 Z 8 9 10 11 12 0 0 0 0 0
0

I5 I6 I7 5 6 7 13 14 15 Z Z Z

IO Z 0 Z 8 Z

I1 1 9 Z

I2 2 10 Z

I3 3 11 Z

I4 I5 I6 4 5 6 12 13 14 Z Z Z

I7 7 15 Z

Z Y X W

I0 I1 I2 I3 I4 I5 I6 I7 S2 S1 S0

FA

74151

Z Y X W

I0 I1 I2 I3 I4 I5 I6 I7 S2 S1 S0

FB

74151

FC(Z,Y,X,W) = (2,3,4,7,10,11,12,15)

FD(Z,Y,X,W) = (1,3,4,6,9,11,12,14)

Z Z

IO I1 I2 I3 I4 I5 I6 I7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 1 1 1 0 0 1

IO Z 0 Z 8 0

I1 1 9 1

I2 2 10 0

I3 I4 3 4 11 12 1 1

I5 5 13 0

I6 6 14 1

I7 7 15 0

1 Y X W

I0 I1 I2 I3 I4 I5 I6 I7 S2 S1 S0

FC

74151

1 Y X W

I0 I1 I2 I3 I4 I5 I6 I7 S2 S1 S0

FD

74151

ekil 8.35. Bileik devrelerin multipleksr kullanlarak oluturulmas.

228

Bileik Mantk Devreleri

X0 X1 X2 X3 X4 X5 X6 X7
Tamponlar

I0 I1 I2 I3 I4 I5 I6 I7 E
S2 S1 S0 74151 8 Girili MUX

SAYICI
(0-7 aras)

CLOCK 1 0 Z 1 0

1 X0

0 X1

1 X2

0 X3

1 X4

1 X5

0 X6

1 X7

ekil 8.36. Seri-paralel veri dnm devresi ve 10110101 girii iin k dalga ekilleri.

8.3.1.3.Veri Ynlendirme leminin oklayc ile Gerekletirilmesi Multipleksrlar, birok kaynaktan gelen veriyi tek bir hedefe doru ynlendirebilirler. ekil 8.37de iki farkl kaynakta kaydedilen tek basamakl onlu saynn tek bir gstergede grntlenmesi iin gerekli lojik balant grlmektedir. Seme giriinin durumuna gre A veya B grubundaki girilerdeki bilgiler ka aktarlr. Seme giriindeki (A/B) deer 0 ise X kaydedicisindeki deerler ka aktarlrken, seme giriinin 1 yaplmas durumunda B kaydedicisindeki deerler kta gzkr. Multipleksr kndaki deerler kod evirici entegrede yedi paral gstergede gzkecek ekle dntrlr.

Bileik Mantk Devreleri

229

ekil 8.37. Farkl saylarn ayn gstergede grntlenmesi.

74157 Multipleksr entegresinin kullanld yerlerden birisi, iki BCD saycnn herhangi birisinin ieriini, tekbir kod zc / src ve LED gsterge seti kullanarak grntlemektir. Multipleksrn veri ynlendirme amacyla kullanld iki basamakl iki sayc devresinin yaps, ekil 8.38de grlmektedir. ekil 8.38deki devrede herbir sayc iki tane kaskat BCD kademesi ierir ve her biri kendi clock sinyali ile srlr. Sayc Seme (Counter Select) hatt 1 olduu zaman, 1 nolu saycnn klar multipleksrlar zerinden geerek kod zc / src devrelere ular ve gstergelerde gzkr. Bunun nedeni, kullanlan multipleksrn birbirinden bamsz iki adet 4x1 MUXa sahip olmas ve seme giriinin deerine gre bunlardan birinin aktif hale gelmesidir (ekil 8.39). Sayc seme girii 0 olduu zaman, 2 nolu sayc klar multipleksrlar zerinden geer ve gstergelerde belirir. Anlatlanlardan, sayclardan birisinin ieriinin sayc seme giriinin kontrol altnda gstergelerde okunaca bulunur. Oluan ilem, veri ynlerdirme (data routing) olarak isimlendirilir. Veri ynlendirme ileminin yaygn kullanlma yerlerinden birisi dijital saatlerdir. Multipleksrn dijital saatlerde kullanlmasyla ok sayda farkl bilginin (saatler, aylar, gnler v.b.) ayn gstergede gzkmesi mmkn olur. Bu kullanm; zaman paylam eklinde kullann yan sra, devrenin karmakl, hatlarn says ve g kullanmnda avantaj salar.

230
Onlar
BCD Sayc

Bileik Mantk Devreleri


Say c 1 Birler
BCD Sayc Clock 1 Sayc seme

Onlar
BCD Sayc

Say c 2

Birler
BCD Sayc

Clock 2

E S

E S

I1
74157

Io
74157

I1

I0

Za Zb Zc Zd

Za Zb Zc Zd

BCDden 7 paral gst ergey e kodoz c/s rc

BCDden 7 paral gst ergey e kodoz c/s rc

Onlar

Birler

LED display

LED display

ekil 8.38. Multiplexerin veri ynlerdirme amacyla kullanlmas.

I1a I1b I1c I1d

I0a I0b I0c I0d


E
1

S
X 0 1

Za
0 Ioa I1a

Zb
0 Iob I1b

Zc
0 Ioc I1c

Zd
0 Iod I1d

E
Za

74157 MUX 0

Zb

Zc

Zd

ekil 8.39. Yetkilendirme ve seme girilerine sahip 74157 multipleksr entegresi blok emas.

Paralel bilgilerin seriye evrilmesi (Paralel-to-Serial Conversion) ve yaplacak ilemlerin sralanmas (Operation Sequencing), multipleksr devrelerin dier kullanm alanlardr. Ancak bu konular Flip-Flop ve dijital-analog evirici konularn ierdiinden, ilgili konularn aklamasndan sonra anlatlabilir.

Bileik Mantk Devreleri

231

8.4. Azlayclar - Veri Datclar (Demultiplexers - Data Distributors) Tek bir giriten ald bilgileri, her bir eit giri bilgisi farkl kta olacak ekilde datm yapan devrelere, Azlayc / Veri datc devreler (Demultiplexer / Data Distributor) ismi verilir (ekil 8.40.a). Multiplexern yapt ilemin tersini yapan bu devrede seici girilerin deeri, giri verilerinin hangi ka gnderileceini belirler. zet olarak; demultiplexer devresi, tek bir kaynaktan gelen bilgileri seme girileri yardmyla ayrarak, N k hattndan birisine gnderen ok konumlu bir anahtardr denebilir ( ekil 8.40.b).
Q0 Q1 Veri Girii
Q0 Q1

DEMUX
Veri Girii QN-1 DEMUX

QN-1 S0 ...... SN

Seme Girileri

Seme Girileri

(a)
D1 Veri Girii Din Veri k Q0 Seme 0 1 D2 Veri k Q1

(b)

k Q 0=Din Q 1=Din

Seme (s)

(c)
ekil 8.40. Demultiplexerin sembol ve fonksiyon emas.

232

Bileik Mantk Devreleri

ekil 8.40.cdeki devrede, tek bir giriten uygulanan bilgiyi seme girii yardmyla iki ktan birisine ynlendiren demultiplexer lojik emas grlmektedir. Seme giriinin 0 yaplmas durumunda D1 kaps aktif olup veri giriindeki bilgiyi Q0 kna aktarrken, seme girtiinin 1 olmas durumunda veri giriindeki bilgi D1 kaps zerinden Q1 kna aktarlr. 1x8 demultiplexer devresinde tek bir hattan gelen giri verisi, seme girilerinin deerlerine gre 8 adet ktan birisine ynlendirilir. Giriin hangi ka doru ynlendirileceine, seme girilerinin kombinasyonuna gre karar verilir (ekil 8.41).
Seme kodu
S2 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 Q7 0 0 0 0 0 0 0 I Q6 0 0 0 0 0 0 I 0 Q5 0 0 0 0 0 I 0 0

klar
Q4 0 0 0 0 I 0 0 0 Q3 0 0 0 I 0 0 0 0 Q2 0 0 I 0 0 0 0 0 Q1 0 I 0 0 0 0 0 0 Q0 I 0 0 0 0 0 0 0

I: Giri verisi

ekil 8.41. 1den 8 hatta demultiplexer devresi doruluk tablosu.

ekil 8.42de, 1 hattan 8 hatta demultipleksr olarak isimlendirilen ve 1 hattan gelen giri verilerini, 8 farkl ktan birisine yerletiren demultiplexer devresi lojik emas grlmektedir. Seme girilerinin her bir kombinasyonunda, VE kaplarndan birisi yetkilendirilir ve giriteki verinin ka aktarlmas salanr. rnein, S2S1S0 = 000 durumunda yalnzca 0 nolu VE kaps yetkilendirilirken, S2S1S0 =011de 3 nolu VE kaps yetkilendirilir. ekil 8.42de grlen demultiplexer devresi, 3 hattan 8 hatta kod zc devresine ok benzer. Yalnzca, kaplara I giri olarak drdnc bir giri eklenmitir. Bununla beraber, birok kod zc entegresi, kod zc devrelerine fazladan bir giri olarak eklenen yetkilendirme giriine sahiptir. Bu durumda; kod zc devredeki yetkilendirme girii demultiplexerdeki I veri girii ve kod zcnn A, B, C girileri de demultiplexerdeki seici giriler olarak kullanlrsa, kod zc entegrelerin demultipleksr olarak kullanlabilecei sonucu ortaya kar. Entegre devre reticileri rettikleri bu tip malzemeleri, kod zc / demultiplexer olarak adlandrmakta ve eleman kullanc tarafndan istee uygun olarak kullanlmaktadr. rnein, 74LS138 entegresi hem 8de 1 kod zc olarak, hem de 1x8 demultiplexer olarak kullanlabilir (ekil 8.42). Entegredeki E1 yetkilendirme girii I veri girii olarak kullanlrken, dier iki yetkilendirme girii aktif konum alacak ekilde balanr.

Bileik Mantk Devreleri

233

S2

S1

S0

VERi GR (I)

0 1 2 3 4 5 6 7

I0=I.(S2 S1 S0) I1=I.(S2 S1 S0) I2=I.(S2 S1 S0) I3=I.(S2 S1 S0) I4=I.(S2 S1 S0) I5=I.(S2 S1 S0) I6=I.(S2 S1 S0) I7=I.(S2 S1 S0)

ekil 8.42. 1den 8 hatta demultipleksr lojik devresi.

Entegre demultiplexer olarak kullanlrken, A2A1A0 girileri seme girileri olarak kullanlr. rnein, seme girilerinin 000 olduu bir durumda yalnzca Q0 k aktif olurken, dierleri 1 deerini alr. Q0 k E1in 0 deerini almasyla 0, E1in 1 olmas durumunda 1 olur. Dier bir deyile, Q0 k E1'in ald deeri takip ederken (I giriinde olduu gibi), dier klar 1 konumunda bulunur. Ayn ekilde, A2A1A0 seici girilerine farkl bir kombinasyon uygulandnda ilgili k I veri giriinin ald deeri takip eder. ekil 8.43de, seici girilerin A2A1A0=000 deerine sahip olmas durumunda Q0 knn I (E) girii ile ilikisi grlmektedir.
Seme Girileri Veri girii ase
+5V

A2 A1 A0 74138 E1 E2 E3

Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

E1 Q0 Q1.Q2

A2A1A0=000 durumunda giri ve k dalga ekilleri

ekil 8.43. 8de 1 kod zc devresinin demultiplexer olarak kullanlmas ve rnek sinyal ekli.

234

Bileik Mantk Devreleri

8.4.1. Demultipleksr Uygulamalar Demultiplexer devreleri, tek bir verinin farkl yerlerde kullanlmasn salayacak uygulamalar yannda, multiplexer ile birlikte sistemleri basitletirmek amacyla kullanlr. Bu kullanm alanlarn birer rnek ile detaylandralm.
8.4.1.1. Tetikleme (Clock) Demultipleksr

Demultiplexer devresinin uygulama alanndan birisi, tetikleme demultiplexerdir. 74LS138 demultiplexer entegresiyle yaplabilen bu uygulamada, tekbir kaynaktan gelen tetikleme sinyali uygun olan ka ynlendirilir. rnein, A2A1A0=100 durumunda tetikleme sinyali Q4e doru ynlendirilirken, baka bir seme kombinasyonunda farkl bir ka bal olan dzenee tetikleme sinyali salanr. Bu durumda, demultiplexer yardmyla tek bir tetikleme sinyali ok sayda dzenekte kullanlabilir.
8.4.1.2. Gvenlik Grntleme Sistemi

Bir fabrikada kullanlan gvenlik grntleme sisteminde, ok sayda kapya bal olarak alan ak / kapal anahtarlar bulunmaktadr. Her bir kap ile bir anahtarn durumu kontrol edilmekte ve anahtarn durumu LEDler ile grntlenmektedir. LEDler gvenlik biriminin bulunduu uzak bir noktada grntleme paneline yerletirilmitir. Bu devreyi lojik elemanlar yardmyla gerekletirelim. ekil 8.44de yaplmas istenen, 8 kapnn kullanld gvenlik grntleme sistemi prensip emas grlmektedir. Byle bir uygulamada yaplacak ilem; her bir kapdan gelen anahtardan, gsterge panelindeki ilgili LEDe bir hat ekmektir. Bu sistem ok sayda kablo denmesini gerektirir. Uygulanmas istenilen devrede bulunan iki birim arasnda 8 adet kablo ekilmesi gerekmektedir. Bu sistemi gerekletirmenin dier bir yntemi, multiplexer / demultiplexer kombinasyonu kullanmaktr. Prensip emas izilen devrede, sekiz kapda bulunan anahtarlar multiplexer iin veri girileridir. Kaplar ak olduu zaman 1 sinyali retilirken, kapal olduu zaman 0 retilir. Kaplarn durumuna gre bu bilgiler multiplexer giriinde gzkr. Mod 8 sayc, hem multiplexer hem de demultiplexer iin seici giri sinyalleri retir. Multiplexer devresi, girilere bal kaplardan gelen sinyallerden birisini kna aktarr. Bu ktan alnan sinyal demultiplexerin I giriine uygulanr. MOD 8 sayc kndan demultiplexer seici girilerine uygulanan sinyaller, I giriinden gelen bilgiyi klara bal olan LEDlere gnderir. Dier bir deyile, seri ekilde I giriine gelen bilgiler seici giriler yardmyla uygun olan ka aktarlr. Kaplardan birisinin ak olmas durumunda, ilgili LED fla yaparak yanp-sner. Fla sresi tetikleme sinyalinin frekansn deitirmek suretiyle ayarlanabilir. Yaplan uygulamada, iki uzak sistem arasnda 8 hat ekilmesi yerine, multiplexer ve

Bileik Mantk Devreleri

235

demultiplexer kullanarak 4 hat ile sistem gerekletirilir. Demultiplexer devresi, verilerin e zamanl olarak transferini salayan Ezamanl Veri letme Sistemi (Synchronous Data Transmission System) olarak alabilir. Bu konu sayc ve kaymal kaydedici konularn ierdiinden burada aklanmayacaktr.

+5V
+5V I0 I1 I2 I3 I4 I5

330

Q0 0 Q1 1 74151 +5V 1 2 3 Z 74LS138 Q2 2 Q3 3

0 nolu kap 1-5 nolu kaplar

+5V I6 MUX

Q4 4 DEMUX Q5 5 Q6 6

1 nolu kap +5V I7 E S2 A2 A1 A0

2 nolu kap

S1

S0

Q7 7

Q2

Q1

Q0

Grntleme paneli

MOD-8 Sayc

CLOCK

ekil 8.44. Multiplexer ve demultiplexerin kullanld gvenlik grntleme sistemi prensip emas.

8.5. Karlatrc ve Aritmetik lem Devreleri (Arithmetic Logic Unit) Karlatrc devreleri, farkl kaynaklardan gelen bilgileri karlatrmak amacyla dzenlenen devreler olarak dnebilir. Bileik lojikte en ok kullanlan devrelerden olan toplayc ve karc devreler ise, Aritmetik lem Devreleri olarak isimlendirilir. Karlatrc ve aritmetik ilem devreleri Kyaslama Devreleri veya Aritmetik Mantk Birimi olarak tanmlanr. Dier bir deile, kyaslama devreleri karlatrclar ve aritmetik lojik devrelerine genelde verilen bir isimdir.

236

Bileik Mantk Devreleri

8.5.1. Karlatrclar (Comparators) ki sayy karlatran ve byklklerini belirleyen bileik devreler, byklk karlatrc (magnitude comparator) olarak isimlendirilir. Karlatrma sonucu; A>B, A=B veya A<Byi belirleyen konum ile belirlenir. En yaygn kullanm yerleri Aritmetik Lojik devrelerdir. Karlatrc devreleri, girileri ayn veya farkl iken k veren kontrol devrelerinde ve ikili karlatrmann kullanld adres bulma devrelerinde kullanlr. En basit karlatrc devresi, tek bitlik A ve B saylarnn eitlik durumunu karlatran karlatrc devresidir. Bu devrede A=B durumunda klardan birisi 1 olurken, AB durumunda dieri 1 olur (ekil 8.45).

A B

AB

A=B

Giriler A B 0 0 0 1 1 0 1 1

klar A=B AB 0 1 1 0 1 0 0 1

ekil 8.45. Bir bitlik iki saynn karlatrmas.

ki bitlik bilgiyi karlatran ve A=B, A>B ve A<B klarn reten devreyi tasarlayalm. Devrenin doruluk tablosu oluturulur ve k temsil eden fonksiyonlar yazlrsa, ekil 8.46.adaki eitlikler elde edilir. Elde edilen eitlikleri temsil eden devrenin izilmesi ile ekil 8.46.bdeki lojik devre oluur.
A 0 0 1 1 B 0 1 0 1 A>B A=B A<B 0 1 0 0 0 1 1 0 0 0 1 0
A=B

A>B=AB A=B=AB+AB =A B A<B=AB


(a)

A B

A>B

A<B

(b)

ekil 8.46. Bir bitlik iki sayy karlatran lojik devre tasarm.

Bileik Mantk Devreleri

237

7485 entegresi, drt bitlik iki sayy karlatran ve karlatrlan bitlerin durumuna gre k oluturan lojik elemandr (ekil 8.47). Entegre, karlatrlacak say girileri ile birlikte ok sayda entegrenin bir arada kullanlmasna imkan tanyan karlatrma girilerine sahiptir. Entegrenin drt bitlik karlatrma ilemine ait doruluk tablosu ekil 8.48da grlmektedir.

ekil 8.47. 7485 karlatrc entegresi lojik sembol.

Drt bitlik byklk karlatrc devresi, A girilerine uygulanan A3A2A1A0 saylar ile B girilerine uygulanan B3B2B1B0 saylarn karlatrr. Btn bitlerde Ai ile Bi deerleri eitse, iki say birbirine eittir. Saylar karlatrma ileminde, nce A3 ve B3 bitlerini karlatrr. Eer A3>B3 ise, dier bitlerin karlatrmasna gerek yoktur. Eer A3=B3 ise, daha dk basamak deerine sahip iki bitin karlatrlmasna geilir. Karlatrma ilemine, eit olmayan bir basamak iftine ulancaya kadar devam edilir. Ann ilgili hanesi 1ve Bninki 0 ise A>B sonucuna, Ann ilgili hanesi 0 ve Bninki 1 ise, A<B sonucuna varlr. Eer btn basamaklardaki deerler birbirine eitse, A=B sonucuna ulalr. Karlatrma sonucunda varlan karara gre ilgili k 1 yaplr (ekil 8.48). Drt bitten daha byk saylarn karlatrlmas iin, iki veya daha fazla sayda drt bitlik karlatrc kaskat eklinde balanabilir. ki kartrcnn kaskat eklinde balanmas durumunda, dk basamakl bitleri karlatran devre klar, yksek basamaklar karlatran devrenin ilgili girilerine ekil 8.49daki gibi balanr. Bu balant ile, 8 bitlik iki saynn karlatrlmas ilemi gerekletirilebilir. Sekiz bitin karlatrlmas ileminde, kaskat girilerin deerlerine baklmakszn yksek deerli drt bit karlatrlr. Yksek deerlikli bitlerin eit olmas durumunda, dk deerli drt biti karlatran entegrenin knn uyguland kaskat girileri deerlendirilerek, 8 bitin karlatrlmas sonucunu veren klarda karlatrma sonucu okunur.

238

Bileik Mantk Devreleri

Byklk karlatrclar, bilgisayarlarda (mikroilemcili sistemlerde) adres kod zc devrelerin bir paras olarak kullanlr. Bu kullanmda, bir karlatrc bilgisayarn merkezi ilem biriminin rettii adres kodu ile bellekte bulunan adresin kodunu karlatrr. Karlatrlan kodlar eitse, istenilen ilemi yapmak zere ilgili devreyi aktif hale getirir.
A3,B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A2,B2 X X A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A1,B1 X X X X A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A0,B0 X X X X X X A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0 IA>B X X X X X X X X 1 0 X 0 1 IA<B X X X X X X X X 0 1 X 0 1 IA=B X X X X X X X X 0 0 1 0 0 QA>B 1 0 1 0 1 0 1 0 1 0 0 1 0 QA<B 0 1 0 1 0 1 0 1 0 1 0 1 0 QA=B 0 0 0 0 0 0 0 0 0 0 1 0 0

ekil 8.48. Drt bitlik karlatrma ilemi doruluk tablosu.

ekil 8.49. Karlatrclarn kaskat balanmas.

Karlatrc devresine rnek olarak; ekil 8.50deki fotokopi makinas kontrol devresini verebiliriz. 7485 entegresi kullanlarak oluturulan devrede; ekilmek istenen fotokopi saysn temsil eden deer B giriine, ekilen fotokopileri sayan devrenin k ise A giriine uygulanr. ki say birbirine eit oluncaya kadar A<B k 1 olur ve fotokopi ekimi devam eder. A ve B girilerindeki deerlerin ayn olmas durumunda; A=B k 1 olur ve fotokopi ekim ilemi durur.

Bileik Mantk Devreleri

239

ekil 8.50. Fotokopi makinas kontrol devresi.

8.5.2. Aritmetik lem Devreleri Toplama, karma, arpma, blme ilemlerini yapan devrelere, Aritmetik lem Devreleri denir. Bilgisayarlarda ve hesap makinalarnda, temel ilemler toplama ve kartma ilemleridir. arpma ilemi; toplama ileminin tekrarlanmas, blme ilemi ise; kartma ileminin tekrarlanmas ile yaplr. Bu nedenle toplayc ve karc devrelerini detayl olarak inceleyeceiz. 8.5.2.1. Toplayc Devreleri (Adders) Bilgisayarlar ve hesap makinalar, her biri ok sayda bite sahip iki adet ikili sayy toplama ilemini gerekletirirler. En basit toplama ilemi drt olas temel ilemi ierir. 0+0=0, 0+1=1, 1+0=1, 1+1=10, (Elde 1, Toplam = 0) lk ilemde tek basamakl bir say elde edilirken, son ilemde ikinci basamak ortaya kar ve ikinci basamak elde biti (carry bit) olarak isimlendirilir. ki biti toplayan devreler

240

Bileik Mantk Devreleri

yarm toplayc olarak, bitin toplamn yapan devreler ise tam toplayc olarak isimlendirilir. Yarm toplayc terimi, tam toplaycy oluturmak iin iki tane yarm toplayc kullanlmasndan ileri gelmektedir. Yarm ve tam toplayc tasarm prensiplerini akladktan sonra toplayc uygulamalarn inceleyelim. i- Yarm Toplayc (Half Adder HA) Giriine uygulanan iki biti toplayp, sonucu toplam (sum) ve elde (carry) eklinde veren toplayc devresi, yarm toplayc olarak isimlendirilir (ekil 51). Yarm toplayc devresi, doruluk tablosundan elde edilen fonksiyonlarn lojik devresinin izilmesi ile oluturulur. Oluan devrede, Toplam ve Elde deerlerini temsil eden iki k bulunur (ekil 8.52).

A HA B

S (Toplam)

Co (Elde)

A 0 0 1 1

B 0 1 0 1

S 0 1 1 0

Co 0 0 0 1

ekil 8.51. Yarm toplayc sembol ve doruluk tablosu.

Yarm toplayc klarndaki sadeletirilmi fonksiyonlar, S = A'B+AB' ve C = AB eklinde elde edilir (ekil 8.52.a). Girilerin A ve B, klarn S ve C deikenleri ile ifade edildii yarm toplayc devresi, bir zel-VEYA (EXOR) ve bir VE kapsyla oluturulabilir (ekil 8.52.b).
A
B A B A B C=A.B
Elde

S
T o p la m

S=AB+AB
Toplam

C
E lde S= A B C = A .B

(a) ekil 8.52. Yarm toplayc devresi lojik emalar.

(b)

Bileik Mantk Devreleri

241

ii - Tam Toplayc (Full Adder - FA) adet Bir bitlik saynn toplamn gerekletiren ve sonucu S ve C olarak isimlendirilen iki k hattnda gsteren dzenek, Tam Toplayc olarak isimlendirilir (ekil 8.53.a.). Girilerden ikisi toplanacak bitleri gsterirken, nc giri bir nceki dk deerlikli basamaktan gelen eldeyi (carry) ifade etmek iin kullanlr. Tam toplayc devresi tasarlamak iin ekil 8.53.bdeki doruluk tablosundan faydalanlabilir.
A

C in

S (T o p la m )

FA
C o (E ld e )

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1 (b)

S 0 1 1 0 1 0 0 1

Co 0 0 0 1 0 1 1 1

(a) ekil 8.53. Tam toplayc sembol ve doruluk tablosu.

Toplayc tasarmnda, doruluk tablosunda giri deikenlerinin alabilecei deerler sralandktan sonra, kombinasyonlarda bulunan 1 deerleri Boolean kurallarna gre toplanp, sonular S ve Co kolonlarna yazlr. Devrede iki k bulunduundan, her bir k iin uygun olan deerleri ieren stunlar oluturulur ve stunlardaki deerler Karnaugh haritalarna tanr. Karnaugh haritalarndan lojik eitlikler elde edilir ve elde edilen eitliklerin lojik emalar izilir.

BC A 00 0 1 1

01 1

11

10 1

BC A 00 0 1

01

11 1

10

S=ABC+ABC+ABC+ABC

Co=AC+BC+AB

ekil 8.54. Tam toplayc tasarm iin Karnaugh haritalarnn oluturulmas.

ekil 8.53deki doruluk tablosundaki deerlerin Karnaugh haritalarna tanmas ile ekil 8.54deki haritalar elde edilir. Haritalardan elde edilen S ve Co eitliklerine ait devrelerin izilmesi ile, ekil 8.55teki lojik devreler oluur.

242

Bileik Mantk Devreleri

A B C A B C A B C A B C

A B

A C B C

Co

ekil 8.55. Tam toplayc lojik devresi.

Tasarm sonucunda izilen lojik devrelerle yaplabilecek tam toplama ilemi, iki adet yarm toplayc ve bir VEYA kaps kullanlarak gerekletirilebilir (ekil 8.56). Bu ekilde gerekletirilen devrede; ikinci yarm toplaycnn S k, ilk yarm toplaycnn S k ile Cnin zel-VEYAya uygulanmasnn sonucudur.
Tam Toplayc Toplam HA HA Elde Toplam

A B C

Elde

Elde

Ta m To p la y c H A1 C0 C0 E ld e A B H A2 S1

S To p l a m

ekil 8.56. ki yarm toplayc ve VEYA kaps ile tam toplayc elde edilmesi.

Bileik Mantk Devreleri

243

Bu durumda toplam k;
S=C (AB) S=C' (A'B+AB') + C(AB'+AB') ' =C'A'B+C'AB'+C[(A'B)'.(AB')'] = C'A'B+C'AB'+C[(A+B').(A'+B)] = C'A'B+C'AB'+C[AA'+AB+A'B'+BB']

= C'A'B+C'AB'+ABC+A'B'C

sonucunu verir. Elde k ise;


Co=C' (AB'+AB) + AB' =AB'C+ABC+AB

eklinde yazlabilir. iii- Paralel Toplayc : Yarm ve tam toplayc ilemlerinde, tek bitlik saylarn toplam ilemi akland. Bununla beraber, her biri ok sayda ikili basamak ieren iki saynn toplanmas ilemini ayn anda yapan devrelere ihtiya vardr. Bilgisayarlarda ve hesap makinalarnda ok sayda bite sahip iki sayy ayn anda toplayan devreler paralel toplayc olarak isimlendirilir. ekil 8.57de, her biri be bitlik iki sayy toplayan paralel toplaycnn blok emas grlmektedir. Bu devrede toplama ilemi, en dk basamakl bilgilerin toplanmas ile balar. En dk deerli basamakta Co biti 0 olduundan; Ao ve Bo deerleri toplanarak S0 ve C0 klarna gnderilir. Bunun dndaki basamaklar toplamak iin, Ai, Bi, Ci bitler toplanarak ilgili S ve C klarnda gsterilir. Ci kndaki bilgi, bir sonraki yksek basamak deerlikli bitlerin topland FAinn Ci giriine uygulanr.
B4 A4 B3 A3 B2 A2 B1 A1 B0 A0

C5

FA4

C4

FA3

C3

FA2

C2

FA1

C1

C0 FA0

S4

S3

S2

S1

S0

ekil 8.57. Be bitlik iki saynn paralel toplayc ile toplanmas.

244

Bileik Mantk Devreleri

Sonu olarak; her bir FA, girilere uygulanan bitin (A, B ve C) toplamn yaparak, toplam sonucunu S ve C klarnda gsterir. rnein, FA3 tam toplayc devresi A3, B3 ve C3 deerlerini toplayarak sonucu C4 ve S3 klarnda gsterir. Yaplan rnekte, be bitlik iki saynn toplanmas akland. Gnmz bilgisayar sistemlerinde ayn anda toplanacak saylar 8 ile 64 bit arasnda deimektedir. Pratikte tm FAlardaki toplama ilemi ayn anda yapldndan, paralel toplayclar ok hzl ilem yaparlar. Piyasada 7483, 74283, 74LS83A ve 74HC283 (CMOS) gibi farkl yapda drt bitlik paralel toplayclar bulunmaktadr. ekil 8.58.ada 74LS283 tipi drt bitlik paralel toplaycnn fonksiyon emas grlmektedir. Drt bitlik paralel toplayc iki adet drt bitlik girie (A3,A2,A1,A0 ve B3,B2,B1,B0) ve en dk basamakl bit (LSB) iin kullanlan Co giriine sahiptir. k olarak; drt adet toplam k (S3, S2, S1, S0) ile birlikte en yksek basamakl bitin elde k olan C4 bulunur.
8 bit toplanan
A7 A6 A5 A4
C4 C0 B4 B3 B2 B1 A4 A3 A2 A1

A3 A2 A1 A0

C8

4 bit paralel toplayc 74LS83

C4

C0 4 bit paralel toplayc 74LS83

7483
S4 S3 S2 S1

B7 B6 B5 B4

B3 B2 B1 B0

S7 S6 S5 S4 S3 S2 S1 S0

Toplamlar
a) 74LS83 sembol b) Paralel toplayclarn kaskat balants.

ekil 8.58. Paralel toplayc sembol ve paralel toplayclarn kaskat balanmas.

Paralel toplayclar kaskat balayarak, daha fazla saydaki bitleri paralel olarak toplamak mmkndr. ekil 8.58.bde iki adet drt bitlik paralel toplaycnn blok emas grlmektedir. Kaskat balanan paralel toplayclarda, sadaki toplayc dk basamak deerlikli drt biti toplayarak, bitlerin toplamn ve toplam sonucunda oluan elde bitini k olarak verir. Yksek deerlikli bitleri toplayan ikinci paralel toplayc, elde girii olarak sadaki toplaycdan elde edilen C4 kn kullanr ve bitlerin toplam ile elde bilgisini k olarak verir. C8 k, ikinci paralel toplaycnn ilemler sonucunda elde ettii elde deerini gsterir. Bu k elde bilgisi olarak daha sonraki toplayclar iin kullanlabilir.

Bileik Mantk Devreleri

245

rnek 7 : Drt bitlik paralel toplayc devresi ile, 1011 ve 1010 ikili saylarn toplama ilemini yapalm. Herbir tam toplaycya uygulanan saylar ile, elde girilerinden gelen deer toplanr. Toplama sonucu ilgili toplam (S) ve elde (C) klarna gnderilir. Tm tam toplayclarda oluan deerlerin yazlmas ile ekil 8.59daki deerler oluur.
1
B
3

1
A
3

0 0
B
2

1
B
1

1
A
1

0
B
0

1
A
0

FA

C
3

FA

C
2

FA

C
1

C FA
0

ekil 8.59. Drt bitlik paralel toplayc uygulamas.

rnek 8 : 0111 + 1100 ilemini drt bitlik paralel toplayc ile yapmak iin gerekli devreyi izerek, ilem sonularn gsterelim. Toplanacak saylar, tam toplayclarn girilerine uygulanarak klar yazlrsa ekil 8.60'daki deerler bulunur.
0
B
3

1
A
3

1 1
B
2

1
B
1

0
A
1

1
B
0

0
A
0

FA

C
3

FA

C
2

FA

C
1

C FA
0

ekil 8.60. Paralel toplayc ile rnek toplama ilemi.

246

Bileik Mantk Devreleri

8.5.2.2. karc Devreleri (Subtractor Circuits) Lojik devrelerde yaplan ikinci temel ilem karmadr. ki bitin karmasn yapan devreye yarm karc, bitin karmasn yapan devreye ise tam karc devresi denir.

G iriler
A B

klar Fark B or A-B (B ) 0 1 1 0 0 1 0 0

Y a rm k arc

F ar k (D ) B or (B )

A 0 0 1

B 0 1 0 1

D= AB + AB = A + B B = A B
(a) ekil 8.61. Yarm karc sembol ve doruluk tablosu.

(b)

i- Yarm karc Devresi (Half Subtractor) ki bitin karmas ilemini yapan karc devresinde, iki giri ve iki k bulunur (ekil 8.61.a). klardan birisi saynn farkn (difference-D), dieri bor bitini (borrow-B) gsterir. ki bitin karlmas ileminde drt farkl durum oluur: 00=0 10=1 11=0 0 1 = 1 ( Bor 1) A-B ileminde A<B olduunu zaman 01 ilemi oluur ve bu durumda bir yksek deerli basamaktan 1 bor alnr. Bor k, doruluk tablosunda ayr bir sutn olarak gsterilir. Yarm toplayc devresinde oluan ilemlerin doruluk tablosu ve doruluk tablosuna gre oluan fonksiyonlar ekil 9.61de gsterilmektedir.

(a) ekil 8.62. Yarm karc lojik devreleri.

(b)

Bileik Mantk Devreleri

247

Doruluk tablosundan elde edilen fonksiyonlar gerekletirecek devrenin izilmesi ile, ekil 8.62.adaki devre elde edilir. Devreden elde edilen Fark kndaki eitlii zel-VEYA kaps ile gerekletirerek devre izilirse, ekil 8.62.bdeki lojik devre oluur. rnek 9 :Yarm karc devreleri ile 0-1 ilemini yapalm. Yarm toplayc devre girilerine A=0 ve B=1 deerleri uygulanrsa; ekil 9.63deki k deerleri elde edilir.

ekil 8.63. Yarm karc devreleri ile rnek karma ilemi.

ii- Tam karc Devresi (Full Subtractor) Daha dk deerli basamak tarafndan 1 bor alnm olabileceini dikkate alarak iki biti birbirinden karan bileik devre, tam karc olarak isimlendirilir. giri ve iki ka sahip tam karc devresinde giriler; karlan, kan ve borcu gsterirken, klardan biri fark dieri borcu gsterir (ekil 8.64.a).

k a r la n k a n B or

A B C

T am k arc

G iri ler
F ar k

klar F ar k B or 0 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1

A
B or

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

(a)
BC A 0 1 1 00 01 1 1 11 10 1 A 0 1 BC 00 01 1 11 1 1 10 1

0 0 0 0 1 1 1 1

(b)
FARK=A'B'C+A'BC'+AB'C'+ABC BOR =A'C+A'B+BC

(c)
ekil 8.64. Tam karc devresi sembol, doruluk tablosu ve Karnaugh emalar.

248

Bileik Mantk Devreleri

Giriin adet olmas nedeniyle, doruluk tablosunda 8 farkl durum bulunur (ekil 8.64.b) Doruluk tablosundaki A=B=0, C=1 durumu, C bitinin daha nce dk basamak deerli kademeden 1 bor alndn gsterir. Doruluk tablosu k stunlarndaki deerlerin Karnaugh haritasna tanmas ile ekil 8.64.cdeki eitlikler elde edilir. Elde edilen eitliklerden, Fark sadeletirilemese de, Bor ifadesi sadeletirilebilir.
A B C A B C A B C A B C A C A B B C

Fark

Bor

ekil 8.65. Tam karc devresinde Fark veBor klar.

Karnaugh haritalarndan yazlan eitliklerin lojik emalarnn izilmesi ile, ekil 8.65de grlen tam karc devresi elde edilir. Bu devrede fark ve bor ifadelerini temsil eden devreler ayr ayr izilmi ve deikenlerin hem kendilerinin hem de tmleyenlerinin girilere uyguland kabul edilmitir. ki ifadenin beraber izilmesi ve deikenlerin yanlzca kendilerinin girilere uygulanmas durumunda, ekil 8.66daki lojik devreler oluur.
A B C

F ar k

B or

ekil 8.66. Tam karc devresi lojik emas.

Bileik Mantk Devreleri

249

iii- ki Yarm karc Kullanlarak Tam karc Elde Edilmesi : ki yarm toplayc kullanlarak tam toplayc yapld gibi, iki yarm karc (H.S.) kullanlarak tam karc oluturulabilir (ekil 8.67). ki yarm karc ile oluturulan tam karc devresinde, I. Yarm karcnn Fark k II. yarm karcnn girilerinden birisi olarak uyulanrken, C girii ikinci yarm karcnn dier giriine uygulanr. ki yarm karcnn Bor klar bir VEYA kaps ile birletirilerek, tam karc devresi Bor k elde edilir. ekil 8.67de blok emas grlen tam karc devresinde blok olarak gsterilen yarm karclarn yerine ak devrelerinin yerletirilmesi ile tam toplayc lojik devresi elde edilir (ekil 8.68). Bu devrenin knn tasarm yoluyla elde edilen ve ekil 8.66da emas verilen devre ile ayn ilevi yaptnn kontroln yapalm:

G iri 1

A H .S .

F a rk H .S . B o r

F a rk

G iri 2

B o r

G iri 3

B o r

ekil 8.67. ki yarm karc ile tam toplayc oluturulmas blok emas.

BOR

A B 1 .H S
FAR K

C 2 .H S

ekil 8.68. ki yarm karc ile tam karc devre oluturulmas lojik emas.

Kontrol iin, izilen lojik devrenin Bor ve Fark klarn bulup, bulunan deerler ile tasarmda bulunan eitlikleri karlatralm.

250

Bileik Mantk Devreleri

izilen devrede klar; Fark = C ( AB ) ve Bor = AB + ( A B ) . C eklinde oluur. Oluan eitlikler alrsa; Fark = C ( A B ) AB=X kabul edersek; Fark = C X = CX + CX

Bor = AB + ( A B ) .C = AB + ( AB + AB ) .C = AB + ABC + ABC ( A B = A'B +AB' )

= C'( A B + AB ) + C ( AB+AB)

= ABC + AB C' + ABC + AB'C


eklindeki geniletilmi ifadeler bulunur. Bulunan Fark ve Bor ifadeleri, tasarm yolu ile bulunan k ifadeleri ile ayndr. Bu ifadelerin ayn olmas, izilen tam karc devresinin doru olduu sonucunu verir. Devrenin doru olduunu bulduumuza gre, bu devre ile karma rnekleri yapalm. rnek 10 : ekil 8.69daki tam karc devresi ile, A=1 ve B=C=0 olduu durumda oluan klar bulalm. Tam karcya A=1 ve B=C=0 girileri uygulamas ile, Fark=1 ve Bor=0 klar oluur.

BOR A 1 B 0 1.H S FAR K C 0 1 2.H S 0

ekil 8.69. A=1 ve B=C=0 girilerinde tam karcda oluan klar.

Bileik Mantk Devreleri

251

rnek 11 : Tam karc devrede, A=B=C=1 durumunda Fark ve Bor klarnda oluan deerleri gsterelim.

BOR

A 1 B 1 1.H S

F AR K

C 1 1 2 .H S

ekil 8.70. A=B=C=1 girilerinde, tam karc devresinde oluan k deerleri.

iv Paralel karc devresi: n bitlik iki adet ikili sayy karan paralel karc devresinde, paralel toplayclarda olduu gibi n sayda tam karc (F.S.) devresi kullanlr (ekil 8.71). Blok ema olarak gsterilen paralel karclarda en sondaki bor k 1 ise; karmann sunucunun pozitif, 0 ise sonucun negatif olduunu gsterir.
B1 A1 B2 A2 B3 A3 Bn An

BOR

F.S

BOR

F.S

BOR

F.S

BOR

BOR IKII F.S

F1

F2

F3

Fn

ekil 8.71. Paralel karc devresi blok emas.

Drt bitlik toplama ilemi yapabilen 7483 entegresi ile drt bitlik karma ilemi gerekletirilebilir. Bu entegre, C0=0 olduu zaman toplama, C0=1 durumunda ise karma ilemi yapar. karma ilemi yaplrken, karlan sayy temsil eden A bitleri entegreye aynen uygulanrken, kan sayy temsil eden B bitlerinin tmleyenleri alnarak entegreye uygulanr.

252

Bileik Mantk Devreleri

v- ki tmleyeni ile toplama ve karma ilemi: Birok bilgisayar sistemi, negatif saylar ifade etmek veya karma ilemini gerekletirmek iin 2 tmleyeni aritmetiini kullanr. Negatif saylar ifade etmek iin 2 tmleyeni aritmetii kullanlyorsa, iaretli (-veya +) saylarn toplanmas ve karmas ilemleri yalnzca toplama yolu ile gerekletirilir. Toplama lemi : Negatif saylarn 2 tmleyeni formunda ifade edilmesi durumunda pozitif ve negatif saylarn toplanmas temel paralel toplama devresi ile gerekletirilebilir. ekil 8.72de (-3) ve (+6) saylarnn paralel toplayc ile toplanmas ilemi grlmektedir. Yaplan ilem Toplama olmasna ramen, saylarn iaretleri farkl olduundan toplanan saylarn fark alnr. Fark alma ileminde; + iaretli sayya, - iaretli saynn iki tmleyeni eklenir. Bulunan sonuta elde olup olmadna baklr: - Elde varsa atlr ve bulunan sonu pozitiftir. - Elde yoksa, elde edilen saynn 2 tmleyeni alnr ve saynn nne - iareti konur. rnek 12: (-3) ve (+6) saylarn, ikili paralel toplayc ile toplayalm: (-3) saysnn tmleyeni A girilerine, pozitif (+6) says ise B girilerine uygulanrsa, fark klarndan sonu elde edilir. Bor kn temsil eden C4 k 1 olduundan, sonu pozitiftir.
0 0 1 1 S3 S2 S1 S0 (+3 sonu) 1 C4

4 Bit paralel toplayc

(-3) saysnn 2 tmleyeni

A3 A2 A1 A0 1 1 0 1

B3 B2 B1 B0 0 1 1 0 (+6)

C0 0

ekil 8.72. Negatif ve pozitif saylarn paralel toplayc ile toplanmas.

Bileik Mantk Devreleri

253

karma lemi : karma ilemi iin 2 tmleyen aritmetii yntemi kullanlmas durumlarnda, kan saynn 2 tmleyeni alnarak toplama ilemi yaplr. rnein, A-B ilemi yaplyorsa, A says olduu gibi braklp, B saysnn 2 tmleyeni alnr. Daha sonra, A says ile tmleyeni alnan B says toplanr ve iki say arasndaki fark toplayc kndan okunur. Drt bitlik paralel toplayc devresi, yukarda aklanan yntem ile karma ilemi yapacak ekilde dzenlenebilir. Daha nceki blmlerden hatrlanaca zere, ikili saynn 2 tmleyeni, her bir bitin tersi yazlarak ve en dk deerlikli bite 1 ekleyerek elde edilir. Bu ilem, B saysnn terslenmi bitlerinin B3, B2, B1 ve B0 girilerine, eklenen 1 saysnn ise C0 giriine uygulanmas ile gerekletirilir. Bylece, B saysndaki rakamlarn tersi alnp, en dk deerlikli basamaa 1 eklenmi olur. A saysnn dorudan A3, A2, A1 ve A0 girilerine uygulanmas ile gerekli bilgiler paralel toplayc girilerine uygulanr (ekil 8.73). Drt bitlik paralel toplaycda S0 - S3 klar karma ileminin sonucunu gsterirken, C4 k sonucun - veya + olduunu belirtir. C4 =1 ise sonu pozitif, C4=0 ise sonu negatiftir.

Sonucun + veya - olduunu gsterir.

C4

C0

C0=1
B3 B2 B1 B0 A3 A2 A1 A0 A says girileri B saysnn terslenmi girileri

B4 B3 74LS838 B2 B1
Fark klarn gsterir S3 S2 S1 S0

S4 S3 S2 S1

A4 A3 A2 A1

ekil 8.73. karma ileminin 2 tmleyeni kullanarak paralel toplayclar ile gerekletirilmesi.

rnek 13 : karma ileminin nasl yapldn aklamak iin; (+4) - (+6) ilemini yapalm. i- A (+4=0100) ve B (+6=0110) saylar toplayc girilerine uygulanr. Ancak, B saysnn 2 tmleyeni alnmas gerektiinden, B saynn 2 tmleyeni alnarak 1010 eklinde B giriine uygulanmaldr.

254

Bileik Mantk Devreleri

ii- Bu durumda, 0100 says ile 1001 says, C0=1 eklenerek toplama ilemine tabi tutulur. iii- Sonu olarak 1110 says elde edilir. Bu saynn iaret biti olarak 0 deerine sahip olmas, sonucun negatif ve 2 tmleyeni formunda olduunu gsterir. iv- Bulunan saynn 2 tmleyeni alnarak nne - iareti konulmasyla, doru sonu (-0010) bulunur. Ayn entegreyi toplama ve karma devresi olarak kullanmak mmkndr. Bu ekilde tasarlanan devreler Flip-Flop ve kaydedici ierdiinden daha sonraki konularda incelenecektir. BCD Toplayc : ou bilgisayarlar ve hesap makineleri, onlu saylarla ilem yaparken BCD kodunu kullanr. Bu kodlama sisteminde her bir onlu say, 0000 ile 1001 arasndaki drt bitlik say ile ifade edilir. BCD kodlu saylarla yaplan toplama ileminde oluan olaylar inceledikten sonra, BCD toplayc lojik devresini izelim. i- Onlu saylarn toplanmasnda toplama sonucunda elde edilen saylar 9 veya 9dan kk ise, sonu toplanan saylarn toplamna eittir ve herhangi bir ileme gerek yoktur. rnek 14 : (45)10 ve (33)10 saylarn toplayalm. Toplanan saylarda bulunan herbir basamaktaki say BCD kodlu say olarak yazldktan sonra, ayn basamak deerine sahip saylar toplanr.

45 + 33 78

0100 + 0011 0111

0101 0011 1000

Sonu olarak bulunan (78)10 saysnda, her iki basamakta bulunan saylar 9u gemedii iin elde yoktur. Bu durumda BCD toplama ileminde bulunan say dorudan sonucu gsterir. ii- ki saynn toplam sonucunda elde edilen BCD kodlu say 9dan (1001) byk ise, elde edilen sonucun dzeltme ilemine tabi tutulmas gerekir. Dzeltme ilemi, toplama sonucuna (6)10 = (0110)2 saysnn eklenmesidir. rnek 15 : (6)10 ve (7)10 saylarn toplayalm. Her iki say BCD kodlu olarak yazldktan sonra toplama ilemi yaplrsa; 6 + 7 13 0110 + 0111 1101

sonucu bulunur.

Bileik Mantk Devreleri

255

Sonu (1101)2 olduundan ve BCD formuyla 9a kadar olan saylar ifade edilebildiinden, sonuca (0110)2 saysnn eklenmesi gerekir. Sonuca bu saynn eklenmesi ile; 1101 0110 0001 0011 1 3

BCD kodlu (13)10 says bulunur.

rnek 16 : (47)10 ve (35)10 saylarn BCD formunda toplayalm. Verilen saylar basamak baznda BCD kodlu say olarak ifade edildikten sonra, herbir basamaktaki saylar toplanr. 47 0100 + 35 + 0011 82 0111 + 1 1000 8 0111 0101 1100 0110 0010 2

9dan byk olduundan; 6 says eklenmelidir. Bu saynn eklenmesi ile BCD kodlu saylarn toplamnn doru sonucu bulunur.

rnek 17 : (275+641)10 ilemini BCD kodlu saylarn toplanmas formunda yapalm. Toplanacak saylar BCD formuna dntrlr ve saylar toplanrsa; 275 + 641 916 0010 0110 1000 + 1 1001 0111 0100 1011 0110 0001 0101 0001 0110 sonucu bulunur. 1001den byk olanlara 0110 0110
saysnn eklenmesiyle BCD kodlu (916)10 says bulunur.

ki saynn BCD toplayc formunda toplanmas ile ilgili olarak yaplan aklamalar ve rnekler altnda, iki BCD sayy toplayan 4 bitlik paralel toplayc (74LS83 entegresi) devresini inceleyelim. Eer iki BCD say A3,A2,A1,A0 ve B3,B2,B1,B0 sembolleriyle gsterilir ve toplama ilemine tabi tutulurlarsa; A3A2A1A0 + B3B2B1B0 S4S3S2S1S0 ikili says elde edilir. S4 basama C4 knda bulunan deeri ifade eder.

256

Bileik Mantk Devreleri

Lojik BCD toplayc, yukardaki toplama ilemini gerekletirmesinin yannda toplama ilemini sonucunun 01001den byk olduu durumu tespit eden lojik devreye sahip olmaldr. Dorultma ileminin gerekli olduu durumlar, ekil 8.74deki tabloda listelenen kombinasyonlardr. Listelenen kombinasyonlar incelersek aadaki genellemeleri yapabiliriz. i- S4=1 olduu btn durumlar, ii- S3=1 iken S1 veya S2nin 1 olduu durumlar, dorultma ileminin gerekli olduu durumlardr. Bu durumlar f=S4+S3 (S2+S1) fonksiyonu ile ifade edilebilir. f=1 olduu durumlarda, sonuca (0110)2 eklenerek dzeltme ileminin yaplmas ve elde biti retilmesi gereklidir. ekil 8.75te dzeltme devresini ieren BCD toplayc devrenin emas grlmektedir.

S4 0 0 0 0 0 0 1 1 1

S3 1 1 1 1 1 1 0 0 0

S2 0 0 1 1 1 1 0 0 0

S1 1 1 0 0 1 1 0 0 1

S0 0 1 0 1 0 1 0 1 0

(10) (11) (12) (13 (14) (15) (16) (17) (18)

ekil 8.74. BCD toplama ileminde dzeltme ilemi gerektiren kombinasyonlar.

Toplayc devresinde, BCD kodlu A3A2A1A0 ve B3B2B1B0 saylar, S3S2S1S0 toplama sonucunu elde etmek iin 4 bitlik T1 toplaycsnda toplanr. T2 BCD toplayc yalnzca f=1 olduu durumlarda sonuca (0110)2 saysn eklemek ve 3 2 1 0 ile sembolize edilen doru sonucu bulmak iin kullanlr. f=0 olduu ve dzeltmenin gerekmedii durumlarda, 3 2 1 0 = S3S2S1S0 olur. Birden ok basamakl onlu saylarn toplanmas durumunda, her bir basama toplayan ayr bir BCD toplaycya ihtiya vardr. Bu durumdaki onlu saylar toplama ilemi, her bir basamak iin bir toplayc kullanmak ve toplayclar birbirleriyle ilikilendirmek suretiyle gerekletirilir.

Bileik Mantk Devreleri


B3 B2 B1 B0
BCD Kodlu say

257

C4

4-Bit paralel toplayc (74LS83)

T1
S4 Bir sonraki BCD toplayc elde k X 74LS32 74LS08 Dzeltme devresi 74LS32 C4
Kullanlmad

C0 dk deerlikli basamaktan gelen elde girii

BCD Kodlu say

S3 S2 S1 S0

A3 A2 A1 A0

4-Bit paralel toplayc (74LS83)

C0=0

T2
0 1 1 0

3 2 1 0
BCD Toplam

Dzeltme Toplamas

ekil 8.75. Drt bitlik BCD toplayc ve dzeltme devresi.

vi - arpma Devresi kili saylarda arpma ilemi, onlu saylardaki arpma ilemi gibi yaplr. Bunun yannda, arpma ileminin tekrarlanan toplama ilemleri ile yaplmas mmkndr. arpma ileminin tekrarlanan toplama ilemleri yntemi ile yaplmas 7485 ve benzeri entegrelerle gerekletirilebilir. rnek 18 : arpma ilemi yapan lojik devre tasarmna rnek olmas amacyla ikili bir sayy kendisi ile arpan yani karesini alan devreyi tasarlayalm. Tasarlanacak devre, iki bitlik saylarn arpmn yapacandan iki girie sahip olur. knda ise 22 = 4 deiik durum bulunur. k bit saysn bulmann en kolay yolu, giri deikenlerinden en byk deerli olann alp, bu saynn karesini bulmaktr. Bulunan saynn en az ka bit ile temsil edilebilecei tespit edilir. Bylece k bit says bulunur.
G iri le r A B k la r F3 0 0 0 1 F2 0 0 1 0 F1 0 0 0 0 F0 0 1 0 1

F0 = AB +AB = B ( A + A ) F1 = 0 F2 = AB F3 = AB

0 0 1 1

0 1 0 1

ekil 8.76. ki bitlik saynn karesini alan lojik devrenin doruluk tablosu ve k eitlikleri.

258

Bileik Mantk Devreleri

Yaplan rnekte en byk say, (11)2 ikili says ile temsil edilen (3)10 saysdr. Bu saynn karesi olan (9)10 says en az drt bit ile yazlacandan, devrenin k 4 adet olarak bulunur. Her bir k, ikili olarak farkl basamak deerini temsil eder. Girilere baml olarak 1 deerini alacak klara 1 yazlrsa, ekil 8.76daki doruluk tablosu ve k ifadeleri oluur. Doruluk tablosundan elde edilen fonksiyonlar sadeletirilerek, ekil 8.77deki lojik devre elde edilir.
A GRLER A 0 0 1 1 B 0 1 0 1 IKILAR F3 F2 F1 0 0 0 1 0 0 1 0 0 0 0 0 F0 0 1 0 1 F3 F2 B F0 F1

ekil 8.77. ki bitlik ikili saynn karesini alan lojik devre emas.

rnek 19: ki bitlik ikili saynn karesini alan devrede (10)2 saysnn karesini alalm. Giri says A ve B girilerine uygulanrsa, girilere gre oluacak klardaki deerler, giri saysnn karesidir.
1 0
A B F0 F1

0 0 1

F2

F3

ekil 8.78. (10)2 saysnn karesi olan (01000)2 saysnn elde edilmesi.

Bileik Mantk Devreleri

259

rnek 20 : bitlik ikili saynn karesini alan devreyi tasarlayalm. bitlik ikili say ile temsil edilen en byk onlu say (7)10 olduundan sonu olarak en yksek (49)10 says bulunur. Bu say ikili sistemde alt basamak ile temsil edilebilir.
Giriler
A B C F5 F4

klar
F3 F2 F1 F0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 0 1 1

0 0 0 0 1 1 0 1

0 0 0 1 0 1 0 0

0 0 1 0 0 0 1 0

0 0 0 0 0 0 0 0

0 1 0 1 0 1 0 1

F0 AB 00 01 11 C 0 0 0 0 1 1 1 1 F0 =C , F1 =0 F 4 AB 00 01 11 C 0 0 0 0 1 0 0 1 F4 =AB +AC =A(B +C)


A B C

F 2 AB 10 C 00 0 0 0 1 1 0 F 5 AB 10 C 00 1 0 0 1 1 0

01 11 1 1 0 0 F2 =BC 01 11 0 1 0 1 F5 =AB

F 3 AB 10 C 00 01 11 10 0 0 0 0 0 0 0 1 0 1 0 1 F3 =ABC+AB C =C(A + B) 10 0 0

ekil 8.79. bitlik saynn karesini alan devrenin doruluk tablosu ve Karnaugh haritalar.

F 0= C F 1= 0 F 2= B C

F 3 = C (A + B ) F 4 = A (B + C ) F 5= A B

ekil 8.80. bitlik ikili saynn karesini alan devrenin lojik emas.

260

Bileik Mantk Devreleri

Bu durumunda, tasarmda oluturulacak devrenin 6 k bulunmaldr. Giri deerlerine gre oluacak saylarn doruluk tablosunda gsterilmesi ile, ekil 8.79daki tablo oluur. Doruluk tablosu k stunlarndaki deerler Karnaugh haritalar kullanlarak sadeletirilir ve elde edilen fonksiyonlar temsil eden lojik devreler izilirse, ekil 8.80deki lojik devre elde edilir. rnek 21 : bitlik ikili saynn karesini alan devreye (110)2 says uygulanmas durumunda oluacak k deerlerini bulalm. bitlik saynn karesini alan ekil 8.81deki devreye giri says uygulanmas durumunda, klarda oluacak deerler giriteki saynn karesidir.
1 1 0

F0=0 F1=0 F2=1

F3=0 F4=0 F5=1

ekil 8.81. (110)2 saysnn karesinin alnmas.

arpma ilemi, ilemin hzl olarak yaplmas amacyla paralel ikili arpma devreleri ile gerekletirilir. 74284 Entegresi, paralel ikili arpma ilemi iin kullanlan entegrelere rnek olarak verilebilir. Temel aritmetik ilemlerin (toplama, karma, arpma) ve lojik ilemlerin (VE, VEYA, VEDEL, v.b) yaplmasnda kullanlan ok fonksiyonlu Aritmetik Mantk Devresi entegreleri bulunmaktadr. Bu entegrelere rnek olarak 74181 Entegresi verilebilir (ekil 8.82). 74181 entegresi, aritmetik veya mantk ilemlerinden birisini yapacak ekilde programlanabilir. Bu ilem entegrenin 8 nolu M giri ucu ile yaplr. Entegre, M=0 iken aritmetik ilemleri, M=1 iken ise lojik ilemleri yapmak zere programlanr.

Bileik Mantk Devreleri

261

74181 entegresindeki ulardan 4 tanesi A says girii (A3, A2, A1, A0), 4 tanesi B says girii (B3, B2, B1, B0), 4 tanesi de A ve B saylar arasnda yaplan aritmetik ve lojik ilemler sonucu ortaya kan deerlerin (F ile gsterilen) k (S0, S1, S2, S3) iin kullanlr. S0, S1, S2, S3 dizisi ile yaplacak ilem (toplama, karma, AND, OR, v.b.) tanmlanr. rnein; M=1 ve S3S2S1S0=1110 ise F=A+B ilemi gerekletirilir. Dier bir deile, A girileri ile B girileri VEYA ilemine tabi tutulur. Bu girilerin farkl kombinasyona sahip olmas ile yaplabilecek ilemler, fonksiyon tablosu olarak entegre veri kataloglarnda verilmektedir. 74181 Fonksiyon tablosuna gre, entegreyi be eit aritmetik ileme, 16 tip lojik ileme ve 8 tip hem lojik hem de aritmetik ileme programlamak mmkndr. Bunlarn anlam; 74181 entegresi ile 32 eit ilem yapmann mmkn olduudur.
+5V 24 A1 23 B1 22 A2 21 B2 A3 B3 G CN +4 P 20 19 18 17 16 A =B F 3 15 14

13

GR U LA RI

IK I U LA RI

74181
GR U LA RI 1 B0 2 A0 3 S3 4 S2 5 S1 6 S0 CN 7 M 8 F0 9 F1 IK I U LA RI 10 F2 11 12

ekil 8.82. 74181 Aritmetik Lojik ilem entegresi ayak balants.

8.5.3. Aritmetik lemler ile lgili Uygulamalar Aritmetik ilemleri gerekletiren ve mikroilemcilerin Aritmetik-Mantk Birimlerini (ALU) oluturan devreler, farkl elemanlar kullanlarak deiik ekillerde gerekletirilebilir. Aritmetik ilemleri gerekletiren devrelere rnek vererek, bunlarn alma prensiplerini inceleyelim. 8.5.3.1. Paralel Toplayc (8 bit) Devresi Paralel toplama ilemlerinde yaygn olarak kullanlan elemanlardan birisi, 7483 entegresidir. ki adet 7483 entegresi kullanlarak 8 bitlik paralel toplayc gerekletirilebilir (ekil 8.83). Oluturulan devrede, dk deerli bitleri toplayan entegrenin elde (Ci) girii 0 yaplmaldr. kinci entegrenin elde girii ise, dk deerli bitleri toplayan entegrenin elde

262

Bileik Mantk Devreleri

kna (Co) balanr. Bu balant ile her biri 8 bitlik A ve B saylar toplanr, sonuta 8 bitlik toplam klar ile elde k retilir.

ekil 8.83. Sekiz bit paralel toplayc devresi oluturulmas.

8.5.3.2. Drt Bitlik Saylarn arplmas Piyasada iki bitlik arpma ilemleri gerekletiren 74284 ve 74285 entegreleri bulunmaktadr (ekil 8.84). Ayn ilemi gerekletiren ve birbirinin benzeri ayak balantlarna sahip olan 74284 ve 74285 entegreleri birlikte kullanlarak drt bitlik iki saynn arpm ilemini gerekletirmek mmkndr. Drt bitlik iki saynn arpm iin iki entegre girileri birbirine paralel balanr. ekil 8.85deki prensip emas izilen devrede, arpma ilemi sonucunda elde edilen saynn ilk drt biti 74284 entegresi klarndan, son drt biti ise 74285 entegresi klarndan alnr.

ekil 8.84. 74LS284 entegresi ayak balantlar

Bileik Mantk Devreleri

263

A0 A1 A2 A3 B0 B1 B2 B3
14 G A
2 8 4

4 7 6 5 15 1

2 3 13

14 4 7 6

5 15 1 B B 3 2

2 3

13

A A A A B B B B G 3 2 1 0 3 2 1 0 B Y Y Y Y 7 6 5 4
9 10 11 12

G A A A A A 3 2 1 0
2 8 5

B B G 1 0 B

Y Y Y Y 3 2 1 0
9 10 11 12

Y7 Y6 Y5 Y4

Y3 Y2 Y1 Y0

ekil 8.85. 4x4 bitlik arpma devresi

8.5.3.3. Aritmetik Mantk Birimi Devreleri Aritmetik Mantk Birimini oluturmann en basit yntemlerinden birisi 74181 entegresi kullanmaktr (ekil 8.82). 74181 entegresi, iki adet drt bitlik giri zerinde 16 aritmetik ilem veya 16 mantk ilemi gerekletirilebilir. Tekrarlama Ve alma Sorular 1. Bileik devreyi tanmlaynz. 2. Bileik devreler ka gruba ayrlr? 3. Bileik devre tasarmnda takip edilecek ilem srasn sralaynz. 4. Bileik bir devrenim sadeletirilmesin sonra tamas gerekli zellikleri nelerdir? 5. Bilgisayarlarda yaplan kodlama ile ilgili ilemleri blok ema olarak gsteriniz. 6. Kodlayc devre ne demektir ?

264

Bileik Mantk Devreleri

7. 4 giriten 2 ka kodlayc devrenin ak emasn izerek, almasn aklaynz. 8. Kodlayc devrelerde k saynn tespit edilmesi ilemini zetleyiniz. 9. girili bir kodlayc devresinin almasn lojik devre zerinde aklaynz. 10. ncelikli kodlayc devrenin zelliini zetleyiniz. 11. 74147 entegresi kullanarak BCD kodlayc tasarmn yapnz. 12. Onludan ikiliye en basit kodlayc devresi nasl gerekletirilir. 13. Diyot matrisle yaplan onludan BCDye kodlayc devresinin eklini izerek, almasn aklaynz. 14. Kod zc devreyi tanmlaynz 15. 2 girili kod zc devrenin doruluk tablosunu ve lojik devresini iziniz. 16. 4 girili / 10 kl kod zc devrenin lojik devresini iziniz. 17. Bilgisayarlarda kullanlan kodlayc ve kod zc devrelere rnekler veriniz. 18. Entegrelerde bulunan yetkilendirme giriinin ilevini aklaynz. 19. Kod evirici devreyi tanmlaynz. 20. 5te 2 kodundan, BCDye kod evirici devrenin doruluk tablosunu oluturunuz. 21. BCDden 7 paral gstergeye kod evirici devrenin tasarm aamalarn zetleyiniz. 22. oklayc devreyi tanmlaynz. 23. Multiplexing olayn aklaynz. 24. 4x1 MUX devresi doruluk tablosunu oluturarak, lojik emasn iziniz. 25. 8x1 MUX devresi lojik emasn iziniz. 26. Multiplexerlerin giri says nasl arttrlabilir? 27. ki adet 4x1 MUX kullanarak 8x1 MUX oluturunuz. 28. 4 Adet 2x1 MUX kullanarak 2 Adet 4x1 MUX tasarm yapnz. 29. Multiplexer uygulama alanlarna rnekler veriniz. 30. F(A,B,C)= (0,2,4,6) fonksiyonunun 4x1 MUX ile gerekletiriniz. 31. F(A,B,C)= (2,5,6,7) fonksiyonunun 4x1 MUX ile gerekletiriniz. 32. F(A,B,C)= (1,7,8,9,13,15) fonksiyonunun 8x1 MUX ile gerekletiriniz. 33. Multiplexerin veri ynlendirme amacyla kullanmna rnek veriniz. 34. Multiplexerin bileik devre tasarmnda kullanmn bir rnekle aklaynz.

Bileik Mantk Devreleri

265

35. Azlayc devresini tanmlaynz. 36. Demultiplexern yapt ii, fonksiyon emas yardm ile aklaynz. 37. 1x8 Demultiplexera ait doruluk tablosu oluturunuz. 38. 1x8 Demultiplexer lojik emasn iziniz. 39. Bir entegrenin hem kod zc hem de demultiplexer olarak kullanlmasn rnek ile aklaynz. 40. Demultiplexer uygulama alanlarna rnekler veriniz. 41. Kyaslama devrelerini tanmlayarak, gruplandrnz. 42. Byklk karlatrcy tanmlaynz 43. Tek bitlik iki saynn eitlik durumunu belirleyen bileik devrenin lojik emasn ve doruluk tablosunu iziniz. 44. ki biti karlatrarak; A=B1 tasarlaynz. A>B ve A<B klarn reten bileik devreyi

45. Drt bitlik iki saynn karlatrlmasndan oluan doruluk tablosunu oluturunuz. 46. Karlatrclarn kaskat balantsn rnekle aklaynz. 47. Aritmetik ilem devrelerini tanmlaynz. 48. Yarm toplayc ve tam toplayc devrelerinin tanmlaynz. 49. Yarm toplayc doruluk tablosunu izerek, k stunlarndaki deerlere gre toplama ilemini gerekletirecek lojik devreyi iziniz. 50. Tam toplayc devresi doruluk tablosunu oluturarak, doruluk tablosundaki k deerlerini sadeletirip, toplam ve elde eitliklerini yaznz. 51. Tam toplayc devreyi, iki adet yarm toplayc kullanarak oluturmay aklaynz. 52. Paralel toplama ilemini 4 bitlik iki saynn toplanmas ilemini kullanarak aklaynz. 53. 10110+11011 ilemini paralel toplayc kullanarak yapnz. 54. Yarm karc ve Tam karc terimlerini aklaynz. 55. Yarm karc lojik devresini tasarlaynz. 56. Tasarladnz devreye 1-0 uygulanmas durumunda oluacak k deerlerini gsteriniz. 57. Tam karc devresi sembol ve doruluk tablosunu iziniz. 58. Tam karc devresi doruluk tablosundaki deerleri sadeletirerek sadeletirilmi

266

Bileik Mantk Devreleri

eitlii lojik kaplar ile gerekletiriniz. 59. ki yarm karc kullanarak, tam karc devresi oluturunuz. 60. A=B=1 ve C=0 giri deerlerine sahip tam toplayc devrenin k deerlerini, lojik ema zerinde gsteriniz. 61. Drt bitlik iki sayy paralel olarak devrenin blok emasn iziniz. 62. (11001-10110) ilemini paralel karc ile yaparak, k deerlerini lojik ema zerinde gsteriniz. 63. ki tmleyeni ile karma ilemini zetleyiniz. 64. (-5) ve (+9) saylarn, iki tmleyeni yntemi kullanarak paralel toplayc kullanarak yapnz. 65. (+8) (+5) ilemini iki tmleyeni yntemi ile paralel toplayc ile yapnz. 66. BCD toplayc nedir? 67. (317+623) ilemini BCD toplayc ile yapnz. 68. kili saylarla arpma ilemini gerekletirmek iin kullanlan yntemler nelerdir? 69. ki bitlik ikili saynn karesini alan lojik devreyi tasarlaynz. 70. 74181 entegresi zelliklerini zetleyiniz.

BLM 9

MULTVBRATR VE FLP FLOPLAR (FLIP-FLOPS)

Giri
Kare veya dikdrtgen sinyal reten elektronik devreler Multivibratr olarak adlandrlr. Multivibratrlerin rettii sinyaller, dijital devrelerde tetikleme sinyali olarak kullanlr. Multivibratrler gruba ayrlr: i- Serbest alan (Astable) multivibratrler, ii- Tek kararl (Monostable) multivibratrler, iii- ift kararl (Bistable) multivibratrler. Dardan bir mdahale gereksinim duymadan, belirli aralklarla durum deitirerek sinyal reten multivibratr, serbest alan multivibratr olarak isimlendirilir. Dardan uygulanan uygun bir sinyal ile durumunu geici bir sre deitirip, bir sre sonra tekrar eski durumuna dnen multivibratr devresi, tek kararl multivibratr olarak adlandrlr. Bu tip multivibratrde, girie uygulanan sinyal ile devrenin eski durumuna dnme sresi ayarlanarak, istenilen ekilde kare veya dikdrtgen dalga retilebilir.

268

Multivibratr ve Flip Floplar

Dardan bir mdahale yaplmad srece bulunduu durumu sonsuza dek koruyan multivibratr devresi, ift kararl multivibratr olarak adlandrlr. Bu blmde inceleyeceimiz flip-flop devreleri ift kararl multivibratr uygulamalar olduundan, ncelikle bu tip multivibratr oluturan elektronik devreyi inceleyelim.
+Vcc

R1 QA R3 R4

R2 QB

T1

T2

Giri A

Giri B

ekil 9.1. ift kararl multivibratr devresi.

ekil 9.1de elektronik devresi grlen ift kararl multivibratr devresine dardan bir etki yaplmad srece transistrler durumlarn ve klarda sahip olduklar deerlerini korurlar. Devrede iki transistr ayn alma durumunda bulunamaz. Devrenin almasn aklamaya yardmc olmas amacyla T1in iletimde, T2nin yaltmda olduunu kabul edelim. T1 iletimde iken, T2nin beyzi R3 zerinden ase potansiyelindedir (yaklak 0 V) ve bu nedenle yaltkandr. Dardan uygulanacak bir etki (sinyal) ile T1 transistr yaltma gtrlrse, T1in kolektrnde R1 zerinden +V gerilimi gzkr. Bu durumda lojik 0 deerine sahip olan QA k durum deitirir ve QA=1 deerini alr. T1in kollektrndeki gerilim R3 zerinden T2 transistrnn beyzine uygulandndan, T2 iletime geer. T2nin kolektr ase potansiyeline gelir ve bu noktaya bal olan T1 transistrn yaltmda tutar. Bu durum, T2nin giriine bir etki uygulanp yaltma gtrlnceye kadar devam eder. almas anlatlan devre, dijital elektronikte yaygn olarak kullanlan ve bu nedenle geni olarak inceleyeceimiz Flip-Flop (FF) devresinin temelini oluturur.

Multivibratr ve Flip Floplar

269

9.1. Flip-Floplar ve Flip-Flop eitleri Devreye alma gerilimi uyguland srece durumunu devaml olarak koruyabilen multivibratr eidi, Flip-Flop olarak adlandrlr ve FF harfleri ile sembolize edilir. Lojik kaplarla oluturulan flip-floplar, lojik devrelerde kullanlan en nemli bellek elemanlardr. Flip-floplar oluturan lojik kaplar normalde kendi balarna bilgi saklama kapasitesine sahip deillerdir. Ancak, birka tane kap devresi bilgi saklama ilemi oluturacak ekilde balanarak bilgi saklama kapasitesi oluturulabilir. Bir bitlik bilgi saklama yeteneine sahip flip-flop devrelerinde, biri saklanan bilginin (bitin) normal deerine, dieri tmleyen deerine sahip iki k bulunur. ekil 9.2de sembol grlen FF, Q ve Q' olarak isimlendirilen ve birbirinin tersi olan iki ka sahiptir. Q k normal k, Q' ise terslenmi k olarak kabul edilir. k dendii zaman, Q k referans alnr. rnein; FFnin k '1' dendii zaman, Q=1 kastediliyordur ve bu durumda Q'=0 deerine sahiptir. ki farkl konumdan (0 veya 1) birisini alabilen FFde, klarn alaca deerleri FFnin konumunu deitirme kapasitesine sahip giriler belirler. FFnin k durumunu deitirmek iin, giriin tetiklenmesi gerekir. FFnin kn deitiren tetikleme darbesinin sona ermesinden sonra, FFnin k konumunu korur. Bu durum FFnin bellek zellii gstermesini salar. Dier bir deyile, tetikleme sinyali ile FFnin durumu deitirilmedii srece FF durumunu sonsuza kadar koruyabilir.
Q Giriler
Flip-Flop (FF)

Normal k Terslenmi k

Q'

ekil 9.2. Flip - Flop devresi genel sembol.

FFler Latch veya ift kararl multivibratr gibi dier isimlerle de adlandrlr. Latch terimi belirli tip FFler iin kullanlrken, ift kararl multivibratr (bistable multivibrator) terimi FFler iin kullanlan daha teknik bir terimdir. kili bilgilerin flip-flopa farkl ekillerde uygulanmas sonucu, flip-flop eitleri oluur. Dier bir deyile; temel FF devresinin balantsnn deitirilmesi ve yeni zellikler eklenmesi ile oluturulan eitli FF trleri bulunmaktadr. Bunlardan en ok kullanlanlar; 1-) R - S (Reset - Set) tipi FF. 2-) Tetiklemeli (clocked) R- S FF. 3-) J - K Tipi FF. 4-) Ana - Uydu (Master - Slave) Tipi FF. 5-) D (Data) Tipi FF. 6-) T (Toggle) Tipi FF. olarak sralanabilir. En ok kullanlan FF eitlerini ayrntl olarak inceleyelim.

270

Multivibratr ve Flip Floplar

9.1.1. RS Flip-Flop Devresi ki ka sahip FFde, iki farkl k durumu ortaya kar: Q=0, Q'=1 ve Q=1, Q' =0 durumlar. Q=0 ve Q'=1 olduu durum, k 0 veya reset-sfrla durumu olarak tanmlanr. Oluabilecek ikinci durumunu ifade eden Q=1 ve Q'=0 durumu, k 1 veya set-kur durumu olarak adlandrlr. Bu durumda, FFnin Q=0 olmasn salayan girii Reset-R, Q=1 durumunu oluturan girii ise Set-S olarak dnlebilir. klarn birbirinin tersi olduu bu durumlar, normal alma durumlar olarak kabul edilir. FF girilerinin set-kur (S) ve reset-sil (R) olarak isimlendirilmesi ile, R-S FF olarak adlandrlan FF tr ortaya kar (ekil 9.3). RS tipi FF; Q=1 ve Q'=0 iken set (kurma), Q=0 ve Q'=1 olduunda ise reset (silme) durumundadr.
G R L E R

Q R

ekil 9.3. RS tipi FF sembol.

Temel FF devresi, iki VEDEL veya iki VEYADEL kaps ile gerekletirilebilir. VEDEL kaplaryla yaplan devre VEDEL latch veya ksaca lanch olarak, VEYADEL kaplar kullanlarak oluturulan devre ise VEYADEL lanch diye isimlendirilir. Her iki tip lanch devresinde, kaplardan birinin k dierinin giriine apraz ekilde balanmtr. Q ve Q' olarak isimlendirilen kap klar, lanch klardr (ekil 9.4). VEYADEL kapsnn girilerinden birisinin 1 olmas, knn 0 olmas iin yeterlidir. Her iki giriin 0 olmas durumunda, k 1 olur. VEYADEL kapsnn zelliini hatrlattktan sonra, VEYADEL kaplar ile oluturulan RS FF devresinin almasn inceleyelim (ekil 9.4).
S 1 0 0 0 1 R 0 0 1 0 1 Q 1 1 0 0 0 Q' 0 0 S=1, R=0 dan sonra 1 1 S=0, R=1 den sonra 0 (yasak)
1 0 R (re s e t)

1 0

S (s e t)

ekil 9.4. VEYADEL kaplar ile yaplan RS-FF devresi ve doruluk tablosu.

Multivibratr ve Flip Floplar

271

VEYADEL kaplaryla oluturulan FF devresinde, FFnin durumu deitirilmedii srece her iki giri 0 deerine sahiptir (ekil 9.4). Set giriine 1 uygulanmas, 2 nolu VEYADEL kapsnn knn ve 1 nolu VEYADEL kapsnn girilerinin birisinin 0 olmasn salar. Bu anda 1 nolu VEYADEL kapsnn her iki girii 0 deerini alr. Her iki girii 0 olan 1 nolu VEYADEL kaps k 1 olur. Bu durum, FFnin set durumuna (Q=1) gemesine neden olur. Reset giriine 1 uygulanmas; 1 nolu VEYADEL kapsnn knn ve 2 nolu VEYADEL kapsnn giriinden birisinin 0 olmasna neden olur. Ayn anda dier girii de 0 olan 2 nolu VEYADEL kapsnn k 1 deerini alr. Bu durum, FFnin Q=0 (reset) durumuna gemesini salar. Her iki girie '0' uygulanmas, FF set durumunda iken set giriine 1 uygulanmas veya FF reset durumunda iken reset giriine 1 uygulanmas durumlar, FF un konumunu (klar) deitirmez. Her iki giriin '0' olduu durum, 'belirsizlik' olarak tanmlanr ve bu durumda FF en son bulunduu konumu korur. Her iki girie 1 uygulanmas durumunda ise iki kta 0a gider. 'Tanmsz' olarak isimlendirilen bu durumdan kanlmas gerekir. RS FF, VEYADEL kaplar ile oluturulmasna benzer ekilde, VEDEL kaplar ile de oluturulabilir. ekil 9.5de VEDEL kaplaryla oluturulan RS FF devresi ve doruluk tablosu grlmektedir. VEDEL kapsnn girilerinden biri 0 olduu durumda k 1 deerini alr. Devrenin almasn anlamak iin, farkl giri durumlarnda oluacak olaylar inceleyelim: Girilere S=0, R=1 uygulanmas durumunda, 2 nolu VEDEL kapsnn girilerinden birisi 0 olur. Girilerden birisinin 0 olmas, ilgili VEDEL kapsnn knn 1 olmas iin yeterlidir. Bu durumda Q'=1 deerini alr. Bu deer ile 1 nolu VEDEL kapsnn her iki girii 1 olacandan, Q=0 k oluur. Sonu olarak; S=0, R=1 giri deerlerinde klarda Q=0, Q'=1 deerleri okunur. Q=0 ve Q'=1 olumasn salayan ilem, sfrlama-(resetting) olarak, Q=0 durumu ise sfr (reset) durumu olarak isimlendirilir.
S 1 0 0 0 1 R Q Q 0 1 0 0 1 0 S=1, R=0 dan sonra 1 0 1 0 0 1 S=0, R=1 den sonra 1 1 1 (yasak)
S (k u r) 1 0

1 0 R ( s f r l a )

Q'

ekil 9.5. VEDEL kaplar ile oluturulan RS-FF devresi ve doruluk tablosu.

272

Multivibratr ve Flip Floplar

VEDEL kaps ile oluturulan FF devresi girilerine S=1 ve R=0 deerleri uygulandnda; 1 nolu VEDEL kapsnn DEL kapsna bal olan girii 0 olur ve girilerinden birisi 0 olan bu kapnn k 1 deerlerini alr. Bu durumda, 2 nolu VEDEL kapsnn her iki girii 1 olduundan Q'=0 deeri oluur. Q=1 ve Q'=0 konumunda iken, R=1 olsa bile NAND1in k 1, NAND-2nin k '0' deerlerini saklar. FF devresinde S=1 olmas ile oluan Q=1 durumu; 'kurma (set) durumu', Q=1 olmasn salayan ilem ise; ' kurma (setting)' olarak isimlendirilir. Q=0 ve Q'=1 iken; S=0 ve R=0 girileri uygulanrsa, Q=0 deeri (k) VEDEL-2nin knn 1 konumunda kalmasn salar. Bu durum; Q=0 ve Q'=1 iken, S=R=0 yaplmas devrede herhangi bir deiiklik yapmaz diye zetlenebilir. Her iki giriin ayn anda 1 olmas durumda Q=Q'=1 olur ve istenilmeyen bir durum ortaya kar. Yasak durum olarak adlandrlan bu durumdaki almadan kanmak gerekir. Bu durum, S=R=1 durumu VEDEL ile yaplan FFlerde kullanlamaz diye zetlenebilir. Burada aklanan ve RS (reset-set) Flip-Flop olarak isimlendirilen FF balantsnn deitirilmesi ve yeni zellikler eklenmesi ile dier FF eitleri oluturulur. 9.1.2. Tetiklemeli - Saatli ( Clocked - Triggered ) R- S Tipi Flip- Flop FFnin konumunun deitirilmesi ilemi, tetikleme olarak adlandrlr. Tetikleme giriinin bulunmad, FF durumlarnn kontrol girilerindeki bilginin deimesi annda deitii FFler Asenkron FFler olarak isimlendirilir. Senkron sistemlerde herhangi bir kn deerinin deiebilecei zamanlar, tetikleme sinyali (clock - saat) ad verilen, kare veya dikdrtgen eklindeki sinyal tarafndan belirlenir. Tetikleme sinyali olarak kullanlan sinyalin aktif durum (kenar) deiimi 0dan 1e ise buna pozitif kenar deiimi (positive going transition - PGT), aktif durum deiimi 1den 0a doru ise negatif kenar deiimi (NGT) denir.
Q R
Kontrol Girileri

Flip-Flop (FF)

klar

clk
Tetikleme Girii

ekil 9.6. Tetiklemeli RS FF sembol.

Tetikleme sinyali olarak isimlendirilen sinyal, tetiklemeli FFlerde bulunan nc girie uygulanr. Tetikleme ileminin olumas iin gerekli tetikleme sinyalini FFye uygulamak

Multivibratr ve Flip Floplar

273

amacyla FFde oluturulan nc giri, 'tetikleme girii' olarak adlandrlr (ekil 9.6). Tetikleme girii, clk harfleri ile gsterilir ve clk girii olarak da isimlendirilir. Tetikleme giriinin eklenmesiyle senkron ardl devre durumuna gelen FF devresinde, R-S girilerinin deimesi klar hemen deitiremez. klarn deimesi, tetikleme giriine uygulanan iarete bamldr. Tetiklemeli RS FFler, RS FF devresinin girilerine kap devreleri eklemek suretiyle elde edilir. Tetikleme girii eklenmi R-S FF devresinin sembol ve VEDEL kaplaryla tetikleme girii oluturulmas ilemi ekil 9.7de grlmektedir. Yaplan ilem, RS FFnin girilerine 3. giri oluturacak ekilde VEDEL kaplar balanmasdr.
S

S Clk R

Q
CLK

Q
R
R

ekil 9.7. Tetiklemeli R-S FFnin sembol ve VEDEL girili tetiklemeli RS FF oluturulmas.

ekil 9.8.a ve 9.8.bde VEDEL kaplaryla oluturulan tetikleme giriinin, VEYADEL ve VEDEL kaplaryla oluturulan RS FF devresine eklenmesi ile oluan tetiklemeli RS FF devreleri grlmektedir. ekil 9.8.cdeki doruluk tablosunda, farkl S-R giri durumlarnda Clk sinyalinin etkisi aklanmaktadr. ekil 9.8.dde S ve R girilerinin aldklar farkl deerler ve Clk sinyali ile Q knn ald durumlar dalga ekilleri olarak gsterilmektedir. VE ve VEYADEL kaplar ile oluturulan tetiklemeli aadaki ekilde zetlenebilir: RS FFde oluan olaylar

Balangta R=S=0 ve Q=0 iken; Clk=1 deerini alsa bile, FFnin durumu deimez ve Q=0 durumu devam eder. Bu durum, R=S=0 girilerinde FF mevcut durumunu korur eklinde zetlenebilir. S=1, R=0 girilerinde, Clk sinyalinin ykselen kenar ile FF etkilenir ve Q=1 deerini alr. S, R girileri durumlarn korurken, Clk sinyali durum deitirse dahi Q=1 durumu devam eder. S=1, R=0 durumunda iken, Clk sinyalinin ykselen kenarnn oluturduu Q=1 k, set durumu olarak isimlendirilir. S=0, R=1 deerlerine sahip iken Clk sinyalinin ilk ykselen kenar ile Q=0, Q'=1 deerleri oluur. Bu durum S=0, R=1 olduu srece devam eder ve sfr (reset) konumu olarak adlandrlr.

274

Multivibratr ve Flip Floplar

S=1, R=1 durumu kta belirsizlik oluturacandan bu durumdan kanlmaldr. Belirsiz k, FFnin kullanld devrede dzensiz almaya neden olur.
S S' clk Q

S Q'

CLK

Q R R'

a)VEDEL kapl tetiklemeli R-S FF. b)VE/VEYADEL kapl tetiklemeli FF.

R 0 0 1 1

1 S CLK k Q S 0 0 1 Q0 (Deiiklik yok) 1 1 1 R 0 1 0 1 1 Belirsiz CLK Q

c) Doruluk tablosu.

d) RS FF rnek durum deiimleri.

ekil 9.8. Tetiklemeli R-S Flip-Flop lojik devreleri, karakteristik tablosu ve rnek durum deiimi.

Sonu olarak; senkronize kontrol girileri olarak isimlendirilen R ve S girilerinin, Clk sinyali yardmyla FFnin k durumunu belirledii sylenebilir. Negatif tetiklemeli FFlerde oluan doruluk tablosu, pozitif kenar tetiklemeli R-S FFlerin aynsdr. Tek fark; durum deimesini salayan iaretin 1den 0a giderken FFnin konumunu deitirmesidir. ekil 9.8de gsterilen her iki tip tetiklemeli R-S FF, eitli dijital devrelerde kullanlmaktadr. Tetiklemeli FF olarak D ve JK Flip-Floplar tercih edilmektedir. RS FFlerin, tetikleme ileminden beklenen ilemleri gerekletirmemesi nedeni ile RS FFler tetiklemesiz asenkron ardl devrelerde kullanlr. Tetikleme ileminin bulunduu devrelerde ise JK veya D tipi FFler kullanlr ve zellikle daha basit yapda olmas nedeni ile D FFler tercih edilir. FF doruluk tablosunda Q k olarak belirtilen deerler, FFnin bulunulan andaki durumunu gsterir. S ve R girilerinin mmkn olan kombinasyonlarna tetikleme sinyali uygulanmas durumunda oluan yeni k durumlar, 'Q(t+1) durumu' olarak isimlendirilir.

Multivibratr ve Flip Floplar

275

Q deeri gz nnde tutularak (nc giri olarak kabul edilip) R-S deerlerine gre Q(t+1) k yazlrsa; ekil 9.9.adaki doruluk tablosu oluur. Oluan doruluk tablosu, FF karakteristik tablosu olarak isimlendirilir.
Q 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 (a) Q(t+1) 0 0 1 Tanmsz 1 0 1 Tanmsz

SR Q 0 Q 1 1 00 01 11 d d

S 10 1 1

R Q(t+1)=S+R'Q SR=0 (b)

ekil 9.9. Tetiklemeli R-S FFnin karakteristik tablosu ve karakteristik denklemi.

Oluan doruluk tablosunun Karnaugh haritasna tanmas ile, ekil 9.9.bdeki Karnaugh haritas ortaya kar. Doruluk tablosunda bulunan belirsiz durumlar, Karnaugh haritasnda farketmez-(d) olarak gsterilir. Karnaugh haritasnda elde edilen eitlik, nceki durum Q ve SR girilerinin fonksiyonu olarak sonraki durumun deerini vermektedir. Elde edilen eitlie SR=0 tanmlamas, S ve R girilerinin ayn anda 1 deerini alamayacan belirtmek iin eklenmelidir. Elde edilen eitlik, ilgili FFye ait karakteristik denklem olarak isimlendirilir. 9.1.3. J-K Flip-Flop (JK FF) J-K Flip-Flop, RS FFlerin belirsizlik durumunu ortadan kaldrmak amacyla gelitirilmi FF eididir. Tanmsz durumlarn tanml hale geldii J-K FFlerde, J ve K girileri FFi kurmak ve silmek iin S ve R girileri gibi davranr (ekil 9.10.a). J giriinin Sye, K giriinin Rye denk geldii J-K FFlerde; J=K=1 durumunda iken, tetikleme sinyalinin her pozitif kenar ile k bir nceki durumun tersi deerini alr. Yani Q=1 ise 0a, Q=0 ise 1e gei olur. Bu ilem, toggle (ters evirme) olarak isimlendirilir. Bu ilemin devaml gerekletirilmesi iin, J=1 ve K=1 durumunda braklr. ekil 9.10.bdeki doruluk tablosu, J-K FFnin almasn zetlemektedir. JK FF doruluk tablosu, her iki giriin 1 olduu durum haricinde tetiklemeli RS FF doruluk tablosunun aynsdr. ekil 9.11.ada lojik devre emas grlen JK Flip-Flop devresinde, Q k K ve Clk girileriyle, Q' k J ve Clk girileriyle beraber VE ilemine tabi tutulmutur.

276

Multivibratr ve Flip Floplar

Q=0 iken, J=K=0 girilerinin uygulanmas ile k bir nceki durumun ayns olur. Bu durum Q(t+1) = Q(t) eklinde zetlenebilir. J=0, K=1 ve J=1, K=0 giri durumlarnda k J deerlerini izler. Yani J=0, K=1 durumunda Q=0 ve J=1, K=0 durumunda Q=1 deerini alr. J=0 ve K=1 iken; tetikleme sinyali (clk pals) ile FFnin Q=0 deerini almas durumu, Reset olarak tanmlanr. J=1, K=0 durumunda iken Clk pals ile Q=1 deerini almas durumu ise, Set olarak belirtilir. Farkl JK kombinasyonlarnda, Clk sinyali ile Q knda oluacak durum deiimleri ekil 9.11.bde grlmektedir.

J
J CLK K R Q Q

K
0 0 1 1

CLK
1 1 1 1

Q
Q0 1 0 Toggle

0 1 0 1

(a) ekil 9.10. J-K FF sembol ve doruluk tablosu.


K

(b)

J
K CLK Q

CLK

1 0 1 0 1 0 1 0
(b)

(a) ekil 9.11. JK FF lojik devre emas ve rnek durum deiimleri.

JK FFnin almas Q knn nceki durumu gz nnde tutularak doruluk tablosunda gsterilirse, ekil 9.12.adaki karakteristik tablo ortaya kar. Bu tablonun Karnaugh haritasna tanmas ile, Q(t+1) durumu fonksiyon olarak tanmlanabilir (ekil 9.12.b). JK FFde yaplan ilem; i- J=0, K=1 ve J=1,K=0 durumlarnda k J deerini izler.

Multivibratr ve Flip Floplar

277

ii- J=K=0 durumunda nceki Q kn koruyan devre, J=K=1 durumunda nceki kn tersine sahip olur eklinde zetlenebilir. Bu aklamalardan; RS FFde bulunan yasak durum JK FFde ortadan kalkmtr genellemesi yaplabilir. Negatif tetiklemeli JK FFnin almas ve k durumu, FFnin durum deitirme annn tetikleme sinyalinin negatife giden kenarnda olmas haricinde pozitif tetiklemeli devrenin aynsdr.
Q 0 0 0 0 1 1 1 1 1 J 0 0 1 1 0 0 1 1 1 K Q(t+1) 0 0 1 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 (a)
JK Q 00 0 Q 1 1 K
Karakteristik Denklemi

J 01 11 1 10 1 1

Q(t+1)=JQ'+K'Q

(b)

ekil 9.12. J-K FF karakteristik tablosu ve karakteristik denklemi.

9.1.4 D Tipi Flip-Flop (D FF)


Temel RS FFden retilen dier bir FF eidi, tek bir senkron kontrol giriine sahip olan D (Data) tipi FF devresidir (ekil 9.13.a). D tipi FFde oluan ilemler basittir; Q k tetikleme sinyalinin gelmesi ile D kontrol giriinin sahip olduu deeri alr (ekil 9.13.b). Bunun anlam; D=0 iken, tetikleme sinyalinin gelmesi ile Q k 0 deerine sahip olur demektir. D=0 durumu devam ettii srece, Clk sinyalinin durumu deise bile Q=0 deerini korur. D=1 deerini almas durumunda, ilk gelen tetikleme sinyalinin pozitif kenarnda Q=1 deerini alr. Burada, Q knn yalnzca tetikleme sinyalinin pozitif kenarlarnda durum deitirdii unutulmamaldr (ekil 9.14.b).
Bilgi girii Tetikleme girii Clk

Q Q

D 0 1

Clk

1 1

Q 0 1

(a) ekil 9.13. D tipi FFnin sembol ve doruluk tablosu.

(b)

278

Multivibratr ve Flip Floplar

D tipi FF devresi, RS FFnin giriine DEL kaps balanarak elde edilebilir (ekil 9.14.a). Eklenen DEL kaps, hem RS FFlerde belirsiz durum oluturan R=S=1 durumunu ortadan kaldrr, hem de kn D giriini takip etmesini salar.
D Clk

S Clk R
(a)

D Clk

1 0 1 0 1 0

(b)

ekil 9.14. D tipi FFnin RS ile elde edilmesi ve rnek durum deiimleri.

D tipi FFnin Q k dikkate alnarak doruluk tablosu oluturulur (ekil 9.15.a) ve oluan doruluk tablosu Karnaugh haritalarna tanrsa, ekil 9.15.bdeki karakteristik denklem elde edilir. Elde edilen denklemden grlecei zere, FFnin alaca yeni durum Dye bamldr.
Q D Q(t+1) 0 0 0 0 1 1 1 0 0 1 1 1 D FF karakteristik tablosu (a)

D Q 0 Q 1

D 1 1 1

Karakteristik Denklemi

Q(t+1)=D
(b)

ekil 9.15. D tipi FF karakteristik tablosu ve karakteristik denklemi.

D tipi FF zelliinden dolay, paralel ka sahip devrelerde klar arasnda senkronizeyi salamak amacyla kullanlr. Birleik devrenin klar, tampon olarak kullanlan D tipi FFnin girilerine uygulanarak tetikleme sinyali ile senkronizasyon salanr.

9.1.5. T Tipi Flip Flop (T FF)


J-K FFnin girilerinin birletirilip tek giri olarak kullanlmasyla oluan devre, Toggle FF (T tipi FF) olarak isimlendirilir (ekil 9.16). Toggle, durumdan duruma geme demektir. T tipi FFde; T=1 iken, tetikleme sinyalinin uygulanmasyla sahip olunan kn terslenmi hali elde edilir. T tipi FFde Q=0 ve T=0 iken, Clk sinyalinin gelmesi durumunda kta Q=0 deeri korunur. Q=0 ve T=1 deerlerinde, ilk gelen Clk sinyali ile k durum deitirerek bir nceki durumun tersi olur ve Q=1 deerini alr.

Multivibratr ve Flip Floplar

279

Q=1 ve T=0 iken, Clk sinyali uygulansa bile devre sahip olduu k korur ve Q=1 deerini alr. Q=1, T=1 iken Clk sinyali ile k terslenir ve Q=0 olur.
T

Tetikleme girii

T CLK

klar
Q

J clk K

ekil 9.16. T Tipi FFnin sembol ve JK FFden T FF elde edilii.

Anlatlan ilemlerin doruluk tablosuna tanmas ile ekil 9.17.adaki karakteristik tablo oluur. Tablodaki deerlerin Karnaugh haritasna tanmas ile karateristik denklem elde edilir (ekil 9.17.b). T tipi FFde oluan ilemler; T=0 iken FF nceki konumunu korurken, T=1 durumunda k mevcut durumunun tersi olur eklinde zetlenebilir.
T
Q 0 0 1 1 T 0 1 0 1 Q(t+1) 0 1 1 0

T 0 1 1 1

Q 0 Q 1

Karakteristik Tablo

Q(t+1)=T.Q+T .Q

Karakteristik Denklem

(a) ekil 9.17. T FF karakteristik tablosu ve karakteristik denklemi.

(b)

9.1.6. Ana Uydu (Master-Slave) Flip-Flop


Ana-Uydu (Master-Slave) tipi FF devresi, ekil 9.18de grld gibi iki RS Flip-Flop ve bir DEL kaps ile oluturulur. Devrede kullanlan FFlerden birisi ana devreyi, dieri ise ana devreye bal olarak alan uydu FFyi oluturur. Ana-Uydu FF devresi, Clk girii 1 olduunda Ana FF devresi, 0 olduunda Uydu FF devresi alacak ekilde dzenlenmitir. Tetikleme giriine 0 uyguland zaman, DEL kapsnn k uydu FFnin Clk giriini 1 yapar. Bu durumda Q k Yye, Q' k da Y kna eittir. Bu anda ana

280

Multivibratr ve Flip Floplar

FFnin tetikleme girii 0 olduundan bu FF almaz ve bir nceki konumu korur. Bunun anlam; uydu FFnin Q ve Q' k deerlerinin, ana FFnin bir nceki deerlerine sahip olmasdr.

Q
R c lk (tetik le m e)

clk M-S FF
R
Q

A na (M aster)

Y Y

S U ydu (Sla v e)

Q Q

ekil 9.18. Ana-Uydu FF sembol ve lojik emas.

Tetikleme giriinin '1' yaplmas durumunda, ana FF etkin duruma gelirken, uydu FF etkisizdir. Ana FFnin klar, girilerin durumuna gre deerler alr. Devrenin k, uydu FFnin durumuna eittir. Ana-Uydu Flip-Floplar genelde negatif kenar tetiklemeli olarak alrlar. RS Tipi FFlerle oluturulan Ana-Uydu FFnin dier FF eitleri ile oluturulmas mmkndr.

9.2. Tetikleme Sinyali ve FFlerde Tetikleme


FFlerin tetikleme giriine uygulanan kare veya dikdrtgen eklindeki sinyaller, tetikleme sinyali / pals olarak adlandrlr. Dier bir deile; bir ardl devrenin durumunu deitirip yeni bir duruma gemesi iin (bir sonraki durum) dardan uygulanan uyarma iaretine tetikleme sinyali denir. FFlerdeki tetikleme ilemi, tetikleme sinyalinin durum deiimi veya 0/1 seviyeleri srasnda gerekleir (ekil 9.19.a). FF devresini etkileyen sinyalin deiim yn, FF sembol zerinde belirtilir. FF sembolndeki > iareti, tetikleme sinyalinin 0dan 1e veya 1den 0a geii srasnda FF girilerinin etkili olacan gsterir. > iaretinin nndeki daire (o) bulunmas, FFnin den kenar ile tetikleneceini gsterir (ekil 9.19.b). FF devresi, tetikleme sinyalinin pozitif kenarnda tetikleniyorsa pozitif kenar tetiklemeli, sinyalin negatif kenarnda tetikleniyorsa negatif kenar tetiklemeli devre olarak tanmlanr. Tetikleme ilemi 1 veya 0 deeri srasnda gerekleiyorsa, dey tetiklemeli devre olarak adlandrlr. FF devrelerine tetikleme sinyali anahtar yardmyla uygulanrsa, anahtarn kapatlmas ve almas srasnda, anahtarn mekaniksel yaps nedeniyle sramalar oluur (ekil 9.20.a).

Multivibratr ve Flip Floplar

281

Pozitif (ykselen) kenar deiimi 1 0 Pozitif Seviye 1 0

Negatif (den) kenar deiimi

Negatif Seviye

(a)
Kontrol girileri S R clk

Kontrol girileri

Tetikleme girii

S R

Q clk Q'

Q Q'

ykselen kenar tetiklemeli FF den kenar tetiklemeli FF

(b) ekil 9.19. Tetikleme sinyalleri ve tetikleme sinyallerinin FFlere uygulanmas.

Tetikleme sinyalinde meydana gelen sramalar, senkronizasyonlu devrelerde karklklara neden olabilir. nk ksa sreli seri palslar, sistemin almasna etki eden parazitler oluturulabilir. Parazitlerin olumas olay, Srama Olay (Bouncing) olarak adlandrlr. Parazitlerin olumasn engellemek iin yaplan ilem ise, anahtarl srama nleme (Switch Debouncing) diye tanmlanr (ekil 9.20.b).

Seri Palslar 1 0 0 1K +5V 1K

(a)

(b)

ekil 9.20. Anahtar kontaklarnda almas ve kapanmas srasnda oluan srama etkisi ve etkiyi kaldrmak iin kullanlan anahtarl srama nleme devresi.

282

Multivibratr ve Flip Floplar

9.3. FFlerde Asenkron Giriler


Buraya kadar incelediimiz RS, JK, D, T, Ana-Uydu tipi Flip-Floplarn sahip olduklar giriler, kontrol girileri veya senkronize giriler olarak isimlendirilir. Bu giriler, tetikleme girii (Clk) ile ilikili olarak alrlar. Bununla beraber tetiklemeli FFlerin ou, senkronize giriler ve tetikleme girii ile bamsz olarak alan bir veya daha fazla asenkron girie sahiptir.

Asenkron giriler, FFnin k durumunu 1 konumuna getiren set ilemi veya kn durumunu 0 konumuna getiren reset ilemi iin kullanlr. Set ve reset ilemleri yapan asenkron giriler, dier girilere gre daha stndrler ve dier girilerin durumuna bakmakszn FFnin k durumunu belirlerler. ekil 9.21de, set ve reset asenkron girilerine sahip tetiklemeli J-K FFnin sembol ve doruluk tablosu grlmektedir. Negatif kenar tetiklemeli bu devrede, her iki asenkron giriin 0 olmas durumunda tetiklemeli J-K FF ilemi gerekletirilir. Set=0, Reset=1 olmas durumunda, dier girilerin durumuna baklmakszn FF k Q= 0 konumuna getirilir. Reset=0, Set=1 durumunda ise, baka bir etkene baklmakszn FFnin k Q=1 deerini alr. Set=1, Reset=1 durumu ise belirsiz bir ka neden olacandan kullanlmaz.

Set

K Reset Q

Set 1 0 1 0

Reset 1 1 0 0

FFnin tepkisi Normal ilem Q=1 Q=0 Kullanlmaz

ekil 9.21. Asenkron girili J-K FF sembol ve doruluk tablosu.

Asenkron giriler, herhangi bir anda FFnin durumunu belirlemek veya bir devrede birlikte kullanlan FFlerin hepsini birlikte set / reset konumuna getirmek iin kullanlabilirler. Pratikte kullanlan FF entegreleri, set / reset asenkron girilerine veya yalnzca reset giriine sahiptir. Bu elamanlardan bir ksm negatif kenar tetiklemeli iken, bir ksm pozitif kenar tetiklemelidir. Elemanlar negatif kenar tetiklemeli ise, bu zellik set ve reset sembolleri ile ifade edilir. Anlatlan zelliklere sahip bir FFnin sembol ve girilerine uygulanan deiik dalga ekillerine elemann verdii tepki ekil 9.22'de grlmektedir.

Multivibratr ve Flip Floplar

283

+5V

SET

J,K 1 S Q Clk SET 1 0 1 0 1 0 1 0

Clk

J K

RESET Q

RESET R

ekil 9.22. Asenkron girilere sahip J-K FF sembol ve deiik durumlarda oluan k dalga ekilleri.

9.4. Flip-Flop Parametreleri


Flip-Flop entegre devre reticileri, FFlerin sahip olduklar zellikleri aklayan zamanlama parametreleri ve karakteristikler belirlemilerdir. Bunlardan nemli olanlar, TTL ve CMOS ailelerindeki elamanlar zerinde inceleyelim.

i- Kurma ve Tutma Zamanlar (Setup and Holding Times): Kurma zaman (setup time-ts), tetikleme sinyalinin devrenin durumunu deitirmesi iin geen zamandr. Entegre devre reticileri genelde izin verilebilen minimum kurma zamann belirtirler. Eer bu zaman gereksinimi salanmazsa, devre tetikleme sinyallerinin durum deiikliklerine gvenli tepki vermeyebilir. Tutma zaman (holding time-th), tetikleme sinyalinin senkronize girilerdeki durum deiikliini hissedebilmesi iin gerekli zaman araldr. reticiler tarafndan minimum snr belirlenen bu zamann salanamamas durumunda FF gvenli olarak tetiklenemez.
S enkronize K ontrol G irileri

% 50 C LK C LK % 50 Q Q

Tetiklem e G irii ts

K urm a zam an

th

Tutm a zam an

t PL H

t PH L

(a)

(b)

ekil 9.23. FF kontrol girileri iin kurma - tutma zamanlar ve FF yaylm gecikmeleri.

284

Multivibratr ve Flip Floplar

Tetiklemeli FFnin tetikleme sinyaline dzgn tepki verebilmesi iin, senkronize girilerin belirli bir sre deimeden durmas gerekir (kurma ve tutma zamanlarndan dolay). Bu sre, tetikleme sinyalinin durum deitirmesinden nce 'ts' kadar, durum deiikliinden sonra 'th' kadar olmaldr (ekil 9.23.a). FFlerde genelde kurma zaman 5-50 nsn, tutma zaman 1-10 nsn arasnda deiir. Senkron sistemlerde ok nemli olan bu zamanlarn lmnde, durum deiikliklerinin %50 seviyesi referans olarak alnr.

ii- Yaylm Gecikmesi (Propagation Delay):


FFlerda tetikleme sinyalinin uyguland an ile, kn konum deitirdii an arasndaki zaman farkna 'yaylm gecikmesi' denir. FFnin durumunun 0dan 1e geerken ve 1den 0a geerken oluan yaylm gecikmeleri, retici kataloglarnda tPHL ve tPLH eklinde maksimum deerler olarak verilir (ekil 9.23.b). Yeni tasarlanan FF entegrelerinde yalm gecikmesi birka nane saniye ile 1sn arasnda deiir. Genelde ayn deere sahip olmayan tPHL ve tPLH zamanlar, Q kndan srlen yklerin artmas ile orantl olarak ykselir.

iii- Maksimum Tetikleme Frekans (Maximum Clocking Frecuency fmax):


Tetikleme frekans, FFnin tetikleme giriine gvenli bir tetikleme iin uygulanabilecek en yksek frekans ifade eder. Fmaxn temsil ettii deer, ayn seri numaral FFlerde dahi farkllk gsterebilir. Verilen snrn altndaki frekanslarda devre randmanl alrken, bunun zerindeki deerlerde olumsuz durumlarla karlalabilir.

iv- Tetikleme sinyali 1 - 0 zamanlar ve Asenkron Giri Sinyal Genilii:


retici firmalar, tetikleme sinyalinin '1' ve '0' durumlarnda kalmas gerekli minimum zaman (Clock pulse High and Low Times) belirlerler. 0 durumunda kalmas gerekli minimum zaman tw(L) olarak, 1 durumunda kalmas gerekli minimum zaman tw(H) olarak isimlendirilir. Durum deitirmelerin %50 seviyeleri arasndaki zaman olarak tanmlanan bu srelerin salanamamas durumunda gvenli bir tetikleme ilemi olumayabilir (ekil 9.24.a).
1 Clock 0 1

Set veya Reset

tw(H)

tw(L)

tw(L)

(a)
ekil 9.24. Tetikleme sinyali durumlar ve asenkron giri sinyal genilii.

(b)

Multivibratr ve Flip Floplar

285

reticilerin belirledii dier bir parametre, set ve reset girilerinin (asenkron girilerin) aktif tutulma zamanlardr. Minimum deer olarak verilen bu zamanlarn salanamamas durumunda set ve reset ilemleri gereklemeyebilir (ekil 9.24.b).

v- Tetikleme sinyali durum deitirme zaman :


Durum deitirme zaman (Clock Transition Times), tetikleme sinyalinin 1den 0a veya 0dan 1 durumuna deiirken geen zamandr. Gvenli bir tetikleme ilemi iin, tetikleme sinyali durum deiim zamanlarnn ok kk tutulmas gereklidir. Durum deitirme zamannn uzun olmas durumunda tetikleme ilemi yanl yorumlanabilir veya tetikleme ilemi olumayabilir. reticiler her bir entegre iin gerekli maksimum durum deitirme zamann vermeseler de, lojik aileler iin ortalama deerler vermilerdir. rnein; TTL ailesi iin durum deitirme zaman 50 nsn ve CMOS ailesi iin 200 nsn olmaldr.

9.5. Flip-Flop Durum Gei Tablolar Flip-Flop doruluk tablosu, FFnin zelliini ve almasn tanmlar. Flip-floplarn zelliklerini tanmlayan RS, JK D ve T FFlere ait doruluk tablolar ekil 9.25de verilmitir. Flip-Floplarn alma durumunu analiz etmede olduka kullanl olan doruluk tablolar yardmyla, giri ve mevcut durum deerlerinden faydalanlarak sonraki durum kolayca bulunabilir. Tablodaki Q(t) mevcut durumu, Q(t+1) ise tetikleme sinyali uygulannca meydana gelen yeni durumu aklar. imdi Flip-Floplara ait doruluk tablolar inceleyelim: ekil 9.25.ada grlen RS Flip-Flopun doruluk tablosundan; R=S=0 durumunda nceki ile sonraki lojik seviyelerin ayn olduunu grrz. S=1 yapldnda FF k Q=1 pozisyonunu alrken, R=1 olduunda FFnin k Q=0 durumunu alr. S=R=1 durumunda ise k durumu belirsizdir.
J-K FFe ait doruluk tablosu, tanmsz durum haricinde R-S FFninki ile ayndr. Kontrol girilerinin J=K=1 olmas durumunda, yeni durum mevcut durumun lojik olarak tersidir. D tipi FFlerde Q(t+1) durumu tamamen D giriine baldr. Mevcut durumun ka bir etkisi yoktur. T tipi FFlerin yeni durumu T=0 olduunda mevcut durum ile ayn iken, T=1 olduunda mevcut durumun tersidir. Lojik devre tasarm srasnda, FF durumlarnda gerekli deimeyi salayacak giri deikenlerini belirlemek nemlidir. Giri deiken deerlerinin belirlenmesinde, FFlerda durum deiikliini salayacak giri seviyelerini gsteren (her bir tip FF iin farkl olan)

286

Multivibratr ve Flip Floplar

tablolardan faydalanlr. Doruluk tablolarndan faydalanlarak oluturulan bu tablolara, durum gei tablolar ad verilir.
S R Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 B? a) R-S FF D 0 1 c) D FF ekil 9.25. Flip Floplarn doruluk tablolar. Q(t+1) 0 1 J 0 0 1 1 K Q(t+1) 0 Q(t) 1 0 0 1 1 Q(t) b) J-K FF T 0 1 Q(t+1) Q(t) Q(t)

d) T FF

ekil 9.26da 4 eit FFe ait durum gei tablolar grlmektedir. Tablolarda Q(t) ve Q(t+1) olarak gsterilen kolonlar, srasyla mevcut durumu ve istenilen durum (sonraki durum) deiikliini gsterir. Mevcut durumdan sonraki duruma gei srasnda, drt farkl geiten biri oluabilir. Drt farkl gei ilemi iin gerekli giri deerlerini gsteren bilgiler durum gei tablosundan alnabilir.
Durum gei srasnda, giri deerlerinin nemli olmad durumlar fark etmezlik olarak ifade edilir ve X veya d ile gsterilir. X ile ifade edilen bilginin 1 veya 0 olmasnda bir farkllk yoktur.

ekil 9.25de verilen doruluk tablolarndan faydalanarak, RS, JK, D ve T tipi FFlere ait durum gei tablolarnn oluturulmasn aklayalm:
RS FFlerde mevcut ve yeni durumun ayn olmas isteniyorsa, RS FF doruluk tablosundan R=S=0 giri deerlerine sahip olmas gerektii bulunur (ekil 9.26.a). Bununla beraber, S=0 olmas kn 0 olmas iin yeterli olduundan, 0dan 0a durum deiikliinde Rnin alaca deerin nemi yoktur. Bu nedenle, gei tablosuna S=0, R=X deerleri yazlabilir. Durum gei tablosundan, FFin 0 dan 1 durumuna gemesi isteniyorsa; S=1 ve R=0 deerlerinin, ayn ekilde 1den 0 a gei isteniyorsa; S=0 ve R=1 deerlerinin uygulanmas gerektii bulunabilir. 1 konumundaki kn durumunu 1 olarak korumas iin R=0 deeri uygulanrken, Sye uygulanacak bilginin nemi yoktur.

Multivibratr ve Flip Floplar

287

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1 a) RS FF

S 0 1 0 X

R X 0 1 0

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1 b) JK FF

J 0 1 X X

K X X 1 0

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1 c) D FF

D 0 1 0 1

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

T 0 1 1 0

d) T FF

ekil 9.26. Flip- Floplarn durum gei tablolar.

JK FFlerde mevcut ve yeni durumun 0 olmas durumunda; J=0, K=X uygulanmaldr (ekil 9.26.b). Ayn ekilde, k 1 durumunda iken konumunun devam etmesi isteniyorsa girilerde K=0, J=X deerleri bulunmaldr. FF knn 0dan 1e deimesi isteniyorsa; J=1 deerinin uygulanmas yeterlidir ve Kya uygulanacak deerin nemi yoktur. k konumunun 1den 0a gemesi isteniyorsa; K=1 uygulanmas kn 0 deerini almas iin yeterli olduundan, J giriinin deeri nemsizdir. D tipi FF gei tablosundan (ekil 9.26.c), FFnin sonraki durumunun her zaman D giriine eit olduu syleyebiliriz. Yani mevcut durumun bir etkisi yoktur. Q(t+1) deerinin ne olmas isteniyorsa, Dye ayn bilginin uygulanmas yeterlidir. T tipi FFye ait durum gei tablosundan (ekil 9.26.d); T=1 durumunda FFnin durum deitirdiini, T=0 olduunda ise FFnin knn bir nceki durumunu koruduunu bulabiliriz. Bu nedenle; T tipi FFnin knn bir nceki durumunu korumas isteniyorsa T=0, durumunu deitirmesi isteniyorsa T=1 yaplmaldr. Durum gei tablolar sayc tasarmnda nemli bir yere sahip konusunda ska kullanlacaktr. olduundan, sayclar

288

Multivibratr ve Flip Floplar

9.6. Flip-Flop Giri Fonksiyonlar


Bir FFnin giri fonksiyonu dendiinde, FF devresinin giri katnda bulunan birleik devrelerce retilip FF girilerine uygulanan ve FFnin istenen yeni durumlara ulamasn salayan lojik kap devreleri anlalr. FFlerin giri fonksiyonlarn ifade eden denklemler, hem harici girilerin hem de imdiki (mevcut) durumlarn fonksiyonu olarak yazlr. FF devresinin giri deikenleri iki harfli bir simge ile gsterilir ve birinci harf giriin adn, ikinci harf ise FFnin adn simgeler. rnein; bir devrede bulunan J-K FFlere ait giriler J, JB, JC ve KA, KB, KC simgeleri ile belirtilir. Ayn durum dier FF eitleri iin de geerlidir. rnek olarak aadaki FF giri fonksiyonlarn ele alalm: JA=BC'x+B'Cx' ve KA=B+y denklemlerinde, JA ve KA iki Boolean eitliini gsterirler. Bu eitliklerdeki J ve K harfleri FFnin girilerini, A ise FFnin adn gsterir. Denklemlerdeki ifadeler Boolean fonksiyonlar olduundan, birleik devre olarak kap devreleri ile gerekletirilebilir. Gerekletirilen devre A kna sahip bir FFnin J-K girilerine uygulanrsa, ekil 9.27deki devre elde edilir. Fonksiyonlardan oluturulan birleik devreler, FFnin ilgili girilerine uygulanr.
B _ C X

CLK

_ B C _ X

_ A

B Y

ekil 9.27. JA ve KA giri fonksiyonlarnn uygulanmas

FF giri fonksiyonlar, sral (ardl) bir devrenin lojik devresinin tanmlanabilmesi iin uygun bir cebirsel eitlik salar. Bu eitlik, FFyi altran devreyi tam olarak tanmlar. Baz durumlarda, ardl bir devreyi mantk devresi izerek belirtmek yerine, FFlerin giri fonksiyonlar ile belirtmek daha kolaydr. Bu durum ardl devreler konusunda kullanlacaktr.

Multivibratr ve Flip Floplar

289

Tekrarlama ve alma Sorular 1. Multivibratr tanmlaynz. 2. Multivibratr eitlerini yazarak, herbir eit multivibratr tanmlaynz. 3. ift kararl multivibratr ak emasn izerek, devrenin almasn zetleyiniz. 4. Flip-Flopu tanmlaynz. 5. FF eitlerini yaznz. 6. Latch ne demektir? 7. RS FF ile tetiklemeli RS FF arasndaki fark tanmlaynz. 8. VEDEL ve VE / VEYADEL kaplar ile oluturulan tetiklemeli RS FF ekillerini iziniz. 9. Tetiklemeli RS FFnin karakteristik denklemini doruluk tablosu ve Karnaugh yardmyla yaznz. 10. JK FFnin lojik emasn izerek, devrenin almasn anlatnz. 11. JK FFnin karakteristik denklemini yaznz 12. D ve T tipi FFlere ait doruluk tablolarn izerek, genel zelliklerini yorumlaynz. 13. D ve T tipi FFlere ait karakteristik denklemleri oluturunuz. 14. Ana-Uydu FFnin almasn ekille zetleyiniz. 15. Ana uydu FF karakteristik denklemini yaznz. 16. Tetikleme sinyalini tanmlaynz. 17. Negatif ve pozitif kenar tetiklemesi terimlerini aklaynz. 18. Bouncing olayn aklaynz. 19. Bouncing olayn nleyecek devreyi izerek, ilevini zetleyiniz. 20. FFlerde kullanlan asenkron girilerin isimlerini ve ilevlerini yaznz. 21. Asenkron girilere sahip JK FFde, asenkron girilerin etkisini zetleyiniz. 22. FFlerde reticilerin belirledii parametreleri sralaynz. 23. FFlerde yaylm gecikmesi ve maksimum tetikleme frekans terimlerini aklaynz. 24. FFlerde asenkron giri sinyal genilii parametresi ne anlama gelmektedir? 25. FF karakteristik tablolarn zetleyiniz.

290

Multivibratr ve Flip Floplar

26. FF gei tablolarn izerek, herbir FFye ait gei tablosunu yorumlaynz. 27. FF karakteristik tablosu ile gei tablolar arasndaki fark nedir? 28. FF gei tablolarnn en yaygn kullanm yeri neresidir? 29. FFlerde farketmezlik durumu hangi artlarda kullanlr? 30. JK FFye ait karakteristik tablodan faydalanarak, gei tablosu oluturulmas ilemini zetleyiniz. 31. T tipi FFye ait gei tablosunu oluturunuz. 32. FF giri fonksiyonu terimini aklaynz. 33. FF giri fonksiyonu denklemleri nasl oluturulur? 34. FF girilerine ait giri fonksiyonu nasl gsterilir? 35. JA = XA'B + X'AB + XAB ve KA = X'A'B + X'AB' + XA'B' giri fonksiyonlarna sahip ardl devrenin emasn iziniz.

BLM 10

SENKRON SIRALI / ARDIIL MANTIK DEVRELER (SYNCHRONOUS SEQUENTIAL LOGIC)

Giri Lojik kap elemanlarndan oluan ve Blm 8de detaylandrlan devreler, bileik devreler olarak isimlendirilir. Geri besleme ve zamanlama gibi olaylarn olmad bu devrelerde, belli bir anda girie gelen bilgiler belli bir ama dorultusunda ilemden getikten sonra ka aktarlr (ekil 10.1.a). Devrede bellek olmamas nedeniyle, daha nceki giri / devre artlarndan etkilenme diye bir ey sz konusu deildir. Bileik devrelere geri besleme ve zamanlama gibi olgularn eklenmesiyle oluan devrelere, sral veya ardl lojik devreler denir (ekil 10.1.a). Ardl devrelerde ska kullanlan bellek elemanlar, bileik devrelere bir geri besleme (feedback) yolu salayacak ekilde balanr (ekil 10.1.b). Bilgi saklama yeteneine sahip elemanlar olan belleklerde saklanan ikili bilgiler, sral devrenin durumunu tanmlar. Harici girilerden ikili bilgiler alan ardl devre, hariten ald ikili bilgi ile, bellek elemanlarnn mevcut durumlarn birletirerek kta oluacak ikili deeri belirler.

292

Senkron Sral / Ardl Devreler

Giriler

Giriler Bileik devre

Bileik devre

klar Bellek elemanlar

a) Bileik devre blok emas. ekil 10.1. Bileik ve Ardl devre blok emalar.

b) Ardl devre blok emas.

Bileik devrenin gerekletirdii ilem sonucunda, bellek elemanlarnn durumunda deiiklik yapma koulu da belirlenir. ekil 10.2deki blok emadan grld gibi, harici giriler ve bellek elemanndaki bilgilerin deerlendirilmesi sonucu deiik klar elde edilir. Elde edilen klardan bir ksm bellek elemanlarnda saklanacak yeni ikili deeri temsil ederler. Bu ilemlerden karlan sonu; ardl devrenin harici klarnn harici giriler ile bellek elemanlarnda saklanan bilginin bir fonksiyonu olduudur. Ardl (sral) devreler, sinyallerin zamanlamasna bal olarak iki grupta toplanabilir: Senkron (e zamanl) ve asenkron (e zamanl olmayan) ardl devreler.
Bileik devre klar Bellek klar

Bileik devre lojik kaplar

Bellek elemanlar

Harici giriler ekil 10.2. Ardl devrelerde nceki durumlarn deerlendirilmesi.

Senkron ardl devrelerde, bellek elemanlarn sadece belirli zaman dilimlerinde etkileyen sinyaller kullanlr. Sinyaller oluturulurken snrl sreli darbeler kullanlr. Bu ekilde darbelerin kullanld bir sistemde zorluk, farkl kaynaklardan ayn kapnn girilerine ulaan iki bilginin (sinyalin) nceden tahmin edilmeyen gecikmeler gstermesi ve bilgilerin birbirinden bir miktar da olsa ayrlmasdr. Senkron sral devrelerde, senkron alma periyodik tetikleme sinyalleri (clock pulses) dizisi reten ana sinyal reteci (master - clock generator) ile salanr. Bellek elemanlarnn giriinde tetikleme sinyalleri kullanan senkron sral devreler, tetiklemeli (saatli) sral devreler (clocked sequential logic) olarak adlandrlr.

Senkron Sral / Ardl Devreler

293

Kararszlk probleminin olumad bu devrelerde, bellek eleman olarak Flip-Flop devreleri kullanlr. Asenkron (e zamanl olmayan) sral devrelerde, kn deimesi giri sinyallerinin bir veya daha fazlasnn deimesine bamldr. Giri ve buna bal olarak k durumu herhangi bir anda etkilenebilir (deiebilir). Asenkron sral devrelerde yaygn olarak kullanlan bellek elemanlar zaman gecikmeli elemanlardr. Zaman gecikmeli bir elemann bellek yetenei, sinyalin eleman iinde yaylmasnn belli bir zaman almas olgusundan kaynaklanmaktadr. Pratikte mantk kaplarnda meydana gelen gecikme, ihtiya duyulan gecikmeyi salayarak fiziksel gecikme nitelerine olan ihtiyac ortadan kaldrr. Kaplarla oluturulan asenkron devreler geri beslemeli bileik devre olarak deerlendirilebilir ve bu ekildeki devrelerde geri besleme nedeni ile devrenin kararl alma durumu bozulabilir. 10.1 Ardl Devrelerin Analizi Ardl devre, bileiminde en az bir FF bulunduran, bunun tesinde giri-k durumunu belirleyen bileik devreler (lojik kaplar) ieren dzeneklerdir. Ardl devrelerin davran; girilerine, klarna ve mevcut durum ile alabilecekleri gelecek durumlara gre belirlenir. Ardl bir devrenin analizi; girilerin, klarn ve i sras tablosu veya emasnn elde edilmesi eklinde gerekletirilir. Ardl devrelerin davrann tanmlayan boolean ifadeleri yazlabilir. Ancak, bu ifadelerin dorudan veya dolayl olarak gerekli zaman srasn iermesi gerekir. Ardl devreyi analiz etmek iin, tetiklemeli ardl devreye bir rnek vererek ardl devrelerin davranlarn aklayan eitli yntemleri inceleyelim. ekil 10.3te genel bir ardl devre rnei grlmektedir. Devre, bir 'x' giri deikeni ile A ve B olarak isimlendirilen iki adet tetiklemeli R-S FFye sahiptir. A FFsinin SA ve RA girileri, C1 ve C2 ile simgelenen bileik devreler tarafndan salanr. B FFsinin SB ve RB girileri ise, C3 ve C4 bileik devreleri tarafndan retilir. Devrenin incelenmesini kolaylatrmak amacyla, FFlerin klarndan kap girilerine olan balantlar gsterilmemi, bunun yerine balantlar girilerine konan harf sembolleriyle belirtilmitir. Devrede kullanlan FFler tetiklemeli olduklarndan, girilerin etkisi tetikleme palsleri srasnda alglanr ve FFlerin gei zelliklerine gre A(t+1), A'(t +1), B(t+1), B'(t+1) gelecek durumlar retilir. Bu ekilde genel zellikleri tanmlanan bir ardl devrenin analizi deiik yntemle yaplabilir:

294

Senkron Sral / Ardl Devreler

- Durum Gei emas Yntemi, - Durum Gei Tablosu Yntemi, - Durum Denklemleri Yntemi, Bu yntemleri sras ile aklayalm.
A B X SA FF A RA Q Q

C1

A A

C2
A B X

C5

Y C3
FF B Q Q

B B

C4
CLK

ekil 10.3. Ardl devre rnei.

10.1.1. Durum Gei emas Yntemi Durum gei emas yntemi; ardl devrenin szel anlatmn en iyi yanstan, mevcut durum-gelecek durum ilikisini grsel biimde sergileyen bir yntemdir. Bu yntemde, devrenin her durumu bir daireyle, durumlar arasndaki geiler ise daireleri birbirine balayan ynl oklar ile gsterilir. Her dairenin iindeki ikili say, dairenin temsil ettii durumu tanmlar. Geileri gsteren oklar zerine ise sz konusu durum geiinin hangi girdilerle gerekletii ve ktnn ne olduu yazlr. Bu gsterim iin kesme iareti (/) kullanlr ve bu kesme iaretinin soluna girdiler, sana ise ktlar yazlr. Bir durum deiiklii sz konusu deil ise, durum gei oku balad noktaya dner (ekil 10.4). rnek 1: Tam toplayc ilemini ardl devre ile gerekletirmede oluan inceleyelim. olaylar

Bir toplayc devresinde elde terimi E, giri deikenleri ise A ve B sembolleriyle gsterilebilir. Szgelimi E=0 iken, giri deerleri A=1, B=1 olduunda E=1 durumuna geer ve toplaycnn k 0 olur. E=1 durumunda iken; A=0, B=0 dndaki giri deerlerinde devrenin durumunda bir deiiklik olmaz (ekil 10.4).

Senkron Sral / Ardl Devreler

295

Kesme / iaretinin solundaki deerler A ve B girilerini, sandaki terim ise Q knn durumunu ifade eder. Daire ierisindeki E deeri ile giri deerlerinin toplamn, devrenin alaca konumu (Q) ve Enin yeni deerini belirler. rnein E=0 iken; girilerin 0,1 olmas durumunda E=0 konumunu korurken, Q=1 deerini alr. Bu durumda gei oku balad daireye geri dner. E=1 iken; girilere 0, 0 uygulanmas durumunda Q=1 deerini alrken, E durum deitirerek 0 deerini alr. Gei oku E=o olan dier daireye doru deiimi gsterir.

0,0/1
A B/Q A B/Q

0,0/0 0,1/1 1,0/1

E=0 1,1/0

E=1

1,1/1 1,0/0 0,1/0

a) Ardl toplayc blok emas. A B E

Ardl Toplayc

Q E

b) Ardl toplayc durum gei emas. ekil 10.4. Ardl toplayc blok emas ve durum gei emas.

rnek 2: Paral satc kutu kola makinesi: Deiik yerlerde karlatmz paral kola satc makinenin durum gei emasn izelim. Makinenin girdilerinin 25, 50, 100 ve 250 birimlik madeni paralar olduunu varsayalm. knda ise kutu kola dsn ve gereinde parann zerini versin. Kolann 150 birim deerinde olduunu varsayarak, makinenin alaca durumlar; bo, kasada 25 var, kasada 50 var, kasada 75 var, kasada 100 var ve kasada 125 var diye sralayabiliriz. Bu deerleri kasann alaca durumlar kabul ederek daireler ierisinde gsterebiliriz. Makine kasada 125 birim var durumuna geldikten sonra hangi para atlrsa atlsn bir kola kutusu dmekte, parann st geri verilip makine bo durumuna dnmektedir. Kasada olabilecek paralar durumlar olarak tespit ettikten sonra atlabilecek para birimlerini / iaretinin solunda gsterip, / iaretinin sanda ise kolann dp (1), dmedii (0) ve ayrca kalan para miktar gsterilirse, ekil 10.5deki durum emas elde edilir.

296

Senkron Sral / Ardl Devreler

50/0,0 50/0,0 25/0,0

25
25/0,0 250/1,0 100/0,0 50/0,0 100/1,25 50/1,0 100/0,0 0/1,?

50

25/0,0

75
50/0,0 50/0,0

125
25/0,0 100/1,50

100

25/0,0

ekil 10.5. Kutu kola makinas iin durum gei emas.

Bu rnekte szel anlatmda gei emasn kardk. Lojik emas izilen ardl devrede gei emas oluturulabilir. Bunu da bir rnekle aklayalm. rnek 3: ekil 10.6da verilen mantk devresi, ardl bir fonksiyonu gerekletirmektedir. Devrenin girii x, k y, durumlar ise; A ve B iftidir. Bu devrenin durum emasn oluturalm. Devrenin incelenmesine bir balang durumundan, rnein AB=00 durumundan balanr. X=1 olduunda, FF girileri; SA = X'.B=0, RA = X.B' = 1, SB = X.A' = 1 ve RB = X'.A = 0 deerini alr. Bu giri deerlerine sahip FFlerin bir sonraki durumu AB=01 olarak belirlenir. Bu anda devrenin k; y=X.A.B'=0 olur. Devrenin incelenmesinden; devrenin alabilecei durumlar temsil eden AB deikenlerinin, 00, 01, 10 ve 11 kombinasyonlarn alabilecei bulunur. Bu kombinasyonlar devrenin durumlar olarak alnp devredeki durum deikenleri incelenirse, ekil 10.7deki durum gei emas elde edilir. Devrenin almasn yorumlamaya yardmc olan durum emasn bu ekilde elde etmek karmak bir yntemdir. Bu nedenle, bir devrenin durum emas daha sonra anlatlacak durum tablosundan dorudan izilebilir.

Senkron Sral / Ardl Devreler

297

ekil 10.6. Ardl devre lojik emas. 0/0 1/0 1/0 01 0/0 11 1/0 0/0 1 00 1/1

0/0

ekil 10.7. Ardl devrenin durum emasnn izilmesi.

10.1.2. Durum Gei Tablolar Durum gei tablosu, ardl bir devrede mevcut durum ve giri-k deikenleri arasndaki ilikileri sergileyen bir tablodur. Bu tablo hazrlanrken, devrenin durum deikenleri says ile girdilerin says gz nne alnr. Bu durumda tabloda, flip-floplarn tetikleme palsndan nceki durumunu belirten mevcut durum, tetikleme pals uygulandktan sonraki durumu ifade eden sonraki durum ve k olmak zere ksm bulunur. Hem sonraki durum, hem de k blmleri, X=0 ve X=1 iin olmak zere 2 stundan oluur. Tablo olutururken, durum deikenleri says ile girdi says gz nne alnr. Buna gre devrede m tane FF varsa, m tane durum deikeni tanmlanr ve devrede 2m tane deiik

298

Senkron Sral / Ardl Devreler

durum sz konusu olur. Ayrca devrenin n tane girii varsa, 2n tane farkl giri deerleri birleimi sz konusu olur. Tablo oluturulurken, nce deiken bileimlerini ieren bir stun hazrlanr. Daha sonra, durum tablosunun oluturulmasna varsaylan bir ilk deerle balanr. Analiz her ne kadar keyfi bir durumla balayabilirse de, ekil 10.6daki devreyi incelemeye 00 durumu ile balayacaz. Mevcut durum 00 iken; A=0 ve B=0 olur. Bu anda her iki FF reset konumunda ve X=0dr. Bu deerlerin uyguland ekil 10.6daki, VE kaplarndan hi birisi mantk '1' sinyali retmez ve dolaysyla sonraki durum deimeden kalr. Bu durumda, AB=00 ve X=0 iken, tetikleme sinyalinden sonraki durum 00 olarak belirlenir. AB=00 iken X=1 olunca; 1. kap B FFsinin S giriine 1 sinyali retirken, 4. Kap A FFsinin R giriine 1 sinyali retir. Tetikleme sinyali FFleri tetikleyince, A FFsi k 0 ve B FFsi k 1 olur. Bu bilgiler tabloya tanrsa, sonraki durum AB=01 olarak oluur. Ayn ekilde, dier olas mevcut durumdan balayarak sonraki durum elde edilebilir. Elde edilen deerler; girilerin, mevcut durumun ve kullanlan FF trnn bir fonksiyonudur (ekil 10.8).
MEVCUT DURUM SONRAK DURUM X=0 X=1 IKI X=0 X=1

AB 00 01 10 11

AB 00 11 10 10

AB 01 01 00 11

Y 0 0 0 0

Y 0 0 1 0

ekil 10.8. ekil 10.6daki devrenin durum gei tablosu.

Lojik devreden k blmnn deerlerini bulmak daha kolaydr. rnek devrede, yalnzca X=1, A=1 ve B=0 iken y k 1e eittir. Bu nedenle; mevcut durum=10 ve X=1 durumunda y=1, bu durum dndaki btn durumlarda k stunlar '0' olarak yazlr. Ardk bir devrenin harici klar, mantk elemanlarndan ve FF klarndan alnabilir. Mantk kaplarndan k alnmas halinde durum tablosunda k blm gereklidir. k olarak yalnzca FF klar sz konusu ise, FFlerin klar mevcut durum stununda zaten verildiinden durum tablosunun k blm iptal edilebilir.

Senkron Sral / Ardl Devreler

299

10.1.3. Durum Denklemleri Durum denklemleri, flip-floplarn durum gei artlarn tanmlayan matematiksel bir ifadedir. Denklemin sol taraf FFnin sonraki durumunu, bir boolean fonksiyonu olan sa taraf ise sonraki durumu 1e eitleyen mevcut durum artlarn tanmlar. Sonraki durum artlarnn harici giri deikenleri ve FF deerleriyle tanmlamas dnda, durum denklemi eklen FF karakteristik denklemine benzer. Durum denklemi, dorudan doruya durum tablosundan elde edilir. rnein; A FFsine ait durum denklemi ekil 10.8den elde edilebilir. Sonraki durum stunlarndan A FFsinin 1 durumuna drt kez getiini grrz. Bu durumlar; X=0 iken AB= 01, 10, 11 durumlar ile, X=1 iken AB=11 olduu bileenlerdir. Anlatlanlar bir durum denkleminde matematiksel olarak; A(t+1)=(A'B+AB'+AB)X' + ABX forml ile ifade edilebilir. Denklemin sol taraf; FFnin harf semboln ve FFnin bir sonraki alaca deeri ifade eden zaman fonksiyon semboln ierir [A(t+1)]. Ayn ekilde, B FFsinin drt kere 1 deerine sahip olduu durum tablosunda grlmektedir. Bu durumda, tablodan faydalanarak B FFsi iin; B(t+1)=A'BX'+(A'B'+A'B+AB)X denklemi yazlabilir. Durum denklemlerinin sa taraf mevcut durum iin bir boolean fonksiyonudur. Bu fonksiyon 1e eit olunca, bir sonraki tetikleme pals ile A FFsinin sonraki durumu 1 olur. Fonksiyonun 0 olmas ise, sonraki durumu 0a eitler.

ekil 10.9. FF durum denklemlerinin Karnaugh haritas yardmyla sadeletirilmesi.

300

Senkron Sral / Ardl Devreler

A ve B FF lerinin durum denklemleri, ekil 10.9daki Karnaugh haritalar ile sadeletirilebilir. Yukarda bulunan durum denklemleri Karnaugh haritalarna tanr ve Karnaugh yardmyla sadeletirme yaplrsa, sadeletirme sonucunda; A(t+1)=Ax'+Bx' +AB denklemleri bulunur. 10.2. Ardl Devre Tasarm Ardl bir devrenin zmlenmesi, lojik devreden yola karak durum gei emas ve durum gei tablosunun oluturulmas ve bylece devrenin giri k ilikisinin saptanmas ile sonulanan bir ilemdir. Bu ilem, ekil 10.11deki blok emada zetlenmektedir. ve B(t+1)=A'B+A'x+Bx

Lojik Devre

FF giri fonksiyonu

Durum Denklemi

Durum Gei Tablosu

Durum Gei emas

ekil 10.11. Ardl devre zmleme ileminin aamalar.

Ardl devrenin tasarm ise; oluturulmas istenen devrenin szck olarak ifade edilmesinden balayp, devre zmleme ileminin aamalarnn ters srada uygulanarak lojik devrenin izilmesi ile sonulanan bir ilemler dizisidir (ekil 10.12).

Szel Anlatm

Durum Gei Tablosu

Durum Gei emas ve Tablosu

Durum Sadeletirme

Sadeletirilmi Durum Gei Tablosu

FF Giri Fonksiyonu

Lojik Devre

ekil 10.12. Ardl devre tasarm aamalar.

Senkron Sral / Ardl Devreler

301

Her tasarm ileminde olduu gibi, tasarlanan devrenin en dk maliyet ile gerekletirilmesini salamak amacyla devrenin en az sayda eleman ile gerekletirilmesi gerekir. Devre izimi aamasndan nce, ardl bir devrenin maliyetini lojik kaplarn ve FFlerin belirledii gz nnde bulundurularak, devre en basit ekline getirilir. Devrenin basitletirilmesine ynelik bu ileme, durum sadeletirme denir. Ardl devre tasarmnda takip edilecek aamalarda bulunan ve daha nce aklanmayan konulardan birisi olan devre sadeletirmesi (durum indirgenmesi) ilemini inceledikten sonra, tasarm aamalarn rneklerle aklayalm. 10.2.1. Durum Sadeletirme (Durum ndirgeme) Her tasarm srecinde lojik devrenin maliyetinin en aza indirilmesi hedeflenir. Maliyeti drmenin en ksa yolu; kullanlan elemanlarn (FF ve kap devreleri) saysn azaltacak ilemlerin yaplmasdr. Ardl bir devrede kullanlan eleman saysn azaltmak amacyla yaplan ilem, durum indirgeme veya durum sadeletirme olarak adlandrlr. Durum indirgemesi, girik ilikisini yerine getirecek devreler arasndan en az donanma gereksinim duyan bulmaktr. Dier bir deyile, harici giri-k gereksinimlerini aynen koruyarak durum saysn azaltma ilemidir. Durum indirgemesinin, kullanlan FF saysn azaltrken gerekli lojik kap saysnn artmasna neden olabileceini unutmamak gerekir. ndirgeme ilemini aklamadan nce belirtilmesi gereken nemli bir nokta; indirgeme ileminin yalnzca giri ve k denklemleri veya deerleri ile ilgilenilmesi durumunda kullanlabileceidir. Mevcut durumlarn dorudan kt olarak kullanld devrelerde (rnein sayclar) yada oluturulan ara durumlarn ilevinin olduu sistemlerde durum indirgemesi yaplamaz. Durum indirgemesi ilemi, yuvaya dnenreset ve yuvaya dnmeyennonreset devreler iin farkl ekillerde gerekletirilir. Ardl bir devre, belirli ilemler sonucunda belirli bir duruma yani bir yuva durumuna dnyorsa, yuvaya dnen devre olarak nitelendirilir. Yuvaya dnen devrelerde durum indirgemesi, edeer durumlar kaynatrlmas ile gerekletirilir. ki mevcut durumun edeer saylabilmesi iin, gelecek durumlarnn ve rettikleri ktlarn ayn olmas gerekir. Kaynatrlacak durumlar, durum tablosundan yararlanlarak belirlenir. rnek 4: ekil 10.13.ada durum gei tablosu verilen ardl devrenin durum saysn indirgeyelim. Bu rnekte yuva, E durumudur. Tablonun incelenmesinden; A ve D durumlarnn ayn gelecek ve ayn kt deerlerine sahip yani edeer olduklar grlr. Dolaysyla bu iki durum A=D zdelii ile birletirilirse; D durumu silinir ve D grlen yere A yazlrsa, ekil 10.13.bdeki yeni tablo elde edilir. Sonu olarak; be olan durum says drde ve devre iin gerekli FF says ten ikiye indirgenmi olur.

302

Senkron Sral / Ardl Devreler

Durum emas verilen bir devrede durum indirgeme ilemi yaplmas gerektiinde, durum emasndan durum tablosunun oluturulmas gerekir. ekil 10.14de yalnzca giri - k sras nemli olan, i durumlarn yalnzca gerekli sray salamak iin kullanld bir devrenin durum emas grlmektedir. Bu nedenle, dairelerin ierisindeki iaretli durumlar ikili deerleri yerine harf sembolleri ile gsterilmitir.

imdiki Gelecek durum durum (Sonraki) X=0 X=1 A A C B C D C D E D A C E E E (a)

kt X=0 =1 0 1 1 0 1 1 0 1 0 1 imdiki durum A B C E Gelecek durum kt X=0 X=1 X=0 X=1 A C 0 1 C A 1 0 A E 1 1 E E 0 1 (b)

ekil 10.13. Durum tablosu verilen bir devrenin durum saysnn azaltlmas.

Durum emasnda daireler ierisindeki harfleri mevcut durum kabul ederek, gelecek durum ve klar elde edebiliriz. Devre ilk balang a durumunda iken, 0 girii 0 k retir ve devre a konumunda kalr. Mevcut durum a iken giriin 1 olmas; 0 k ve sonraki durum olarak b konumunu verir. Mevcut durum b iken giri 0 olunca, k 0 ve sonraki durum c olur. Durumlar inceleme ilemine devam edilmesiyle, ekil 10.15.adaki tablo oluur. Elde edilen durum gei tablosunda, D ile F ve E ile G durumlarnn edeer olduu grlr. Edeer olan iftlerden F ve G durumlar silinir ve gelecek durum stununda F grnen yere D, G grlen yere E yazlrsa, ekil 10.15.b deki tablo elde edilir. ncelenen rnekte ardl devrenin durum says 7den 5e indirilmi, ancak gerekli FF saysnda bir azalma olmamtr. nk, 'm' sayda FF ile 3m sayda farkl durum temsil edilebilir. Bu nedenle; 3 FF ile 23=8 farkl durum temsil edilebilse de, 5 farkl durumda ancak 3 adet FF ile oluturulabilir. Bununla beraber, ekil 10.15.adaki 7 durumlu tablo kullanlmas ile kullanlmayan bir durum kalrken, 5 durumlu tablo kullanlmas halinde kullanlmayan durum kalr. Kullanlmayan durumlar devre tasarm srasnda farketmez durumlar (dont care) ifade eder. Farketmez durumlar genellikle daha basit bir Boolean fonksiyonu oluturduu iin, 5 konumlu devre 7 konumlu devreye gre daha az lojik kap gerektirebilir.

Senkron Sral / Ardl Devreler

303

0/0 a 1/0 0/0 1/1 g 0/0 b 1/0 d 1/1 f 1/1 0/0 1/0 0/0 1/1 e

0/0 c

0/0

ekil 10.14. rnek durum emas.

imdiki Durum

Gelecek Durum X=0 X=1

kt X=0 X=1

imdiki Durum

Gelecek Durum X=0 X=1

kt X=0 X=1

A B C D E F G

A C A E A E A (a)

B D D F F F F

0 0 0 0 0 0 0

0 0 0 1 1 1 1

A B C D E

A C A E A

B D D D D

0 0 0 0 0

0 0 0 1 1

(b)

ekil 10.15. Durum emasndan durum tablosunun elde edilmesi ve tablonun indirgenmesi.

rnek 5: Parola Seici: Bir haberleme sisteminde bilgiler erli bit bekleri biiminde iletilmektedir. Bu beklerden 011 kombinasyonu anahtar bileke (parola) olarak kabul edilmekte ve bu deerlere sahip bein varl seildiinde kt 1 olup, bir alarm devresini altrmakta, dier btn kombinasyonlar iin kt 0 olmaktadr. kn 0 olduu durumlarda balang durumuna dnlmektedir. Bu ilemleri gerekletirecek ardk devreyi tasarlayalm.

304

Senkron Sral / Ardl Devreler

Yaplan aklamalar referans alan, sistemin durum gei emas ve durum gei tablosu ekil 10.16daki gibi izilebilir. Ayrca durum gei tablosunda her bir erli grup oluurken, makinenin belleinde birikmi bulunan bilgiler de yazlabilir.
P0 --P1 0/0 P3 000/0 000 1/0 001 0/0 010 0-0/0 1/0 P4 011/1 011 0/0 100 1/0 0/0 P5 101/0 101 0/0 110 P2 1-1/0 P6 111/0 111

---

---

---

---

---

---

---

---

(a) imdiki durum P0 P1 P2 P3 P4 P5 P6 Gelecek durum X=0 X=1 P1 P3 P5 P0 P0 P0 P0 (b) ekil 10.16. Parola seici durum gei emas ve durum gei tablosu. P2 P4 P6 P0 P0 P0 P0 kt X=0 0 0 0 0 0 0 0 X=1 0 0 0 0 1 0 0

Ardl durum tablosunda, P0 durumunun yuva durumu olduu kolayca anlalabilir. Durum gei tablosundan, P3, P5, ve P6 durumlarnn hem X=0 hem de X=1 girdileri iin ayn ktya ve gelecek duruma sahip olduklar grlmektedir. Bu durumlar P3 durumu altnda toplanrsa, ekil 10.17deki indirgenmi durum tablosu elde edilir. ki tablonun karlatrlmasndan; durum saysnn azaltlmasna karlk, gerekli FF saysnda bir azalma olmad grlr.

Senkron Sral / Ardl Devreler

305

imdiki durum P0 P1 P2 P3 P4

Gelecek durum X=0 X=1 P1 P3 P3 P0 P0 P2 P4 P3 P0 P0

kt X=0 0 0 0 0 0 X=1 0 0 0 0 1

ekil 10.17. Parola seici indirgenmi durum tablosu.

10.2.2. Durum Tahsisi (Durum Atanmas) Ardl bir devrenin bileik devre ksmnn maliyeti, bileik devrelerin sadeletirilmesi iin kullanlan sadeletirme yntemleri ile azaltabilir. Ancak bileik devrenin sadeletirilmesi srasnda; balangtaki harf simgeleriyle gsterilmi olan durumlara birer ikili deer atama ilemi, yani durum atamas denen baka bir faktr ortaya kar. Bu faktr zellikle ardl devre d giri-k ular asndan deerlendirildii zaman faydaldr. Oysa, sayc ve zamanlayc gibi devrelerde eriilen durum ayn anda devrenin ktsn oluturduundan, durum atamas konusunda hibir esneklik olamaz ve durumun ikili deeri ktnn deerine eittir. Mevcut birok durum tahsisi yntemi bulunmaktadr (Armstrons-Hunaphrey vb.). Ancak bu yntemler ierisinden minimum maliyetli bir bileik devre garanti edecek bir durum tahsisi (atamas) yntemi belirlenememitir. Bu yntemler anahtarlama ve durum makinalar teorisi ile ilgili kaynaklarda bulunabilir. Biz burada ardl devrenin tasarm aamalarn rneklerle inceleyelim. 10.2.3. Ardl Devre Tasarm Aamalar ve Tasarm rnekleri Ardl devrenin tasarm, devrenin zelliklerinin tanmlamasyla balar ve bir mantk emasyla veya mantk emas elde etmek iin kullanlabilecek Boolean fonksiyonlar ile devam eder. Doruluk tablosuyla tam olarak tanmlanabilen bileik devrelerin tersine, sral devreler zellik tanm iin bir durum tablosu gerektirir. Bu nedenle ardl devrelerin tasarmnda ilk adm; durum tablosu, durum emas veya durum denklemlerinden birisinin oluturulmasdr (ekil 10.12). Dier yandan, senkron ardl bir devre FF ve lojik kaplardan oluur. Bu nedenle, tasarm srasnda kaplarn oluturduu bileik devre ve FFlerin oluturduu ardl devrenin birlikte tasarlanmas gerekir. Tasarm srasnda takip edilecek admlar aadaki gibi zetlenebilir: i- Devre szel olarak aklanr. Bu arada devre emas, zamanlama emas veya dier uygun bilgiler aklanabilir. Bunlardan devrenin durum gei emas izilebilir.

306

Senkron Sral / Ardl Devreler

ii- Devre konusunda verilen tm bilgiler ve durum gei emas deerlendirilerek durum tablosu oluturulur. iii- Durumlar simgelerle (rnein harf) ifade edilerek, durum indirgeme yntemleri yardmyla durum says azaltlmaya allr. iv- Elde edilen durum tablosunun harf iermesi halinde, her bir duruma karlk binary deer atanr. v- Eldeki durum saysna bal olarak gereken FF says belirlenir ve her bir FFye byk harf sembol verilir. vi- Kullanlacak FF tr (SR, JK, T, D trlerinden biri) seilir. vii- Durum gei emasndan yola karak ve seilen FF trnn davran gz nne alnarak FF durum denklemleri oluturulur. viii- Karnaugh haritas veya farkl bir sadeletirme yntemi kullanlarak sadeletirme yaplr ve FF giri fonksiyonlar elde edilir. ix- Lojik devre izilir ve FF balantlar gsterilir. Ardl devre tasarmnda tecrbe kazandktan sonra, tasarm iin sralama aamalar azaltmak ve tasarm ilemini hzlandrmak mmkndr. Ayrca durum saysnn ve durumlara atanan ikili deerlerin bilinmesi durumunda 3 ve 4 nolu basamaklar atlanabilir. Tasarmda kullanlacak FF tr tasarm srasnda belirlenebilecei gibi, tasarmcnn piyasadan temin edebildii trlere de bal olabilir. Dijital sistemlerin birou, mevcutlar arasnda en kullanl FF tr olmas nedeniyle JK FFler ile oluturulur. FF trlerinin tmnn bulunduu durumlarda; veri transferi gerektiren (kaymal kaydedici gibi) uygulamalarda RS veya D tipi, sayc gibi uygulamalarda JK veya T tipi, genel uygulamalarda ise JK tipi FFler tercih edilir. rnek 6: ekil 10.18de blok emas ve alma program verilen lojik devreyi RS, JK, D ve T tipi FFler kullanarak ayr-ayr tasarlayalm. alma programnda grld gibi, ilk tetikleme iareti ile Q1=0, Q2=1 olacak yani D1 snk D2 yank olacaktr. Daha sonraki tetikleme iaretlerinde srasyla; Q1=0, Q2=0 Q1=1, Q2=0 Q1=1, Q2=1 yani D1 ve D2 snk D1 yank, D2 snk D1 ve D2 yank durumlar oluacaktr.

zetlenen k dizisini gerekletiren devre ilk durumuna dner ve ilem tekrar balar. Aklamalardan anlalaca zere, devre klarnn deime sresini tetikleme iaretinin

Senkron Sral / Ardl Devreler

307

frekans tayin eder. Tetikleme iaretinin frekansnn artmas ile LEDin yanp snme sreleri azalr.
Q1

Clk Q1 0 0 1 0 2 1 3 1

Q2 1 0 0 1

Clk

Lojik Devre Q2

ekil 10.18. rnek lojik devre blok emas ve alma program.

i- Tasarm srasnda daha nce verilen ilem srasndan bazlar ihmal edilebilir. Bu
durumda; durum says 4 olduundan kullanlacak FF says 2 olarak tespit edilir. ii- Seilen FF tipi iin, devre k tablosu ve FF gei tablosundan faydalanlarak devre durumu gei tablosu hazrlanr (ekil 10.19). iii- Her bir gei tablosu Karnaugh haritasna uygulanarak, sadeletirilmi lojik ifade elde edilir. iv- Bulunan eitliklere gre, FFlere kaplar eklenerek lojik devre izilir. zm 1: lk olarak RS FF ile tasarm yaplacana ve kullanlacak FF says 2 olacana gre; devrenin k durumlarn gsteren devre k tablosu hazrlanr (ekil 10.19.a.). Daha sonra ekil 10.19.bde verilen RS FF gei tablosundan faydalanlarak, Q1 iin S1, R1 ve Q2 iin S2, R2 geileri oluturulur (ekil 10.19.c). ekil 10.19.cdeki durum gei tablosunun oluumunda kullanlacak FFye ait gei tablosundan faydalanlr. Q1 ve Q2 nin k srasyla; Q1 k iin 0-0-1-1-0 ve Q2 k iin 1-0-0-1-1 eklindedir. Bu deiimlere gre S1-R1 ve S2-R2 deerleri yazlr. Bu deerler; Q1; 0dan 0a geerken S1=0, R1=d 0dan 1e geerken S1=1, R1=0 1den 1e geerken S1=d, R1=0 1den 0a geerken S1=0, R1=1 eklindedir. Q1 iin yazlan bu deerler gibi, Q2 iin R2 ve S2 deerlerinin bulunarak tabloya yazlmas ile ekil 10.19.cdeki durum gei tablosu elde edilir.

308

Senkron Sral / Ardl Devreler

Q1 0 0 1 1 lk durum 0

Q2 S1 1 0 0 1 1

R1 S2

R2

Qt 0 0 1 1

Qt+1 0 1 0 1

S 0 1 0 d

R d 0 1 0

a) Devre k tablosu. Q1 0 0 1 1 0 Q2 1 0 0 1 1 S1 0 1 d 0 R1 d 0 0 1

b) RS FF gei tablosu.

S2 0 0 1 d

R2 1 d 0 0

c) Devre durum gei tablosu. ekil 10.19. Ardl devre tasarmnda devre k tablosu ve RS FF gei tablosundan faydalanlarak devre durum gei tablosunun oluturulmas.

Bulunan deerler S1, R1, S2 ve R2 iin oluturulan Karnaugh haritalarna tanp, bu deikenler iin basitletirilmi eitlikler elde edilir (ekil 10.20). Elde edilen eitlikleri temsil eden lojik devrenin izilmesi ile, ekil 10.21deki devre oluur.

S 1 Q1
0 Q2
1

1
0 1 0 S1=Q2' d 0

02 Q

R 1 Q1
0 1

1
0 d R1=Q2 0 1

0 Q2 1
0 1

S 2 Q1
0 0 S2=Q1 1 d

0 Q2 1
0 1

R2 Q1
d 1 0 0 R2=Q1'

ekil 10.20. Gei tablolarnn Karnaugh haritalarna tanmas ve eitliklerin yazlmas.

Senkron Sral / Ardl Devreler

309

D1

D2

S1 CLK R1

Q1

S2 CLK

Q2

Q1

R2

Q2

Clk

ekil 10.21. ekil 10.18deki ilemi, RS FFlerle gerekletirecek ardl devrenin lojik emas.

zm 2: Ayn problemi JK FFler kullanarak gerekletirelim. Ayn ilem sras ve 2 adet JK FF kullanlarak, ayn ilemi gerekletirecek devreyi izelim. nce ekil 10.22.ada verilen JK gei tablosunu kullanarak, ekil 10.22.bde verilen J1, K1, J2, K2 girileri iin FF gei tablosu oluturulur. FFlerin gei tablosundaki deerlerin Karnaugh haritalarna tanmas ve gruplandrma yaplmas sonucunda ekil 10.22.cdeki eitlikler elde edilir.
Qt 0 0 1 1 Qt+1 0 1 0 1 J 0 1 d d K d d 1 0

a) JK FF gei tablosu.

Balang durumu

Q1 0 0 1 1 0

Q2 1 0 0 1 1

J1 0 1 d d

K1 d d 0 1

J2 d 0 1 d

K2 1 d d 0

b) Devre durum gei tablosu.

J1 Q 1
Q2 0 1 0 1 0 J 1=Q 2' 1 d d

K2
1

Q1 0 0 1 0 d K 1=Q 2 1 0 1

J2 Q 1
Q2 0 1

Q2

0 0 d J 2=Q 1

1 1 d

K2 Q1
Q2 0 1

0 d 1 K 2 =Q 1 '

1 d 0

c) Karnaugh haritalar ile lojik fonksiyonlarn elde edilmesi. ekil 10.22. ekil 10.18deki devrenin JK FFlerle tasarlanmas.

310

Senkron Sral / Ardl Devreler

Karnaugh emalarndan yazlan eitlikleri temsil eden lojik devrenin izilmesi ile, ekil 10.23deki ardl devre oluur.

D1

D2

J1 CLK K1

Q1

J2 CLK

Q2

Q1

K2

Q2

CLK

ekil 10.23. ekil 10.18deki ardl devrenin JK FFlerle gerekletirilmesi.

zm 3: stenilen devreyi D tipi FFlerle gerekletirmek iin; ekil 10.24.adaki D tipi FF gei tablosundan faydalanlarak ekil 10.24.bdeki FFlere ait gei tablosu oluturulur. Gei tablolarnn Karnaugh haritalarna tanmas ile, gerekletirilmesi gerekli fonksiyonlar yazlr (ekil 10.24.c). Yazlan fonksiyonlar temsil eden lojik devrenin izilmesi ile ekil 10.24.ddeki ardl devre oluur.
Qn Q(n+1) 0 0 0 1 1 0 1 1 D 0 1 0 1 Q1 Q2 D1 D2 0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 1 b) FFler iin gei tablosu.

Balang durumu

a) D tipi FF gei tablosu. D1 Q1


Q2

D2 Q1 0 1 1 0
Q2

0 1 1 0

0 0 0 1 0

1
D1 D2

1 1
CLK D1 Q D2 Q Q

D=Q2'

D2=Q1

c) Gei tablolarnn Karnaugh haritalarna tanmas.

d) Tasarlanan devrenin D tipi FF lerle gerekletirilmesi.

ekil 10.24. ekil 10.18deki devrenin D FFlerle gerekletirilmesi.

Senkron Sral / Ardl Devreler

311

zm 4: stenilen devreyi T tipi FFlerle oluturmak iin; ekil 10.25.adaki T tipi FF gei tablosundan faydalanlarak ekil 10.25.bdeki T1 ve T2 FFlerine ait gei tablolar oluturulur. Oluturulan T1 ve T2 deerlerinin Karnaugh haritalarna tanmas ile, gerekletirilecek devreyi temsil eden fonksiyonlar yazlr (ekil 10.25.c). Yazlan fonksiyonlar gerekletirecek devrenin izilmesiyle, ekil 10.25.ddeki devre oluur.
Qn Q(n+1) 0 0 0 1 1 0 1 1 T 0 1 1 0 Q1 0 0 1 1 0 Q2 1 0 0 1 1 T1 0 1 0 1 T2 1 0 1 0

a) T tipi FF gei tablosu.

b) Devre durum gei tablosu.

T 1 Q1
Q2

T 2 Q1 0 1 0 1 0 1
Q2

0 1

0 0 0 1 1

1 1 0

T1=Q1'Q2'+Q1Q2=Q1

Q2

T2= Q1'Q2+Q1Q2'=Q1 + Q2

c) Durum gei tablosunun Karnaugh haritalarna tanmas.

D1

D2

T1 Q1 CLK Q1 CLK

T2 CLK

Q2 Q2

d) Tasarlanan devrenin T tipi FFler ile oluturulmas. ekil 10.25. ekil 10.18deki devrenin T tipi FFlerle gerekletirilmesi.

312

Senkron Sral / Ardl Devreler

rnek 8: ekil 10.26.ada durum emas verilen tetiklemeli sral devreyi, JK FFlerle oluturmak iin gerekli tasarm yapalm. Durum gei emas, ikili deerleri belirlenmi olan drt durumdan oluur. Oklar kesme (/) iareti olmakszn tek bir ikili rakamla iaretlendii iin, bir giri deikenine karlk k deikeni olmad ve FFlerin durumlarnn devrenin klar olarak deerlendirilebilecei kabul edilir. Drt durumu gstermek iin ihtiya duyulan iki FF; A ve B harfleriyle, giri deikeni ise; X ile gsterilirse; ekil 10.26.b deki durum tablosu elde edilir. ekil 10.26.bde oluturulan durum tablosunda k blm yoktur. Mevcut durum ve giri deikenlerini kullanarak durum tablosunun doruluk tablosu eklinde dzenlendii form, ekil 10.27de grlmektedir. Gerekli durum geilerini salayacak olan FF giri koullar her bir mevcut durum iin sonraki durum ve giri deerleri ekil 10.27den aktarlarak yazlabilir. Yazm srasnda, kullanlan FFye ait gei tablosundan faydalanlr (ekil 10.26.c).
0 00 1 01 1 0 10 0 a) Durum emas. b) Durum Tablosu. 1 1 11 0 Mevcut Durum A B 0 0 0 1 1 0 1 1 Sonraki Durum X=0 X=1 A B A B 0 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0

Q(t) 0 0 1 1

Q(t+1) J K 0 0 d 1 1 d 0 d 1 1 d 0

c) JK FF Gei Tablosu. ekil 10.26. Durum emas verilen bir devrenin durum tablosunun oluturulmas.

Kullanlan FFler A - B, giriler ise JA, KA, JB, KB sembolleriyle gsterilir ve tasarlanan ardl devrede bulunacak bileik devre blok olarak gsterilirse; ekil 10.27deki devre

Senkron Sral / Ardl Devreler

313

oluur. Bileik devreye uygulanan giriler; harici giri ve FFlerin mevcut durum deerleridir.
Mevcut Durum A B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Giri x 0 1 0 1 0 1 0 1 Sonraki Durum A B 0 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 Flip-Flop Girileri KA JB D 0 D 1 D D D D 0 0 0 1 0 D 1 D

JA 0 0 1 0 D D D D

KB D D 1 0 D D 0 1

D Giriler

B BA A Bileik Devre

JA clk KA

A A

JB clk KB

B B

A
Q

B
Q

clk ekil 10.27. ekil 10.26da verilen devrenin gei tablosu ve oluturulacak devrenin blok emas.

Tasarlanan devre iin oluturan gei tablosunda FFlerin girilerine uygulanmas gerekli deerler belirlendikten sonra, tablodaki deerler Karnaugh haritalarna tanr. Karnaugh haritalarnda gruplandrma yaplr ve gruplar temsil eden eitlikler yazlr (ekil 10.28). Yazlan eitlikler, izilecek devreyi temsil eder. Elde edilen fonksiyonlarn lojik kaplar ve FFler kullanlarak izilmesi ile, ekil 10.29daki devre oluur. Tasarm srasnda lojik devre izme aamasna kadar gerekletirilen aamalardan bir ksm kaldrlabilir. rnein; Karnaugh haritalar iin gerekli bilgiler, dorudan durum tablosundan elde edilebilir. Bu durumda ilemler ksalr.

314

Senkron Sral / Ardl Devreler

ekil 10.28. fadelerin Karnaugh haritalarna tanmas ve eitliklerin yazlmas.

JA clk A KA clk x x

JB clk B

KB

ekil 10.29. Tasarlanan devrenin mantk emas.

Senkron Sral / Ardl Devreler

315

rnek 9: ekil 10.30da blok emas ve alma program verilen devreyi J-K tipi FFler kullanarak tasarlayalm. zm : Tasarmda 4 adet J-K FF kullanlacandan, J-K FFye ait gei tablosu yardmyla J-K FFlerin girilerine ait gei deerleri bulunur (ekil 10.31).
A Lojik B Devre C D Clk 0 1 2 3 4 5 6 7 8 9 10 A 1 1 0 1 0 1 1 1 0 0 0 B 1 0 1 1 0 0 0 0 1 0 0 C 1 1 0 0 1 1 0 0 0 1 0 D 1 0 1 0 1 1 1 0 0 0 1

clk

a) Blok emas. Q(t) 0 0 1 1 Q(t+1) J K 0 0 d 1 1 d 0 d 1 1 d 0

b) Oluturulacak devrenin alma program.

c) JK FF gei tablosu. ekil 10.30. Ardl devre tasarm ve alma tablosu.


Clk 0 1 2 3 4 5 6 7 8 9 10 ilk durum A 1 1 0 1 0 1 1 1 0 0 0 1 B 1 0 1 1 0 0 0 0 1 0 0 1 C 1 1 0 0 1 1 0 0 0 1 0 1 D 1 0 1 0 1 1 1 0 0 0 1 1 JA d d 1 d 1 d d d 0 0 1 KA 0 1 d 1 d 0 0 1 d d d JB d 1 d d 0 0 0 1 d 0 1 KB 1 d 0 1 d d d d 1 d d JC d d 0 1 d d 0 0 1 d 1 KC 0 1 d d 0 1 d d d 1 d JD d 1 d 1 d d d 0 0 1 d KD 1 d 1 d 0 0 1 d d d 0

ekil 10.31. alma programna gre oluturulan. FFlere ait gei tablolar.

Gei tablosundaki bilgilerin Karnaugh haritalarna tanmas gerekir. Tanma srasnda kullanlmayan kombinasyonlar farketmez olarak alnrsa, ekil 10.32daki Karnaugh

316

Senkron Sral / Ardl Devreler

haritalar ve lojik fonksiyonlar elde edilir. Karnaugh haritalarnda d ile gsterilen ve FFnin zelliinden dolay oluan farketmez durumu ile, kullanlmayan kombinasyonlardan dolay oluan ve x ile gsterilen farketmez durumu olmak zere 2 trl farketmez bulunmaktadr. Her iki farketmez durumu ayn erevede deerlendirilebilir.
JA AB CD 00 01 11 10 00 d 1 1 0 JA=D JC AB CD 00 01 11 10 KC AB 00 d 1 d d 01 1 0 d d 11 1 d d d 10 CD 00 d 00 d 0 d d 01 11 10 d 0 1 01 d d d d 11 d d 0 d 10 d d 1 1 01 0 1 x d 11 d x d d KA AB 10 CD 00 d 00 d d d d 01 11 10 d d d 01 d d x x 11 1 x 0 x JB AB 10 CD 00 1 00 x 0 0 1 01 11 10 x 0 0 01 11 10 d d 1 d x x x d x 0 0 1 KB AB 00 CD 00 x 01 11 10 d d d 01 1 0 x x 11 1 x 1 x 10 d d d d

KA=D' JD AB CD

JB=AD'

KB=C+D' KD AB 10 CD 00 0 00 d d d 1 01 11 10 0 0 d

00 00 d 01 d d 1

01 11 0 1 d d d d d d

01 d 1 d d

11 d d 1 d

10 d 1 0 d

11 10

JC=D'+A'B'

KC=D'+AB'

JD=AB+C

KD=B+AC'

ekil 10.32. ekil 10.30da verilen devre iin elde edilen gei durumlarnn Karnaugh haritalarna tanmas ve lojik eitliklerin yazlmas.

A C A D
JA Q A

B D A B
B

A B C

JB

JC

JD

clk A KA Q A

D1

clk B KB Q B

clk C KC Q C

clk D KD Q D

C D

D A B

B A C

ekil 10.33. Tasarlanan devrenin lojik emas.

Senkron Sral / Ardl Devreler

317

Elde edilen lojik eitlikleri gerekletirecek bileik devre ve JK FFler birlikte izilirse, istenilen alma programn gerekletirilecek ardl devrenin lojik emas elde edilir (ekil 10.33). FFler kullanlarak gerekletirilen ve ardl devreler olan sayclar, kaydediciler vb devrelere ait tasarm ekilleri daha sonraki blmlerde detayl olarak incelenecektir.

Tekrarlama ve alma Sorular 1. Ardl devreyi tarif ederek, bileik devre ile farkn aklaynz. 2. Ardl devreleri, uygulanan sinyallerin zamanlamasna bal olarak gruplandrnz. 3. Tetiklemeli ardl devreleri tanmlaynz. 4. Senkron ve asenkron ardl devreler arasndaki temel fark aklaynz. 5. Ardl devrenin davrann etkileyen faktrler nelerdir? 6. Ardl devre analiz yntemlerini sralaynz. 7. Durum gei emas yntemini zetleyiniz. 8. Tam toplayc devresinin durum gei emasn karnz. 9. Durum tablosu oluturma ilemini zetleyiniz. 10. Ardl toplaycda elde tablosu iin durum gei emasn oluturunuz. 11. Ardl toplayc durum gei emasndan faydalanarak durum tablosunu oluturunuz. 12. Ardl toplayc iin oluturulan durum tablosunu kullanarak durum denklemini karnz. Bulduunuz durum denklemini Karnaugh haritalar kullanarak sadeletiriniz. 13. Durum denkleminde eitliin sa ve sol taraflarnn tadklar anlamlar aklaynz. 14. 101 say beini parola olarak kabul eden bir sistemin durum emasn ve durum tablosunu oluturarak, sadeletirme ilemini yapnz. 15. Ardl devre zmleme ilemi aamalarn blok ema kullanarak zetleyiniz. 16. Ardl devre tasarm aamalarn maddeler halinde sralaynz. 17. Durum indirgeme terimini aklaynz. 18. Durum indirgemesi, ardl devrelerin hangi durumlar iin geerlidir? 19. Aada verilen durum tablosundaki durum saysn azaltnz.

318

Senkron Sral / Ardl Devreler

imdiki durum A B C D E

Gelecek durum (Sonraki) X=0 X=1 B C C D B C D A B C

kt X=0 X=1 0 1 1 0 0 1 1 0 0 1

20. Aada verilen durum tablosundaki durum saysn azaltnz.


imdiki durum A B C D E F Gelecek durum (Sonraki) X=0 X=1 A B C D B C A C B C B C kt X=0 X=1 1 0 0 1 0 0 1 1 0 0 0 0

21. Ardl devrelerde durum atamas ilemini tartnz. 22. Sras ile 0dan 10a kadar tek saylar k olarak veren ardl devreyi JK FFler kullanarak gerekletiriniz. 23. Blok emas ve alma tablosu verilen ardl devreyi RS FFler kullanarak tasarlaynz.
Q1 Clk Lojik Devre Q2

Clk 0 1 2 3

Q1 1 0 0 1

Q2 1 0 1 0

Senkron Sral / Ardl Devreler

319

24. 0-7 arasndaki tek saylar k olarak veren ardl devreyi JK FFler kullanarak tasarlaynz. 25. 0-15 arasndaki ift saylar sras ile k olarak veren ardl devreyi JK FFler kullanarak tasarlaynz.

BLM 11 SAYICILAR (COUNTERS)

Giri Giri darbelerine bal olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayc olarak adlandrlr. ok deiik alanlarda kullanlan sayc devreleri, FFlerin uygun ekilde balanmalaryla elde edilir. Dijital l, kumanda ve kontrol sistemlerinin en nemli elemanlar olan sayclar, deiik referanslara gre snflandrmak ve adlandrmak mmkndr. Sayclar en genel ekli ile aadaki gibi snflandrlabilir.

SAYICILAR

Tetikleme iaretlerinin uygulanna gre

Sayma ynne gre

Sayma kodlanmasna gre

Asenkron Sayc

Senkron Sayc

Yukar Sayc

Aa Aa/Yukar kili Sayc Sayc Sayc

BCD Sayc

Mod Sayc

322

Sayclar

A- Sayclarn tetikleme sinyallerinin uygulama zamanna gre snflandrlmas: Tetikleme sinyallerinin FFlere uygulan zamanna gre sayclar iki gruba ayrlr: i- Asenkron (farkl zamanl) sayclar, ii- Senkron (e zamanl) sayclar. Asenkron sayclarda, sayma ilemi iin kullanlan tetikleme sinyali ilk FFye uygulanr. lk FFnin Q veya Q kndan alnan sinyal ile daha sonra gelen FF tetiklenir. Dier bir deyile; FFler birbirini tetiklerler. Senkron sayclarda, tetikleme sinyalleri saycy oluturan btn FFlere tek bir hattan ayn anda uygulanr. Bu durumda devrede bulunan tm FFler birlikte tetiklenir.

B- Sayclarn sayma ynne gre snflandrlmas: Sayclar sayma ynne gre grupta incelenebilir: i- Yukar / leri sayclar (Up counters): Sayc 0dan balayp yukar doru sayma ilemi gerekletiriyorsa, yukar sayc denir. ii- Aa / Geri sayclar (Down counters): Sayc belirli bir saydan balayp 0a doru sayma ilemi yapyorsa, aa sayc olarak adlandrlr. iii- Yukar-Aa sayclar (Up-Down Counters): Sayc her iki ynde sayma ilemini gerekletirebiliyorsa, yukar-aa sayc olarak isimlendirilir.

C- Sayclarn sayma kodlanmasna gre snflandrlmas: Sayclar, saycnn takip edecei sayma dizisi referans alnarak gruplandrlabilir. Sayclar girilerine uygulanan darbe miktarna bal olarak 2n deiik durum alabilir. Dier bir deyile; n saydaki FF ile, 2n sayda sayma ilemi yaplr. adet FF kullanan sayc 8 kademe, drt adet FF kullanan sayc 16 kademe sayma gerekletirir. Sayclar, sayabilecei maksimum deeri sayabilecei gibi, belirli bir deere kadar sayma yapabilir. Sayclar, saylan dizinin kodlanmasna gre: kili sayc, BCD sayc, Mod sayc vb. gruplara ayrlabilir. Yaplan gruplandrmalarda; grubun birisi incelenirken, dier gruplarn elemanlarnn zellikleri ile karlalabilir. Bu nedenle, tetikleme iaretlerinin uygulanmas ekline gre sayclarn snflandrlmasndan balanarak, yeri geldike dier gruplandrmalar ierisinde bulunan alt gruplardan bahsedilecektir.

Sayclar

323

11.1. Asenkron Sayclar


Bir FFnin knn onu takip eden FFnin giriini tetiklemek iin kullanld sayclar, asenkron sayclar olarak adlandrlr. Asenkron sayclar, dalgal sayc veya seri sayc olarak ta isimlendirilir. Bu tip sayclarda FFler toggle modunda alrlar, yani uygulanan her tetikleme sinyali ile durum deitirirler. Asenkron sayclarn nemli zelliklerinden (mahsurlarndan) birisi, alma hz yani yaylm gecikmesidir. nk, 5 adet seri bal FFnin kullanld bir saycda herbir FFnin yaylm gecikmesi 10 nsn ise, devrede bulunan 5. FFnin konum deitirmesi iin 5x10nsn = 50 nsnlik bir zamann gemesi gerekir. Asenkron sayclar, yukar ve aa asenkron sayclar olarak snflandrmak mmkndr. 11.1.1. Asenkron Yukar Sayc (kili Dalgack Sayc) Asenkron yukar sayc, devredeki ilk FFden balayarak, FF knn bir sonraki FFnin tetikleme giriine dizi eklinde balanmasyla elde edilir. Devrede bulunan FFler 'toggle' modunda altklarndan, tetikleme sinyalinin ykselen kenar ile ilgili FFnin durumu 1den 0a yada 0dan 1e deiir. ekil 11.1.ada grlen asenkron saycda, en dk deerlikli FF olan ve gelen tetikleme sinyallerini alan A FFsi, ilk gelen tetikleme sinyalinin ykselen kenar ile durum deitirir ve QA k '1' olur. kinci gelen tetikleme sinyali, A FFsinin durumunu 1den 0a deitirir. Bu anda A FFsinin QA knn bal olduu B FFsi tetiklenir ve QB k '1' deerini alr.
1 clk JA QA QA JB QB QB
QB

Clk palsi
Balang

A
KA FF0 QA

B
QA

KB

QB FF1

1 2 3 4

QB 0 0 1 1 0

QA 0 1 0 1 0

(a) ki bitlik asenkron sayc devresi clk QA QA QB

(b) ki bitlik sayc k deerleri

(c) ki bitlik sayc FF k dalga ekilleri

ekil 11.1. Asenkron ikili sayc devresi ve dalga ekilleri.

324

Sayclar

Tetikleme sinyalleri ile FFlerde oluan k deerleri tablo olarak gsterilirse, ikili sayma dizisinin olutuu grlr (ekil 11.1.b). Bu nedenle devre, ikili sayc olarak adlandrlr. Oluan olaylarn dalga ekli formunda izilmesi ile, ekil 11.1.cde gzken k sinyal ekilleri oluur. Oluan dalga ekli, FFlerde tetikleme sinyaline bal olarak oluan k deerleri ile ilgili aklayc bilgi vermektedir. Sayma dizisinde, 4.tetikleme pals ile klarn 00 deerlerini ald ve sayma ilemine tekrar balanaca grlebilir. Aklanan devre, 4 kademeli ikili sayma ilemini gerekletirir ve FFler pozitif kenar tetiklemeli olduundan klardaki deimeler tetikleme sinyalinin ykselen kenarnda gerekleir. Negatif kenar tetiklemeli FFler kullanlmas durumunda, ekil 11.2.adaki balant oluur. Her bir FFnin Q knn, bir sonraki FFnin tetikleme sinyalini oluturduu ekil 11.2.adaki devrede oluan olaylar inceleyelim.
D
QD Sonraki kademeye D K J 1 1

C
QC C K 1 J 1

B
QB B K 1 J 1

A
QA A K 1 J 1 Clk

a) Drt bitlik asenkron yukar sayc devresi prensip emas.

b) Saycda bulunan FF klarndaki dalga ekilleri. ekil 11.2. Drt bit asenkron yukar sayc ve FF klarndaki dalga ekilleri.

Devrede bulunan FFler toggle modunda altklarndan, tetikleme sinyalinin den kenar ile ilgili FFnin durumu 1den 0a yada 0dan 1e deiir. En dk deerlikli FF olan ve gelen tetikleme sinyallerini alan A FFsi, ilk gelen tetikleme sinyalinin den kenar ile durum deitirir ve QA k 1 olur. kinci gelen tetikleme sinyalinin den kenar A FFsinin durumunu 1den 0a deitirir. Bu anda A FFsinin knn bal olduu B FFsi tetiklenir ve QB k '1' deerini alr.

Sayclar

325

Her tetikleme sinyali ile durum deitiren A FFsi, drdnc sinyalin sonunda Byi tekrar tetikleyerek QB knn 1den 0a dmesine neden olur. Bu deiim C FFsini tetikleyerek QC knn '1' olmasn salar. Tetikleme sinyalleriyle FFlerin klarnda olan deiimler ve herbir FFnin knda oluacak dalga ekli, ekil 11.2.bde grlmektedir. ekilde grld gibi, FFlerin k birer birer deierek, sinyalin sayc boyunca bir dalgack eklinde yaylmasn salar. Sayc devresindeki bir FFnin giri ve k sinyallerinin karlatrlmas durumunda; her bir FF kndaki sinyalin frekansnn, giriindeki sinyalin frekansnn yars olduu grlr. Bu durum, FFnin frekans blc olarak kullanlabilecei imkann ortaya karr. Saycda kullanlan FF klarndaki dalga ekillerinden grlecei zere; sayc devresindeki her bir FFde giriten uygulanan bilginin frekans ikiye blnmekte ve 4 kademeli bir saycda giriten uygulanan sinyal 16ya blnm olarak elde edilmektedir (ekil 11.2.b). Aklanan olaylar genel olarak; bir sayc devresindeki ilk FFnin giriine uygulanan sinyalin frekans, en son FFnin knda saycnn sayabilecei maksimum deer kadar blnm olarak elde edilir eklinde zetlenebilir. Bu tanm ile, 40 KHzlik bir tetikleme pals uygulanan 4 kademeli bir sayc devresinde; 1. FFnin knda 20 KHz, 2. FFnin knda 10 KHz, 3. FFnin knda 5 KHz, 4.FFnin knda ise 2.5 KHz lik bir sinyal elde edilir. En son FF knda, tetikleme pals 16ya blnm olur. 11.1.1.1. Sfrlamal ve nkurmal Asenkron Yukar Sayclar ekil 11.2.ada grlen devre 0dan balamakta ve yukar doru saymaktadr. Ancak FFlerin ve buna bal olarak saycnn balangta sfr olmamas durumunda, tm FFleri '0' konumuna kurmamz gerekir. Bu ilem, FFlerin asenkron silme (clear-reset) giriinden faydalanarak gerekletirilir. ekil 11.3.ada sfrlama devresi eklenmi asenkron yukar sayc devresi grlmektedir. Sfrlama giriine sahip saycdaki S1, R1, C1 elemanlarndan oluan sfrlama devresi, sfrlama ilemini gerekletirir. Sfrlama ileminin gerekletirilmesi iin, devredeki S1 anahtar devre alma anahtar ile ezamanl balanmaldr. alma anahtar ve sfrlama devresindeki S1 kapatld anda, R1-C1 seri devresinden ok byk bir arj akm geer (nk C1 botur ve zerindeki gerilim sfrdr). Bu arj akm nedeniyle, R1 direncinde byk bir gerilim dm oluur. R1in alt ucundaki 0 seviyeli bu gerilim, sfrlama sinyali olarak FFlerin sfrlama girilerine uygulanr ve tm FFlerin klar sfra kurulur. Daha sonra C1 kondansatr arj olur ve kondansatrde oluan +V gerilimi sfrlama girilerini etkisiz yapar. Kullanlan FFlerin sfrlama girilerinin '1' seviyesinde etkili olmas durumunda, sfrlama devresindeki C1 ile R1 elemanlarnn yer deitirmesi gerekir (ekil 11.3.b). Bu yeni devrede,

326

Sayclar

ilk arj akm srasnda tm gerilim R1 direnci zerinde deceinden devre sfrlanr. Daha sonra kondansatrn arj olmasyla devreden akan akm sfrlanacandan sfrlama girileri etkisizleir. Bylece, devrede sayma ilemi balamadan nce sfrlama ilemi gerekletirilir.
D
Q K

C
Q K

B
Q K

A
Q K

'1'
S1

D
Q R

CLK J Q

C
R

CLK J Q

B
R

CLK J Q

A
R

CLK
CLK J

C1

+v S1 R1
+ -

1 Seviyeli silme sinyali


R1

Sfrlama girileri Sfrlama hatt

C1

(a)
ekil 11.3. Sfrlama giriine sahip asenkron yukar sayc ve sfrlama devresi.

(b)

Belirli tip Flip-floplar, sfrlama girileri (Reset-R) yansra nkurma (preset-S) girilerine de sahiptir. Bu giri aktif olunca, ilgili FFnin k '1' deerine kurulur. Hem nkurma, hem de sfrlama girilerine sahip FFler kullanlarak, sayma ileminin istediimiz kademeden (saydan) balamas salanabilir. Belirli bir saydan balayarak sayma ilemi yapan devreler, 'nkurmal sayclar' (preset sayclar) olarak adlandrlr. ekil 11.4de nkurma ve sfrlama girilerine sahip J-K FFlerle oluturulan ve '0101' ikili saysndan saymaya balayan nkurmal sayc devresi grlmektedir. Bu devrede, 1e kurulmas istenen FFlerin nkurma girileri ile, 0a kurulmas istenen FFlerin sfrlama girileri birletirilerek darbe retici devreye balanr. Devreye gerilim uygulanmas ile, devredeki FFler 0 veya 1 deerlerine kurulur ve sayc 0101 deerinden balayarak yukar doru sayar.
+V

D
'1'
Q S K CLK J

C
'1'
Q S K CLK R J

B
'1'
Q S K CLK J

A
'1'
Q S K CLK J

S1

D
Q R

C
Q

B
Q R

A
Q R

R1

+ -

C1

ekil 11.4. Belirli bir kademeden balayan yukar sayc devresi.

Sayma ileminin balayaca deeri istee gre ayarlayabileceimiz devre rnei, ekil 11.5de grlmektedir. ok seenekli nkurmal sayc ad verilen bu devrede, sayma

Sayclar

327

ileminin balatlmasn istediimiz deer ikili say olarak ABCD girilerine uygulanr. rnein; sayma ilemine (4)10=(0100)2den balamak isteniyorsa, girilere A=B=D=0 ve C=1 deerleri uygulanmaldr. Devreye PE (Paralel Enable) sinyalinin uygulanmas ile bilgiler paralel olarak FFlere aktarlr. Clk sinyalinin ilk FFnin tetikleme giriine uygulanmas ile, sayc kurulan deerden balayarak yukar doru sayma ilemi yapar.

PE

CLK

J S Q CLK K R Q

J S Q CLK K R Q

J S CLK

J S Q CLK K R Q

K R Q

ekil.11.5. ok seenekli nkurmal sayc.

11.1.2. Asenkron Aa Sayc Belirli bir deerden balayp 0a doru sayma ilemi yapan ve bir FFnin knn daha sonraki FFnin tetikleme girii olarak kullanld devrelere, Asenkron aa sayclar denir. Asenkron aa saycnn asenkron yukar saycdan fark: FFler arasndaki balantda Q k yerine Q' klarnn kullanlmas ve sayma yndr. Bu fark dnda, asenkron yukar sayc ve aa saycnn alma prensipleri ayndr. adet FF ile gerekletirilen aa sayc devresi ekil 11.6.ada grlmektedir. Prensip emas verilen aa sayc devresinde, ekil 11.6.bde verilen saym dizisi oluur ve FF klar ekil 11.6.cde tabloda verilen deerleri alrlar. Devrenin almasn incelemek iin, balangta tm FF klarnn 0 olduu kabul edilir. FFler negatif kenar tetiklemeli olduklarndan, ilk gelen tetikleme sinyalinin negatif kenar ile A FFsi durum deitirir. QA k 1e giderken, QA k 1den 0a gider. Bu durumda B FFsinin tetiklenmesi iin uygun art salanr. Bu nedenle B FFsi durum deitirir ve QB k 0dan 1e giderken, QB k 1den 0a gider. QB k C FFsini tetikler ve QC=1 olurken, QC=0 deerini alr. Anlatlanlardan, ilk tetikleme sinyali ile tm FFler iin uygun tetikleme iareti olutuunu ve C=B=A=1 deerini aldn bulabiliriz (ekil 11.6.d).

328

Sayclar

kinci gelen tetikleme sinyalinin den kenarnda, A FFsi tekrar durum deitirir ve QA=0, QA=1 olur. Bu anda uygun tetikleme sinyali olumadndan, A dndaki FFlerde deiim olmaz. nk, gerekli olan tetikleme sinyalleri olumaz. kinci tetikleme pals sonucunda, FFler A=0, B=C=1 deerlerine sahip olur. Devam eden tetikleme sinyalleri ile durum deiiklikleri devam eder ve klarda ekil 11.6.dde gsterilen sinyaller oluur. k sinyallerinden grld zere, 8. pals ile tm FFlerin klar 0 olur. Bu durumdan sonra gelen ilk tetikleme sinyali ile, FFler balangca dner ve geri sayma ilemi tekrar balar. Aa sayclar, yukar sayclar kadar yaygn olarak kullanlmazlar. Kullanm yerlerinden birisi, belirli sayda sayma ilemi sonucunda sayma ileminin sona ermesinin istenildii sistemlerdir. Bu sistemlerde, sayc n kurma (preset) yardmyla istenilen sayya kurulur ve tetikleme sinyalleri ile geriye doru sayma ilemi balar. Sayma ileminin 0 deerine eritii durum tespit edilir ve sayma ilemi durdurulur. JK-FFli TTL 7476 entegresi ve n kurma ilemi yardmyla, 15-0 arasnda istenilen saydan geriye doru sayma ilemi gerekletirilebilir.

000

001 111

010 1 J S Q 1 J S Q 1 J S Q

110

CLK 1

A
Q 1

CLK K R

B
Q 1

CLK C K R Q 011 100

101

K R

a) Aag sayc prensip emas.

b) Aa sayc dizisi.

Say 7 6 5 4 3 2 1 0

C 1 1 1 1 0 0 0 0

B 1 1 0 0 1 1 0 0

A 1 0 1 0 1 0 1 0
d) Asenkron aa sayc FF klar dalga ekilleri.

c) Doruluk tablosu.

ekil 11.6. Aa sayc prensip emas, sayma dizisi, doruluk tablosu ve FF k dalga ekilleri.

Sayclar

329

11.1.3. Yukar - Aa Asenkron Sayclar Yukar sayc ve aa sayc yapsna sahip asenkron sayclar, kk bir deiiklikle hem aa hem de yukar sayc yapsnda dzenlenebilirler. Yukar / aa saycnn yaps, her FF kna konan kontrol devresi haricinde bu ksma kadar anlatlan sayclarn temel yapsndan farkl deildir. Kontrol devresi ile, bir sonraki FFnin darbe giriine bir nceki FFnin Q yada Q' knn balanmas salanr. ekil 11.7de grlen aa / yukar sayc devresinde; sayma modu (count mode) giriindeki sinyal 1 ise, B kaps aktif olarak Q knn bir sonraki FFnin tetikleme giriine uygulanmasn ve saycnn aa doru saymasn salar. Sayma modu giriine 0 uygulandnda ise, A kaps aktif olarak Q kn bir sonraki FFnin tetikleme giriine uygular ve yukar doru sayma ilemi gerekleir.
SAYICI MODU

Giri

J CLK K

A B

J CLK

ekil 11.7. Aa / Yukar Sayc Prensip emas.


Yukar/Aa Kontrol Girii A B C D

1 1 J CLK K R Q Q J CLK K R Q Q 1 J CLK K R Q Q 1 J CLK K R Q Q

ekil 11.8. 0-15 aras yukar / aa sayc devresi.

Asenkron yukar / aa sayc devresinde kullanlan kontrol devresi yerine zel-VEYA veya zel-VEYADEL kaps kullanmak mmkndr. Hatrlanaca zere zelVEYA kaps farkllk kaps, zel-VEYADEL kaps ise eitlik kaps olarak

330

Sayclar

almaktadr. zel-VEYA kapsnn sayc devresine ekil 11.8deki gibi balanmasyla sayma ileminin yn kontrol edilebilir. Kontrol giriindeki bilgi 1 ise, zel-VEYA kapsnn Qdan gelen giriindeki bilginin tersi kap knda oluur. Yani kontrol girii 1 seilmise, clk girii Q' deerine eit olurken, kontrol giriinin 0 seilmesiyle clk girii Q deerine eit olur. Ksacas, bir zel-VEYA kaps sayc devresinde yukar / aa sayma kontrol olarak kullanlrsa; kontrol giriinin 0 yaplmasyla sayc yukarya doru, 1 yaplmasyla sayc aa doru sayma ilemi gerekletirir. 11.1.4. Asenkron Sayclarla Belirli Bir Deere Kadar Sayma lemi Buraya kadar anlatlan sayc devreleri ile, FF saysna bal olarak 2n deerine kadar sayma ilemi gerekletirilebilir (n=kullanlan FF says). Dier bir deyile; sayc devreleri uygulanan tetikleme sinyaline bal olarak 2n deiik durum alabilir, yani 2n sayma yapabilir. Bir saycnn bu ekilde tekrar yapmadan sayabildii say miktarna, saycnn modu denir. rnein; Mod-8 sayc 7ye, Mod-10 saycs 9a kadar sayar ve tekrar 0a dner. 2n deeri dnda sayma isteniyorsa, sayc tasarmnda deiiklikler yaplmas gerekir. Bu ekildeki bir saymay gerekletirmek iin gerekli ilem; saylmas istenen en son sayy tespit ederek, bu saydan sonra devreyi balang noktasna dndrmektir. Bu ilem; sfrlama olarak isimlendirilir. Sfrlama ilemi iin iki farkl yntem kullanlr: Dolayl sfrlama (modlara gre sfrlama) yntemi ve Dorudan sfrlama yntemi. 11.1.4.1. Dolayl Sfrlamal Asenkron Sayclar Sayclar belirli bir deerden sonra sfrlamak iin yaygn olarak kullanlan yntemlerden ilki, dolayl sfrlama yntemidir. FFlerin aldklar durumlar ve kap devreleri kullanlarak, FFlerin sfrlama girileri yardm ile sayc devresindeki sfrlama ilemi gerekletirilmesi, dolayl sfrlama olarak adlandrlr. Modlara gre sfrlama yntemi olarak da adlandrlan bu yntemde, sayma ilemini gerekletirecek devrenin tasarm iin aadaki ilem sras takip edilir. 1. Saylmas istenilen saylarn ikili say sistemindeki karlklar tablo halinde toplanr. 2. Tablonun en alt ksmna saylacak en son saydan sonraki say yazlr. 3. Saycda kullanlacak FF tipi ve adedi tespit edilerek, istenilen saycnn prensip emas izilir. 4. Devreyi sfrlayacak birleik devre sayc devresine ilave edilerek lojik devre oluturulur. Bu ilem sras, gerekletirilmek istenen devrenin zelliine ve tasarmcnn tecrbesine gre azaltlabilir.

Sayclar

331

rnek 1: (5)10=(101)2ye kadar sayma ilemi yapp, tekrar baa dnen (sfrlanan) sayc devresini tasarlayalm. 0-5 arasndaki 6 kademeli sayma dizisini sayan sayc iin gerekli FF says 3tr. Sayma ilemi 6 aamal olduundan bu devre, Mod-6 sayc devresi olarak adlandrlr. Byle bir devrenin sayma dizisi ve durum deiim emas ekil 11.9.adaki gibi olur. Sayc devresi 6 kademeli sayma ilemi gerekletirdiinden, 101 durumundan sonra sayma ileminin balangca dnmesi (sfrlanmas) gerekir. Sayma ilemindeki en son diziyi takip eden deer, sfrlama ilemine yardmc olmas amacyla geici durum olarak kullanlr. Dier bir deile; Mod-6 saycda sfrlama ilemi, (110)2 ile temsil edilen konum yardmyla gerekletirilir. Sfrlama devresi olarak eklenecek birleik devrenin oluturulmasnda, doruluk tablosundaki deikenlerin aldklar deerlerden ve VEDEL kapsnn zelliinden faydalanlr (ekil 11.10.a). Sfrlama yaplmas istenen deerde (dizide), VEDEL kapsnn k '0' olacak ekilde bir balant gerekletirilir. k 1den 0a giden VEDEL kaps, tm FFlerin sfrlama girilerine lojik '0' uygulayacandan devrenin konumu '000' deerine dner (ekil 11.10.b). Bir kere sfrlama ilemi gerekletirildikten sonra, VEDEL kapsnn k deise bile devre normal almasna devam eder.
C 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 A 0 1 0 1 0 1 0
001

CBA
000 010

111

011

110

100

Saycy sfrlamak iin gerekli geici durum


geici durum
101

a) Mod-6 sayc sayma dizisi.

b) Mod-6 sayc durum emas.

ekil 11.9. Mod-6 sayc sayma dizisi ve durum emas.

ekil 11.10.bdeki sinyal ekillerinden grlecei zere devrenin mahsuru; sfrlama yaplan deerde sfrlama ileminden nce meydana gelen ksa sreli sinyaldir. Bu sinyalin sresi ok ksadr ve bu nedenle sayma ileminin grntlendii gstergelerde fark edilemez. Ancak, kullanlan sayc devresinin baka bir lojik devreyi srmesi durumunda bir probleme neden olabilir.

332

Sayclar

Tm J ve K girileri '1'
J CLK Q A J CLK Q K R Q B J CLK Q K R Q C

C
Q

Clk

K R

B A

(a)
Tetiklem e Sinyalleri
A B C
1 2 3 4 5 6 7 8 9 10 11 12

NAND k

(b)
ekil 11.10. MOD-6 sayc devresi ve sinyal ekilleri.

Bu arada not edilmesi gereken dier bir nokta; MOD-6 saycnn son FFsinin kndaki sinyalin frekansnn giri sinyal frekansnn, 1/6s olduudur. Bu durumda, MOD-6 saycs giriine uygulanan sinyalin frekansn 6ya bler diyebiliriz. Byle bir devrede, en son FFden elde edilen sinyalin '1' ve '0' deerlerinin kta bulunduu sre eit olmayabilir. rnein; ekil 11.10.bdeki sayc devresinde C FFsinin k 4 tetikleme sinyali sresince '0' kalrken, 2 tetikleme sinyali sresince '1' kalmaktadr. rnek 2: 0-9 arasndaki saylar saymak iin, MOD-10 sayc tasarmn yapalm. 0-9 arasndaki saylar sayarak tekrar baa dnen MOD-10lu sayclar, onluk sayclar veya BCD sayclar olarak isimlendirilir. nk bu sayclar, sayma saylar olan 0-9 arasndaki saylar saymakta ve sayma ilemi srasnda BCD kodlu ikili saylar kullanmaktadrlar. BCD kodlu 0000 - 1001 arasndaki 10 farkl konuma sahip saylar sayma iin kullanlacak sayc devresinde 4 adet FF kullanlmas gerekir. Ancak 4 FF ile gerekletirilen devre 16ya kadar sayar. Bu nedenle, devrenin belirli bir deerde sfrlanmas gerekir. Sayma ileminin bitirilip devrenin balangca dnecei deer, (10)10 =(1010)2 bilgisidir. Bu bilginin anlam; D=1, C=0, B=1 ve A=0 olduu anda devrenin sfrlanmas gerektiidir. BCD kodunun ifade edildii veya sayma ileminde FFlerin klarnn belirtildii doruluk tablosu incelenirse; B ve D klarnn ilk kere 1010 bilgisi srasnda ayn anda 1 olduu

Sayclar

333

grlr (ekil 11.11.a). Bu nedenle; B ve D FFlerinin klarn kullanan bir VEDEL kaps ile sfrlama ilemi gerekletirilebilir. Anlatlanlarn altnda izilecek Mod-10 yani BCD sayc devresi, ekil 11.11.bde gsterilen balantya sahip olur. Bu devrenin tek mahsuru ksa srede olsa (10)10 sayma durumunun gstergede gzkmesidir. Ancak ok ksa bir sre gstergede gzken bilgi, insan tarafndan fark edilemez.

Desimal Say D C B A 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 10 (a)


'1' A '1' B '1' C '1' D

CLK

J CLK K

J CLK

J CLK

J CLK

A
Q

B
Q

C
Q

D
Q

(BD)

(b)

ekil 11.11. Dolayl sfrlamal asenkron BCD sayc devresi lojik semas.

Mod-10 saycsnda FFlerin knda oluan dalga ekilleri incelenirse, devrenin tetikleme sinyalinin frekansn 10a bld grlr. Bu nedenle frekansn 10a blnmesi istenilen durumlarda Mod-10 saycs kullanlr.

334

Sayclar

rnek 3: 60 Hz bir sinyalden, 1 Hzlik sinyal elde etmemizi salayacak devreyi tasarlayalm. zm: 25=32 ve 26= 64 olduundan; 60a kadar sayma ilemini yapacak ve buna bal olarak frekans 60a blecek devrede 6 adet FF kullanlmas gerekir. Sayc, ekil 11.12de grlen yapya sahip olur ve (60)10= (111100)2 bilgisine ulat anda sfrlama ilemi gerekleir. Bu durumda; C, D, E, F FFlerinin klar VEDEL kapsna balanr. Tm girilerinin 1 olduu anda VEDEL kapsnn k 0 olarak lojik devreyi sfrlar.
1 1 1 1 1 1

Q A

J B K

J C K

J D K

J E K

J F K

1Hz

60 Hz

C D E F

ekil 11.12. MOD-60 Sayc devresi lojik emas.

11.1.4.2. Dorudan sfrlanmal asenkron sayclar 2nden farkl sayma ilemi gerekletiren sayclar oluturmann dier bir yntemi, dorudan sfrlamal sayc tasarlamaktr. Bu yntemde devredeki sfrlama ilemi, devrenin alma konumundan yararlanlarak gerekletirilir. Bu yntem daha karmak ve tasarm daha uzun olmakla beraber, modlara gre sfrlama yntemindeki sakncay ortadan kaldrr. Dorudan sfrlamal sayc tasarmnda; kullanlacak FF tipi ve says tespit edildikten sonra, FFlerin klarnn nasl deitiini gsteren bir tablo oluturulur. Oluturulan tablo yardmyla, FFler iin etkili giri sinyallerinin nereden alnaca tespit edilir. rnek 4: 3 adet JK tipi negatif kenar tetiklemeli FF kullanarak, dorudan sfrlamal Asenkron MOD-6 saycs gerekletirelim. Tasarlanan devrenin doruluk tablosu ekil 11.13.ada grlmektedir. Tablodan grlecei zere, her gelen tetikleme sinyali ile A FFsi konum deitirir. A FFsinin 1den 0a her konum deitirmesinde B FFsi konum deitirirken, C FFsi desimal 3den 4e giderken ve 5den sfra geerken durum deitirmektedir. 3den 4e geerken A ve B FFlerinin klar 1den 0a giderek, C FFsi iin uygun tetikleme sinyali olutururlar. Ancak 5ten 0a geerken yalnzca A FFsi knda 1den 0a d olmaktadr. Bu durumda, iki koulu yerine getiren sadece A FFsi olduundan, A FFsi k C FFsinin tetikleme giriine balanmaldr. Anlatlanlar devre haline getirilirse, ekil 11.13.cdeki prensip balant oluur.

Sayclar

335

Desimal Say 0 1 2 3 4 5 0

C B A 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0

Saylan Darbe 1.darbe 2.darbe 3.darbe 4.darbe 5.darbe 6.darbe

Qn 0 0 1 1

Qn+1 0 1 0 1

J 0 1 d d

K d d 1 0

a) Doruluk tablosu.

b) J-K FF gei tablosu.

LSB A
J CLK K R Q J CLK Q K R Q

B
J CLK Q K R Q

MSB

C
Q

c) Mod-6 sayc lojik devresi prensip emas.

ekil 11.13. Dorudan sfrlamal Mod-6 sayc doruluk tablosu ve prensip lojik devresi.

Mod-6 sayc oluturmak iin tetikleme girileri balants yapld. Ancak J-K girilerine balant yaplabilmesi iin, JK FF gei tablosu yardmyla JK geilerinin belirtilmesi gereklidir. JK geilerinin belirlenmesi srasnda; ilgili FF giriinde tetikleme sinyali yoksa, J ve Knn deeri ne olursa olsun FF konum deitirmez. J ve Knn durumunun nemli olmad bu durumlar, J=d ve K=d olarak kabul edilir. lgili FFnin tetikleme giriinde bilgi olmas durumunda FF konum deitireceinden, J ve K girilerinin durumlar ekil 11.13.bde verilen gei tablosuna gre belirlenir. FFlere ait J ve K girilerinin deerleri tespit edilirken; FFnin mevcut ve sonraki durumlar kontrol edilir. Eer iki durum arasnda deiiklik var ise, ilgili FF giriinde tetikleme sinyali olmas gerektii aktr (ekil 11.13.adaki oklarla gsterilen durumlar). Deiiklik olan durumlarda, gerekli deiiklii salayacak J ve K deerleri gei tablosundan faydalanlarak yazlr. Deiiklik olmayan durumlarda J ve K deerleri olarak d atanr. Sayma dizisinde kullanlmayan durumlar; fark etmez olarak kabul edilir ve karnaugh haritasnda x ile gsterilir. Saycnn en son sayma dizisinden sonra 000 deerine dnecei gz nnde bulundurularak gei tablosu tamamlanr (ekil 11.14).

336

Sayclar

Desimal say

lk durum

0 1 2 3 4 5 0

C 0 0 0 0 1 1 0

B 0 0 1 1 0 0 0

A 0 1 0 1 0 1 0

JC d 0 d 1 d d

KC d d d d d 1

JB d 1 d d d 0

KB d d d 1 d d

JA 1 d 1 d 1 d

KA d 1 d 1 d 1

ekil 11.14. Mod-6 saycya ait JK gei tablolar.

Gei tablosunda bulunan herbir stundaki deerler, stunun ismi ile anlan Karnaugh haritasna tanr. Karnaughda oluan deerler gruplandrma ilemine tabi tutulur. Oluan gruplar temsil eden lojik eitlikler yazlr. ekil 11.15de J ve K giri eitliklerinin Karnaugh haritalar yardmyla elde edilmesi grlmektedir. Karnaugh haritalar yardm ile elde edilen eitliklerin ekil 11.13.cdeki prensip devreye uygulanmas sonucu, ekil 11.16daki lojik devre elde edilir. Eitliklerin temsil ettikleri anlamlarn prensip ema zerine tanmasnda; JA=1 ifadesi ilgili girie 1 uygulanacan gsterirken, JB=C ifadesi JB giriine C knn balanacan belirtir.

JA CB 00 01 11 10 A 0 1 1 d 1 d

KA CB A 00 01 11 10 0 1 KC A 0 1 CB d 1 d 1

JB CB A 00 01 11 10 0 1 KB CB A 0 1 d 1 d d

x x

1 d

x
x

d 1

x x

d 0

JA=1 JC CB 00 01 11 10 A
0 d d 1

KA=1
00 01 11 10 d d d d

JB=C
00 01 11 10 d d d 1

x d x
d

x d x
1

x x

d d

1 0

JC=B

KC=1

KB=1

ekil 11.15. Eitliklerin Karnaugh haritalaryla tespiti.

Sayclar

337

LSB A 1 CLK
JA CLK KA Q JB
12

MSB

JC CLK

A
R Q

CLK KB

B
R Q

C
R Q

KC

ekil 11.16. Dorudan sfrlamal asenkron Mod-6 sayc.

rnek 5: Drt adet JK FF kullanarak, dorudan sfrlamal asenkron tasarlayalm.

Mod-10 sayc

Tasarlanan devrede nce doruluk tablosu oluturulup, tablo yardm ile saycda durum deitirmeye etki eden sinyaller tespit edilmelidir. Oluturulan doruluk tablosu ve tespit edilen durum deiiklikleri, ekil 11.17.ada grlmektedir. Durum deiikliklerinde, dikey oklar FFnin durum deitirmesine neden olan 1den 0a deiimleri gstermektedir. Yatay oklarn balang noktas sinyalin hangi FFnin kndan alndn, yatay oklarn ucu ise sinyalin hangi FFye etki ettiini gstermektedir. Tablonun incelenmesinden aadaki yorumlar kartlr: A FFsinin k her gelen giri sinyali ile durum deitirdiinden, giri sinyalinin A FFsinin tetikleme giriine uygulanaca aktr. A FFsinin her 1den 0a durum deitirmesinde B FFsi konum deitirdiinden, A knn B FFsinin tetikleme giriine uygulanmas gerekir. Ayn ekilde, B FFsinin 1den 0a durum deitirmesi C FFsinde deiiklie neden olduundan, B FFsi k C FFsinin tetikleme giriine uygulanr. D FFsinin konumu, desimal saynn 7den 8e ve 9dan 0a geii srasnda deimektedir. lk konum deiiklii srasnda yalnzca A FFsinin k deimektedir. Bu durumda; A FF knn, D FFsinin tetikleme giriine balanmasyla gerekli artlar salanr. Sistemde drt FF kullanlacandan, durum gei tablosunun oluturulmas ile, ekil 11.17.bdeki prensip ema zerindeki gerekli balantlar tamamlanabilir. Devre durum gei tablosunun oluturulmas iin, ekil 11.17.adaki tablo ve JK FF gei tablosu yardmyla, her FFnin J ve K girilerine yaplacak balanty tespit etmek gerekir. FFlerin uyarma fonksiyonlar olarak bilinen durumlarn tespiti srasnda; ilgili FFnin tetikleme giriinde bilgi olmamas halinde J ve Knn alaca deerler nemli olmadndan, J=d ve K=d olarak kabul edilir. FFnin tetikleme giriinde 1den 0a deien bilgi olmas durumunda durum deiiklii sz konusu olduundan, gei tablosu yardmyla J ve K stunlarnn alaca deerler tespit edilirse; ekil 11.18deki tablo oluur.

338

Sayclar

Giri Desimal Say D C B A darbeleri 0 0 0 0 1.darbe 0 0 0 0 1 2.darbe 1 0 0 1 0 3.darbe 2 0 0 1 1 4.darbe 3 0 1 0 0 5.darbe 4 0 1 0 1 6.darbe 5 0 1 1 0 7.darbe 6 0 1 1 1 8.darbe 7 1 0 0 0 9.darbe 8 1 0 0 1 10.darbe 9 0 0 0 0 0
lk Durum MSB FF una LSB FF una etki eden darbeler etki eden darbeler

(a)
A
J CLK K R Q J CLK Q K R Q

B
J CLK Q K R Q

C
J CLK K R Q

C
Q

D
Q

(b)

ekil 11.17. Mod-10 sayc doruluk tablosu ve prensip emas.


D 0 0 0 0 0 0 0 0 1 1 0 C 0 0 0 0 1 1 1 1 0 0 0 B 0 0 1 1 0 0 1 1 0 0 0 A 0 1 0 1 0 1 0 1 0 1 0 JD KD d d 0 d d d 0 d d d 0 d d d 1 d d d d 1 JC d d d 1 d d d d d d KC JB d d d 1 d d d d d d d 1 d d 1 d d d d 0 KB JA d 1 d d d 1 1 d d 1 d d d 1 1 d d 1 d d KA d 1 d 1 d 1 d 1 d 1 Saylan Darbe 1.darbe 2.darbe 3.darbe 4.darbe 5.darbe 6.darbe 7.darbe 8.darbe 9.darbe 10.darbe

0 1 2 3 4 5 6 7 8 9 0

ekil 11.18. Mod-10 sayc iin J-K geileri tablosu.

Sayclar

339

KA DC BA 00 01 11 10 JC 00 d 1 1 d 01 d 1 1 d 11 x x x x 10 d 1 x x

JA DC BA 00 01 11 10 00 1 d d 1 01 1 d d 1 11 x x x x 10 1 d x x

JB

DC BA 00 01 11 10 00 d 1 d d 01 d 1 d d 11 x x x x 10 d 0 x x

KB

DC 00 d d 1 d 01 d d 1 d 11 x x x x 10 d d x x

BA 00 01 11 10 DC

KA=1
DC BA 00 01 11 10 00 d d 1 d 01 d d d d 11 x x x x 10 d d x x KC

JA=1
DC BA 00 01 11 10 00 d d d d 01 d d 1 d 11 x x x x 10 d d x x

JD BA

JB=A
DC 00 d 0 0 d 01 d 0 1 d 11 x x x x 10 d d x KD

KB=1
00 d d d d 01 d d d d 11 x x x x 10 d 1 x x

BA 00 01 11 10

00 01 11 10

JC=1

KC=1

JD=BC

KD=1

ekil 11.19. J-K eitliklerinin karnaugh haritalaryla tespiti.

Tespit edilen J ve K deerlerinin Karnaugh haritalarna tanmas, Karnoughya tanan 1 deerlerinin gruplandrlmas ve gruplardan eitliklerin yazlmas ile ekil 11.19daki J ve K eitlikleri elde edilir. Karnaugh haritasnda; kullanlmayan durumlar (10 ile 15 aras) fark etmez durumu temsilen x ile gsterilir. Elde edilen J-K eitliklerine gre ekil 11.17.bdeki prensip ema tamamlanrsa, ekil 11.20deki lojik devre oluur. Lojik devrenin izilmesi srasnda; JB=A ifadesi; JB giriine A knn balanacan gsterirken, JD=BC ifadesi; B ve C klarnn VE kapsndan geirilerek JD giriine uygulanacan belirtir.
A B C BC D

1
J K CLK Q J Q

1
J K Q CLK Q J Q

A
Q

K CLK

C
Q

K CLK

D
Q

ekil 11.20. Dorudan sfrlamal asenkron MOD-10 sayc lojik devresi.

340

Sayclar

11.2. Senkron Sayclar (Ezamanl Paralel Sayclar) Asenkron sayclarda temel ilem; tetikleme sinyalinin ilk FFye uygulanmas ve FFlerdeki konum deiikliinin bir yaylm gecikmesi sonucunda takip eden FFlere sras ile aktarlmasdr. Bu durumda, FFlerin konum deitirmelerinin neden olduu gecikme (bilgi aktarm srasnda) sebebiyle bir zaman kayb olmakta ve sayma hz azalmaktadr. Bilgi aktarm srasnda oluan zaman kaybn azaltmak ve sayma hzn artrmak amacyla, tetikleme sinyalinin tm FF girilerine ayn anda uyguland senkron sayc olarak adlandrlan sayclar gelitirilmitir. Senkron (e zamanl) kelimesi, herhangi bir devrede bulunan elemanlarn ve devrede oluan olaylarn birbiri ile zaman ilikisi ierisinde bulunduunu belirtir. Senkron kelimesinin sayclar ile birlikte kullanlmas, saycda bulunan tm FFlerin tetikleme girilerine ayn tetikleme sinyalinin uygulanmas anlamna gelir. Tm FFlerin tek bir tetikleme sinyali ile tetiklendii senkron sayclarda, FFler kontrol girilerinin durumlarna bal olarak konum deitirirler. 11.2.1. ki ve Bitlik Senkron Yukar Sayclar ekil 8.21.ada, 2 bit ikili sayma dizisini gerekletiren senkron sayc devresi grlmektedir. Devrenin almasn aklamak iin, balangta saycnn 00 durumunda, yani her iki FFnin 0 konumunda bulunduu kabul edilmelidir. ekil 8.21.adaki senkron sayc devresine uygulanan ilk tetikleme sinyali ile toggle modunda bulunan A FFsi tetiklenir ve QA k 1 olur. lk tetikleme sinyali srasnda JK girileri 0 olan B FFsi tetikleme sinyalinden etkilenmez. kinci tetikleme sinyali ile, hem toggle modundaki A FFsi, hemde QA knn 1 olmas ile JB giriinde 1 deerini alan B FFsi durum deitirir. Bu anda k ularnda; A=O ve B=1 deerleri oluur. nc tetikleme sinyali ile A FFsi konum deitirirken, JK girilerinde 0 deerine sahip olan B FFsi konum deitirmez. Sonuta; A=1 ve B=1 deerleri oluur.
1 JA QA JB QB QB QB QB clk QA QB 1 2 3 4

A
KA clk KB

(a)

(b)

ekil 11.21. ki bit senkron sayc emas ve k dalga ekilleri.

Sayclar

341

Uygulanan drdnc tetikleme sinyali ile, JK girilerinde 1 deerine sahip A ve B FFleri konum deitirir. Her iki FFnin k 0 deerini alr ve balang deerlerine dnlr. Anlatlan olaylarn zamanlara baml olarak dalga eklinde izilmesi ile ekil 8.21.bdeki sinyal ekilleri oluur. Sinyal ekillerinin izilmesi srasnda, devrede oluan yaylm gecikmeleri ihmal edilmitir. FF kullanlmas ve tetikleme sinyalinin tm FFlerin tetikleme girilerine ayn anda uygulanmas ile, bitlik senkron sayc elde edilir. bitlik senkron saycnn lojik emas ve devrede oluan dalga ekilleri ekil 8.22de grlmektedir. bitlik senkron saycda bulunan FFlerin durumlarnn incelenmesinden; A FFsinin her gelen tetikleme pals ile durum deitirdii grlr. Bu durumda JA ve KA girileri 1 yaplarak, FFnin toggle modunda almas salanr. B FFsi; 2, 4, 6 ve 8. tetikleme sinyalleri uyguland anda durum deitirir ve bu zamanlarn tmnde A FFsi k 1 deerine sahiptir. Bu durumda; B FFsine ait JB ve KB girileri QA kna balanabilir. Bu balant ile; QA=1 iken, gelen tetikleme sinyallerinde B FFsi konum deitirir. QAnn 1 olmad durumlarda ise; tetikleme palslerinin B FFsine etkisi olmaz.
1 JA QA JB QB

QA .QB JC QC

QC QC

A
KA clk KB

B
KC

C
QC

(a)
clk QA 1 2 3 4 5 6 7 8

QB QC

(b)
ekil 11.22. bitlik senkron sayc lojik emas ve dalga ekilleri.

bitlik sayma ilemini zetleyen doruluk tablosunun veya dalga ekillerinin incelenmesinden; C FFsinin durum deitirdii anlarda QA ve QB deerlerinin 1 olduu bulunur. Bu durumda; QA ve QB klarnn VE kapsna uygulanmas ve kap knn JC-

342

Sayclar

KC girilerine balanmas ile gerekli artlar salanr. QA ve QB klarnn 1 olduu anlarda, JC-KC girilerine 1 uygulanr. Bu anlarda gelen tetikleme sinyalleri ile C FFsi konum deitirirken, dier zamanlarda uygulanan tetikleme sinyalinin bir etkisi olmaz. 11.2.2. Drt Bitlik ve BCD Senkron Yukar Sayclar ekil 11.23de negatif kenar tetiklemeli FFler ile oluturulan, drt bitlik senkron yukar sayc lojik emas grlmektedir. ekilden grlecei zere; A, B ve C FFlerinin balantlarnn, bitlik senkron saycdan fark yoktur. Devrenin almasn aklamak iin, ilk anda tm FF klarnn 0 olduu kabul edilir. lk tetikleme sinyali ile, A FFsi konum deitirerek 1 deerini alr ve B FFsinin J-K girilerini 1 yapar. Ancak bu konum deiiklii FFnin yaylm gecikmesine baldr. rnein; yaylm gecikmesi 20nsn ise, B FFsinin JK girilerindeki deer deiimi 20nsn sonra etkili olur. Yaylm gecikmesinin sonucu olarak, ilk tetikleme sinyali ile yalnzca A FFsi konum deitirir, dier FFlerde bir deiiklik olmaz. kinci tetikleme sinyali ile, toggle modu alma art salanan A ve B FFleri etkilenir. Bu sinyal ile A FFsinin k 1den 0a giderken, B FFsinin k 0dan 1e deiir. Bu anda C ve D FFlerinin J-K girileri 0 olduundan konum deitirmezler. kinci tetikleme sinyali sonucunda klardaki deerler; D=0, C=0, B=1, A=0 olduundan, k (2)10 deerine eittir. nc tetikleme sinyali ile yalnzca toggle modunda alan A FFi durum deitirir. Bu durum deiiklii ile D=0, C=0, B=1 ve A=1 deerleri oluur. Bu deer (3)10 saysn temsil eder. Drdnc tetikleme sinyali ile, toggle modunda bulunan B ve C FFleri ile A FFsi birlikte konum deitirdiklerinden, klardaki bilgiler; A=0, B=0, C=1 ve D=0 eklini alr. Bu sinyal ile FFlerin klarndaki deer, (4)10 saysna eitlenir.
1 A B C D

1
J CLK K Q J CLK Q K Q J CLK Q K Q

2
J CLK Q K Q

D
Q

CLK

SIFIRLAMA

ekil 11.23. Drt bitlik senkron sayc lojik emas (Mod-16).

Sayclar

343

Devrede bulunan FFlerin gelen sinyaller ile durumlarn deitirmesi kontrol edilirse; devrede bulunan D FFsi, sayma dizisi srasnda yalnzca A=1, B=1 ve C=1 olduu durumlarda toggle moduna sahip olarak konum deitirir. Bu artlarn saland durumlar; ikili 0111 ve 1111 deerleridir. Gelen tetikleme sinyalleri ile almaya devam eden drt bitlik sayc, 16. sinyal sonucunda (0000)2 balang deerini alarak sayma ilemine tekrar balar. Sayma sonucunda oluan doruluk tablosunun ve sinyal ekillerinin asenkron sayclarda elde edilenlerden hibir fark yoktur. Drt bitlik senkron sayc devresinin balantlarndaki deiiklik ile oluturulan BCD sayc devresi, 0000 ile 1001 durumlar arasndaki sayma dizisini gerekletirir (ekil 11.24). Sayma dizisi srasnda sayc 1001 deerini sayaca anda 0000 balang konumuna dnerek, tekrar saymaya balar. Sayma dizisini gerekletirecek devreyi oluturmak iin; FFlerin durum deitirdikleri anlarda sahip olunan k deerleri incelenir. ekil 11.24deki sayma dizisinin incelenmesinden; A FFsinin her tetikleme sinyali ile durum deitirdii ve bu nedenle A FFsinin toggle modunda almas gerektii bulunur. A FFsine ait JA ve KA girilerinin, dorudan 1 deerine balanmas ile istenilen gereklilik oluturulur.

Tetikleme Sinyali Balang 1 2 3 4 5 6 7 8 9 10-Balang

QD 0 0 0 0 0 0 0 0 1 1 0

QC 0 0 0 0 1 1 1 1 0 0 0

QB 0 0 1 1 0 0 1 1 0 0 0

QA 0 1 0 1 0 1 0 1 0 1 0

ekil 11.24. BCD Senkron sayc sayma dizisi.

QBye ait durum deitirme stununun incelenmesinden; QA=1 ve QD=0 iken, gelen tetikleme sinyali ile B FFsinin durum deitirdii bulunur. Bulunan durum deiiklikleri; JB=KB=QA.QD eitliini salayan lojik devre knn JB ve KB girilerine uygulanmas ile salanabilir. Gerekli lojik devre, QA ve QD klarnn VE kapsna uygulanmas ile oluturulabilir (ekil 11.25).

344

Sayclar

QA .QD 1 JA QA JB QB QA .QB JC QC JD QD

A
KA clk KB

B
KC

C
Q C KD

D
Q D

ekil 11.25. BCD senkron yukar sayc lojik emas.

Sayma dizisi tablosundan, C FFsindeki durum deiimlerinin QA=1 ve QB=1 durumlarndan sonra olutuu grlr. Bu durumda JC ve KC girileri iin gerekli eitlik; JC=KC=QA.QB eklinde yazlabilir. Gerekli eitlik; QA ve QB klarnn VE kapsndan geirilerek ilgili girilere uygulanmas eklinde gerekletirilebilir. D FFsine ait dizinin incelenmesinden; D FFsinin iki kere durum deitirdii bulunur. lk durum deiiklii srasnda FFlerin durumlar QA=1, QB=1 ve QC=1 iken, ikinci deiim srasnda QA=1 ve QD=1 olduu grlr. Bu durumda JD ve KD girileri iin gerekli eitlik; JD=KD=QA.QB.QC+QA.QD eklinde yazlabilir. Eitlii salayacak lojik devrenin VE-VEYA kaplar yardm ile oluturulup, JD ve KD girilerine uygulanmasyla balant tamamlanr. Tm aklamalarn lojik devrede oluturulmas ile, ekil 11.25deki devre oluur. Asenkron sayclara gre daha fazla devre elemanna ihtiya duyan senkron sayclar, ilem hz olarak daha stn durumdadr. Piyasada ok sayda TTL ve CMOS asenkron sayc entegresi bulunmaktadr. 74LS160/162 (senkron onluk sayc) ve 74HC101/163 (senkron MOD-16 sayc) entegreleri bunlardan ikisidir. 11.2.3. Senkron Aa Sayc Yukar sayan asenkron sayclar aa sayc yapmak iin; FFler arasndaki balantnn (bir sonraki tetikleme giriine) Q k yerini Q kndan alnarak gerekletirildiini grmtk. Senkron sayclarda ayn mantk, JK girilerini srmek iin, Q tmleyen knn kullanlmas eklinde uygulanr (ekil 11.26). Senkron yukar saycdan tek fark; VE kaplarna uygulanan sinyallerin Q tmleyen kndan alnmas olan senkron aa saycda, her gelen tetikleme sinyali ile en dk

Sayclar

345

sral konumdaki FF konum deitirir. k dk basamak deerine sahip FFlerin konumunun 0 olmas durumunda, k 1 olan ilk FF durum deitirir. rnein; klar DCBA=1100 olan bir aa saycda, gelen tetikleme sinyali ile k DCBA=1011 deerini alr. Bu rnekte A konum deitirir, nk her gelen sinyal ile A konum deitirir. Bnin konum deitirmesinin nedeni, Ann mevcut durumunun 0 (A=1) olmasdr. C konum deitirir nk BA=00dr (BA=1). D FFsi konum deitirmez, nk alt sral FFlerin deeri 100dr. Bu deerlerin uyguland VE kaps k 0 olacandan, D FFsi tetikleme sinyalinden etkilenmez. Senkron aa saycda yeni FF klarna gre oluacak olaylar incelenirse, aa sayma dizisi elde edilir.
1

JA

QA

JB

QB

JC

QC

JD

QD

A
KA
Tetikleme girii

B
QA KB QB KC

C
QC KD

ekil 11.26. Drt bitlik senkron aa sayc lojik emas.

11.2.4. Senkron Yukar - Aa Sayc leri ve geri sayma ilemi yapabilen senkron sayclar, ekil 11.27deki gibi tek bir devrede birletirilebilir. Kontrol girileri, FFlerin knn Q veya Q' kndan alnacana karar vererek sayma ynn (ileri sayma-geri sayma) belirler. ekil 11.27de grlen bitlik senkron sayc, yukar sayma girii '1' olduu zaman 000dan balayarak 111e doru yukar sayarken, aa sayma giriinin '1' olmas durumunda 111 deerinden balayarak 000a doru sayar. ekil 11.27de grlen devrede, yukar sayma=1 ve aa sayma=0 durumunda; 1 ve 2 nolu VE kaplar klar lojik 1 olurken, 3 ve 4 nolu VE kaplarnn klar lojik 0 olur. Bu durumda, A ve B klarn takip eden FFlerin J-K giriine QA ve QB deerleri aktarlr. Bu klarn herhangi birisinin 1 olmas, kn bal olduu FF giriine 1 uygulanmasn salayacandan, uygulanan ilk tetikleme sinyali ile yukar sayma ilemi gerekleir. Yukar sayma = 0 ve aa sayma =1 olduu durumda ise; Q klarna bal olan kap devreleri aktif olur. Bu durumda, QA ve QB klar daha sonraki FFlere ait J-K girilerine aktarlacandan aa sayma ilemi gerekleir.

346

Sayclar

Yukar ve aa sayma girilerinin bir adet DEL kaps ile birletirilerek tek giri eklinde kullanlmas mmkndr. 74LS190 ve 74HC150 entegreleri, piyasada ok sayda bulunan aa-yukar senkron sayclardan iki tanesidir. Her iki saycda MOD-10 saycdr.

Yukar Sayma 1 J A K QA 3 K QA 1 J B QB
A

QB

2 J C 4 K Qc Qc

Aa sayma Tetikleme girii

ekil 11.27. Senkron yukar / aa sayc (Mod-8).

11.2.5. Senkron Sayclarn Tasarm Senkron sayclarn tasarmnda, genel olarak dorudan sfrlamal asenkron sayclarda aklanan ilem sras takip edilir. ki tasarm arasnda tek fark; senkron sayclarda tetikleme girilerine uygulanan sinyallerin tm FFlarn tetikleme giriine ayn anda uygulanmas nedeniyle, dorudan sfrlamal sayc tasarmnda yaplan etkili darbe tespiti ilemine gerek olmamasdr. Bu fark dnda asenkron ve senkron sayc tasarmndaki ilem sras ayndr. Tasarmdaki ilem sras aadaki gibi zetlenebilir: i- Tasarlanmak istenen saycda kullanlacak FF tipi ve says belirlenir. ii- Saycnn yukar m yoksa aa m sayacana karar verilerek, saylmak istenen dizi bir tabloda sralanr (ekil 11.28.a). Sayc kndaki deiimleri gsteren bu tabloya doruluk tablosu diyebiliriz. nk saycnn tm fonksiyonlarn ve tetikleme sinyallerinde oluan olaylar tablodan grebiliriz. Doruluk tablosunda; her FFnin alaca bir sonraki durum, ilgili saynn karsna (Qt+1) eklinde yeni stun olarak belirlenebilir (ekil 11.28.b). iii- Doruluk tablosu ve FF gei tablosu yardmyla, her FF iin giri-gei deerleri (rnein JK girileri) tespit edilir. iv- Her bir FF girii iin Karnaugh haritas hazrlanarak, elde edilen gei deerleri Karnaugh haritalarna tanr. Btn deerler Karnaugh haritasna tandktan sonra, bo kalan kutular farketmez olarak iaretlenir.

Sayclar

347

v- Oluan Karnaugh haritasnda grublandrmalar yaplarak lojik eitlikler yazlr. vi- Basitletirilmi eitliklerden senkron sayc lojik devresi izilir. Senkron sayclarn takip ettikleri sayma dizisinin belirli bir sra dahilinde olmas art deildir. Yani, senkron sayclar istediimiz saylar sayacak ekilde tasarlayabiliriz. Bu ilem iin, saymak istediimiz say dizisini doruluk tablosunda belirtip, gei tablosunu saylacak diziye gre oluturmamz yeterlidir. zetlenen ilem basamaklarn rnek tasarmlar ile aklayalm. rnek 6 : 0-1-2 say dizisini periyodik olarak sayan senkron saycy, tasarm ilem basmaklarna uyarak tasarlayalm. i- Saycda kullanlacak FF tr belirlenir: JK FF kullanlacak. ii- Tasarlanan sayc, ayn sayma dizisini tekrarlamakta ve 2den sonra 0 deerine dnmektedir. Bu durumda ekil 11.28.adaki sayma dizisi oluur.
Tetikleme Sinyali 1 2 3 4 Desimal Deer 0 1 2 0

kili Deer
0 0 1 0 0 1 0 0

a) Sayc sayma dizisi Mevcut Durum Qt B A 0 0 0 1 1 0 Sonraki Durum Qt+1 B A 0 1 1 0 0 0 Giri-Gei Deerleri J B K B JA 0 d 1 1 d d d 1 0

KA d 1 d

b) Saycda giri-gei deerlerinin oluturulmas

ekil 11.28. Senkron sayc tasarm aamalar.

Saycnn belirtilen diziyi sayabilmesi iin gerekli FF says tespit edilir: FF saysn bulmann en kolay yolu, sayma dizisindeki en byk saynn ka adet FF ile yazlabileceini bulmaktr. Yaplan tasarmda en byk say 2 olduundan ve 10 eklinde gsterilebildiinden, FF says 2 olarak bulunur.

348

Sayclar

iii- Mevcut durum ve sonraki durum deerlerinin sraland doruluk tablosuna JK FF gei tablosundan faydalanarak giri-gei deerleri eklenir (ekil 11.28.b). iv- Eklenen giri-gei deerlerinin oluturduu fonksiyonlar sadeletirmek iin Karnaugh emalar hazrlanr. Oluturulan tablodaki deerler, ilgili Karnaugh haritalarna tanr (ekil 11.29). Sayma dizisinde bulunmayan deerleri temsil eden hcrelere farketmez-d deeri yazlr. v- Karnaugh haritalarnda gruplandrma yaplarak, lojik eitlikler elde edilir (ekil 11.29). v- Elde edilen eitliklere ait balantlar ierecek lojik devre izilir. Kullanlacak FF says iki olduundan, bu FFler izilerek gerekli balantlar oluturulur (ekil 11.30).

JA
AB

KA
A B

JB
A B

KB 0 1 0 d 1 d JB=A
A B

0 1 0 1 0 1 d d JA=B

0 1 0 d d 1 1 d KA=1

0 1

0 1

0 d d

1 1 d

KB=1

ekil 11.29. Senkron sayc tasarmnda lojik eitliklerin yazlmas.


B A

JB 1 clk

QB

JA 1

QA

B
KB QB

A
KA Q A

ekil 11.30. 0, 1, 2 Sayma dizisini periyodik sayan senkron sayc lojik emas.

rnek 7: Mod7 Senkron yukar sayc lojik devresini tasarlayalm. Tasarmda JK FFler kullanacaz. Mod7 saycsnda, 0dan 6ya kadar sayacak devre iin adet FF kullanmamz gerekir. Saycnn takip edecei sayma dizisinin yer ald doruluk

Sayclar

349

tablosu (sayma dizisi) ile, JK FF gei tablosu yardmyla belirlenen tm FFlere ait gei tablosu deerleri ekil 11.31deki gibi oluur.

Tetikleme Sinyali 0 1 2 3 4 5 6 0

A
0 0 0 0 1 1 1 0

B
0 0 1 1 0 0 1 0

C JA K A JB K B JC K C
0 1 0 1 0 1 0 0 0 0 0 1 d d d d d d d 0 0 1 0 1 d d 0 1 d d d 0 1 d d 1 1 d 1 d 1 d 0 d 1 d 1 d 1 0

Qn Qn+1
0 0 1 1 0 1 0 1

J
0 1 d d

K
d d 1 0

JK Gei Tablosu

ekil 11.31. MOD-7 senkron sayc doruluk tablosu ve JK FF gei tablosu.

Doruluk tablosundaki J ve K girilerine ait deerlerin Karnaugh haritalarna tanmas ile, ekil 11.32de grlen Karnaugh emalarndaki gruplar elde edilir. Gruplarn temsil ettii lojik eitliklerin yazlmas ile, tasarlanan devrede oluacak balantlar bulunur. Elde edilen eitliklerden faydalanlarak tasarlanan devrede gerekli balantlar oluturulursa, ekil 11.33deki Mod-7 senkron sayc lojik emas elde edilir.
JA AB C 00 01 JC AB C 00 01 00 1 d 00 0 0 01 0 1 11 d x 10 d d KC AB 11 0 x 10 1 d C 00 01 00 d 1 KA AB C 00 01 00 d d 01 d d 11 1 x 10 0 0 KB 11 d x 10 d 1 AB C 00 01 00 d d C 00 01 JB AB 00 0 1 01 d d 11 d x 10 0 1

JA=BC
01 1 d

KA=B
01 d 1

JB=C
01 0 1 11 1 x 10 d d

JC=A+B

KC=1

KB=A+C

ekil 11.32. MOD-7 senkron sayc iin J-K giri eitliklerinin yazlmas.

350

Sayclar
C LSB

A MSB

J CLK K

J CLK

A+B

J CLK

A
Q

B
Q

C
Q

A+C

Clk Sfrlama

ekil 11.33. MOD-7 senkron sayc lojik devresi.

rnek 8: MOD-16 senkron aa saycy JK FF kullanarak tasarlayalm. Sayc devresi 16 basamakl sayma dizisi sayacandan sayc yapsnda, 4 adet J-K FF kullanlacaktr. Kullanlacak FFlere ait sayma dizisi ve J-K girileri iin gei deerleri ekil 11.34de tablo halinde grlmektedir. Devrede D FFsi LSByi (En dk deerlikli biti) temsil etmektedir.

Tetikleme Sinyali 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0

A
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1

B
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1

C
1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1

D
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

JA K A JB K B JC K C JD K D
d d d d d d d d 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 d d d d d d d d d d d d 0 0 0 1 d d d d 0 0 0 1 0 0 0 1 d d d d 0 0 0 1 d d d d d d 0 1 d d 0 1 d d 0 1 d d 0 1 0 1 d d 0 1 d d 0 1 d d 0 1 d d d 1 d 1 d 1 d 1 d 1 d 1 d 1 d 1 1 d 1 d 1 d 1 d 1 d 1 d 1 d 1 d 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

ekil 11.34. MOD-16 senkron aa saycsnn doruluk tablosu ve J-K geilerinin tespiti.

Sayclar

351

ekil 11.34deki J-K gei deerleri karnaugh haritalarna tanarak, Karnaugh haritalarnda oluan deerlere gre gruplandrma yaplr. Oluturulan gruplardan ekil 11.35deki eitlikler elde edilir.
JA CD 00 01 11 10 KB CD 00 01 11 10 AB 00 1 0 0 0 01 0 0 d 0 11 d d d d 10 d d d d KA CD 00 01 11 10 AB 00 d d d d 01 d d d d 11 0 0 0 0 10 1 0 0 0 JB CD 00 01 11 10 KC 10 1 0 d d CD 00 01 11 10 AB 00 1 0 0 0 01 d d d d 11 d d d d 10 1 0 0 0

JA=B.C.D
AB 00 d d d d 01 1 0 0 0 11 1 0 0 0 10 d d d d JC CD 00 01 11 10 AB

KA=B.C.D
00 1 0 d d 01 1 0 d d 11 1 0 d d

JB=C.D
AB 00 d d 0 1 01 d d 0 1 11 d d 0 1 10 d d 0 1

KB=C.D
JD CD 00 01 11 10 AB 00 1 d d 1 01 1 d d 1 11 1 d d 1 10 1 d d 1 KD CD 00 01 11 10 AB

JC=D
00 d 1 1 d 01 d 1 1 d 11 d 1 1 d 10 d 1 1 d

KC=D

JD=1

KD=1

ekil 11.35. MOD16 senkron aa saycnn JK eitliklerinin tespiti.

KURMA CD '1'

J S Q
CLK D

J S Q
CLKC

J S Q
CLK B

J S Q
CLK

A
Q

BCD Tetikleme CLK

ekil 11.36. Mod-16 senkron aa sayc lojik emas.

352

Sayclar

Elde edilen eitlikler temsil eden balantlar yaplrsa, ekil 11.36daki Mod-16 senkron aa sayc devresi oluur. Devreye alma gerilimi uygulandktan sonra, kurma girii ile tm FFler 1111 konumuna kurulmal ve daha sonra clk iareti uygulanmaldr. Bu ilemlerden sonra sayc (1111)2den (0000)2ye doru saymaya balar. Devrenin yukar saycdan fark, Q klarnn kullanlmasdr. rnek 9: ekil 11.37de verilen doruluk tablosundaki sraya gre (1, 2, 4) sayma ilemini yapan ve bu ilemi tekrarlayan devreyi tasarlayalm. lk ilem olarak; doruluk tablosunda verilen sayma dizisi ve JK FF gei tablosundan faydalanarak, FFlere ait gei deerleri tespit edilir (ekil 11.37). Tespit edilen FF gei deerlerin karnaugh haritalarna tanmasyla, lojik devrenin olumasn salayacak eitlikler elde edilir (ekil 11.38).

nceki durum

Sonraki durum

C 1 0 0

B 0 1 0

A 0 0 1

C 0 0 1

B 1 0 0

A 0 1 0

JC d 0 1

KC 1 d d

FF durumlar JB KB JA 1 d 0 d 0 1 0 d d

KA d d 1

Qn Qn+1 0 0 0 1 1 0 1 1

J 0 1 d d

K d d 1 0

ekil 11.37. JK gei tablosu yardm ile sayc sayma dizisinin oluturulmas.

JC C

AB 00 01 11 10 0 1

KC AB C 0 1 00 01 11 10

JB C

AB 00 01 11 10 0 1

d 0 d 1 d d d d
JC=B

d d d d 1 d d d
KC=1

d d d 0 1 d d d
JB=A

JA C

AB 00 01 11 10

KA AB C 0 00 01 11 10

KB AB C 0 00 01 11 10

d 1 d d 1 0 d d d
0 JA=B

d d d 1 1 d d d d
KA=1

d 0 d d 1 d d d d
KB=A

ekil 11.38. 1, 2, 4 sayma dizisini sayacak senkron sayc devresine ait eitliklerin yazlmas.

Sayclar

353

Elde edilen eitlikleri gerekletirecek balantlarn yaplmas ile istenilen lojik devre oluur (ekil 11.39).
QA QB QC

JA

JB

JC

A
1 Clk Clk QA QB QC KA Q KB

B
1 Q KC

C
Q

ekil 11.39. 1, 2, 4 dizisini sayan sayc lojik devresi ve oluan dalga ekilleri.

rnek 10: J-K FFler ve en az sayda VEDEL devresi kullanarak, ekil 11.40da verilen sayma ilemini gerekletiren senkron sayc devresini tasarlayalm. Sayma ileminin yn, kontrol girii (k) olarak kullanlan girie gre deimektedir. Bu nedenle gei tablosu oluturulurken, k=0 ve k=1 durumlar ayr ayr deerlendirilmelidir (ekil 11.40).

k=0 0 3 7

k=1 2 6 3 1

6
ekil 11.40. rnek sayma dizisi durum emas.

354

Sayclar

lk ilem olarak, nceki durum ve sonraki durum deerlerinden faydalanlarak sayma dizisi gei tablosu oluturulur (ekil 11.41).
nceki Durum Sonraki Durum FF Durumlar

k 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

a 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

b 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

c 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

a 0 0 0 0 1 1 1 0 d 1 d 0 d d 0 d

b 1 1 1 1 1 1 1 1 d 1 d 0 d d 1 d

c 0 0 1 1 0 0 1 1 d 0 d 1 d d 1 d

JA 0 0 0 0 d d d d d 1 d 0 d d d d

KA d d d d 0 0 0 1 d d d d d d 1 d

JB KB 1 d 1 d d 0 d 0 1 d 1 d d 0 d 0 d d 1 d d d d 1 d d d d d 0 d d

JC 0 d 1 d o d 1 d d d d d d d 1 d

KC 0 1 d 0 1 1 d 0 d 1 d 0 d d d d

ekil 11.41. rnek sayma dizisi gei tablosu.

JA ka

bc 00 00 01 11 10 0 d d d 01 0 d d 1 11 0 d d 0 10 0 d 0 d

KA ka

bc 00 00 01 11 10 d 0 d d 01 d 0 d d 11 d 1 d d 10 d 0 1 d

JB ka

bc 00 00 01 11 10 1 1 d d 01 1 1 d 1 11 d d d d 10 d d d d

JC ka

bc

JA=k.b
00 01 d d d d 11 d d d d 10 1 1 1 d 0 0 d d

KC ka

bc d 1 d d

K A=bc+k=k.b.c
00 01 1 1 d 1 11 0 0 d 0 10 d d d d

KB ka

bc

JB=1
00 01 d d d d 11 0 0 0 1 10 0 0 d d d d d d

00 01 11 10

00 01 11 10

00 01 11 10

JC =b

K C =b

K B=k.a=k.a

ekil 11.42. Sayc devresi giri eitliklerinin oluturulmas.

Sayclar

355

Oluturulan gei tablosundaki deerlerin Karnaugh haritalarna tanmasyla, izilecek lojik devrenin balantlarn gsteren eitlikler elde edilir (ekil 11.42). Eitliklerin temsil ettikleri balantlarn yaplmas ile, istenen sayma dizisini gerekletirecek lojik devre oluturulur (ekil 11.43).
A B C

JA k k

JB

JC

A
KA Q KB

B
Q KC

C
Q

Clk Tetikleme girii

ekil 11.43. Dizi sayc lojik devresinin izilmesi.

11.2.6. n Kurmal Sayclar Belirli bir deerden balatlarak, aa veya yukar doru sayma ilemi yapan devreler, n kurmal sayclar olarak isimlendirilir. Senkron sayc entegrelerinin birou, sayma ileminin belirli bir deerden balamasn salayan nkurma (preset) giriine sahiptirler. nkurma ilemi, tetikleme sinyalinden bamsz olarak (asynchronously) veya tetikleme sinyali ile ezamanl olarak (synchronously) gerekletirilebilir. nkurma ilemi ayn zamanda saycnn yklenmesi (loading) olarakta adlandrlr. ekil 11.44de J, K ve Clk girilerinin senkron almay salayacak ekilde baland, bitlik senkron yukar sayc devresi grlmektedir. Devredeki kurma ve sfrlama girileri, asenkron n kurma ilemini gerekletirebilecek ekilde balanmtr. Sayc devresine istenilen saynn yklenmesi ilemi; P0, P1, P2 paralel girilerine yklenmek istenen bilginin ve PL paralel ykleme giriine 0 deerinin uygulanmas ile gerekletirilir. Bu ilem ile; P0, P1 ve P2ye uygulanan bilgiler srasyla A, B ve C FFlerine aktarlr. Bilgi aktarma ilemi; J, K ve Clk girilerinden bamsz olarak gerekletirilir. nk PL girii 0 olduu srece Clk girii etkisizdir. PLnin 1 deerine dnmesi ile, Clk aktif hale gelir ve sayc kurulan sayma deerinden itibaren saymaya balar. rnein; P2=1, P1=0, P0=1 ve PL=1 iken paralel girilerin sayc devresine hibir etkisi yoktur ve Clk sinyalleri ile sayc devresi sayma ilemini gerekletirir. PL giriine 0 uygulanmas ile, saycnn

356

Sayclar

durumuna baklmakszn FFler Q2=1, Q1=0, Q0=1 deerlerine kurulur. PLnin 1 deerine dnmesi ile sayc 101den balayarak sayma ilemine devam eder. nkurma ilemini gerekletirecek ok sayda TTL ve CMOS entegresi bulunmaktadr. 74190, 74191, 74HC192, 74HC193 entegreleri bunlardan birkadr.
P2

P0

P1

Q0

Q1

Q2

A
Tetikleme Sinyali Clk Paralel ykleme PL 1 K K

B
K

ekil 11.44. Asenkron nkurmal senkron sayc devresi lojik emas.

11.3. Sayc Entegreleri Sayc devrelerin ok deiik uygulama alanlar olmas nedeniyle, ok sayda sayc entegresi bulunmaktadr. Sayc entegrelerini snflandrmadan nce, sayc entegrelerde bulunan pinleri aklayalm. Bu pinlerin hepsinin bir entegrede bulunmad durumlar olabilecei gibi, aklanmayan farkl girilerde bulunabilir. Burada genel pin fonksiyonlar aklanacaktr.
PL P3 P2 P1 P0

CPu CPD

+ Sayc Entegresi -

TCu TCD

MR

Q3 Q2 Q1 Q0

Pin ad CPU CPD MR PL P0-P3 Q0-Q3 TCD TCu

Aklama Yukar sayc tetikleme girii Aa " " " Asenkron ana sfrlama girii (Aktif 1) Asenk. paralel ykleme girii (Aktif 0) Paralel veri girileri FF klar Aa sayc k terminali (Aktif 0) Yukar sayc k terminali (Aktif 0)

ekil 11.45. Sayc entegrelerinde bulunan pinler ve anlamlar.

Sayclar

357

Sayc entegresinde bulunan pinlerin fonksiyonlar aadaki ekilde zetlenebilir. CPU ve CPD Tetikleme girileri: Sayc entegresi, bu iki giriten birisinin aktif olmasyla sayma ynne karar verir. CPUnun aktif olmasyla sayma ilemi yukar doru yaplrken, CPDnin aktif olmasyla sayma ilemi aa doru gerekleir. Ana Sfrlama (Master Reset MR): Ana sfrlama ucu, aktif 1 asenkron giriidir ve saycy 0000 konumuna getirir. MR=1 olduu srece sayc 0000 konumunda sabit kalr. nkurma Girii (Preset Input): Saycdaki FFler, P0-P3 paralel veri girilerine lojik bilgilerin uygulanmas ve PL giriindeki bilginin 1den 0a gitmesiyle kurulurlar. Bu kurma, asenkron nkurma ilemidir ve sayma ilemine stnle sahiptir. MR=1 olduu durumda PLnin hibir etkisi yoktur. Sayma klar: Sayma ileminde oluan deerler Q0-Q3 arasndaki FF klarnda grlr. Q0 k LSB, Q3 k MSB deerini temsil eder. Terminal Sayma klar (TCU): Byk Moda sahip sayclar oluturmada, yani iki veya daha fazla sayc entegresinin birlikte kullanlaca durumlarda kullanlr. Yukar sayma ileminde, dk deerli saycnn TCu k, daha yksek deerli saycnn CPu giriine balanr. Aa sayma ileminde, dk deerlikli saycnn TCD k, yksek deerlikli saycnn CPD giriine balanr. Yukar sayc k terminali olarak isimlendirilen TCu k; yalnzca sayc 1111 deerinde ve CPu=0 olduu durumda 0 deerine sahip olur. Bir sonraki tetikleme sinyalinin ykselen kenarna kadar 0 olarak kalan TCu k; yeni bir ykselen kenar ile 1 konumunu alrken, sayc 0000 konumuna geer. Saycnn 1111den 0000 konumuna getii anda TCuda oluan 0dan 1e deiimin, daha yksek deerlikli saycya uygulanmas ile yukar doru sayma ilemi salanr. Aa sayc k terminali olarak isimlendirilen TCD k; saycnn konumu 0000 deerini alncaya ve CPD=0 oluncaya kadar 1 konumunda kalr. Sayc k 0000 ve CPD=0 iken, CPDye gelen tetikleme sinyali ile sayc 1111 konumuna geerken, TCD=1 deerini alr. TCDde meydana gelen bu deiim, daha dk deerlikli sayc olarak kullanlan ikinci sayc entegresini tetiklemek amacyla kullanlr. Sayc entegrelerinde bulunan pinleri genel olarak tanmladktan sonra, sayc entegrelerini asenkron ve senkron sayc entegreleri gruplandrmalar altnda inceleyelim. 11.3.1. Asenkron Sayc Entegreleri Piyasada ok sayda TTL ve CMOS asenkron sayc entegreleri bulunmaktadr. TTL 7493 (74LS93) ve bu elemann eiti 74293 entegreleri bunlardan ikisidir. CMOS ailesi ierisinde kullanlan bir asenkron sayc entegresi ise, Mod-128e kadar sayma ilemi yapabilen 4024 entegresidir. Farkl reticilerin rettikleri ayn serideki entegreler arasnda kk farkllklar bulunsa da, bu farkllklar kolayca ortadan kaldrlabilir.

358
CLK1

Sayclar

74293

CLK0

MR1 MR2 (MSB)Q3


J CLK0 CLK K CLK1 R Q J CLK K R Q

Q2

Q1

Q0 (LSB)
J CLK K R Q J CLK K R Q

Q0
Q

Q1
Q

Q2
Q

Q3
Q

Q0 (LSB)
MR1 MR2

Q1

Q2

Q3 (MSB)

*Tm J-K girileri dahili olarak 1 konumuna balanmtr.

ekil 11.46. 74293 asenkron sayc entegresi sembol ve i yaps.

Hem TTL, hem de CMOS veri kataloglarnda deiik asenkron sayc entegreleri bulmak mmkndr. ekil 11.46da, retici veri kataloglarnda bulunan 74293 entegresi sembol ve entegreye ait lojik balant grlmektedir. 74293 Sayc entegresinin k pinlerinde Q0-Q3 olarak isimlendirilen 4 adet k ve Clk1-Clk2 olarak isimlendirilen 2 adet tetikleme girii mevcuttur. Her bir FFnin sahip olduu sfrlama girii, bir VEDEL kapsnn kna bal tek hat zerinde birletirilmi ve VEDEL kapsnn girileri kontrol iin MR1 ve MR2 pinleri haline getirilmitir (ekil 11.46). Kullancya esneklik salamas amacyla entegrenin ierisindeki FFler: Q0 yalnz bana alacak ekilde ve Q1-Q3 3-bitlik sayc olarak ilem grecek ekilde balanmlardr. 74293 entegresi uygulamalarna rnek olmas asndan, rnek sayclar 74293 entegresi ile oluturalm. rnek 11: 74293 entegresinin 10 KHzlik tetikleme sinyali ile Mod-16 saycs olarak ilem yapabilmesi iin gerekli balanty gerekletirelim. Mod-16 saycs 4 adet FF kullanacandan, Q0 knn Clk1 giriine balanarak 4 FFli bir sistem oluturmas gereklidir. 10 KHzlik tetikleme sinyali ise Q0 FFsinin Clk0 giriine uygulanmaldr. Bu balant ile, Mod-16 sayma ilemi yapan sayc (16ya blen) devre elde edilir.
CLK1

74293

10 KHz
CLK0

MR1

MR2 Q3 Q2

Q1

Q0

f=10 KHz/16=625 Hz

ekil 11.47. 74293 entegresi ile oluturulan Mod-16 sayc.

Sayclar

359

rnek 12: 74293 entegresi ile Mod-10 saycs oluturmak iin gerekli balanty gsterelim Mod-10 saycs oluturmak iin 4 adet FF gerektiinden, Q0 knn Clk1 giriine balanmas gerekir. Bununla beraber, saycnn 0000-1010 deerleri arasnda sayma yapmas istendiinden; sfrlama iin Q1 ve Q3 klar MR1 ve MR2 girilerine uygulanmaldr. Bunun nedeni; yalnzca 1010 durumunda Q1 ve Q3 klarnn ayn anda 1 olmasdr. Q1 ve Q3 klarndaki bilgilerin birlikte 1 olduu durumda, VEDEL kapsnn k 1den 0a giderek sayma ilemini sfrlar. Bu durumda ortaya kan balant ekil 11.48de grlmektedir. Elde edilen devreye 10 KHZlik tetikleme sinyali uygulanmas durumunda, Q3 knda 10 KHZ / 10 = 1 KHZ k sinyali elde edilir.
CLK1

74293

10 KHz

CLK CLK0

MR1

MR2 Q3

Q2

Q1

Q0

f=10 KHz/10=1000Hz

ekil 11.48. 74293 entegresi ile oluturulan Mod-10 sayc.

rnek 13: ekil 11.49da verilen sayc devresinin analizini yaparak, almasn aklayalm. ekildeki devrede, girie uygulanan sinyal iki kademede 60a blnr. Sadaki devre Mod10 sayc ilevi grerek, giri sinyalini 10a blmekte ve bu entegrenin Q3 kndan alnan bilgi Mod-6 sayc olarak alan ikinci entegrenin Clk1 giriine uygulanmaktadr. Q0 giriinin kullanlmad bu entegrede, uygulanan sinyalin frekans 6ya blnmektedir. Bu ilem sonucunda, soldaki entegrenin Q3 knda elde edilen sinyalin frekans; fout =
MOD-6 74293 MR1 MR2 Q3 Q2 Q1 Q0 CLK0
Q0 Kullanlmayacak

f in / 10 f in = olur. 6 60
MOD-10 74293 MR1 MR2 Q3 Q2 Q1 Q0 CLK0 CLK1

CLK1

fin

fout=fin/60

fin/10

ekil 11.49. ki adet 74293 entegresi ile oluturulan MOD-60 sayc devresi.

360

Sayclar

Anlatlan 74293 entegresi, 0dan balayarak sayma ilemi yapma amacyla kullanlmaktadr. Sayc devresinde n kurma ileminin gerektii durumlarda n kurmal sayc entegrelerinden faydalanlr. n kurma prensibi ile alan entegrelere rnek olarak; TTL 74160, 74161, 74163, 74193 ve CMOS 74HC162, 74HC163 entegreleri verilebilir. n kurmal sayc entegrelerinin parametrelerini ve entegre balantlarn incelemek iin, 74193 sayc entegresi uygulamalarn rnek olarak inceleyelim. Bu entegreyi incelemek, dier tipler hakknda genel bilgi verecektir. ekil 11.50.ada lojik sembol ve giri / k balantlar grlen 74193 entegresi; asenkron ana sfrlama ve asenkron n kurma zelliklerine sahip, senkron saymal yukar / aa sayc elemandr. 74193 entegresine ait alma tablosu ise ekil 11.50.bde verilmektedir. Yaplmas istenen ilem, tablodaki deerlerden faydalanlarak gerekletirilir.
PL P3 P2 P1 P0

CPu CPD

74193 MOD16 - Aa / Yukar sayc +

TCu TCD

MR

Q3 Q2 Q1 Q0

a) 74193 sayc entegresi sembol MR PL CPU CPD alma ekli

H L L L L

X L H H H

X X H H

X X H H

Asenkron Sfrlama Asenkron n Kurma Deiiklik Yok Yukar Sayma Aa Sayma =PGT

H=1; L=0 ; X=Dont care ;

b) alma ekli seme tablosu

ekil 11.50. 74193 n kurmal aa/yukar sayc sembol ve alma tablosu.

rnek 13: ekil 11.51de 74193 entegresinin yukar sayc olarak kullanlmas grlmektedir. Paralel veri girilerine sabit olarak 1011 bilgisi ve CPu, PL, MR girilerine ise ekil 11.51.bde grlen bilgiler uygulanmaktadr. Saycnn balangta 0000 konumunda olduunu kabul ederek, sayc knda elde edilecek dalga ekillerini izelim.

Sayclar

361

PL CPu CPd

P3 P2 P1 P0

CPu Q3 Q2 Q1 Q0 TCu CPd Q3 Q2 Q1 Q0

TC U

74193

1
MR Q3 Q2 Q1 Q0

TC D

(a)
CPu 1 0 _ 1 P
L

MR 0 Q3 Q2 Q1 Q0 TCu t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 0 0 0 0 1

(b)

ekil 11.51. 74193 entegresinin rnek balants ve oluan dalga ekilleri.

Balangta (t0 annda), FFlerin hepsi 0 konumundadr. Bu durum TCu knn 1 olmasna neden olur. t1 anndan hemen nce PL giriine 0 uygulandndan, FFler paralel girilerdeki deerlere yani Q3=1, Q2=0, Q1=1 ve Q0 =1 deerleriyle yklenirler. t1 annda CPu giriinde ykselen kenar (PGT) olmasna ramen, PL pininin aktif 0 olmas nedeniyle saycda herhangi bir deiiklik olmaz. t2, t3, t4, ve t5 anlarnda; tetikleme sinyalinin her ykselen kenarnda sayc yukar doru sayar. t5 annn ykselen kenarndan sonra sayc, 1111 deerini alr. Ancak TCu k, t5 annda tetikleme sinyali 0a gidene kadar deimez. T6 annda oluan ykselen kenar ile TCu=1 deerini alrken, sayc 0000 deerine sahip olur. t7 ve t8 anlarndaki ykselen kenarlarda sayma ilemi gerekletiren saycda, t9 anndan nce 1 deerini alan MR girii nedeniyle, sayc sfrlanarak klar 0000 konumuna getirilir. rnek 14: 74193 entegresi kullanlarak deiik moddaki saylarn elde edilmesi: n kurmal sayclar, ek bir devreye ihtiya duymadan farkl moddaki sayclar elde etmek iin kolayca ekillendirilebilir. Buna rnek olmas bakmndan ekil 11.52deki devreyi kullanabiliriz.

362

Sayclar

Aa sayc olarak kullanlan bu devrenin paralel ykleme girilerine (0101)2 deeri sabit olarak uygulanmaktadr. Devrede, TCD k PL giriine balandna gre saycdaki ilemleri inceleyelim.
PL fgiri CPu 0 1 0 1

P3 P2 P1 P0

CPo MR

74193

TCd

Q3 Q2 Q1 Q0

k f=fgiri/5
CPD 0 Q3 0 Q2 1 0 Q1 Q0

TCd 1
(PL) t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12 Sayc 0101 deerine kurulur

ekil 11.52. 74193 entegresi ile Mod-5 sayc ilemi ve oluan dalga ekilleri.

Saycy analiz etmek iin, saycnn balangta t0 annda 0101 deerine kurulduunu ve aa sayma yapldn kabul edeceiz. Sayc devresi, t1 t5 zamanlar arasnda geri sayma yaparak, t5 annda 0000 deerine sahip olur. t6 annda tetikleme sinyalinin 0a geii TCDyi 0 yapar. Bu deer, PL giriini aktif yaparak saycnn 0101 konumunun kurulmasn salar. TCD ok ksa bir sre 0 olarak kalr. nk saycnn 0101 deerine kurulmas ve bu deeri korumas TCDnin 0 konumundan kurtulmasna baldr. Bu nedenle TCDde yalnzca ksa sreli bir sinyal oluur. Anlatlan ilemler t7 t12 arasnda ve takip eden zaman aralklarnda tekrarlanr. Q2 knda meydana gelen deimeleri inceleyecek olursak; Q2 knda meydana gelen deiimin tetikleme sinyalinde meydana gelen deiimin 1/5i olduunu grrz. Bu durum, Q2nin frekansnn tetikleme sinyali frekansnn 5te 1 olmas sonucunu dourur.

Sayclar

363

Deiebilir frekans blc devresi, ekil 11.52deki paralel veri girilerine anahtarlar konularak elde edilebilir. Anahtarlar, oluturulmak istenen frekans blcnn deerine uygun olarak saycya bilgi ykleyecek ekilde kurulurlar . Sayc devrelerinde kullanlan dier bir entegre tipi, iki adet bamsz sayc ieren 7490 elemandr (ekil11.53). Biri Mod-2, dieri Mod-5 olan bu sayclarn tetikleme girileri birbirinden bamszdr. ekil 11.53de emalar verilen bu sayclarn, birbiriyle farkl balantlar sonucu 2den 10a kadar blme ilemleri yaplabilir.

QA

QB

QC

QD

Giri A Giri B R0(1) R0(2) R9(1) R9(2)

A
K RS

B
K RS

C
K RS

D
K RS

ekil 11.53. 7490 sayc entegresi i yaps.

7490 entegresi ile BCD sayma iin; QA k, giri Bye balanmaldr. Sayma ileminin balamas iin, R0 ve R9 resetleme girilerinin en az birer girii 0 seviyeli olmaldr. 7493 sayc entegresi, 7490 entegresine benzer ekilde, Mod-2 ve Mod-8 iki adet sayc ieren bir elemandr. Bu entegrede bulunan sayclarn bamsz veya kaskat balanmasyla, 2den 16ya kadar istenilen MODda sayma ilemi yaplabilir. 11. 4. Kaskat BCD Sayclar BCD sayc, 0-9 arasndaki saylar k olarak veren 10 farkl ka sahip bir devredir. 10 farkl kn her birinin dorudan baland bir LED ile sayma ilemi grntlenebilecei gibi, yedi-paral (seven-segment) gsterge olarak isimlendirilen eleman yardmyla sayc kndaki bilgi izlenebilir. Sayc kndaki bilginin gstergede izlenebilmesi iin kod zc devreler kullanlr. Bu durumda, sayc ileminin oluturulmas ve gstergede grntlenmesi iin ekil 11.54deki devrenin oluturulmas gerekir. Bu devrede, BCD saycda gerekletirilen sayma ilemi kod zc devre yardmyla uygun forma dntrlr ve gsterge ile grntlenir.

364
Giris sinyalleri

Sayclar

BCD Sayc FF klar 7 parcal gsterge


D C B A

Kod zc/Gsterge Birimi

ekil 11.54. BCD sayc blok emas.

BCD sayc olarak isimlendirilen ekil 11.54deki devre, 0dan 9a kadar sayma ilemi yapp grntleyerek tekrar 0a dner. Desimal saylardan daha byk saylar saymak ve grntlemek iin, BCD sayclar ekil 11.55deki gibi kaskat olarak balanr.
Giri Birler BCD Sayc
D C B A

Onlar BCD Sayc


D C B A

Yzler BCD Sayc


D C B A

Kod zc/gsterge 0-9

Kod zc/gsterge 0-9

Kod zc/gsterge 0-9

ekil 11.55. BCD Sayclarn 000-999 arasnda saymas iin kaskat balants.

Kaskat balantl BCD sayclarda sayma ilemi aadaki gibi zetlenebilir: i- Balangta 000 deerine kurulan sayc devresi, tetikleme sinyalleri ile 0dan balayarak saymaya balar. ii- Gelen her tetikleme sinyali ile sayma ilemi yapan sayc devresi, (1001)2 deerine kadar sayma ilemi gerekletirir. (1001)2 deerinde gstergede 009 onluk say okunur. iii- Girie uygulanan tetikleme sinyalinin onuncu palsnda 1ler basamandaki sayc k 0a dnerken, birler basaman temsil eden FF onlar basamandaki saycya bir pals gnderir. Bu pals, onlar basamandaki saycda bir artmaya neden olur. Bu anda gstergede (010)10 deeri okunur. iv- Birler basamandaki her on pals sonucunda gnderilen palslerin says 10 deerine ulaana kadar onlar basamandaki sayma devam eder. Giriten uygulanan 99. tetikleme sinyali sonucunda gstergede gzken deer 099dur. Takip eden ilk tetikleme sinyal ile birler basamandaki sayc onlar basamandaki saycya bir pals gnderip, 0a dner. Bu pals alan onlar basamandaki sayc 0a dnerken, ayn anda yzler basamandaki saycya bir tetikleme sinyali gnderir. Bu anda gstergede (100)10 deeri okunur.

Sayclar

365

v- Anlatlan ilemler 999. sinyale kadar devam eder ve 1000. sinyal ile tm sayclar ve gstergeler 0a dner. 999a kadar sayma ilemi gerekletiren bu devrede, yaplan sayma ileminin daha byk deerleri sayabilmesi iin yeni katlarn eklenmesi gerekir. BCD sayc olarak, BCD sayma ilemi iin tasarlanan 7490 veya 74192 sayc entegreleri kullanlabilecei gibi, uygun balant ile 74293 entegresi gibi elemanlarda kullanlabilir. 11.5. Halka ve Johnson Sayclar (Ring Counter and Johnson Counter) Sayc giriinde kod zme ileminin olmasnn istendii devrelerde, halka sayc (ring counter) olarak isimlendirilen devre kullanlr. Halka sayc devrede her bir sayma iin bir adet FF kullanlr (ekil 11.56). rnein; 7 sayan bir halka sayc iin 7 adet FF kullanrken, 10 sayan bir halka sayc istenmesi durumunda 10 adet FF kullanlr. Herhangi bir anda bu FFlerden sadece birinin k 1dir (ekil 11.57). Halka sayc devresi, bir FFnin Q ve QI klarnn, bir sonraki FFnin J ve K girilerine balanmasyla elde edilir. En sondaki FFnin Q k ise ilk FFnin giriine uygulanr.
Q0 Q1 Q2 Q3 Q4 Q5 Q6

J S Q

J S Q

J S Q

J S Q

J S Q

J S Q

J S Q

FF1
K R Q

FF2
K R Q

FF3
K R Q

FF4
K R Q

FF5
K R Q

FF6
K R Q

FF7
K R Q

CLK

Silme/Kurma

ekil 11.56. Halka sayc ak devresi.

Tetikleme sinyali Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

ekil 11.57. Halka sayc devresi dalga ekilleri.

366

Sayclar

Kurma / Silme girii ile, FF1 '1' deerine kurulurken, dier tm FFler sfrlanr ve '0' deerine sahip olur. Tm tetikleme sinyallerinin ayn kaynaktan elde edildii devrede, ilk tetikleme sinyali ile J giriinde '1' bulunan FF2 1 deerine kurulurken, dier FFlerin k '0' dr. Gelen tetikleme sinyali ile Q knn 1 olmasn salayan artlara sahip olan FFler srasyla '1' konumuna geer. FFlerde Q=1 olmas iin gerekli olan J=1, K=0 olma art srasyla salandndan, klarda elde edilen bilgiler ekil 11.57deki gibi olur. Herhangi bir anda sadece tek k '1' olan ve giriine uygulanan tetikleme sinyallerini sayan bu devre, bir eit senkron sayc almas gerekletirir. Halka saycda yaplan ilemi kk bir deiikle gerekletirilen dier bir sayc tr, Johnson sayc devresidir. Bu devrenin halka sayc devresinden fark; son FFden ilk FFye yaplan geri besleme balantsnn, Q k yerine Q kndan alnmasdr. ekil 11.58.ada doruluk tablosu, bde sayma dizisi ve cde ak emas grlen Johnson saycda, ilk anda tm FFlerin k 0dr. lk gelen tetikleme sinyali ile; J=1, K=0 deerine sahip olan FF1in Q k '1' deerini alr. FF1in k; FF2nin J=1, K=0 deerini almasn salar ve gelen ikinci sinyal ile FF2nin Q k '1' deerini alr. Bu iki kn '1' deerini koruduu anda gelen nc tetikleme pals ile J=1, K=0 deerine sahip olan FF3n Q knda '1' oluur. Konum deitirmeler bu ekilde devam ederek 4 sayma sonucunda tm klar '1' olur. ekil 11.58de 4 sayma iin gerekletirilen sayma dizisi, FF saysnn deitirilmesi ile istenilen sayma ilemini gerekletirecek ekilde modellenebilir. Saylmak istenen say dizisinin yars kadar FFye ihtiya vardr. ekil 11.58de grlen devre, sekiz ayr konumda k verdikten sonra tekrar baa dner. Bu nedenle anlatlan sayc, Mod-8 saycsdr. Bu rnekten grld zere; Johnson sayc oluturmak iin gerekli FF says, ring sayclarn aksine saylmak istenen deerin yars kadardr. Bununla beraber, Johnson sayc devresi her bir sayma durumunu tespit edecek (zecek) lojik kaplara ihtiya duyar. Kullanlan FF says ne olursa olsun, 2 girili VE kapsnn kullanm yeterli olur (ekil 11.58.a). Doruluk tablosunda girileri aklanan 8 adet iki girili VE kapnn devreye balanmas ile, her kap belli bir durum annda yetkilenir ve kap klar birbirini izleyen 8 k (halka saycsnn ayns) retir. Kaplarn balanaca FFlerin tespiti dzenli bir sra takip eder. Tm klarn 0 olduu anda, bata ve sonda bulunan FFlerin klarnn tmleyeni alnrken, tm klarn 1 olduu anda bata ve sonda bulunan FFlerin normal klar alnr. Dier btn durumlar, komu halde bulunan 01 veya 10 deerlerine sahip FFlerin klarnn alnmasyla zmlenir. Devre karmakl bakmndan halka sayc ile ikili sayclar arasnda bir devre yapsna sahip olan Johnson sayclar, belirli uygulamalarda saladklar avantajlar nedeniyle tercih edilirler. Piyasada yaygn olarak bulunan Johnson sayclardan ikisi, tm kod zc devreyi de ieren 4017 ve 4022 entegreleridir.

Sayclar

367

Tetikleme Pals

Q1

Q2

Q3

Q4

Gerekli VE kaps

0 1 2 3 4 5 6 7

0 1 1 1 1 0 0 0

0 0 1 1 1 1 0 0

0 0 0 1 1 1 1 0

0 0 0 0 1 1 1 1

A'D' AB' BC' CD' AD A'B B'C C'B


0111 0011 0001

0000 1000

1100

1110 1111

a) Doruluk tablosu.

b) Sayma dizisi.

Q1 FF1 Q

Q2 FF2 Q

Q3 FF3 Q

Q4 FF4 Q

Clk

c) Ak emas.

ekil 11.58. MOD-8 Johnson sayc doruluk tablosu, sayma dizisi ve ve ak emas.

11.6. Sayc Uygulamalar ok eitli yapda retilen sayc devreleri ok farkl uygulama alanlarnda kullanlmaktadr. En yaygn kullanm yeri olarak; sinyallerin frekanslarnn llmesi, elektriki sinyallerin frekanslarnn blnmesi, devir saysnn gsterilmesi, saat veya zaman llmesi, vb. uygulama alanlar saylabilir. Sayc devrelerinin farkl uygulama alanlarnda kullanlma prensiplerini inceleyelim. 11.6.1. Saa / Sola Yryen Iklar 74193 yukar / aa sayc entegreci kullanarak, saa veya sola doru yanan klar oluturmak mmkndr (ekil 11.59). 74193 entegresi ile yukar / aa saydrma ilemi yaplabilir. 0000 ile 1111 deerleri arasnda yukar/aa sayma yapan entegrenin k, 4 hattan 16 hatta kod zc (onaltl kod zc) olan 74154 entegresine giri olarak uygulanr. Bu durumda 16 LEDin saa veya sola yanmas kontrol yaplabilir. Devredeki LEDlerin saa / sola yanmas ilemi, VE DEL kaplar A,B,C,D kaplar yardm ile gerekletirilir. ekil 11.59daki devrenin almasn aklayabilmek iin; A kapsnn 1 nolu giriinin lojik 0 ve B kapsnn 5 nolu giriinin lojik 1 olduunu kabul edelim. C ve D

368

Sayclar

kaplarnn balant ekillerinden dolay, belirtilen iki noktadaki lojik deerler devaml birbirinin tersidir. B kapsnn girilerinden birisinin lojik 1 olmas nedeni ile, tetikleme sinyali 74193 entegresinin yukar sayma giriinde gzkr ve sayc 0000den balayarak yukar doru saymaya balar.
(9) C (10) (12)

(8)

+5 V 330
(13)

D (11)

7400

7400

(17) (16) (15) (14) (13) (11) (10) (9) (8) (7) (6) (5) (4) (3) (2) (1)

+5 V
(24)

15 14 13 12 11 10

(12) (18) (19)

74154

4 hattan 16 hatta Kod zc


D C B A

(20) (21) (22) (23)

+5 V
A AI SAYMA KONTROL HATTI

(7) D

(6) C

(2) B

(3) A

(8) (14)

(16)

74193
A AI SAYMA

YUKARI/ AAI SAYICI


YUKARI SAYMA

(4)

(5) (6) B (7) (5)

YUKARI SAYMA KONTROL HATTI

+5 V
(14) (1) Saat Darbesi Giri i

(3) A (2) (4)

ekil 11.59. Saa / sola yryen k devresi.

Sayc entegresi knda oluan ikili deerler 74154 entegresine giri olarak uygulanmaktadr. Kod zc entegresi klar, girilerdeki ikili deerlere bal olarak lojik 0 seviyesine der. 0 seviyesine den ka bal olan LED iletime geerek k verir (yanar). klar sadan sola doru aktif olduundan, LEDler sadan sola doru yanar. Sayc kndaki sayma deeri 1111 deerine ulanca en soldaki LED yanar ve C kapsnn girilerinden birisi 0 olur. Girilerinden birisi 0 olan C kapsnn k 1 olur ve A kapsnn 1 nolu pine bal olan ucu lojik 1 olur. A kapsnn k 1 deerini

Sayclar

369

alr ve 74154 entegresinin aa sayma ucunu aktif hale getirir. Ayn anda, C kapsnn k D kapsnn giriini de 1 yapar ve her iki giriinde 1 olan D kaps knda lojik 0 oluur. D kaps knda oluan 0 deeri, tetikleme sinyalinin B kaps zerinden yukar sayma ucuna uygulanmasna engel olur. D kapsnn kndaki lojik 0 deerinin C kapsna giri olarak uygulanmas, kod zc entegrenin en solundaki knn 0 olmamas durumunda bile aa sayma ucunun aktif olarak kalmasn salar. Sayc entegresinin aa doru saymas, kod zc klarnn soldan saa doru aktif olmasn (lojik 0) ve LEDlerin soldan saa doru yanmasn salar. Sayma ilemi 0000 deerine ulat anda, B kaps k tekrar yukar sayma giriini aktif yapar ve LEDler sadan sola doru yanmaya balar. 11.6.2. Dijital Saat Sayclarn yaygn kullanld yerlerden birisi, dijital (saysal) saatlerdir (ekil 11.60). Saysal saatlerde; saat, dakika ve saniye olarak bulunulan an gsterilir. ekil 11.60daki dijital saat devresinin almas iin gerekli besleme gerilimi ve sayma ilemi iin gerekli tetikleme sinyali, 220 V / 50Hz ehir ebekesinden elde edilir. 220 V AC gerilim dorultma devresi ile +5V DC gerilim ekline dntrlrken, 50 Hzlik sinyal 1 Hzlik tetikleme sinyali ekline dntrlr. Bu ilemler iin; dalga ekillendirici ve 50ye blen devreler kullanlr. Saat devresindeki saniye sayc devreye uygulanan tetikleme sinyali, saniye sayma ileminin yannda dakika ve saat sayma ilemleri iinde kullanlr. Saniye sayc devre, her gelen tetikleme sinyali ile sayma ilemi yapan Mod-60 sayc devresidir. 60a kadar sayma ilemi yapan saniye saycdaki Mod-10 saycs 9dan 0a dnerken, Mod 6 saycsna tetikleme sinyali gnderir. Saniye saycdaki deer 59 olduu durumda, sayma deeri 0a dner ve bu anda dakika saycdaki Mod-10 saycsna bir tetikleme sinyali gnderir. Dakika saycdaki devrede Mod-60 sayc devresidir. Mod-10 saycs ile 9a kadar sayma ilemi yaplrken, Mod-6 sayc ile sayma ileminin 59a kadar olmas salanr. Devredeki sayma ilemi 0a dnerken, Mod-12 sayc olarak alan saat sayc devreye bir pals tetikleme sinyali gnderilir. Bunun uygulamadaki anlam; 60 dakika sonucunda saat gsteren devrenin gsterdii deerin 1 artmasdr. Saat sayc devresi, Mod-10 ve buna bal olarak alan Mod-2 sayc devresi 12den 13e (0001 0011)BCD getii zaman, A kapsnn (NAND kaps) tm girileri lojik 1 ve A kaps k lojik 0 olur. CLR giriine 0 uygulanan Mod-2 saycs 0a giderken, veri ykleme giriine 0 uygulanan Mod-10 saycs 1 deerini alr. Bu durum; saatin 1:00 deerinden balamasn, yani 12:59 deerini gsterdikten sonra 1:00 deerine dnmesini salar.

370

Sayclar

220V 50Hz

G KAYNAI NTES

50Hz(ac)

Dalga ekillendiren Devre

50ye Blen devre

+5 V(dc)

1 pals/saat

1 pals/dakika

1 pals/saniye

Saat Sayc
CLR

0001

Dakika Sayc (60)


MOD-6 Sayc (0-5) MOD-10 Sayc (0-9)

Saniye Sayc (60)


MOD-6 Sayc (0-5) MOD-10 Sayc (0-9)

LOAD

MOD-2 Sayc A (0-1)

MOD-10 Sayc (0-9)

Kod zc BCD7 SEG

Kod zc BCD7 SEG

Kod zc BCD7 SEG

Kod zc BCD7 SEG

Kod zc BCD7 SEG

Kod zc BCD7 SEG 270

7447 Entegresi
Ortak Anotlu Gstergeler +5V +5V +5V +5V +5V

+5V

Saati Gsteren ksm

Dakika Gsteren ksm

Saniye Gsteren ksm

ekil 11.60. Dijital saat devresi lojik emas.

11.6.3. Frekans Sayc Frekans sayc devresi, mantk devreleri olarak aklanan sayc, kaydedici, kod zc, frekans blc, vb. devrelerinin bir arada kullanld dijital sistemlere en iyi rneklerdir. Temel eleman olarak saycnn kullanlmas nedeni ile, frekans sayc devresi sayc devrelerine uygulama olarak kabul edilebilir. Frekans sayc devresinde, frekans lm ileminden nce devrede bulunan sayclarn temizlenmesi (sfrlanmas) gerekir. Frekans lme ileminde, saym penceresi palsi (count window pulse) ile bilinmeyen giri frekans bir VE kaps girilerine uygulanr (ekil 11.61). VE kaps, bir kontrol anahtar gibi grev yapar. nk VE kapsnn saym penceresi pals uygulanan giriinde 0 olmas ile kap ak anahtar zellii gsterirken, giriin 1 olmas ile kap kapal anahtar zellii gsterir. Kapnn kapal anahtar zellii gstermesi ile, bilinmeyen giri frekans sayc devresinin tetikleme giriine uygulanr. ekil

Sayclar

371

11.61deki devrede, saym penceresi pals sresinde bilinmeyen giri sinyali olarak 5 palslik bir sinyal uygulandndan, Mod-10 sayc 5 kere tetiklenir ve knda 0101 deeri oluur. Sayc knda oluan deerin, BCDden yedi paral gstergeye kod zc devresine uygulanmas ile gstergede 5 deeri okunur. Saym penceresi pals sresi olarak 1 sn seilmesi nedeni ile, okunan sinyalin frekans 5 Hzdir. Bilinmeyen giri sinyalinin saym sinyali palsinin aktif olmas srasnda rneklenmesi nedeni ile saym penceresi palsi, rnekleme pals olarak da isimlendirilmektedir.
1 sn

Saym Penceresi Palsi

C
Bilinmeyen Giri Frekans

MOD-10 Sayc
74LS160A

CLR

5 adet pals Sayc Temizleme

Kod zc 7447

Gsterge saniyede bilinmeyen giri frekans=5 Hz gsterir.

ekil 11.61. Frekans sayc devresi prensip emas.

ekil 11.61deki devrede Mod-10 sayc kullanlmas nedeni ile, 10 Hze kadar frekans lm mmkndr. Daha yksek frekanslar lebilmek iin, ek lojik devrelerin eklenmesi gerekir. ekil 11.62deki devrede, ok kademeli frekans sayc devresi lojik emas grlmektedir. Frekans sayc devre ile llen frekansn hassasiyeti, saym penceresi palsinin hassasiyetine baldr. 100 KHzlik bir kristal osilatr kullanm ile, 1 KHzlik frekansn llebilmesi iin yeterli hassasiyet salanabilir. Kristal osilatrden retilen 100 KHzlik sinyal, sayma penceresi retici devresinde (74L5160A) kaskat bal sayc devrelerde blnerek; frekans lmnde 1 Hz, 10 Hz, 100 Hz ve 1KHz lme kademelerinin oluturulmasn salar. SW ok konumlu anahtar (komlatr) ile, lm yaplacak frekans kademesi seilir.

372

Sayclar

Seilen frekans kademesine bal olarak, ikiye blc FF devresinin (7476) knda sayma penceresi palsi oluur. Sayma penceresi palsi ile bilinmeyen giri frekans bir VE kapsna uygulanr. ekildeki devrede VE kaps knda sayma penceresi palsinin geniliine bal olarak palsler oluur. VE kaps kndan elde edilen 14 pals, drt kademeli sayc devresine uygulanr.
100 kHz

Sayma Penceresi reteci Devresi

100 KHz Kristal Osilatr

1 Hz(1 sn)

10 Hz (100 msn) 100 Hz (10 msn)

1 kHz(1 msn)

Kademe 1 sn 100 ms 10 ms 1 ms

Gsterge
Hz kHz kHz MHz

SW1 +5 V 2 Sayma Penceresi Pals (Count Window Pulse-CWP) Bilinmeyen giri frekans CTR-DIV 10 CTR-DIV 10

C Q K 7476

Binler MOD-10 SAYICI ENP ENT

Yzler MOD-10 SAYICI ENP ENT RCO CLR

Onlar MOD-10 SAYICI RCO

Birler MOD-10 SAYICI ENP RCO ENT CLR

+5V

ENP ENT CLR

74121
100 pF

Q Q

CLR

74LS160A MOD-10 Sayclar

10 k

74173 C
7447 BCD-7SEG

74173 C
7447 BCD-7SEG

74173 C
7447 BCD-7SEG

74173 C
7447 BCD-7SEG

74173 4-Bit Kaydediciler

7447 BCD7SEG Kod zcler

TEK KARARLI MULTVBRATR

SAYICI, KAYDEDC, KOD ZC ve GSTERGE DEVRES

ekil 11.62. Frekans sayc devresi lojik emas.

Sayc devresinde, palsler saylarak llmek istenen frekans deeri bulunur. Birler basaman temsil eden Mod-10 sayc 9 deerine ulat anda, onlar basaman temsil eden saycya bir pals gnderir ve 0a dner. ncelenen devrede, sayma ilemi 14e kadar devam eder ve bu durumda llmek istenen sinyalin frekans 14 Hz olarak okunur. Sayc devresi k, BCD olarak kaydedicilere, kaydedicilerin klar ise yedi paral gstergeleri sren BCDden yedi paral gstergeye kod zc devresine uygulanr. Dier

Sayclar

373

taraftan, tek kararl multivibratrn Q k kaydedicilerin tetikleme giriine uygulanr. Bu pals ile, sayc devresinden kaydedicilere yklenen deer saklanr. Kaydedici klarndaki deerler, kod zc devrede yedi paral gstergede gzkecek ekle dntrlr ve deerin bir sre gzkmesi kaydediciler yardmyla salanr.

Tekrarlama ve alma Sorular 1. Saycy tarif ediniz 2. Sayclar sayma ynne ve sayma kodlamasna gre snflandrnz. 3. Asenkron ve senkron sayclar tarif ediniz. 4. Aa, yukar ve aa / yukar sayclar tanmlaynz. 5. ki bitlik dalgack sayc emasn ve k dalga eklini izerek, devrenin almasn aklaynz. 6. Den kenar tetiklemeli 4 FF kullanarak, 0-15 arasnda sayan yukar sayc devresini iziniz ve devrenin almasn aklaynz. 7. FFler ile frekans blme ileminin genel prensibini aklaynz 8. Asenkron yukar saycda, aktif 1 resetleme giriine sahip FFler kullanldna gre, saycy sfrlayacak devreyi ekleyiniz. 9. n kurmal saycy ekille aklaynz. 10. ok seenekli n kurmal sayc nedir? 11. Asenkron aa saycy tanmlaynz. 12. bitlik asenkron aa saycnn almasn dalga ekilleri yardm ile aklaynz. 13. 110 deerinden balayarak aa doru sayma ilemi gerekletiren devreyi izerek almasn anlatnz. 14. 4 FF ve zel-VEYA kaplar kullanarak 0-15 arasnda sayma yapabilen aa yukar sayc devresi tasarlayarak, alma prensibini zetleyiniz. 15. Sayclarda kullanlan Mod terimini aklaynz. 16. Saylarda dolayl sfrlama yntemini tanmlaynz. 17. Dolayl sfrlama yntemi kullanlan bir sayc tasarmnda takip edilecek ilemleri sralaynz. 18. Mod-5 saycsn dolayl sfrlama yntemi kullanarak tasarmlaynz.

374

Sayclar

19. Mod-12 saycsn dolayl sfrlama yntemi kullanarak tasarmlaynz. 20. Sayclarda dorudan sfrlama ynteminin genel prensipleri nelerdir? 21. Dorudan sfrlamal Mod-10 saycsn tasarlaynz. 22. Dorudan sfrlamal Mod-12 saycsn tasarmlaynz. 23. lk FFnin tetikleme giriine uygulanan sinyalin frekansn 25e blen asenkron sayc devresini tasarmlaynz. 24. Senkron sayc terimindeki senkron kelimesi hangi anlamda kullanlmtr. 25. ki bit senkron yukar sayc devresini ekille birlikte aklaynz. 26. Drt bitlik senkron yukar sayc devresinin lojik emasn izerek alma prensibini aklaynz. 27. BCD senkron sayc devresinin eklini izerek, almasn dalga ekli yardm ile aklaynz. 28. Senkron aa sayc temel prensibini aklaynz. 29. Drt bitlik senkron aa sayc devresini lojik emasn izerek, almasn zetleyiniz. 30. bitlik senkron yukar aa sayc devresini ekille anlatnz. 31. Senkron sayc tasarm aamalarn sralaynz. 32. Mod-9 senkron sayc tasarmn yapnz. 33. Mod-12 senkron sayc tasarmn yapnz. 34. 1, 2, 4, 5 sayma dizisini sayan senkron sayc devresini tasarlaynz. 35. 5, 3, 2, 1 sayma dizisini tekrarlayan senkron sayc devresini tasarlaynz. 36. Saycnn yklenmesi terimini aklaynz. 37. Sayc entegrelerinde genelde bulunan pinleri ema zerinde gsteriniz ve pinlerin anlamlarn zetleyiniz. 38. Sayc entegrelerinde bulunan terminal sayma klarnn amacn ve alma ekillerini aklaynz. 39. Piyasada bulunan asenkron sayc entegrelerine rnekler veriniz. 40. 74193 asenkron sayc entegre semboln iziniz. 41. 74193 asenkron sayc entegresi i yapsn ekille aklaynz. 42. 74193 entegresi ile Mod-25 sayc devresini oluturunuz. 43. Giriine uygulanan frekans 50ye blen sayc devresini 74193 ile oluturunuz.

Sayclar

375

44. 99a kadar sayan kaskat saycnn emasn izerek alma prensibini zetleyiniz. 45. 9999a kadar sayan saycy BCD sayclar ile oluturunuz. 46. Ring saycy tanmlaynz. 47. 7 FF kullanan ring sayc devresini izerek, alma prensibini zetleyiniz. 48. Johnson saycy tanmlaynz. 49. Mod-6 Johnson sayc emasn iziniz. 50. Ring ve Johnson sayclar arasndaki fark zetleyiniz.

BLM 12 KAYDEDCLER (REGISTERS)

Giri Lojik kaplar ve FFlerden oluan, ikili bilgileri geici olarak saklamak iin kullanlan devreler, kaydediciler (registers) olarak adlandrlr. Kaydedicilerin sayclardan tek fark; kaydedicilerin sayclarda olduu gibi belirli bir sayma dizisini devaml tekrarlamamasdr. Kaydediciler; bilgisayarlarda bilgi depolama, ikili toplayc / karc devrelerde bilgi tutma ve bilgi transferi gibi ilemlerde, sayclarda bellek birimlerinde, vb. yerlerde kullanlrlar. Kaydediciler, bilginin ykleniine ve bilgi-giri k ekline gre snflandrlabilirler (ekil 12.1). Kaydedicilerin bilginin ykleniine gre snflandrlmasnda; tm bilgilerin FFlere ayn anda yklendii kaydediciler 'paralel kaydediciler' (parallel registers) olarak isimlendirilirken, bilgilerin tek-tek yklendii ve kaydrld kaydediciler seri kaydediciler (serial registers) veya kaymal kaydediciler (shift registers) olarak isimlendirilir. Kaydediciler bilgi giri-k ekline gre snflandrlrken; bilginin seri veya paralel olarak giri ve klarda oluabilecei referans alnr. Bu referansa gre 4 farkl durum oluur: seri giri-seri k, seri giri-paralel k, paralel giri-seri k, paralel giri-paralel k. Daha farkl zelliklere gre de snflandrlabilecek kaydediciler, bilgi yklenmesi ve bilgi giri-k ekli referans alnarak ekil 12.1deki gruplara ayrlabilirler.

378

Kaydediciler

Kaydediciler
Bilginin Yklenmesine Gre Kaydediciler
Seri Giri Seri k

Bilgi Giri-kna Gre Kaydediciler


Seri Giri Paralel k Paralel Giri Seri k Paralel Giri Paralel k

Paralel Kaydediciler
Senkron Asenkron

Seri (kaymal) Kaydediciler


Saa Sola Saa-Sola

ekil 12.1. Kaydedicilerin snflandrlmas.

12.1. Kaydedicilerin bilginin yklenmesine gre snflandrlmas Kaydediciler, bilginin yklenmesi referans alnarak paralel kaydediciler ve seri kaydediciler eklinde alt snflara ayrlrlar. 12.1.1. Paralel Kaydediciler Btn bilgilerin ayn anda FFlere yklendii kaydediciler, paralel kaydediciler olarak adlandrlr. Paralel kaydedicilere bilgi ykleme ilemi, senkron veya asenkron olarak gerekletirilir. Tetikleme girii kullanlmadan, bilgilerin kurma girii yardm ile yklendii kaydedici devreleri asenkron paralel kaydedici olarak isimlendirilirken, bilgilerin yklenmesi iin tetikleme girilerinin kullanld devreler senkron paralel kaydedici olarak adlandrlr. Yeni bilgi girii iin tetikleme giriinin kullanlmad asenkron paralel kaydedici devresinde, her yeni bilginin yklenmesinden nce FFlerin sfrlanmas gerekir (ekil 12.2).
P a r a le l B ilg i G ir i le r i
K urm a
A B C D

S Q Q Q Q R

Q Q

Q Q

S f r l a m a

P a r a le l B ilg i k la r

ekil 12.2. Asenkron paralel kaydedici prensip emas.

Kaydediciler

379

Bilgi yklenmeden nce yaplmas gerekli sfrlama ilemi, sfrlama giriinin (R) aktif yaplmasyla gerekletirilir. FFlerin enerjilenmesinden sonra, yklenecek bilgiler bilgi girileri olarak kullanlan VEDEL kaplarna uygulanr. Kurma giriinin 1 yaplmas ile istenen bilgiler kaydediciye aktarlr. Bunun anlam; bilgi girilerine uygulanan bilginin kaydediciye yklenmesini istediimiz anda, kurma giriinin 1 yaplmasnn yeterli olmasdr. Kaydediciye yklenen bilgiler, bir sonraki sfrlama ilemine kadar FFlerde saklanr. Giri bilgilerinin kaydedicilere yklenmesi iin gerekli tetikleme sinyallerinin ayn anda-ayn kaynaktan uyguland paralel kaydediciler, 'senkron paralel kaydediciler' olarak isimlendirilir. D tipi FFlerin kullanld bu tip kaydedicilerde, Clk giriinin '1' yaplmas ile girilerden uygulanan bilgiler FFlere yklenebilir ve ktan alnabilir. Clk giriinin '0' yaplmas durumunda ise, giriten uygulanan bilgi ktan alnamaz (ekil 12.3).
Paralel Veri Girileri

DA D
Clk

DB Q D
Clk

DC Q D
Clk

DD Q D
Clk

Clk

QA

QB

QC

QD

Paralel Veri klar

ekil 12.3. Senkron paralel kaydedici devresi.

D
Clk

Q D3

D
Clk

Q D2

D
Clk

Q
D1

D
Clk

Q D0

E1 E2

Q3

Q2

Q1

Q0

ekil 12.4. 74LS75 Senkron paralel kaydedici entegresi prensip emas.

380

Kaydediciler

Senkron paralel kaydedicilere rnek olarak 74LS75 4-bit kaydedici entegresi verilebilir. Yapsnda D tipi FFlerin kullanld bu entegre, iki adet iki bit veya bir adet drt bit kaydedici olarak kullanlabilir (ekil 12.4). Entegrede, enable-E girilerin beraber balanmas ile btn FFlerin ayn anda almaya hazr hale gelmesi salanr. 12.1.2. Seri (Kaymal) Kaydediciler Bilgilerin kaydedici devresine seri olarak yklendii ve her tetikleme sinyali ile nceki bilgilerin saa veya sola kaydrld devre, seri kaydedici veya kaymal kaydedici olarak adlandrlr. Kayma ilemi uygulanan tetikleme sinyali ile gerekletirildii iin, kaydedicilerde kullanlan tetikleme sinyali kaydrma sinyali olarak da adlandrlabilir. Bilginin seri olarak gnderilmesi tercih edilen yerlerde, kaymal kaydedici (shift register) devrelerden faydalanlr. Seri kaydedicilerde, ilk FF haricindeki FFlerin alma konumu bir nceki FFnin almasna gre belirlenir. Dier bir ifade ile, her tetikleme pals ile bir nceki FFdeki bilgiler sonraki FFlere aktarlr. Girite bulunan seri bilginin tetikleme sinyali ile senkronizeli olarak ka aktarld kaydedicilerde istenen sayda FF kullanlabilir. Kullanlacak FF saysna uygun entegreler seilerek, oluturulmak istenen devre gerekletirilir. Kaymal kaydediciler, bilginin kaydrlma ynne gre isimlendirilirler. Kaydediciler bilgi kaydrlma ynne gre grup altnda incelenebilir: i- Saa kaymal kaydediciler, ii- Sola kaymal kaydediciler, iii- Saa-sola kaymal kaydediciler. 12.1.2.1. Saa Kaymal Kaydediciler Bilgilerin seri olarak yklendii ve yklenen bilgilerin kaydrma sinyalleri ile FFlerde saa doru hareket ettii kaydedici devreleri, saa kaymal kaydedici olarak isimlendirilir. D tipi FFlerle oluturulan kaymal kaydedici devresinde, ilk tetikleme sinyali ile A FFine 1 deeri yklenir (ekil 12.5). Bir sonraki tetikleme sinyali ile, B FFine A FFindeki 1 deeri aktarlr. C FFi t3 anndaki tetikleme sinyali ile, D FFi ise t4 anndaki tetikleme sinyali ile 1 konumuna kurulurlar. t2, t3, t4 anlarnda giri bilgisi 0 olduundan ve 4 adet FF kullanldndan, drt tetikleme pals bilgilerin batan sona kaydrlmasn salar. t6 annda tm FFlerin k 0a kurulmu olur.

Kaydediciler

381

Pratikte kullanlan kaydedici entegreler TTL 7495 entegresi gibi hem seri, hem de paralel girie sahip olabilir. Bu kaydedicilerde seri yada paralel giriten girilecek herhangi bir bilgi ktan alnabilir.
VCC (1)

Bilgi Girii Clk

D A

Q0

D B

Q1

D C

Q2

D D

Q3

Bilgi k

Silme

Tetikleme (Clk) Girii


A B C D

t0

t5

t10

t15

ekil 12.5. 7474 Entegreleri ile oluturulan 4-bit kaymal kaydedici ve zaman diyagramlar.

ekil 12.6da lojik sembol grlen 7495 entegresinde, seri bilgi girii iin CP1, paralel bilgi girii iin ise CP2 kontrol girii kullanlr. S (Select seme) giriinin '1' yaplmasyla CP2 kullanlrken, S giriinin 0 yaplmas ile CP1 aktif hale getirilir. CP1in aktif yaplmasyla, ilk gelen tetikleme pals ile birlikte Ds giriindeki (seri bilgi girii) bilgi Q0 kna aktarlr. Daha sonraki tetikleme palsleri ile, bilgi Q0dan Q1e, Q1'den Q2ye, Q2den Q3e aktarlr. Sonuta, giriten uygulanan bilgi saa doru kaydrlm olur.
Paralel giriler Konum seme Seri bilgi girii Seri bilgi kaydrma girii Paralel bilgi kaydrma girii
D0 D1 D2 D3 S DS CP1 CP2 Q0 Q1 Q2 Q3

7495

Bilgi klar

ekil 12.6. 7495 Entegresinin lojik sembol.

382

Kaydediciler

FF0 Veri Girii D C 0 D

FF1 0 D

FF2 0 D

FF3

Q3

Clk a) Balangta sfrlanm durum 1. Veri biti=0 D C Clk1 0 D C 0 D C 0 D C 0 Q3

b) Clk1 den sonras 2. Veri biti=1 D C Clk2 1 D C 0 D C 0 D C 0 Q3

c) Clk2den sonras 3. Veri biti=0 D C Clk3 0 D C 1 D C 0 D C 0 Q 3

4. Veri biti=1

D C

d) Clk3 den sonras 0 D C

D C

D C

0 Q 3

Clk4

e) Clk4 den sonra, drt bitlik bilgi kaydediciye depolanr.

ekil 12.7. Saa kaymal kaydediciye bilgi yklenmesi.

Kaydediciler

383

rnek 1: ekil 12.7.ada grlen 4 bit kaymal kaydedici devresine (1010)2 bilgisinin yklenmesi srasnda oluan olaylar inceleyelim: Devrede 4 FF bulunmas nedeni ile, devre 4 bitlik bilgi saklama kapasitesine sahiptir (ekil 12.7.a). lk anda tm FFlern knn 0 olduu kabul edilen devreye 1010 bilgisinin yklenmesi ilemi, en sadaki bitten balanarak yaplr. En sadaki bitin 0 olmas nedeni ile, FF0n D giriine 0 uygulanr. lk gelen tetikleme (kaydrma) sinyali ile 0 bilgisi FF0a yklenir (ekil 12.7.b). Sadan ikinci bit 1 olduundan, FF0n D giriine uygulanmas gereken yeni deer 1dir. FF0a 1 uygulanmas durumunda; ilk gelen kaydrma sinyali ile birlikte FF0=1 deerini alrken, Q0 k FF1in D giriine uygulandndan FF1= 0 olur (ekil 12.7.c). nc bitin 0 olmas nedeni ile, FF0 giriine 0 uygulanr ve tetikleme sinyali ile FF0= 0 deerine kurulur. Bu anda; Q0 k FF1in D giriine 1 deeri uyguladndan FF1 = 1 ve Q1 k FF2nin D giriine 0 uyguladndan FF2=0 deerlerine sahip olur. Dier bir dei ile; FF0daki bilgi FF1e, FF1deki bilgi ise FF2ye aktarlr. Bu ilemler ile sadan bitlik bilgi kaydedici devreye yklenir (ekil 12.7.d). Yklenecek bilgideki drdnc bit 1 olduundan, FF0n D giriine 1 uygulanr. Kaydrma sinyali ile FF2deki bilgi FF3e kaydrlr. Sonuta, FF0 = 1, FF1 = 0, FF2 = 1 ve FF3 = 0 deerlerine sahip olur. (ekil 12.7.e.). Bunun anlam; drdnc bit sonunda 4 bitlik saynn kaydrc devresine yklenmesidir. 4 bitlik saa kaymal kaydedici devresindeki bilgileri ktan almak istiyorsak; 4 kaydrma palsn FF0a uygulamamz ve FF3n Q3 kndaki bilgiler her kaydrma pals sonunda okumamz gereklidir. lk tetikleme pals ile en sadaki biti temsil eden deer Q3te grlrken, drdnc pals ile en soldaki deer Q3de gzkr. rnek 2: 4 FFten oluan saa kaymal kaydedici devresine (1000)2 bilgisinin yklenmesi srasnda oluan olaylar inceleyelim. Balangta tm FFlerin 0 olduu kabul edilirse, ilk gelen tetikleme pals ile A FFine 1 deeri yklenir. Bu anda dier klar 0dr. kinci tetikleme pals ile A FFine 0 yklenirken, Ada bulunan 1 bilgisi Bye aktarlr ve QB=1 konumunu alr. nc tetikleme pals ile yklenen bilgi 0 olduundan, QA=QB=QD=0 ve QC=1 olur. Drdnc pals ile Cdeki bilgi D FFine kaydrlarak QD=1 olurken, dier FFler 0 deerini alr. Bu anlatlanlar tablo haline getirilirse, ekil 12.8.bdeki tablo oluur.

384

Kaydediciler

Bilgi klar QA Bilgi Girii J Q J Q J Q J Q QB QC QD

A
K Q K

B
Q K

C
Q K

D
Q

Kaydrma Palsi Sfrlama

(a)
MBS
Bilgi girii X 1 0 0 0 Kaydrma pals Reset 1 2 3 4 A 0 1 0 0 0 B 0 0 1 0 0 C 0 0 0 1 0

LBS
D 0 0 0 0 1 Onlu Deer 0 8 4 2 1

(b) ekil 12.8. Saa kaymal kaydedici devresi ve (1000)2 bilgisinin yklenmesi srasnda oluan klar.

rnek 3: 3 adet RS FFten oluan saa kaymal kaydedici devresine 0110 bilgisini uygulayarak, 5. kaydrma sinyali sonucunda devredeki FFlerde bulunan deerleri inceleyelim. lk anda tm FFler 0 konumdadr. Bu konumdan balayarak oluan olaylar aklayp tablo halinde zetleyelim. RS FFlerin D tipi FF gibi davranabilmesi iin; S ve R girilerinin DEL kaps ile birletirilmesi gerekir (ekil 12.9.a). DEL kaps ile, her iki girie ayn deerin uygulanmas engellenir ve RS FFin S giriindeki deeri takip etmesi salanr. FFlere uygulanan ilk deer 0 dr. Birinci kaydrma pals ile tm FFler 0 durumunu korurken, ikinci pals ile FF0 k 1 deerine kurulur. nc kaydrma pals ile FF0a 1 yklenirken, dier FFler FF1= 1 ve FF1= 0 deerlerine sahip olur. Drdnc kaydrma sinyali ile FF0a 0 deeri yklenirken, FF0daki 1 deeri FF1e, FF1deki 1 deeri de FF2ye kaydrlr.

Kaydediciler

385

Beinci kaydrma sinyali ile FF0= 0 deerini alrken, FF1= 0 ve FF2= 1 deerlerine yklenir (ekil 12.9.b).
Seri Veri Girii Veri k S Clk Q0 S Q1 S Q2

FF0
R Q

FF1
R Q

FF2
R Q

Clk

(a) Kaydrma Seri Veri Pals Girii 1 0 2 1 3 1 4 0 5 0 (b) ekil 12.9. Bilgilerin seri olarak saa kaymal kaydediciye yklenmesi. FF0 0 0 1 1 0 0 FF1 0 0 0 1 1 0 FF 0 0 0 0 1 1

rnek 4: J-K FFler ile oluturulan 4 bitlik saa kaymal kaydedici devresini izerek, izilen devreye 1001 deerlerinin uygulanmas durumunda 6. kaydrma pals sonucunda FFlerde oluacak deerleri tablo halinde gsterelim. JK FFlerin alma prensibi; JK=00 veya JK=11 konumlarnda kaydedici olarak kullanmn zorlatrr. Bu nedenle, J-K girileri bir DEL kaps ile birletirilirse; JK=01 veya JK=10 olarak 2 durum sz konusu olur. JK FF, bu konumlarda D tipi FF gibi alarak; J=0 ise Q=0 ve J=1 ise Q=1 olacak ekilde bir alma gsterir (ekil 12.10.a). Devreye yklenmesi gereken bilgiler sras ile FF0n veri giriine uygulanrsa, drdnc pals sonucunda FFlerde; FF0= 1, FF1= 0, FF2= 0 ve FF3= 1 deerleri oluur. Kaydediciye yklenen deerler, her kaydrma sinyali ile saa kayar ve altnc pals sonucunda ekil 12.10.bdeki deerler ortaya kar.

386
Q0 Q1 Q2 Q3

Kaydediciler

J Veri Girii

Q0

Q1

Q2

Q3

Veri k

FF0
K Q0

FF1
K Q1

FF2
K Q2

FF3
K Q3

Kaydrma Palsi Clk

(a) Kaydrma Pals 1 2 3 4 5 6 Seri Veri Girii 1 0 0 1 0 0 (b) ekil 12.10. Drt bitlik kaymal kaydediciye bilgi yklenmesi. FF0 0 1 0 0 1 0 0 FF1 0 0 1 0 0 1 0 FF2 0 0 0 1 0 0 1 FF3 0 0 0 0 1 0 0

12.1.2.2. Sola Kaymal Kaydediciler Bilginin sola kaydrlmasna karlk gelen ilemi gerekletiren seri kaydedici devresi, sola kaymal kaydedici olarak isimlendirilir. Uygulanan bilginin sola doru kaydrlarak FFlere aktarld sola kaymal kaydediciler, D veya J-K tipi FFler kullanlarak gerekletirilebilir. ekil 12.11de, J-K FFlerle oluturulmu sola kaymal kaydedici devresi grlmektedir. Bu devreye (1000)2 bilgisinin yklenmesi ilemini inceleyelim. lk gelen tetikleme sinyali ile, ilk bilgi olan '1' deeri en kk deerli biti temsil eden D FFuna yklenir ve QD=1 olur. Bu anda dier FF klar '0' durumundadr. kinci tetikleme sinyali ile giriten uygulanan bilgi '0' olduundan QD=0 olurken, D FFindeki bilgi Cye aktarlr ve QC=1 deerini alr. nc gelen tetikleme pals ile QB=1 olurken, QD ve QC FFleri '0' deerini alr. Drdnc tetikleme sinyali ile Dye yklenen yeni bilgi '0' olduundan, QD=0 deerini alr. Bu anda QA=1 olurken, dier tm klar '0' deerine sahiptir.

Kaydediciler

387

Devrenin tetikleme palsler ile ald sonular tablo haline getirilirse, ekil 12.11.bdeki tablo oluur. Bir bilginin sola kaymal kaydedicilere yklenmesi, FF says ve yklenecek bilginin basamak saysna baldr. Bilginin tm FFlere yklendikten sonra, gelecek her tetikleme pals ile sola kayma ilemi devam eder ve yeni deerler 0 olarak kabul edilir.

Bilgi klar

Qa S

Qb S

Qc S

Qd S Veri Girii

J CLK K

J CLK K

J CLK K

J CLK K

A
Q R

B
Q R

C
Q R

D
Q R

Kaydrma Sinyali Sfrlama

(a)
MSB
Bilgi Giri 1 0 0 0 Kaydrma Pals 1 2 3 4

LSB
A 0 0 0 0 1 B 0 0 0 1 0 C 0 0 1 0 0

D deer 0 1 1 0 2 0 4 0 8

Onlu

(b) ekil 12.11. JK FFlerle sola kaymal kaydedici devresi ve (1000)2 bilgisinin yklenmesi ileminin tablo olarak gsterimi.

12.1.2.3. Saa - Sola Kaymal Kaydediciler


Normalde bilginin saa veya sola sadece bir ynde kaydrld kaydedicilerin yannda, baz durumlarda bilginin saa veya sola kaydrlmas istenebilir. Kaymann ynnn, eklenen kayma yn girii ile belirlendii saa-sola kaydrmal kaydedici devresi, 74194 gibi elemanlarla gerekletirilebilir. arpma ve blme ilemleri, kaydedicilerdeki bilginin saa veya sola kaydrlmas ile gerekletirilebilir. rnein; (0111)2 = (7)10 says bir sola kaydrlrsa, bu saynn iki kat olan (1110)2 = (14)10 says elde edilir. Bu durumda, herhangi bir saynn sola bir basamak kaydrlmas saynn 2 ile arplmas demektir. (1000)2 = (8)10 saysnn bir saa kaydrlmas ile, (0100)2 = (4)10 says elde edilir ve bu ilem saynn 2ye blnmesine karlk gelir.

388

Kaydediciler

Bu ilemleri gerekletirmek iin RS, JK ve D tipi FFlerin kullanld kaydedicilerde, kullanlan FFlerin kurma ve silme girilerinin- bulunmas gerekir. Saa - sola kaymal kaydedici devresi blok emas, ekil 12.12.ada grlmektedir. Kaydrma yn '1' iken, seri giriten uygulanan bilgi saa doru yer deitirir. Kaydrma yn giriine uygulanan '0' bilgisi ile, seri bilgi giriine uygulanan bilgi sola doru kaydrlr.
Q3 Seri k Paralel klar Q2 Q1 Q0 Seri k

Saa - Sola Kaymal Kaydedici Seri Giri Seri Giri Kaydrma Yn (Sa-Sol) deitirme

Clk

(a)

Saa/Sola Seri veri girii K1 K5 K2 K6 K3 K7 K4 K8

D C A

Q0

D C B

Q1

D C C

Q2

D C D

Q3

CLK

(b) ekil 12.12. Saa - sola kaymal kaydedici blok emas ve lojik devresi

Kaydediciler

389

Entegreye, bilginin kaydrlma ynn belirleyen sinyal ile birlikte, veri giriinin uygun olan taraftan uygulanmas gerektii unutulmamaldr. Blok emas verilen saa / sola kaydrma ilemi, ekil 12.12.bdeki lojik devre ile gerekletirilebilir. Bilgi kaydrma ynne, kontrol girii olarak dnlebilecek saa / sola kaydrma giriinin deerine gre karar verilir. Saa / sola kaydrma yn seici giriinin '1' yaplmas ile, saa kaydrma ilemi gerekletirilir. Kontrol giriinin '1' olmas seri veri giriinin K1 kapsnn knda gzkmesini ve bilginin A FFsine uygulanmasn salar. A FF kndaki bilgi, K2 zerinden B FFsine aktarlr ve bu ekilde bilgi D FFsine doru kaydrlr. Bu ilem, saa kaydrma ilemine karlk gelir. Kaydrma yn giriinin '0' yaplmas ile, seri veri girii K8 kaps zerinden D FFsine uygulanr. D FFi kndaki bilgi, bir sonraki kaydrma pals ile K7 zerinden C FFsine uygulanr. C FFsindeki bilgi K6 zerinden B FFsine, B FFsindeki bilgide K5 zerinden A FFsine aktarlr. Anlatlan olaylar, sola kaydrma ilemini ortaya karr. Saa kaydrma ileminde k Q3den alnrken, sola kaydrma ileminde Q0dan alnr. 12.2. Bilgi Giri - kna Gre Kaydedicilerin Snflandrlmas Farkl tip kaydediciler, bilginin kaydediciye yklenmesi ve bilginin klardan alnmas ekline gre gruplandrlabilirler. Bu gruplandrmada drt farkl kaydedici tipi ortaya kar: i- Seri giri - seri kl kaydediciler, ii- Seri giri - paralel kl kaydediciler, iii- Paralel giri - seri kl kaydediciler, iv- Paralel giri - paralel kl kaydediciler. 12.2.1. Seri Giri Seri kl Kaymal Kaydediciler Saa veya sola kaymal kaydedicilerde, ilk FFnin veri giriinden uygulanan bilgi son FFnin kndan alnrsa, seri giri - seri kl kaymal kaydedici elde edilir. ekil 12.5 ve 12.7de anlatlan olaylar, seri giri ve seri kn kullanld kaymal kaydedici sistemine rnek olarak verilebilir. Bilgi transferinde ortaya kan gruplar, ekil 12.12deki prensip ema ile anlatlabilir. ekil 12.13.ada bilginin seri olarak Adan girilip, kn yine seri olarak Dden alnd seri giri - seri kl kaymal kaydedici devresi grlmektedir. CMOS 4731B entegresi, seri giri seri k ilemini gerekletiren bir elemandr (ekil 12.13.b). 4731 entegresinde 4 adet 64 bit kaymal kaydedici bulunmaktadr. Bu entegredeki kaydediciler bamsz ekilde 64 biti saklayan kaydedici olarak kullanlabilecei gibi, 4 tanesi seri balanarak 256 bit kaydedici olarak kullanlabilir (ekil 12.13.c).

390

Kaydediciler

Seri Bilgi Girileri


Seri bilgi Girii Kaydrma Pals Seri bilgi k

D0
Kaydrma Pals

D1
Q0 Q1 Q2

D2

D3
Q3

A B

C D

4731B
MR Seri klar Seri k

(a)
D0 Q0 64 Bit D1 Q1 64 Bit D2 Q2 64 Bit

(b)
D3 Q3 64 Bit

Clk

(c) ekil 12.13. Kaydedicide seri giri - seri k bilgi transferi ve 4731B entegresinin 256-bit kaydedici olarak kullanlmas.

Bilgilerin seri olarak girilip seri olarak ktan alnd dier bir entegre, 7491A 8 bit kaymal kaydrc entegresidir (ekil 12.14.a). Yapsnda R-S FFlerin kullanld bu entegrenin i yaps ekil 12.14.bde grlmektedir. 7491 entegresinde iki adet veri girii bulunmaktadr (A ve B). Veri girilerden birinden uygulanr iken, dier giriin '1' deerine sahip olmas gerekir. Entegreden veri k, Q7 veya tersi olan Q7 klarnn birisinden alnabilir.
A B Clk

7491A

Q7 Q7

(a)
A B Clk S R Q Q S R Q Q S R Q Q S R Q Q S R Q Q S R Q Q S R Q Q S R Q Q Q7 Q7

(b) ekil 12.14. 7491A entegresi lojik sembol ve i yaps.

Kaydediciler

391

12.2.2. Seri Giri - Paralel kl Kaymal Kaydediciler Bilginin A FFinden seri olarak girilip, klarn A, B, C, D FFlerinden ayn anda paralel olarak alnd devre, seri giri paralel kl kaymal kaydedici olarak isimlendirilir (ekil 12.15.a). Bu yapdaki devre ile, tek-tek girilen bilgilere istenilen anda ulamak ve FFlerde bulunan bilgileri birlikte (ayn anda) okumak mmkndr. Seri giri paralel kl kaymal kaydedici devresi, bir hattan gelen bilgileri birden ok hatta datma ilemini de grdnden demultiplexere benzetilebilir. 74164 entegresi, her bir FF kna harici olarak ulalabilen 8 bit seri giri paralel k ilemi salayan kaymal kaydedici entegresidir (ekil 12.15.b). Ak emas ekil 12.15.cde grlen 74164 entegresinde bulunan A ve B girilerine sahip VE kaps, tek bir seri giri yerine A ve B girilerinin seri olarak kullanlmasn salar. Tek bir giri kullanlmas durumunda, ikinci giriin '1' deerine balanmas gerekir. Entegredeki MR girii, tm FFlerin ayn anda senkron olarak sfrlanmasn salamak iin kullanlr.
Seri A Giriler B Clk

Seri bilgi Girii Kaydrma Pals

A B

C D

74164
MR Q Q Q 0 1 2 Q7

Paralel bilgi klar (a)


Q0 A B D Q0 Clk MR Q D Q1 Q D Q2 Q Q1 Q2

Paralel klar (b)


Q6 D Q6 Q D Q7 Q Q7

(c)
ekil 12.15. Seri giri - paralel k bilgi transferi ve 74164 seri giri - paralel kl kaydedici. 8-bit kaymal

12.2.3. Paralel Giri - Seri kl Kaymal Kaydediciler Giri bilgilerinin paralel giriler yardmyla ayn anda tm FFlere yklendii, buna karlk klarn seri olarak tek-tek okunduu kaymal kaydedici, Paralel giri seri kl

392

Kaydediciler

kaymal kaydedici olarak isimlendirilir. Bilgilerin dorudan FFlere yklenebildii bu devrelerde, k olarak yalnzca en sondaki FFin kna eriilebilir (ekil 12.16.a). Paralel giri - seri kl kaymal kaydedici devresi, birden fazla giriteki bilgileri tek bir hatta belirli sra ile vermesi nedeniyle multiplexere benzetebilir. 74165 entegresi, paralel giri seri kl 8 bit kaymal kaydedici entegrelerine bir rnektir (ekil 12.16.b). Bu entegrede yalnzca Q7 FFsinin kna eriilebilir. Bu entegredeki her bir FF, bilgilerin paralel olarak yklenmesini salayan girilere (kurma ve silme) sahiptir (ekil 12.16.c). CP1 ve CP2 girilerinden birisinin kayma ilemi tetikleme girii olarak kullanabilecei 74165 entegresinde, Ds girii ile seri bilgi girii mmkndr. PL ykleme giriinin 1 yaplmas ile, paralel girilerdeki bilgilere bal olarak VEDEL kaplar iletime geerek, duruma hazr hale gelir. FFler, VEDEL kaplarnn knn alaca deere gre yklenirler (sfrlanr veya kurulurlar).
Paralel Giriler

P0 P1
Silme Seri bilgi k
DS CP1 CP2 PL

P7 Q7

Kaydrma Pals

A B

C D
(a)

74165
(b)

Q7

P0

P1

P2

P6

P7

DS S CP1 CP2 PL
Clk

S Q R Q

S
Clk

S Q

S
Clk

S Q

S
Clk

S Q R Q

S S
Clk

Q Q

R R Q

R R Q

(c) ekil 12.16. Paralel giri - seri kl kaymal kaydedici ve 74165 seri giri - paralel kl 8 bit kaymal kaydedici i yaps.

Paralel giriteki deer 1 ise, asenkron kurma (S') giriine bal olan VEDEL kaps k 0 olur ve VEDEL kapsna bal bulunan FF 1 deerine kurulur. Paralel giriteki deer 0 ise; paralel girie bal VEDEL kaps k 1 deerini alr. 1

Kaydediciler

393

deerine sahip kn bal olduu asenkron silme (R') giriine bal VEDEL kapsnn her iki girii 1 ve buna bal olarak k 0 olacandan, ilgili FF sfrlama ilemine tabi kalr ve 0 olur. Bu ekilde, girilerdeki bilgiler paralel olarak kaymal kaydedici devresine yklenir. FFlere yklenen bilgiler, herbir kaydrma sinyali ile saa doru kaydrlr. Her kaydrma ilemi sonucunda ktan bir bitlik bilgi okunur. Okunan bilgiler, FFlere yklenen bilgileri temsil ettiklerinden, paralel bilgiler seri olarak okunmu olur. Bu ekildeki veri dnm, bilgisayarda ilenen verilerin seri port (RS-232) yardmyla iletilmesi iin kullanlr.
12.2.4. Paralel Giri - Paralel kl Kaymal Kaydediciler

Bilgilerin ayn anda paralel olarak yklenmesini ve belirli ilemlerden sonra tm klara ayn anda eritirilmesini salayan kaydedici devreleri, paralel giri paralel kl kaymal kaydedici olarak isimlendirilir (ekil 12.17.a).
Bilgi Girileri
Kaydrma Pals MR

D5 D4 D3 D2 D1 D0

A B

C D

Clk MR

74174

Bilgi klar (a)

Q5 Q4 Q3 Q2 Q1 Q0
(b)

D5 B D Q

D4 D Q

D3 D Q

D2 D Q

D1 D Q

D0 D Q

Clk MR Q5 Q4 Q3 Q2 Q1 Q0

(c) ekil 12.17. Paralel giri - paralel kl kaydedici devresi, 74174 kaydedici entegresi sembol ve ak emas.

394

Kaydediciler

Kaymal kaydedici, yalnzca paralel giri paralel k zelliine sahip olabilecei gibi (74174 entegresi), hem seri hem de paralel girie ve paralel ka sahip olabilir (74178 entegresi vb.). ekil 12.17.bde grlen 74174 entegresi ile, 6 bitlik bilgi ayn anda D0 - D5 girilerinden devreye yklenip, Q0-Q5 paralel klarndan okunabilir. Kaydedicilerin bu kullanm ekli, bilgileri ksa sreli saklamak iin bellek olarak kullanlmalarna uygun bir yap oluturur. Paralel girilerdeki bilgilerin yklenmesi iin Clk girii kullanlrken, tm FFlerin sfrlanmas iin MR girii kullanlr. Normalde klar paralel olarak okunmasna ramen, uygun balant ve yalnzca Q5 knn kullanlmas ile bilgilerin ktan seri olarak okunmas mmkndr (ekil 12.17.c). Paralel giri - paralel ka sahip dier bir entegre 74195 entegresidir. 74195 entegresine bilgilerin seri olarakta yklenmesi mmkndr.
12.2.5. ki Ynl Kaymal ve Farkl Giri - k Kombinasyonlu Kaydediciler

Kaydedici entegreleri yaplan gruplandrmalardan yalnzca birisine giren ilemleri yapabilecei gibi, gruplandrmalardaki ilemlerden birden fazlasn gerekletirebilirler. niversal Kaydediciler olarak isimlendirilen bu elemanlarda, farkl fonksiyonlardan istenileni seme ilemi eklenen yeni giriler ile salanr. Bu tr kaydedicilerde, kayma yn istenilen ynde ayarlanabilecei gibi, bilgi giri - k ekli de kullanlacak devreye gre ekillendirilebilir. ki ynl kaydrma ilemini gerekletiren entegrelere rnek olarak 74178 entegresi verilebilir.

PE P0 P1 P2 P3
DS Clk SE SR DS Clk +5V SE

PE P0 P1 P2 P3

74178

SL

74178

Q0 Q1 Q2 Q3

Q0 Q1 Q2 Q3

(a)

(b)

ekil 12.18. 74178 entegresi lojik sembol ve entegrenin halka sayc olarak kullanlmas iin gerekli balant.

Kaydediciler

395

Hem seri, hem de paralel bilgi giriine imkan tanyan 74178 kaydedici entegresi lojik sembol, ekil 12.18.ada grlmektedir. PE (paralel enable - paralel yetki) ve SE (serial enable seri yetki) girileri ile bilgi giri ekli seilir. P0 P3 girilerinin paralel giriler olarak kullanld entegrede, DS girii ile bilgilerin seri olarak yklenmesi mmkndr. klar ise paralel olarak Q0 Q3den alnr. SE=1 ve PE=0 olduu anda seri bilgi girii yetkilendirilirken, SE=0 ve PE=1 durumunda paralel ykleme gerekletirilir. Entegredeki kaydrma ileminin yn SR ve SL girileri ile belirlenir. Seri bilgi giriinin SL (Shift Left) uygulamas ile bilgi sola doru kaydrlrken, giri bilgisinin SRye (Shift Rigth) uygulanmas ile bilgi saa doru kaydrlr. Sola kaymada k Q0dan alnrken, saa kaymada Q3den alnr. Bilgilerin paralel olarak yklenebildii ve seri bilgi girii ile saa kaydrma ileminin gerekletirildii 74178 entegresi, halka sayc olarak kullanlabilir. Bu durumda, Q3 knn DS giriine (seri giri) balanmas gerekir (ekil 12.18.b). PE = 1, SE = 0 ve paralel giriler (0001)2 deeriyle yklendikten sonra, SE = 1 ve PE = 0 yaplmas durumunda her gelen tetikleme pals ile kaydedicideki bilgi bir bit kaydrlr.
12.3. Kaymal Kaydedici Uygulamalar

Kaymal kaydedicilerin farkl alma ekilleri bulunmas nedeni ile, ok eitli uygulama alanlarnda kullanlmalar mmkndr. Bunlardan birka tanesini inceleyelim.
12.3.1. Zaman Gecikmesi

Seri giri - seri kl kaymal kaydediciler, kaydedicide kullanlan durum says ve tetikleme sinyalinin fonksiyonu olarak retilen zaman gecikmesi nedeni ile, zaman gecikmesi retmek amacyla kullanabilirler. Seri giri - seri ka sahip 8 bitlik 7491A kaymal kaydedici entegresi, ekil 12.19.adaki gibi balant ile zaman gecikmesi retici olarak kullanlabilir. A ve B seri girilerinin birlikte kullanld devreye, seri veri giriinin uygulanmas durumunda, ilk gelen kaydrma sinyali ile veri ilk FFye yklenir (ekil 12.19.b). Yklenen bilgi, her bir kaydrma sinyali ile kaydrlarak, belirli bir sre sonucunda k FFsinde okunur. Devrede 1 MHzlik kaydrma sinyali uygulanmas durumunda, entegrede 8 FF bulunmas nedeni ile, zaman gecikmesi 8x1 sn = 8 sn olarak oluur. Kaydrma sinyalinin frekansn deitirmek sureti ile, oluan zaman gecikmesinin sresi deitirilebilir. Ayrca kaymal kaydedicileri kaskat balayarak, daha uzun zaman gecikmeleri elde etmek mmkndr.

396

Kaydediciler

Veri Girii A B
Clk 1MHz

7491A
C (a)
1 s

Q7 Veri k

Clk

Veri Girii Veri k

td=8 s

(b)

ekil 12.19. Kaymal kaydedicinin zaman gecikmesi reteci olarak kullanlmas.

12.3.2. Kaymal Kaydedicinin Halka Sayc Olarak Kullanlmas

Seri giri - seri ka sahip kaymal kaydedicide, kn seri bilgi giriine balanmas ile, Halka Sayc devresi elde edilir. Seri giri-paralel ka sahip kaymal kaydedicide ise, en yksek deerli biti temsil eden kn seri girie balanmas ile halka sayc devresi oluturulur. 74195 drt bitlik kaymal kaydedici entegresi, ekil 12.20.adaki gibi balanarak, halka sayc olarak kullanlabilir. Entegrede gerekli balant (en yksek deerli kn seri girie balanmas) yapldktan sonra (1000)2 bilgisi paralel ykleme girilerine uygulanrsa, ilk tetikleme sinyali ile birlikte bilgiler paralel olarak entegreye yklenir. Bilginin yklenmesinden sonra uygulanan kaydrma sinyalleri ile, ktaki bilgi ekil 12.20.bdeki zaman diyagramnda grlen deiimi gsterir. Bu durumda devre, halka sayc devresi ilevini gerekletirir. Kaymal kaydedici devresinde, ktan girie doru olan balantnn en son FFnin Q k yerine Q den alnarak yaplmas ile Johnson sayc devresi elde edilir. Bu balant ile kaymal kaydedicinin Johnson sayc olarak kullanlabilecei ortaya kar.

Kaydediciler

397

1 0
J D0 K SH/LD

0 D2

0 D7

Kaydrma Ykleme Silme Clk

D1

74195

Q0

Q1

Q2

Q3

SH/LD Clk

Q0 Q1 Q2 Q3

ekil 12.20. 74195 Entegresinin halka sayc olarak balants ve 4 bitlik halka sayc k sinyal ekilleri.

12.3.3. Seriden Paralele Veri Dnm

Seri veri iletiimi, bir saysal sistemden dierine veri iletiimi srasnda gerekli balantnn hat saysn azaltmak amacyla kullanlr. rnein, 8 bitlik bir bilginin seri olarak iletilmesi tek bir hattan yaplabilirken, ayn bilginin paralel olarak iletilmesi iin 8 hat gereklidir. Bu zellik nedeni ile, bilgisayarlar ve mikroilemciler arasndaki veri iletiiminin ok hzl olmasnn gerekmedii durumlarda, seri haberleme kullanlr. Bilgisayar veya mikroilemci temelli sistemlerde veri iletiminin seri olarak yaplmas durumunda, seri olarak iletilen bilgilerin ilenebilmesi iin paralel bilgilere dntrlmesi gerekir. Seriden paralele veri dnm, kaymal kaydediciler kullanlarak yaplabilir. Seri - paralel veri dnm srasnda, seri bilgi ile birlikte balang ve bitii temsil eden bilgilerin iletilmesi gerekir. Bu nedenle, seri bilgi iletiminde balangc gstermek iin bir bitlik 0 bilgisi, bitii gstermek iin iki bitlik 1 bilgisi kullanlr. ekil 12.21de, iki kaymal kaydedici kullanlarak gerekletirilen, seri-paralel veri dntrc devresi prensip emas grlmektedir. Basitletirilmi devreye ekil 12.22de grlen 8 bitlik veri ksm bulunan (toplam 11 bit) seri bilginin uygulanmas durumunda

398

Kaydediciler

devrenin almasn zetleyelim: Balang bilgisi olarak kullanlan bitin gelmesi ile, kontrol FFsi 1 deerine kurulur ve bu deer Clk sinyali retecini yetkilendirir. Yetkilendirilen Clk sinyali reteci, tetikleme sinyali retmeye balar. retilen sinyal, veri girii kaydedici ve 8e blc devrelere uygulanr.
Seri veri girii D C
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

Kontrol FFsi Tetikleme Sinyali reteci Q CLK 1 J EN LOAD TC CLR CLR C 8e blc devre

Veri girii Kaydedicisi

Veri k Kaydedicisi

D0 D1 D2 D3 D4 D5 D6 D7

Paralel veri k

TC.CLK Q Tek pals reteci

ekil 12.21. Kaymal kaydedici kullanlarak yaplan seri paralel veri dnm prensip emas.

Tetikleme sinyali reteci devresinde retilen Clk sinyali, seri veri ile ayn frekansa sahiptir. retilen Clk sinyali ile, ilk veri biti veri kaydedicisine yklenir. 8 bitlik (D7-D0) seri bilgi, veri giri kaydedicisinde seri olarak kaydrlr. Takip eden Clk sinyalleri ile, seri olarak gelen bilgiler sras ile veri giri kaydedicisine yklenir. 8. tetikleme sinyali (Clk) sonucunda, 8e blc devrenin TC kndaki VE kapsnn k ksa bir sre 1 deerini alarak tetikleme pals oluturur. Oluan tetikleme pals (TCClk), veri k kaydedicisini tetikler ve veri giri kaydedicisi klarndaki 8 bitlik bilginin k kaydedicisi paralel girilerinden kaydediciye yklenmesini salar. TC-Clk tetikleme pals, ayn anda tek-pals retecini tetikler. Tetiklenen sinyal reteci ksa sreli bir pals retir. retilen pals, 8e blc devredeki saycy ve ayn anda kontrol FFini sfrlayarak tetikleme sinyali retecini yetkisizlendirir. Seri Paralel dntrc devre, aklanan olaylardan sonra dier bir 11 bitlik bilgiyi almaya hazrdr. Devre ilk gelecek balang bitini bekler.

Kaydediciler
D7
Seri veri girii
Balama biti

399
D6 0 D5 0 D4 1 D3 1 D2 0 D1 1 D0 0
Biti bitleri

Kontrol FFsi

CLK

Q0 Q1 Q2 Q3
Veri giri kaydedicisi

Q4 Q5 Q6 Q7

TC.CLK CLR

D0 D1

D2 D3

Veri k kaydedicisi

D4 D5 D6 D7

ekil 12.22. Seri Paralel veri dnm ilemi zamanlama diyagramlar.

400

Kaydediciler

12.3.4. Universal Asenkron Alc Verici

Bilgisayar ve mikroilemci temelli sistemler veri gnderimi ve alm ileminde genellikle paralel haberleme sistemini kullanrlar. Bununla beraber, bu sistemler evre birimleri ile veri alma / gnderme ileminde veri haberleme ekli olarak seri formu kullanrlar. Paralel ve seri haberleme ekilleri arasnda dnm salamak amacyla, Universal asenkron alc verici (Universal Asynchronous Receiver Transmitter UART) olarak isimlendirilen arabirim eleman kullanlr (ekil 12.23).
Paralel veri yolu

Seri veri k Mikroilemci sistemi UART Seri veri girii Harici src

(yazc, haberleme sistemi, v.b.)

ekil 12.23. Universal asenkron alc verici arabirim eleman kullanm.

UART arabirim eleman, seri paralel veri dnm ksmnda aklanan seri paralel veri dntrc ile birlikte, paralel seri veri dntrc devresi ierir (ekil 12.24). Veri yolu, UART ile mikroilemcili sistem arasnda veri tanmasn salayan paralel hatlar setidir. Tampon (buffer), veri kaydediciler ile veri tat arasnda arabirim elemandr. Seri formattaki verileri alan UART, ald veriyi paralel ekle dntrr ve oluan bilgiyi sistem veri yolu zerine yerletirir. Seri-paralel dntrme ileminde ekil 12.21de verilen seri giri-paralel kl kaydedici devresi kullanlabilir. Ayrca, sistem veri yolundan paralel formattaki veriyi alan UART, ald veriyi seri forma dntrr ve veriyi evre birim elemanlarna gnderir. Paralel-seri veri dnm iin ekil 12.16da verilen paralel giri-seri kl kaydedici devresi kullanlabilir.

Kaydediciler

401

Sistem Veri yolu

Tamponlar

Verici veri kaydedicisi

Alc veri kaydedicisi

CLK

Verici kaymal kaydedici


CLK Seri veri k

Alc kaymal kaydedici

Seri veri girii

ekil 12.24. Temel UART blok emas.

Tekrarlama ve alma Sorular 1. Kaydedicileri tanmlaynz. 2. Kaydedicileri bilginin yklenmesine gre ve bilgi giri / kna gre snflandrnz. 3. Paralel kaydediciyi tanmlaynz. 4. Senkron paralel kaydedici devresi izerek alma prensibini ksaca aklaynz. 5. Asenkron paralel kaydedici devresinin alma prensibini aklaynz. 6. Seri kaydedici terimini tanmlayarak,kaydrma sinyalinin kullanlma yerini aklaynz. 7. Seri kaydedicileri, bilgi kaydrma ynne gre snflandrnz. 8. Saa kaydrmal kaydediciyi tanmlayarak, saa kaydrma ilemini ekille aklaynz. 9. Hem seri, hemde paralel veri giriine sahip entegrelerde oluan olaylar rnek zerinde aklaynz.

402

Kaydediciler

10. FFye sahip bir saa kaymal kaydedicide bilgi yklenmesi ilemini ekille aklaynz. 11. Drt FFden meydana gelen saa kaymal kaydediciye, 1000 bilgisinin giri bilgisi olarak uygulanmas durumunda 7. tetikleme pals sonucunda FFlerde meydana gelecek deerleri tablo olarak gsteriniz. 12. Sola kaymal kaydedici devresini tanmlayarak, almasn ekille aklaynz. 13. Sola kaymal kaydedici devresine (4 FF bulunan) (1011)2 bilgisinin yklenmesi ilemini ekille aklaynz. 14. (1011)2 bilgisinin ykl olduu sola kaymal kaydedici devresine uygulanan 2. tetikleme sinyali sonunda yeni yklenen bilgileri bulunuz. 15. Saa / Sola kaymal kaydedici devresinde gerekletirilebilecek olan aritmetik ilemleri aklaynz. 16. Saa / Sola kaydrma ilemini blok ema zerinde aklaynz. 17. Saa / Sola kaydrc devresi lojik devresini izerek, almasnz aklaynz. 18. Bilgi giri kna gre kaydedicileri snflandrnz. 19. Seri giri seri kl kaydedici prensip emasn izerek, almasn aklaynz. 20. 7491 entegresi genel zelliklerini aklaynz. 21. Seri giri paralel kl kaydedici devresini ekille aklaynz. 22. 74164 entegresinin genel zelliklerini blok ema ile aklaynz. 23. Paralel giri seri kl kaydedici devresini ksaca aklaynz. 24. 74165 entegresi i yapsn izerek, kullanmn zetleyiniz. 25. Paralel giri paralel kl kaymal kaydedici prensibini aklaynz. 26. 74174 entegresi genel zelliklerini ksaca zetleyiniz. 27. Universal Kaydedicileri tanmlaynz. 28. 74178 entegresi zelliklerini zetleyiniz. 29. 74178 entegresini, paralel ykleme ve sola kaydrma ilemini gerekletirecek ekilde tasarlaynz. 30. 74178 entegresini halka sayc olarak balaynz, alma prensibini zetleyiniz. 31. Kaymal kaydedici uygulama alanlarna 3 adet rnek veriniz.

Kaydediciler

403

32. Kaymal kaydedicinin zaman gecikmesi amacyla kullanlmaasn rnek devre ile aklaynz. 33. Kaymal kaydedicinin halka sayc olarak kullanlmasn rnekle aklaynz. 34. Kaymal kaydedici devresi ile Jonhson sayc devresi oluturarak, alma prensibini zetleyiniz. 35. Bilginin seriden paralele dnmnn gerekli olduu yerler nerelerdir? 36. Seri Paralele veri dnmn gerekletiren devrenin prensip emasn izerek, almasn zetleyiniz. 37. Paralel - Seri veri dnm iin gerekli devrenin prensip emasn iziniz. 38. niversal asenkron alc verici (UART) elemannn ilevini aklaynz. 39. UART elemannn blok emasn izerek, yapt ilemi zetleyiniz. 40. Kaymal kaydedicinin klavye kodlayc olarak kullanmn aratrnz.

BELLEK (HAFIZA) DEVRELER (MEMORIES)

Giri Bilgisayarlarda ve programlar ile alan endstriyel devrelerde kullanlan programlarn veya programlarn altrlmas srasnda ilenen verilerin ikili bir yapda saklanmas amacyla kullanlan devreler veya elemanlar, bellek / hafza devreleri olarak isimlendirilir. Dier bir deyile; bilgilerin geici veya daimi olarak sakland birimler bellek devreleri olarak isimlendirilir. Bilgisayarn bir eleman olduu dijital sistemlerin analog sistemlere stnlklerinden birisi, byk hacimli bilgileri kk alanlarda uzun sreli saklayabilme zelliidir. Dijital sistemlerde bellek eleman olarak; flip-floplar (FF), FFlerin deiik balantsyla oluturulan kaydedici devreleri (yar iletken elemanlar), kondansatr ve bilgi saklama kapasiteli dier elektronik elemanlar / devreler (manyetik elemanlar / ortamlar) kullanlr. Bellek devresinin saysal sistemin iinde bulunduu durumlarda yar iletken bellekler kullanlrken, bilgilerin tanmas istenen durumlarda manyetik veya optik belleklerden faydalanlr. Hzl bellek elemanlar olan FFler ve kaydediciler yardmyla, bilgilerin birimler arasnda hzl olarak transferi mmkndr. Bilgisayarlarda dahili olarak yaplan ilemlerde yaygn olarak kullanlan FFli kaydedicilerin yannda, kk g tketiminin gerektii yerlerde bellek olarak kondansatrler kullanlabilir. Yar iletken elemanlardan oluan FF temelli bellekler, hzn nemli olduu yerlerde ana bellek olarak kullanlr. Dahili olarak kullanlan ana bellek devresi, bilgisayar programnn almas ve programn alma srasnda gerekli verilerin salanmas ilemlerine yardmc olur. Bu durumda bellekler konusunda yeni terimler oluur. Bellek eitlerini genel olarak inceledikten sonra, bellekler ile ilgili temel terimleri aklayalm.

400

Bellekler

Yapldklar malzeme ekline gre; yar iletken, optik bellekler ve manyetik bellekler olarak gruplandrlabilen bellekler, yerletirildii yer olarak; dahili ve harici bellekler, yaptklar ilemler asndan; ana bellek ve yardmc bellek olarak, bellek blgesine eriim ekline gre; rasgele veya sral eriimli bellekler olarak gruplandrlabilir. Bilgisayar merkezi ilem birimi ile dorudan irtibatl, bilgisayara dahili olarak yerletirilen, temelde yar iletken elemanlarn oluturduu bellek devreleri; yerletirildikleri yer olarak dahili bellek, yaptklar ilem nedeniyle ana bellek olarak isimlendirilir. ok byk hacimli bilgilerin saklanmas amacyla kullanlan ve genelde bilgisayarn dnda oluturulan bellek elemanlar, yerletirildikleri yer nedeniyle harici bellek olarak isimlendirilirken, yaptklar ilem asndan yardmc / yedek bellek olarak isimlendirilirler. Yardmc bellekte saklanan bilgiler, bilgisayarn ihtiyac olduu anlarda bilgisayara yklenerek kullanlrlar. Yardmc bellek olarak; manyetik disk veya manyetik teyp, floppy disketler, manyetik kabarckl bellekler (magnetik bubble memory - MBM) veya birleik diskler (compact disks - CD) kullanlr. Bit bana maliyeti dahili belleklere gre daha ucuz olan harici (yardmc) bellekler, ok uzun sreli bilgi saklamada tercih edilirler. Manyetik bilgi saklama prensibine gre alan, ancak yar iletken yapya sahip manyetik kabarckl bellekler (MBMler) yava almalar nedeni ile dahili bellek olarak kullanlamazlar. ekil 13.1de dahili / ana belleklerin hz ve kapasite asndan karlatrlmas grlmektedir.
Nibble Bit

Az Ana Bellek Kapasite Disk

ok

Hz

ok

Yardmc Bellekler

Bayt
Az

(a)

(b)

ekil 13.1. Ana bellek ve yardmc belleklerin hz / kapasite asndan karlatrlmas, belleklerde bayt yaps.

Farkl yap ve farkl kullanm yerlerine sahip bellekleri, ekil 13.2deki gruplar altnda inceleyerek, her grubun temel zelliklerini aklayalm. Bununla beraber, nce kullanacamz terimleri, kavramlar ve belleklerde yaplan temel ilemleri tanmlayalm.

Bellekler

401

Y a p la rn a g re B e lle k T rle ri

O p tik B e lle k le r

Y a r le tk e n B e lle k le r
O k u /Y a z B e lle k le r Y a ln zc a O k u n a b ile n B e lle k le r(R O M )

M a n y e tik B e lle k le r
M a n y e tik K a b a rckl B e lle k ler M a n y e tik e k ird e k li B e lle k le r

C D R O M la r

V C D R O M la r

D V D R O M lar

R a s g e le E riim li B e lle k le r(R A M ) T ra n sist rle r ile Y a p la n la r S ta tik R A M la r S R A M la r U u c u -o lm a y a n R A M s -N V R A M la r

S ra l E ri im li B e lle k le r

B ip o la r T ra n sist rle r le Y a p la n la r

MOS T ek n o lo jisi ile Y a p la n la r

MOS T ek n o lo jisi ile Y a p la n la r

M aske R O M PRO M

M aske R O M PRO M EPRO M

D in a m ik R A M s D R A M la r

S ta tik R A M la r S R A M la r

EERO M

Bellekler

B e lle k B lg e s in e E r i im e k lin e g r e B e lle k T r le r i R a s g e le E ri im li B e lle k le r


F lo p p y D isk le r

S r a l E ri im li B e lle k le r

H a rd d is k le r

O p tik B e lle k le r

M a n y etik T eyp

M a n y e tik K a b a rckl

Y a p tk la r le m e g re B e lle k T r le ri

Y a rd m c B e lle k

Ana B e lle k

B u lu n d u k la r y e re g re B e lle k T r le r i H a r ic i B e lle k le r

D a h ili B e lle k le r

ekil 13.2. Belleklerin snflandrlmas ve bellek eitleri.

402

Bellekler

13.1. Belleklerde Kullanlan Terimler ve Yaplan Temel lemler Bellekler ile ilgili temel terimleri aklamak / anlamak, bellek ile ilgili ilemlerin daha iyi anlalmasna yardmc olacaktr. Bit : 0 veya 1 deerini alabilen ikili say BT (Binary Digit) olarak isimlendirilir. BT, saysal sistemlerde en kk bilgi birimidir. Nibble : Drt bitin bir araya gelerek oluturduu bilgi grubu nibble olarak isimlendirilir (ekil 13.1.b). Bir bayt, drt bitlik iki gruba ayrlabilir ve her grup nibble olarak adlandrlr. Bayt (Byte) : 8 bitlik bilginin aklanmas iin kullanlan zel terim. Baz kaynaklarda, nadirende olsa, bayt terimi farkl uzunluklardaki bitleri tanmlamak iin kullanlsa da, genel kabul baytn 8 bit olduudur. Bellek kelimesi (Memory Word) : Ayn tip verileri veya bir komutu temsil etmek amacyla kullanlan bir bellek ierisindeki bir grup bit. 16 bitlik bir kelimeyi saklamak amacyla kullanlan 16 FFnin oluturduu kaydedici, bellek kelimesi iin rnek olabilir. Bellek kelimesi uzunluu, bilgisayarlarn lsne bal olarak 4 bit 64 bit arasnda deiir. Bununla beraber genel kabul, 16 bit yani iki baytlk bilginin kelime (word) olarak isimlendirilmesi eklindedir. Bellek Hcresi (Memory Cell) : Tek bir bitlik bilgiyi (0 veya 1) saklayabilmek iin kullanlan eleman, devre veya cihaz. Bellek hcresine rnek olarak; bir FF, arj edilmi bir kondansatr, manyetik teyp veya disketteki tek bir spot verilebilir. Bellek Dizisi (Memory Array) : Bellek hcrelerinin bir araya gelerek oluturduu yap. Bellek hcreleri dizileri olutururken farkl kombinasyonlarda bir araya gelebilirler (ekil 13.3). Bellek dizilerinde, hcrelerin yan yana bir araya gelerek oluturduu yap satr, dey dorultuda bir araya gelerek oluturduu yap stun olarak isimlendirilir. 64 hcreden oluan bir bellek farkl ekillerde organize edilebilir. Hcrelerin kare olacak ekilde bir araya gelmesi ile 8x8 dizi oluur ve toplam 64 bitlik bellek kapasitesini belirtir (ekil 13.3.a). Ayn sayda hcre, 16x4 dizi oluturacak ekilde (ekil 13.3.b) veya 64x1 dizi eklinde yerletirilebilir (ekil 13.3.c).

Bellekler

403

Stun

Bellek hcreleri

1 2 Satr 3 4 5 6 7 8 1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8

a) 8x8 dizi
13 14 15 16 1 2 3 4 61 62 63 64

b) 16x4 dizi

c) 64x1 dizi

ekil 13.3. Bellek hcrelerinin farkl kombinasyonlar ile dizi eklinde dzenlenmesi.

Kapasite (Capacity) : Tm bellek sisteminde veya belirli bir elemanda saklanabilecek bit saysn belirtmek iin kullanlan terim. ekil 13.3de bulunan belleklerin tmnde kapasite 64 bittir. 4096 tane 20-bit kapasiteli bellekten bahsettiimiz zaman, bellein toplam kapasitesi; 4096x20=81.920 bit demektir ve 4096x20 bit olarakta ifade edilebilir. Bir bellegin kapasitesi, 210=1024 biti ifade eden 1K ksaltmas ile aklanabilir. Bu durumda, 4Kx20 bir bellek ile 4096x20 kapasiteli bellek ifade edilir. Daha byk kapasiteli belleklerin gelitirilmesi ile, 220=1.048.576 biti ifade eden 1 Mega 1M ve 230=1024 M biti ifade eden 1Gega-1G snflandrlmalar yaplmtr. Yaplan snflandrmaya gre, 2Mx8 bir bellek ile, 2.097.152x8 kapasiteli bellek ifade edilmektedir. rnek 1: 5Mx8 ve 1Mx16 eklinde ifade edilen belleklerin, hangisinde daha ok bilgi saklanabileceini bulalm. 5Mx8 = 5x1.048.576x8 = 41.943.040 bit, 1Mx16 = 1.048.576x16 = 16.777.216 bit. Bu durumda, 5Mx8 kapasiteli bellek daha ok bilgi saklayabilir.

404

Bellekler

Depolama younluu terimi, entegrelerin bilgi saklama kapasitelerini karlatrmak amacyla kullanlr. ki bellek entegresinin karlatrlmasnda; daha ok bilgi saklama kapasitesine sahip olan bellein depolama younluu daha yksek olarak aklanr. Adresler (Address) : Bellek dizisinde bir hcrenin veya kelimenin bulunduu blgeyi / yeri ifade eden say. Bir bellek eleman veya sistemde saklanan her bir hcre / kelime belirli bir adrese sahiptir. rnein; ekil 13.4.ada bulunan hcrenin adresi satr ve stun olarak ifade edilir (satr 5, stun 4). ekil 13.4.bde bulunan hcrelerin adresi ise yalnzca 3. satr olarak tanmlanr. Bu aklamalardan, bellek adresini tanmlama eklinin bellek organizasyonu ile ilikili olduu sonucunu karabiliriz.
Stun 4 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 1 2 3 4 Satr 5 5 6 7 8 3. satr

a) Tek bir hcrenin adresi.

b) Satr olarak ok sayda hcrenin adresi.

ekil 13.4. Bellek adres blgelerinin tanmlanmas.

Adresler sekizli, onlu veya onaltl olarak ifade edilseler de, ikili saylar ile aklanrlar. ekil 13.5de sekiz kelimeyi saklamak amacyla kullanlan ve her bir kelimenin sakland adresin 3-bitlik ikili sayyla temsil edildii bellek yaps grlmektedir. Bellekteki belirli bir kelime blgesinden bahsettiimiz zaman, blgeyi tanmlamak iin kullanlan adres kodunu kullanrz. Adres kodlar belleklerde bulunan adres hatlar ile bellein adres girilerine uygulanr.

Bellekler

405

Adresler 000 001 010 011 100 101 110 111

Bilgi
Kelime 0 Kelime 1 Kelime 2 Kelime 3 Kelime 4 Kelime 5 Kelime 6 Kelime 7

ekil 13.5. Her bir kelime belirli ikili adrese sahiptir.

Yollar / Tatlar (Buses) : Mikroilemcili bir sistem ierisindeki birimler veya mikroilemcili sistem ile evre elemanlar arasnda iletiimi salayan hatlar. Birimler arasnda iletiimi salayan ve yol veya tat olarak adlandrlan hatlar, veri iletiimi amacyla kullanlyorsa, veri yolu olarak isimlendirilir. Veri yolu ile tek ynl veya ift ynl iletiim mmkndr (ekil 13.6). Veriler 8 bitten oluuyor ise veri yolunda 8 hat bulunur. Veri yolunda 8, 16 veya 32 hat bulunabilir.

Adres yolu

Adres kod zc

Bellek dizisi

Veri yolu

Kontrol yolu

ekil 13.6. Belleklerde iletiim ve yollar.

Bellekler zerinde yaplan ilemleri belirlemek ve bellei yetkilendirmek amacyla kullanlan bilgileri tayan hatlar, kontrol yolu olarak tanmlanr. Belleklerde kontrol

406

Bellekler

yolunda bulunan hat says; bellein eidine, kapasitesine, yapsna, vb. zelliklere bal olarak deiir. Belleklerin adreslerini temsil eden bilgileri tayan hatlar, adres yolu olarak isimlendirilir (ekil 13.6). Adres yolundan gelen adres bilgileri, adres kod zc devrelerde zlerek, bellekte ilgili blgenin seilmesini salar. Adres yolunda bulunan hatlarn says, bellek kapasitesi ile ilikilidir. 4 hatlk yoldan gelen bilgi ile 16 bellek blgesi tanmlanabilirken (24=16), 8 hat ile 256 bellek blgesi temsil edilebilir (28=256) ve 16 adres hatt ile 64K (216=65.536=64K) bellek blgesi adreslenebilir. Okuma lemi (Read Operation) : Belirli bir bellek adresinde saklanan ikili bilginin belirlenip, farkl bir elemana aktarlmas ilemi. ekil 13.7deki 2 nolu bellek kelimesini kullanmak istediimiz zaman, 010 nolu adreste okuma ilemi gerekletirmemiz gerekir. Okuma ilemi, baz durumlarda kelimenin bellekten alnmas nedeniyle alma (fetch) olarak ta adlandrlr.

Adres kaydedici 010

Veri kaydedici 01001010

Bayt-dzenli bellek dizisi 0 1 Adres yolu 1 2 3 Adres kod zc 4 5 6 7 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 0 3 Veri yolu

2 Oku

1 Adres kodu, adres yolu zerine yerletirilir ve 2 nolu adres yolu seilir. 2 Oku komutu, uygulamaya konur. 3 2 nolu adresin ierii veri yolu zerine yerletirilir ve veri kaydedicisinin ierisine tanr. 2 nolu adresin ierii, oku ilemi tarafndan yok edilmez.

ekil 13.7. Belleklerde okuma ilemi.

Bir bellek blgesinde bulunan veriyi okumak iin, adres kaydedicisinde bulunan ve verinin okunaca bellek blgesini (adresi) temsil eden bilgiler adres yolu zerine yerletirilir. Adres yolu zerindeki veri, adres kod zc tarafndan zlerek ilgili adres blgesi bulunur.

Bellekler

407

OKU komutu ile, bulunan adres blgesindeki verinin kopyas veri yolu zerine yerletirilir ve veri kaydedicisine depolanr. Bellek blgesinden veri okunmas ileminde, bellekte bulunan veride bir deiiklik olmaz. Yazma lemi (Write Operation) : Belirli bir bellek blgesine yeni bir bilginin yerletirilmesi veya bir adres blgesinde saklanan bilgilerin yeni bilgilerle yer deitirmesi ilemi. Bir bellek blgesine verinin konulabilmesi iin, adres kaydedicisindeki deer adres yolu zerine yerletirilir (ekil 13.8). Adres yolu zerindeki deer, adres kod zc tarafndan zlr ve ilgili bellek blgesi seilir. Bu arada YAZ komutu ileme konularak, veri kaydedicisinde bulunan veri seilen bellek blgesine yerletirilir (ekil 13.8). Bir bellek blgesine YAZ komutu ile yeni bir bilgi yazlmas, eski bilginin kaybolmasna neden olur.

Adres kaydedici 101

Veri kaydedici 10001101

Bayt-dzenli bellek dizisi 0 1 Adres yolu 1 2 Adres 3 kod zc 4 5 6 7 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 1 0 0 1 0 1 0 1 0 0 2 Veri yolu

3 Yaz 1 Adres kodu adres yolu zerine yerletirilir ve 5 nolu adres yolu seilir. 2 Veri, veri yolu zerine yerletirilir. 3 Yaz komutu, verinin daha nceki veriyle yer deitirip 5 nolu adres ierisine yerletirilmesini salar.

ekil 13.8. Belleklerde yazma ilemi.

Eriim Zaman (Access Time) : Bir bellek elemannn ilem hz lsdr ve bir okuma ilemini gerekletirmek iin gerekli toplam zaman ifade eder. Dier bir deyile; bir bellein yeni bir adres bilgisi almas ile verinin bellek knda hazr olduu durum arasnda geen sre, Eriim zaman - tACC olarak isimlendirilir.

408

Bellekler

Uucu Bellek (Volatile Memory) : Saklama ilemi iin elektrik enerjisinin gerektii bellek tipi. Elektrik kaynann kesilmesi ile bellekte saklanan tm bilgi silinir. Yar iletken belleklerin ou uucu iken, tm manyetik bellekler uucu olmayan (nonvolatile) zellie sahiptirler. Rastgele Eriimli Bellek (Random Access Memory - RAM) : Okuma veya yazma ilemi srasnda bellek blgesine eriim iin, allan bellek blgesinin konumunun hibir etkisinin olmad bellek tr. Dier bir deile, tm bellek blgeleri iin okuma veya yazma ilemi eriim zamannn ayn olduu bellek eidi. Yar iletken ve manyetik nveli belleklerin ou RAMdr. RAMlar takip eden ksmlarda detayl olarak incelenecektir. Sral Eriimli Bellek (Sequential Access Memory SAM) : Eriim zamannn allan bellek blgesinin konumuna bal olarak deiim gsterdii bellek tr. Bir bilgi, bilginin sakland adrese kadar ki tm bellek blgelerinin sras ile kat edilmesi sonucunda bulunur. Bu ilem, RAM tipi belleklere gre ok daha uzun bir eriim zaman gerektirir. SAM tipi belleklere rnek olarak manyetik teypler, disk ve manyetik kabarckl bellekler gsterilebilir. Bu tip belleklerdeki ilem, iinde arklar bulunan bir kasette istediimiz bir arkya erimek iin yaptmz hzl eriim ilemine benzetilebilir. stediimiz arkya eriim zaman kasetlerde arknn kaydedildii blgeye bal olduu gibi SAM belleklerde biligye eriim, bilginin bulunduu yere bamldr. Oku / Yaz Bellekler (Read / Write Memory - RWM) : Okuma ve yazma ilemlerinin benzer ilem aamalar ile gerekletirildigi her hangi bir bellek tr. Bilgilerin yazlp, daha sonra okunabildikleri tm bellek eitlerine verilen genel ad. RAM bellekler bu gruba girer. Yalnzca Okunabilen Bellekler (Read Only Memory ROM) : Yazma ileminin yalnzca bir kere ve reticiler tarafndan gerekletirildii bellek tr. ROM bellekteki bilgiler istenilen sayda okunabilir. Yazma ileminin bir kereden fazla gerekletirilebildii ROM tiplerinde; yazma ilemi okuma ilemine gre ok daha karmak olduundan, yazma ilemi ok sk olarak yaplmaz. ok deiik trlerin bulunduu ROM belleklerin hepsi uucu olmayan tiptedir ve elektrik enerjisi kesilse dahi bilgiler saklanmaya devam eder. ROMlar takip eden ksmlarda detayl olarak incelenecektir. Statik Bellek Elemanlar (Static Memory Devices) : Saklanan bilginin elektrik enerjisi uyguland srece yeniden yazmaya (tazelemeye) gerek olmadan sakland yar iletken bellek elemanlar. Dinamik Bellek Elemanlar (Dinamic Memory Devices) : Saklanan bilginin uzun sre sabit olarak saklanamad, elektrik enerjisi uygulanmas yannda, bilginin belirli aralklarla tazelenmesini (refresh) gerektiren bellek tr. Dahili / Ana Bellek (Internal / Main Memory) : Komutlarn ve CPUnun zerinde alt verilerin sakland, bilgisayarn ana bellei (Main memory). Dahili bellekler,

Bellekler

409

bilgisayarlarda bulunan en hzl belleklerdir ve genellikle yar iletken elemanlarndan yaplrlar. Bilgisayarlarda bulunan RAM bellekler, dahili belleklerdir. Harici / Yedek Bellek (External or Auxiliary Memory) : Genellikle bilgisayarn dnda bulunan ve yava alan bellek tr. Yardmc bellek olarak ta isimlendirilen bu tip bellekte, dahili bellee gre ok daha byk hacimli bilgiler saklanabilir. Dahili belleklere gre daha yava olan bu bellekler, uucu olmayan zelliktedirler. Manyetik teypler ve diskler yaygn olarak kullanlan yardmc bellek trleridirler. Temel terimleri zetledikten sonra, daha sonraki konularn anlalmasna yardmc olmas asndan belleklerde yaplan genel ilemleri inceleyelim. 13.2. Genel Bellek lemleri Bellek ilemleri her bir bellek tipi iin farkl olsa da, genel ilemlerin prensipleri tm bellek eitleri iin ayndr. Genel olan ilemleri aklamak, belirli tip bellek elemanlarndaki ilemleri anlamaya yardmc olacaktr. nce bellek ilemlerini gerekletirmek iin gerekli giri / k ilemlerini zetleyelim. i- Okuma veya yazma ilemi iin eriilecek adresi se, ii- Okuma veya yazma ilemini se, iii- Yazma ilemi ise, bellekte saklanacak bilgiyi sala, iv- Okuma ilemi ise, bellekten gelen veriyi k terminallerinde tut, v- Adres girilerine ve oku / yaz komutlarna cevap vermek iin bellein yetkilendirme giriini uygun sinyal ile uyar. Okuma/Yazma ilemlerinden uygun olann seilmesi iin R/W giriine ve entegrenin seilmesi iin entegre seme (Chip Select) giriine uygun sinyallerin uygulanmas gerekir. Bu ilemleri gerekletirmek iin bellek entegresine Tablo 13.1de zetlenen sinyaller uygulanr.

Entegre Seme (CS)


0 1 1

Oku/Yaz (R/W)
X 0 1

Bellek lemi
lem Yok Yazma lemi Okuma lemi

Tablo 13.1 Bellek entegresinde bulunan kontrol sinyalleri / girileri.

410

Bellekler

Entegre seme giriinin (CS) aktif olmamas durumunda entegrede hibir ilem yaplmaz. CS giriinin aktif olmas ile, okuma veya yazma ilemlerinden birisi seilebilir. Bellek entegresindeki ilemler, Merkezi lem Birimi (MB) veya bellek ynetim birimi (MMU) gibi harici kontrol birimleri tarafndan kontrol edilir. Kontrol ileminde MB tetikleme sinyali deil, bellek entegresine kontrol sinyallerinin uygulama zamanlar referans alnr. Bununla beraber, okuma ve yazma ilemleri sistem tetikleme (saat) sinyali ile senkronize edilir. Bunun anlam; bellek entegresi eriim zamannn ve okuma/yazma ilemlerinin belirli sayda saat sinyali periyodu iin MB ile uyumlu almasdr.
20
Clock Adres Hafza Yetkilendirme Oku/ Yaz Bilgi Girii

T1

T2

T3 Adres Deeri

T4

T5

Bilgi Deeri 75 ns a) Yaz Saykl 20

Clock Adres Hafza Yetkilendirme Oku/ Yaz Bilgi k

Adres Deeri

Bilgi Deeri 65 ns b) Oku Saykl

ekil 13.9 Bellek okuma/yazma ilemleri zamanlama dalga ekilleri.

Bellekler

411

rnek olarak; 50 MHz tetikleme frekans ile alan, her bir saat periyodunun 20 nsn (1 nsn = 10-9 sn) olduu MBde; eriim zamannn 65 nsn ve yazma zamannn 75 nsn olmas durumunda oluan olaylar inceleyelim. Bellee eriim iin harcanan toplam periyot sresinin eriim zamanndan byk (veya en azndan eit) olmas gereklidir. MB saat periyodunun 20 nsn ve eriim zamannn 75 nsn olmas nedeni ile gerekli periyot says drt olarak bulunur. ekil 13.9da, 50 MHz MB saat sinyali ile birlikte 75 nsn yazma saykl zaman ve 65 nsn eriim zamanna sahip bellek entegresinin bellek saykl zamanlama emas grlmektedir. ekil 13.9.ada her biri 20 nsnlik T1, T2, T3 ve T4 saykllar srasnda gerekletirilen yazma ilemi detaylandrlmaktadr. Yazma ileminde, MB tarafndan adres ve veri girii salanr. T1 sinyalinin ykselen kenarna bellek entegresi yetkilendirilir ve adres entegreye uygulanr. T2 sayklnn ykselen kenarnda ise, yazlacak veri entegreye uygulanr. T2 saykl srasnda, R/W pininde oluan deiiklik okuma ileminin yaplmas iin gerekli bilgiyi salar. Yanl deerlerin yazlmasna engel olmak iin, veriler adres bilgisinden sonra uygulanr ve R/W sinyali belirli bir sre 0 deerinde tutulur. R/W sinyali 1 deerine deitikten sonra adres ve veri bilgilerinin belirli bir sre daha devam etmesi gerekir. 5 nsnlik bu sre, yeni kontrol sinyalleri ile yeni T1 sinyalinin ilem yapmasn salar. ekil 13.9.bde, adres ve bellek yetkilendirme sinyallerinin uyguland okuma ilemi gsterilmektedir. T1 sinyalinin ykselen kenarnda adres ve bellek yetkilendirme sinyalleri entegreye uygulanr. Adres ve bellek yetkilendirme sinyali uygulandktan 65 nsn sonra eriilen bellek blgesindeki bilgi veri yolunda gzkr. Bu veri, bir sonraki T1 sinyali srasnda sistemde bulunan kaydedicilere aktarlr. Bellek ilemlerini gerekletirmek iin, bellek entegrelerinin uygun giri / k ayaklarna (pinlerine) sahip olmas gerekir. ekil 13.10.ada 32 adet 4 bitlik bilgiyi saklama kapasitesine sahip, 32x4 bir bellein basitletirilmi temel ilevleri gsterilmektedir. Aklanan eleman 4 bitlik olduundan, I0-I3 giri hatlarna ve Q0-Q3 k hatlarna sahiptir. Yazma ilemi srasnda bilgiler veri girileri yardmyla bellee yklenirken, okuma ilemi srasnda bellekten okunan bilgiler veri klarndan alnr. Bellek entegresinde bulunan balantlar ksaca zetleyelim. Adres Girileri : Bellek 32 kelimeyi depoladndan dolay, 00000dan 11111e kadar ki ikili saylarla ifade edilen 32 farkl adrese, dier bir deyile 32 bilgi saklama blgesine sahiptir. Adres blgelerinden herhangi birisine erimek iin, A0-A4 ile temsil edilen adres girilerine 5 bitlik adres kodu uygulanr. Genelde, 2N kelime saklama kapasitesine sahip bir bellein, N sayda adres giriinin olmas gerekir. Bu adres girileri yardmyla ulalabilen bellek blgelerine farkl bilgiler yazlabilir veya bu blgelerde bulunan bilgiler okunabilir (ekil 13.10.b).

412

Bellekler

R/W Girii : R/W giri hatt, bellekte yaplacak oku / yaz ilemini belirler. Baz entegrelerin ayr-ayr giriler ile belirledii bu ilemler, tek bir giriin kullanld durumlarda; R/WI=1 olmas ile okuma ilemi, R/WI=0 olmas ile yazma ilemi gerekletirir. Bellek Yetkilendirme : Birok bellek sistemi, sistemin tmnn veya bir ksmnn girilere kar tepkisiz kalmasn salayan bellek yetkilendirme (Memory Enable-ME) giriine sahiptir. Farkl bellek entegrelerinde farkl isimlerle temsil edilen bu girie uygun sinyal uygulanmas ile, bellein R/WI ve adres girilerine kar tepkisiz olmas salanr. Yetkilendirme girii, belleklerin bir araya gelerek byk bellek sistemlerini oluturduu dzeneklerde nemli bir ileve sahiptir.
Bellek Adresleri Veri Girileri Bellek Hcreleri

A4 A3 Adres Girileri A1 A0

I3 I2 I1 I0
R/W Oku/Yaz Komutu

00001 00010 00011 00100 00101

0110 1001 1111 1000 0001

A2 32x4 Bellek
Bellek Yetkilendirme M.E

Q3 Q2 Q1 Q0

Veri klar

11101 11110 11111

1101 1011 1110

(a) ekil 13.10. 32x4 bellek emas ve bellek hcrelerinin adresleri / ierikleri.

(b)

Bellek entegreleri sahip olduklar zelliklere ve kapasitelerine gre farkl sayda veri giri / k ve adres giri hatlarna sahip olabilirler. rnein; 4Kx8 kapasitesinde bir bellein; i- Sahip olaca veri giri ve veri k hatlar saysn, ii- Sahip olaca adres hatt saysn, iii- Byte olarak sahip olaca saklama kapasitesini bulalm. stenilen deerleri sras ile bulacak olursak; i- Kelime uzunluu 8 olduundan, veri giri ve veri klar 8 hatta sahip olmaldr. ii- Bellek 4K bilgi saklayabildiinden; 4 x 1024 = 4096 kelime saklama kapasitesine sahiptir. 4096 bellek adresi olmas gerektiinden, 4096=212 eitliinden 12-bit adres kodu olmas sonucunu buluruz.

Bellekler

413

iii- 1 Byte = 8 bit olduundan, bellek 4096 Byte saklama kapasitesine sahiptir. Burada ksaca akladmz bellek sistemlerinde kullanlan yollar (buses), bellein bilgisayarlarn ierisinde kullanld durumlarda bellek ile CPU arasnda haberleme salarken, haberleme srasnda tadklar bilgiye gre isimlendirilirler. Daha nce akland zere; tanlan bilgiye gre tip yol ortaya kar: veri yolu, adres yolu ve kontrol yolu. CPUnun gerekletirecei okuma / yazma ileminde nemli bir rol oynayan tip yol, ekil 13.11deki gibi gsterilebilir. Yollarn her birisi farkl sayda hatt ierir ve hatlarn says kullanld sisteme gre deiiklik gsterir. Adres Yolu (Address Bus) : Tek ynl bu adres yolu ile, CPUnun ikili adres klar bellek entegresine tanr. Veri Yolu (Data Bus) : ift ynl bu veri yolu ile, CPU ile bellek arasnda veri akn salar. Kontrol Yolu (Control Bus) : Kontrol yolu ile, kontrol sinyalleri (R/WI, ME, vb.) CPUdan bellek entegrelerine tanr.

Adres Yolu

Mikro lemci (CPU) Veri Yolu Kontrol Yolu

Bellek IC

Bellek IC

ekil 13.11. CPU ile bellekleri balayan yol balants.

13.3. Bellekleri Snflandrlmas Bellek eitleri Buraya kadar aklanan terimlerden ve belleklerle ilgili verilen genel bilgilerden faydalanarak, bellekleri farkl bak alaryla farkl ekillerde gruplandrabiliriz. Gruplandrma bak asna bal olarak deiim gsterse de, tm gruplandrmalarda genel olarak ekil 13.2deki bellek eitlerini grebiliriz. Gruplandrmada ortaya kan snflar, birbirinin alt snflarnda yer alabilirler. rnein; harici bellek olarak manyetik veya yar iletken bellekler kullanlabilirken, dier taraftan yardmc bellekler dahili veya harici olarak yerletirilebilir. Bu karmakl bir yana

414

Bellekler

brakarak bellekleri yaplarna gre inceleyip, bu bellekleri aklayalm. Bellekler yaplarna gre; i- Manyetik bellekler, ii- Optik bellekler, iii- Yar iletken bellekler, olarak grup altnda incelenebilir. 13.4. Manyetik Bellekler

inceleme srasnda dier gruplardaki

Manyetik bellekler, saklama ileminin manyetik olarak gerekletirildii ve bilgilerin geici olmayacak ekilde (nonvolatile) tutulduu bellek trleridir. eitli yap ekillerine sahip manyetik bellekleri alt gruplara ayrarak aklayalm. 13.4.1. Manyetik ekirdekli Bellekler kili bilgilerin saklanmas iin manyetik ekirdeklerin kullanld, uucu olmayan RAM belleklerdir. Manyetik ekirdekli bellekler (Magnetic Core Memories), yar iletken belleklerin yaygn olarak kullanmndan nce bilgisayarlar tarafndan dahili bellek olarak kullanlmaktaydlar. Temel manyetik ekirdekli bellek hcresi, manyetik malzemeden yaplm bir elemandr.

Negatif ak

Ak Pozitif ak 1

Akm

0 Negatif akm Pozitif akm

a) Lojik 0 saklanmas

b) Lojik 1 saklanmas

c) Histeriz dngs

ekil 13.12. Bir bitin manyetik ekirdekte saklanmas.

Bellekler

415

Akm, manyetik ak ve gerilim eklinde fiziksel zelliin kullanld manyetik ekirdekli bellekte, saklama ilemi ekirdein ortasndan geen bir sargya baldr. Bu sargdan bir akm getii zaman, geen akmn ynne baml olarak ekirdek iersinde manyetik ak (flux) oluur. Manyetik aknn kalcl nedeniyle, akm kesilse dahi ekirdek ierisinde magnetizasyon sabit kalr. Magnetizasyonun mmkn olan iki yn (N ve S kutuplar), 1 ve 0 deerlerini temsil etmek iin kullanlr. Saat ibresinin tersi ynnde magnetizasyon 1 deerini, saat ibresi ynndeki magnetizasyon ise 0 deerini ifade eder. ekil 13.12de ekirdek zerindeki sargdan geen akmn yn ile, 0 ve 1 deerlerinin olumas grlmektedir. Manyetik ekirdekli bellek sistemleri 100ns-500nsn eriim zamanna sahiptirler ve eski mini bilgisayar ve mainfame sistemlerde kullanldlar. Fakat fiziksel byklkleri ve karmak arabirim devreleri nedeni ile kullanmdan kalktlar. 13.4.2. Manyetik Kabarckl Bellekler (Magnetic Bubble Memories-MBM) Manyetik kabarckl belleklerde, ikili bilgi manyetik malzemeden yaplm ince bir film zerinde ince kabarcklar eklinde saklanr. Kabarcklarn olmas lojik 1, olmamas lojik 0 deerini temsil eder. MBMler sral eriimli belleklerdir ve veri bilgilerin d dnya ile irtibatn salayan bir toplama (pick-up) noktasndan hzla geer. Manyetik kabarckl belleklerin en nemli avantaj, kalc zellikte olmalardr. Elektrik enerjisi kesilse dahi, saklanan veri tutulduklar noktada sabit kalarak kaybolmazlar. Dier kalc bellek tiplerinden (ROM-PROM-EPROM) farkl olarak, MBM belleklerde yazma ve okuma ilemi ayn kolaylkta gerekleir. Kalc tip bellekler olan teyp ve disk belleklerle karlatrlmalar durumunda, MBM sistemi hareketli paralar olmadndan dolay sessiz ve daha hzldr. ok kk g tketimine sahip bu tip bellekler, dahili bellek olarak kullanlabilmeleri iin gerekli hza sahip deillerdir (Eriim zaman 1~ 2 msn). Manyetik teyp ve disk kaydedicilere gre 100 kere daha hzl olan bu tip bellekler, gerekli srm devrelerinin pahal olmas nedeniyle yaygn olarak kullanlmazlar. Fiyatlarn dmesi ile, MBM belleklerin floppy disk sistemlerinin yerini aldn grmemiz mmkn olacakken, daha ucuz ve kolay retilen sabit bellekler nedeniyle yaygnlamadan ortadan kalkmlardr. 13.4.3. Manyetik Teyp ve Disk Bellekler Teyp ve disk devrelerinde bulunan oku/yaz bal magnetik bir malzemenin yzeyinde hareket ederek magnetik spotu okuma ve yazma ilemini geekletirir. Teyp ve disklerdeki ikili bilgilerin hem kaydedilmesinde hem de okunmasnda ayn temel prensip kullanlr. ekil 13.13de, hareketli bir magnetik yzeyde temel kaydetme ilemi grlmektedir.

416

Bellekler

ekildeki okuma / yazma bal, etrafna bobin sarl yumuak demirden bir ekirdek ve kk bir hava aralndan oluur. Yazma ileminde, bobinlerden bir akm akarak ekirdekte manyetik hatlar oluturur. Bu hatlar, manyetik ak iin ok yksek dirence (reluktansa) sahip hava aralyla karlancaya kadar devam eder. Yksek diren, ak hatlarnn yolunu deitirip hareketli yzeyin manyetik kaplamasna doru ynlenmesine neden olur ve bobinlerdeki akm hareketli yzeyde manyetiklenmi blgeler oluturur. Manyetiklenmi blgeler oku / yaz bal getikten sonrada manyetikliini devam ettirir. Okuma ilemi, yazma ileminin tersidir ve okuma ilemi srasnda bobin sensor hatt olarak kullanlr. Manyetik yzey oku / yaz bal altnda hareket ederken, manyetik blgeler hava aralnda ve bobinlerde bir ak oluturur. Bobin aksndaki bu deiiklik, sensor bobinlerinde bir gerilim oluturur ve bu gerilim, 1 veya 0 olarak kabul edilir.
Bobin Oku / yaz bal (hafif demir nve) Hava Boluu Manyetik Tabaka Manyetik olmayan Yzey Hareket Yn

Manyetik Ak

ekil 13.13. Hareketli manyetik yzeyde kayt ileminde kullanlan temel paralar.

13.4.4. Sabit Disk Sistemleri Sabit disk (Hard disk) sistemlerinde veri, her iki taraf manyetik malzeme ile kaplanm alminyum disk zerindeki dairesel izlere (tracklara) kaydedilir. 3,5 inchten 20 inche kadar llerde olan hard diskler, 1000-7200 devir/snlik bir hzla dnebilir. Hala hazrdaki sabit disklerde, verinin bulunduu blgeye okuma veya yazma ilemi yapmak zere ulamak iin gerekli zaman yaklak 6.3msn-50msn arasnda deimektedir. Ancak bu deerler her yeni rn ile klmektedir. Sabit diskler, ekil 13.14de grld gibi otomatik bir pikabn eksen mili zerine dizilmi plaklara benzerler. Bilgiler, plaklar zerine sral, indeks sral veya rasgele eriimli olarak depolanrlar. Depolanan bilgileri okumak veya yazmak amacyla kullanlan birim, manyetik disk src olarak adlandrlr.

Bellekler

417

Sabit disk src sistemi, ekil 13.14de grld gibi ok sayda oku / yaz kafasna sahip olabilir. Oku / yaz kafalar, diskler arasnda bulunarak plan her iki yzeyinde bulunan dairesel izler zerinde bilgileri kaydetmek veya okumak iin kullanlrlar. Oku / yaz kafalarnn bal bulunduu eriim kolu ald komutlara gre hareket ederek kafalar bilginin okuma veya yazlaca blgeler zerinde konumlandrr. Oku / yaz kafalarn hareket ettiren mekanizma, oku / yaz kafalarnn plaklar zerinde hareket etmesini salayan uyarc sistemdir. Uyarc sisteme bal olan kafalar dairesel izler zerinde hareket eder. Bask devre, sabit diskin bal olduu dier sistemler ile uyarc sistemler arasndaki bilgi akn salar. Bask devre zerinde bulunan elemanlar ile, plakalarn dnme ve bilgi okuma hzlar kontrol edilir.

Oku/yaz kafalarn hareket ettiren mekaniz ma

Oku/yaz kafalar

Dairesel izler (tracks)

Bask devre

ekil 13.14. Hard disk sisteminin alma prensibi.

Sabit diskler genelde sabit olarak monte edilirler ve normal kullanmda hareket etmezler. Bununla beraber hareketli olan ve tanabilen sabit diskler bulunmaktadr ve bunlar disk paketleri (disk cartridges) olarak isimlendirilirler. Veri younluu; sabit disklerde plaka zerinde bir in kareye den veri miktardr. Veri younluunun byk olmas sabit diskin performansn arttrsa da, sabit disklerin nnde duran en byk engel veri younluunun ok daha fazla arttrlamamasdr. lki 1956 ylnda IBM tarafndan gelitirilen sabit diskler 2KB/inc2 veri younluuna sahipti. 24 inclik sabit disklerden 50 adedi bir arada kullanlarak 5MBlk depolama yetenei oluturuluyordu. 2000 yl banda 17GB/inc2 veri younluuna ulalrken, 2002 yl itibari ile 40GB/inc2 veri younluuna eriildi ve ksa sre ierisinde 100GB/inc2 veri younluuna eriilmesi hedefleniyor. Ayrca, yakn gelecekte sabit disklerin yerini alabilecek yeni teknolojiler zerinde allyor. Geleneksel manyetik depolama yntemlerinin yerini alacak bu teknolojiler ile 2002 yl itibari ile 300GB/inc2 veri younluuna sahip 2.5 inclik sabit diskler retiliyor.

418

Bellekler

13.4.5. Floppy Disket Sistemleri Manyetik disketler ile ayn yapda olan ve floppy disket veya ksaca disket olarak adlandrlan bellekler, tek bir plaka yapsndaki plastik malzemenin zerinin manyetik malzeme ile kaplanmasyla elde edilir. Her iki yzeyine kayt yaplabilen (douple-sided recording) disketler, 5.25 inch veya 3,5 inch floppy disket llerinde ve 720 KBayt veya 1,44 MBayt kapasitesinde imal edilirler. u anda yaygn olarak 3.5 inchlik byklkte ve 1,44 MBayt kapasitesinde disketler kullanlmaktadr. Sert plastik muhafaza ierisinde bulunan disketlerde, herhangi bir bellek blgesine eriim zaman hard disklere gre 10 kat daha fazladr ve bilgi aktarm ok daha yavatr. Ancak, dk fiyatlar ve tanabilir olmalar floppy disketlerin en nemli avantajlardr.

Sektr

Kme (cluster)

z (track)

ekil 13.15. Floppy disketlerde bilgilerin sakland iz ve sektrlerin oluturulmas.

Disketlerin kullanlabilmeleri iin imalatlarndan sonra formatlama olarak adlandrlan ileme tabi tutulmas gerekir. Formatlama ilemi ile disketin zerindeki izler (track) ve sektrler (sectors) belirlenir. Oluturulan iz ve sektr says, disketin kapasitesine gre deiir. ekil 13.15de grlen ksmlara ayrlan disketin istenilen adresine, istenilen bilgi yklenebilir.

Bellekler

419

13.5. Optik Disk Bellekler Optik disk bellekler, yeni bir bellek teknolojisidir ve piyasada etkin (dominant) olmaya aday gzkmektedir. alma prensibi, ok ince lazer nnn disk zerinde yansmas ve scattering ilemine dayanr. Disket zerinde yanma olay sonucu oluan mikroskobik ukurlar (pits) 1 deerini, dzlkler (lands) ise 0 deerini temsil etmek iin kullanlr (ekil 13.16). Spiral olarak hareket eden izler ile temsil edilen veriler, eski plakalarda olduu gibi, lazer nlar tarafndan pikaplardaki inenin sesi okumas gibi okunur. Okunan bilginin yn ieriden darya dorudur. nemli bir zellii ok yksek bilgi saklama kapasitesi olan optik disk belleklerde, eriim zaman ve veri transfer oran hard disklerle kyaslanacak kadar iyi bir durumdadr. Bu bellekler, yazlabilmeleri durumuna gre farkl isimlerle anlrlar. Yalnzca okunabilen diskler, optik ROM (Optical ROM-OROM) veya kompakt disk-ROM (Compact Disk ROM-CD ROM) olarak adlandrlrlar. Daha geni bellek kapasitesine sahip optik diskler ise, ok ynl dijital disk-DVD olarak adlandrlr. Bu tip bellekler, ok byk programlar veya szlk / ansiklopedi gibi geni hacimli bilgileri saklamada kullanlrlar. Optik disk bellekleri; CDler ve DVDler balklar altnda inceleyelim. 13.5.1. CD-ROM Bellekler Sony ve Philipsin ibirlii ile gelitirilen CDler balangta seslerin dijital formatta kaydedilmesi iin gelitirildi. Mzik format ile kullanlmaya balayan CDleri film izleme format ile video CD, bilgisayar uygulamalar iin CD-ROM, resim uygulamalar iin photo CD ve oyun uygulamalar iin oyun CD takip etti. Yalnzca bir kere bilgi yazlabilen optik diskler, bir kere yaz-ok kere oku bellekler (write once read manyWORM) olarak isimlendirilirler. Yeni gelitirilen yapm teknolojileri ile retilen yeniden yazlabilir (rewritable) CD ROMlara, istenildii kadar yaz-sil ilemi yaplabilmekte ve bu CDler floppy disketler veya manyetik hard diskler gibi kullanlmaktadr. Optik disk bellekler, gnmzde ok kullanlan bellek trlerinden birisi durumundadr. Bunun nedenlerinden birisi geni bellek kapasitesi ise, bir dieri ucuz bir yedekleme birimi olmasdr. Standart CD-ROMlarda yaklak 680 MBayt veri depolanabilmektedir. CDlerin yapsnda balangtan beri olan gelimeler, farkl standartlarn olumasna neden oldu. Oluan farkl standartlar, farkl renklerde kitaplar olarak adlandrlmaktadr: Ses CDleri tanmlayan Red Book, Veri CDleri oluturmak iin Yellow Book, Ezamanl dosyalar saklamak iin kullanlan CD-iler (CD Interactive) iin Green Book,

420

Bellekler

Yeniden yazlabilir CDler (CD-R) iin Orange Book, Video-CDler iin Write Book, CD Pluslar iin Blue Book.

CDROMlar ile ilgili standartlarn detaylar, bellekler ile ilgili kitaplarda bulunabilir.

Disk

Dzlk ukur (land) (pit)

Odaklama bobini Mercek Ik-duyarl diyod

Prizma

Lazer diyodu

ekil 13.16. Optik disk belleklere (CDROM) bilgi yazlmas ilemi.

CDler zerindeki bilgiler, yaklak 6 km uzunluundaki spiral eklinde iten da doru ilerleyen CD yzeyinde yer alr. CDnin balangc (ilk izi) olan Lead-in-areann en i ksmnda TOC (Table of Contents) olarak adlandrlan ve sabit srcdeki FAT (file allocation table) grevini yapan bir blm bulunur. TOC blgesi, hangi verinin yzeyin neresinde bulunabilecei bilgisini ierir. Bu bilgilerin bulunduu balang blm bir iz geniliindedir. Bu blm takip eden 99 ize ses, resim veya veri kaydedilebilir. zler ile, herbiri 2352 Bytedan oluan sektrler oluturulmutur. CDnin son ksmnda ise CDnin son ksm olduunu bildiren ve 0lardan oluan bilgiyi ieren Load-Out-Area bulunur.

Bellekler

421

CD ROMlara bilgi yazlmas ilemi karmak bir sistemi gerektirir. lem temelde, dz bir yzey zerine lazer ile ukurlar (pits) oluturulmas esasna dayanr. ukur ve dzlkler iki farkl seviye olarak 0 ve 1 bilgilerini temsil etmek amacyla kullanlr (ekil 13.16). Hepsi 1.2 mm kalnlnda ve 12 cm apnda olan CD-ROMlarda bilgiler, CD-ROMun polikarbonat katmanna ok kk ukurlar halinde baslr ve oluan ukurlar pit olarak isimlendirilir. Oluturulan pitler yaklak 0,12 mikron derinliinde, 0,5 mikron geniliinde ve 0,8-3,5 mikron uzunluundadr. ukurlarn arasnda bulunan yzeye dzlk (land) ad verilir. Okuma ilemi srasnda CD-ROMun yzeyi lazer k demeti tarafndan taranr. Tarama srasnda dzlk ve ukurlardan yansyan k demeti farkllk gsterir. Bu farkllk a duyarl diyot tarafndan alglanarak, 0 ve 1 eklinde ifade edilen saysal veriler ekline dntrlrler (ekil 13.16). CD-ROMlar bir kere yazlabilen yapda retildikleri gibi, yeniden yazlabilir(CD-R) yapda da retilmektedirler. ki CD arasnda yap olarak farkllk bulunmaktadr: CD-ROMlarda yansma yzeyi alminyumdan yaplrken, CD-Rlerde yansma yzeyi altndan yaplmaktadr. 13.5.2. Dijital Video Diskleri ( DVDler ) Digital Versatile Disks CDROMlar (ksaca CD) geni bellek kapasiteleri nedeni ile byk hacimli bilgilerin saklanmasna ve tanmasna imkan tandlar. Diskette tanmas mmkn olmayan byk hacimli bilgilerin CDlere kayd mmkn oldu. 680 MByte bilgi depolama kapasitesi ile CD ROMlar bilgisayar yazlmlar yan sra, filmlerin kaydnn bile kaydedilebilecei ortamlar oluturdular. Bilgilerin, bir disk zerine ince lazer demeti ile oluturulan ukurlarn durumuna gre kaydedildii CDler ksa srede ok yaygn olarak kullanlmaya balad. Ancak, CD ROMlarn yerini ksa srede DVDler ald. DVDler balangta Dijital video ortam iin tasarlanm olduklarndan, Dijital Video Disk olarak tanndlar. Film reticileri, rnlerini DVD ortamna ksa srede adapte ederek, birok filmi DVD ortamnda piyasaya srdler. DVDnin asl ismi ise, ok ynl dijital disk anlamna gelen Dijital Versatile Disktir. DVD bu ismini, iki ynl (dual side) bilgi kaydedilmesi ve her ynnde iki katman (dual layer) bulunmas nedeni ile almaktadr (ekil 13.17). DVDlerde birinci katmandaki bilgi ieriden darya doru okunurken, ikinci katmandaki bilgi dardan ieriye doru okunur. Bu zellik, katmanlar arasnda deiim srasnda lazer kafasnn hareketi iin zaman kaybedilmemesini salar. Bilgi saklama prensibi olarak CDlere benzeyen DVD (Dijital Video Disk yada Dijital Versatile Disc) belleklerin CDlerin yerini hzl bir ekilde almas nedenleri;

422

Bellekler

i - Ayn alanda ok daha geni hacimli bilgilerin saklanabilmesi, ii-DVD alc cihazlarn gelecein resim kaydetme sistemi olarak nitelendirilmesi, olarak sralanabilir. DVDler zerindeki kapasitenin ok yksek ve veri aktarma hznn daha sratli olmas, CDler ile yaplamayan ilemlerin yaplmasna imkan tanmaktadr. 13.5.3. DVD ROM Srclerin alma Prensibi DVDler, zeri polimer kayt katmanyla kapl oluklardan oluur. DVDler alma prensibi olarak CDler ile byk benzerlik tar. DVDler de 120 mm apnda ve 1,2 mm kalnlndadr. Her iki elemanda kullanlan temel prensip ayndr. Her iki sistemde de ok ince bir lazer demeti, disk zerinde mikroskobik ukurlar ile ifade edilen saysal bilgiyi okur. DVD teknolojisinin srr, CDde kullanlan tek katman yerine DVDde ok katman kullanlabilmesi (ekil 13.17) ve DVDlerde disk zerinde oluturulan ukurlarn CDlere gre ok daha kk boyutta olmasdr ( ekil 13.18). CDlerde verilerin oluturduu ukurlar 0,834 mikron uzunluunda iken, DVDler de bu boyut 0,4 mikrondur. Ayrca, CD zerindeki spiral iz 1,6 mikron aralklarla yer alrken, DVD zerinde 0,74 mikron mesafe vardr. Bu ller ayn boyuttaki DVDde, CDye gre 7 kat daha fazla bilgi saklayabilme kapasitesi salar. Disk zerindeki ukurlarn kk boyutlu olmas, DVDlerde ukurlar tarayan lazer demetinin CDlerde kullanlan lazer demetine gre ok daha ince olmas sonucunu dourur.

a) En basit haliyle tek tarafl ve


tek katmanl bir DVDnin yaps.

b) Tek tarafl ve ift katmanl DVDnin yaps. 1.2 mmlik kalnla sahip diskte iki farkl katman var.

ekil 13.17. Tek katmanl ve ift katmanl DVDnin yaps ile farkl DVDlerin bilgi saklama kapasiteleri.

Bunun yannda, DVDler de kullanlan lazer tipi, CDler de olduu gibi kzltesi deil krmz lazerdir. Dier bir deile; CDler de 770-830 mikron arasnda daha boyu, DVDler de ise 635-650 mikron arasnda dalga boyu kullanlr. Dzlklere ve ukurlara doru ynlendirilen k demeti, ukurlardan daha az dzlklerden ise daha fazla yanstlr. Yanstlan bu n miktarna gre dijital veri elde edilir.

Bellekler

423

DVDler de tek yz ve tek katman kullanlmas durumunda 4.76 GBayt bilgi depolanabilirken, tek yz ift katmanda 8,56 GBayt, ift yz tek katmanda 9,46 GBayt ve son olarak iki yz - her yzde ift katman kullanlmas durumda 17.6 GBayta kadar bilgi saklama kapasitesine ulalmaktadr. CDde toplam kapasitenin ortalama 680 MBayt olduu dnlrse, eskiden birka CDye sabilen yazlmlarn tek bir DVDye yerletirilebilecei bulunur. Bu kapasite; tek bir DVDye iki saatlik bir filmin tamamnn 8 farkl lisanda dublaj ve 32 farkl lisanda alt yaz seenei ile kaydedilmesi anlamna gelmektedir. Bu zellikleri nedeni ile, DVDye en byk ihtiya elence ve film sektrnden geliyor.

ekil 13.18. CD-ROM ve DVD-ROMdaki bilgi tayan ukurlarn karlatrlmas.

DVD srclerin geriye doru teknoloji uyumluluu ksa srede yaygnlamasnn sebeplerinden biri olarak verilebilir. DVD srclerde, CD-ROMlar sorunsuz olarak kullanlabilir. CD-ROMlar okumak iin, DVDleri okumada kullanlan yksek younluklu lazer demeti hologram lens yardmyla CD-ROMlar okuyabilecek hale getirilir (ekil 13.19) . Bu durumda, ayn lazer demeti hem CD-ROM, hem de DVD-ROMlar okumak iin kullanlr. Ayrca, ayn lazer demeti DVDlerdeki farkl katmanlara odaklanarak, odakland katman okumak iin kullanlr. stteki katman yar geirgen (transparent) iken, alt katman standart yanstc yapdadr. ekil 13.20da, CD ve DVDlerin zellikleri karlatrlmaktadr.

424

Bellekler

ekil 13.19. CD-ROM ve DVD-ROMlarn ayn mekanizma ile okunmas.

zellik Disk ap Disk kalnl z kalnl Lazer dalga boyu Lazer tipi Veri kayt yz Veri katman Kapasite/katman Kapasite/... Toplam kapasite Veri aktarm hz 1x Veri okuma hz

CD-ROM 120 mm 1,2 mm 1,6 mikron 770-830 mm Kzl tesi 1 1 682 MB 682 MB 682 MB 153. 6KBps 307.2 KBps

DVD-ROM 120 mm 1,2 m (0,6x2 0,4 mikron 635-650 mm Krmz lazer 1 veya 2 1 veya 2 4,700 MB 4.7-8,5 GB 17 GB 1385 KBps 2770 KBps

ekil 13.20. CD-ROM ile DVD-ROMun karlatrlmas.

DVD cihazlar kullanm yerlerine gre; DVD video, DVD audio, DVD-ROM veya DVDRAM olarak gruplara ayrlmaktadr. DVDlerde kullanlan lazer demetinin youn olmas yani daha ksa dalga boyuna sahip olmas nedeni ile izik ve kirli DVDlerde problem oluaca dnlebilir. Ancak DVDlerde kullanlan RS-PC (Reed Solomon Product Code) isimli zel hata dzeltme

Bellekler

425

teknii ile oluabilecek hatalarn nne geilir. DVD teknolojisinin hala hazrdaki en byk sakncas, ev kullanclar iin kayt olanaklarnn pahal olmasdr.

ekil 13.18. CD-ROM ve DVD-ROMlarn ayn mekanizma ile okunmas. zellik Disk ap Disk kalnl z kalnl Lazer dalga boyu Lazer tipi Veri kayt yz CD-ROM 120 mm 1,2 mm 1,6 mikron 770-830 mm Kzl tesi 1 DVD-ROM 120 mm 1,2 m (0,6x2 0,4 mikron 635-650 mm Krmz lazer 1 veya 2

426

Bellekler

Veri katman Kapasite/katman Kapasite/... Toplam kapasite Veri aktarm hz 1x Veri okuma hz

1 682 MB 682 MB 682 MB 153. 6KBps 307.2 KBps

1 veya 2 4,700 MB 4.7-8,5 GB 17 GB 1385 KBps 2770 KBps

ekil 13.19. CD-ROM ile DVD-ROMun Karlatrlmas

13.5. Yar letken Bellekler Bilgisayarlarda ana bellek olarak kullanlan ve eitli entegreler eklinde imal edilen yar iletken bellekleri balca iki grupta toplayabiliriz. i- Yalnz okunabilen bellekler (Read Only Memories ROM ) ii- Okunabilen / yazlabilen bellekler (Read / Write Memories RWM) ekil 13.21de gsterilen eitli alt gruplara ayrlabilen ve kompleks bir yapya sahip olan yar iletken belleklerin zelliklerini ayr ayr inceleyelim.
Yar letken Bellekler Yalnzca Okunabilen Bellekler (ROM) Bipolar Transistrler le Yaplanlar MOS Teknolojisi ile Yaplanlar Maske ROM PROM EPROM EEROM Rasgele Eriimli Bellekler (RAM) Transistrler ile Yaplanlar MOS Teknolojisi ile Yaplanlar Statik RAMlar SRAMlar Dinamik RAMlar DRAMlar Uucu-olmayan RAMlar-NVRAMlar Oku /Yaz Bellekler

Sral Eriimli Bellekler

Maske ROM PROM

Statik RAMlar SRAMlar

ekil 13.21. Yar iletken bellek eitleri.

Bellekler

427

13.6.1. Yalnzca Okunabilen Bellekler (ROMlar) Adndan da anlalaca zere, yalnzca bilgi okunmas yaplabilen belleklerdir. Bilginin sabit olarak tutulmas istenilen ve sk olarak deimesine gerek olmayan durumlarda / yerlerde kullanlrlar. Bilgisayarlar, yazar kasalar, gvenlik sistemleri ve ev aletleri ROMlarn kullanm yerlerinden bir kadr. ROM belleklere bilgi, retici tarafndan retim srasnda veya daha sonra elektriksel olarak yklenir. Yklenen bilgiler uucu deildir ve elektrik kesilse dahi silinmez. Bilgi ykleme ilemi, ROMun programlamas veya yaklmas olarak isimlendirilir. ROM belleklerin oluturulmasnda en basit yntemlerden birisi, Kod zc ve diyotlar kullanlarak oluturulan diyot-ROM devresidir (ekil 13.22). ekildeki devrede, sekiz satrdan her birinde drt bit bilgi saklanabilir. Bir hattn seilmesi ile, diyotlar ile saklanan drt bitlik bilgi klarda (D3, D2, D1, D0) gzkr. Kod zc devre yardmyla 0 nolu satrn seilmesi durumunda; katotlarna (-) gerilim uygulanan diyotlar iletime geer ve iletime geen diyotlarn bal olduu klarda (D3, D2, D1) lojik 0 bilgisi gzkrken, D0 knda lojik 1 deeri gzkr. Bu durumda kta; 0001 deeri okunur. Kod zc devresinin 5 nolu satr semesi durumunda, diyotlarn iletime gemesi nedeni ile kta 1010 deeri okunur. ekil 13.22 deki doruluk tablosunda, sekiz satrda okunacak deerler sralanmaktadr. Satrlar belirten deerler adres olarak isimlendirilirken, satrlarn ierikleri veri olarak tanmlanr. Adres seme ilemi iin kullanlan kod zc devresine adres seme bilgisi uygulanr (A2, A1, A0). Adres girilerindeki deerlere gre kod zc devre klarndan biri aktif olur. Baz tip ROMlar sadece bir kez programlanabilme zelliinde iken, bir ksm elektriksel olarak silinip tekrar programlanabilirler. Programlanabilen ve silinebilen ROMlar aadaki alt gruplara ayrlrlar: i- Programlanabilen ROM PROM (Programmable Read Only Memory), ii- Ultraviole nla silinip programlanabilen ROM-EPROM (Erasable PROMEPROM), iii- Elektrikle silinip programlanabilen ROM-EEPROM-E2PROM (Electrically Erasable PROM).

428

Bellekler

ekil 13.22. Dahili kod zcl ROM devresi lojik emas.

Bo olarak temin edilen bu tr ROMlar kullanc tarafndan istenilen ekilde programlanabilirler.

Bellekler

429

ekil 13.23de blok ema ile gsterilen ROM bellekler, farkl tip sinyal grubu giriine sahiptir: Adres girileri, kontrol girileri ve veri girileri. ekil 13.23deki ROM, 24= 16 farkl adres giriine sahip olduundan 16 kelime saklayabilir. Her bir kelime 8 bit (1 bayt) olduundan 8 veri k vardr ve bunun sonucu olarak bellek, 16x8 ROM olarak tanmlanr. ROM belleklerin ounun veri k konumlu (tristate) yapdadr. Bu zellik, bellek geniletilmesi srasnda birden fazla ROM entegresinin ayn veri yolunu (bus) kullanmasna imkan tanr. CS (chip select) olarak ta isimlendirilen kontrol girii, bir yetkilendirme (enable) giriidir ve ROMun knn yetkili veya yetkisiz olmasn belirler. Baz reticiler, kontrol giriini CS yerine, CE (chip enable) veya OE (Output enable) olarak gstermektedirler. Kontrol girilerinin says birden fazla olabilir. Bu girilerden birisi, ROMun kullanlmad durumlarda stand-by durumuna gelmesini salar.
+Vcc
konumlu k

Adres girileri

A3 A2 A1 A0

16x8 ROM

D7 D6 D5 D4 D3 D2 D1 D0

Veri klar

CS(Chip Select)- yetkilendirme Kontrol Girii

ekil 13.23. ROM blok emas.

Blok emada, oku / yaz (read / write - R/W) girii yoktur. nk normal ilem srasnda ROMa bilgi yazlmas mmkn deildir. Bilgilerin okunmas srasnda iki ilemin yaplmas gerekir: Uygun adres girilerinin uygulanmas ve kontrol girilerinin aktif hale getirilmesi. rnein; ROM ierisindeki 0111 adresindeki bilgileri okumak istiyorsak; A3A2A1A0=0111 deerlerini adres girilerine uygulamamz ve CS giriini 0 yapmamz gerekir. Bu durumda ilgili adresteki bilgi, veri klarnda gzkr. CSnin 1 olmas durumunda, k yksek empedans (Hi-Z) konumunda olur. ekil 13.24de yetkilendirme giriinin durumuna gre 8x4 ROM bellek entegresinde

430

Bellekler

okuma ilemi zetlenmektedir. Adres hatlarndan gelen bilgilerin adres girilerine uygulanmas ve yetkilendirme giriine uygun sinyalin verilmesi ile, bellekten okunan bilgi eriim zaman kadar sonra veri klarnda gzkr. ekildeki zamanlama emasnda t1 ve t3 arasnda geen zaman, eriim zamann ifade eder. ROM tipi belleklerin eriim zaman, transistorlerle oluturulanlarnda 10 nsn ile 50 nsn arasnda deiirken, MOS teknoloji ile oluturulanlarnda 35 nsn ile 500 nsn arasnda deiir.
A0
Adres Girileri

A1 A2

ROM Matrisi

BIPOLAR +Vcc +Vcc

1i depolama
PROGRAMLANABLEN BALANTILAR

0 depolama

MOS +VDD

+VDD

1i depolama

0 depolama

Adres Kod zc

-DURUMLU IKI TAMPONLARI

CE (Chip yetkilendirme)

D3

D2

D1

D0

VER IKILARI

Eriim Zaman (tacc) t0 +Vcc A0 A1 A2 D0 Adres Girileri (A2, A1, A0) 1 Eski Adres Yeni Adres 0 t1 t2 t3

8x4 ROM

D1 D2 D3 Veri klar (D3, D2, D1, D0) Kayan klar Chip yetkilendirme CE 1 0 1 Veri klar 0

CE

ekil 13.24. ROM belleklerde okuma ilemi aamalar.

Bellekler

431

13.6.1.1. ROM Belleklerin Yaps ROM bellekler drt temel paradan oluur: Satr kod zc, stun kod zc, kaydediciler ve k tamponlar. ok kark bir yapya sahip olan ROM entegreler, ekil 13.25deki gibi basitletirilebilir. 16x8 kapasitedeki bir ROM bellein yapsnda bulunan genel ksmlar ekil 13.25i referans alarak ksaca aklayalm.

Stun 0 SATIR SEME 4x1 Kod zc A1 MSB 0 1 2 3 Satr 0 Kaydedici 0 E E

Stun 1

Stun 2

Stun 3

A0

Kaydedici 4 E [8] E

Kaydedici 8 E E

Kaydedici 12 E E

Satr 1 Kaydedici 1 E E Kaydedici 5 E E Kaydedici 9 E E Kaydedici 13 E E

Veri Yolu [8] Satr 2 Kaydedici 2 E E Kaydedici 6 E E Kaydedici 10 E E Kaydedici 14 E E

Satr 3 Kaydedici 3 E E Kaydedici 7 E E Kaydedici 11 E E Kaydedici 15 E E

STUN SEME 0 A2 A3 4x1 Kod zc MSB 1 2 3 *Her kaydedici bir adet 8-bit kelime saklar. Stun 0 Stun 1 Stun 2 Stun 3 k CS E Tamponlar [8]

D7 D6 D5 D4 D3 D2 D1D0

ekil 13.25. 16x8 ROMun yaps.

432

Bellekler

i- Kaydediciler : Kaydediciler, ROM ierisinde veri depolamak iin kullanlr. Her bir kaydedici, kelime uzunluuna eit sayda bellek hcresi (rnein, 8 bit veya 16 bit) ierir. Bellek hcreleri genelde kare matris dizisi eklinde dzenlenir ve satr / stun numaralar ile tanmlanr. Her bir kaydedicide bulunan veri klar, tm devreyi dolaan dahili veri yoluna balanr. Her bir kaydedici, iki adet yetkilendirme (E) giriine sahiptir ve verinin yola konulabilmesi iin her ikisinin 1 konumunda olmas gerekir. ii- Adres Kod zcleri : Adres kod zclleri, satr ve stun kod zcleri olarak isimlendirilir. Adres kodu olarak isimlendirilen A3A2A1A0 girilerindeki bilgiler, dizideki hangi kaydedici bilgisinin veri yolu zerine yerletirileceini belirler. A1A0 adres bitleri; satr seme amacyla satr kod zcsne uygulanrken, A3A2 adres bitleri; bir stunun seilmesini salamak iin stun seme kod zcsne uygulanr. Adres bilgilerinin uygulanmas ile, yalnzca bir kaydedici adres girileri tarafndan stun ve satr olarak seilir ve seilen bu kaydedici yetkilendirilir. rnein; 1101 adres girileri ile, A3A2=11 olur ve 3. stunu seen hat aktif duruma gelir. A1A0 = 01 deerleri ile 1. satr aktif duruma gelir ve her iki E (yetkilendirme) girii 1 olan 13 nolu kaydedici, bilgisini tata koyar. iii- k Tamponlar : Adres girileri tarafndan yetkilendirilen kaydedici, bilgilerini veri yoluna yerletirir ve bu veriler, veriyi harici veri klarna aktaran k tamponlarna uygulanr. CSnin 0 olmas ile veriler klara aktarlrken, CSnin 1 olmas ile tamponlar Hi-Z durumuna gelir ve D0 -D7 klar olumaz. Bellek entegresinde bulunan ksmlar akladktan sonra, bellek yaps ile ilgili dier zellikleri inceleyelim. ekil 13.25de gsterilen yap birok entegre iin benzerdir, ancak bellek ksmlar depolanan bilginin saysna gre ekil alr. rnein; Intel 2708 entegresi M0S ROM yapdadr ve 1024 adet 8-bit bilgiyi depolar. Bu bilgiler, 64*16 dizisi eklinde saklanr. rnek 1 : 4 KByte bilgiyi saklamak amacyla kullanlan ve kare bellek dizisi eklinde olan bir ROMun yapsn aklayalm: 4 KB bilgi 4x1024 = 4096 Byte olduundan, ROMda 4096 adet 8 bitlik veri saklanabilir. Bu durumda, her biri 8 bit saklama kapasitesinde olan 4096 adet kaydedici bulunmas gerekir. 4096=642 olduundan, kaydedici dizisi 64x64 yapsnda olur ve bellekte 64 satr64 stun bulunur. 64de 1 kod zc iin (satrlar iin) 6 adres girii gerekir. Ayn ekilde stunlar iinde 6 adres girii bulunur ve 212= 4096 olduundan, 4096 farkl adres ortaya kar. Burada anlatlan ROM tipi belleklerde, satr ve stunlarda bulunan kod zc elemanlarla belirli bir adrese ulalr. Ulalan adreste bulunan bilgiler ka aktarlr. Bilgilerin saklanmasnda diyot-transistr veya MOSFETlerden faydalanlr.

Bellekler

433

rnek 2 : ekil 13.26da 32x32 matrisine gre alan ve 1024 bitlik bellek hcresi ieren, tipik bir ROM entegresinin blok emas grlmektedir. 8 bitlik adres (A0 ..A7) yardm ile bellekte bulunan 4 bitlik nippleler okunur. Bu entegrede, 8 bitlik adresten 5 tanesi (A0A1A2A3A4) 32de 1 ka sahip kod zc yardm ile uygun adresi belirler (satr olarak- 32xX). Kalan 3 adres girii ile, (A5A6A7) 4 adet 8de 1 kod zclerden birisi seilir. 4 adet 8de 1 kod zcnn k, bellek yetkilendirme (BY) girileri yardmyla yksek empedansl k haline dntrr ve bu bellein kapasitesini geniletme durumlarnda kolaylk salar.

Satr kod zc 5x32 Satr adresi A0 A1 A2 A3 A4

32 satr hatt

32x32 (1 KB) bellek dizisi

32 stun hatlar A5 Stun A 6 adresi A 7 Stun kod zcleri (4 adet 1x8 kod zcleri) ve I/O devreleri

E0 Bellek yetkilendirme E1 k tamponlar

Q3

Q2

Q1

Q0

ekil 13.26. 32x32 matrisli 1024 bit kapasiteli ROMun blok emas.

434

Bellekler

13.6.1.2. ROM Bellek eitleri Programlama, silinme ve yeniden programlama bak as ile farkl yapda ROM bellekler bulunmaktadr: iiiMaske programl ROMlar, Programlanabilir ROMlar,

iii- Silinebilir-programlanabilir ROMlar, iv- Elektriksel olarak silinip programlanabilir ROMlar. Bu gruplar, ayn prensibe gre alanlar ayn balk altnda olmak zere inceleyelim. i- Maske Programl ROMlar (MROM) : Maske programl ROM bellek (MROM), tketici isteine bal olarak retici tarafndan programlanm depolama blgelerine sahiptir. Entegre ierisinde elektriksel balant, mask olarak isimlendirilen negatif fotorafik malzemenin kullanlmas ile salanr. ROM ierisinde depolanan her bir bilgi grubu (seti) iin zel bir maske gerektiinden ve bu maskeler pahal olduundan, bu tip ROM bellekler yalnzca ayn tip bilgilerin (belirli matematiksel tablolar ve gstergeler iin karakter jeneratr kodlar gibi) ROM ierisinde saklanmas durumunda kullanlr. Bu tip belleklerin en nemli dezavantaj; depolanan verinin deitirilmesi gerektiinde, bellek yapsnn buna imkan tanmamasdr. Bunun yannda, ok byk hacimli belirli tip verileri saklamak iin kullanlacak en ekonomik bellek tr, MROM belleklerdir. Maske programl belleklerin mahsurunu ortadan kaldrmak amacyla, kullanc tarafndan programlanabilen ROM bellekler gelitirilmitir. MROM belleklerde bilgi saklamak iin diyot ve transistrlerden faydalanlr. Diyot ve transistrler, 0 veya 1 deerini saklayacak ekilde ekillendirilir. ekil 13.27de drt stundan oluan ve her bir stunun drt hcre ierdii, 16 bellek hcreli kk bir bipolar MROM bellein yaps grlmektedir. Her bir hcrenin NPN tipi bir transistrle ifade edildii bu sistemde, transistrler kollektr ase tipte balamlardr ve beyz giri, emiter ise k olarak kullanlmaktadr. Her bir satr 4 bit kaydedici olarak dnlebilir ve transistor beyzlerinin ilgili satrn yetkilendirme hattna balanmas 1i temsil ederken, balanmamas 0 temsil eder. Her bir beyz balantsnn durumu, tketicinin isteine uygun olarak retim srasnda fotorafik maske tarafndan kontrol edilir. ekil 13.27den grlecei zere, birden fazla transistrn k (emiteri) ayn stun hattna baldr ve bu problem olarak dnlebilir. Ancak herhangi bir anda yalnzca bir satra bal eleman aktif olacandan, bu durum bir problem oluturmaz. Hangi satrn aktif olaca, A1A0 adres girilerinin durumuna gre kod zc tarafndan belirlenir. Kod zc devreye uygulanan yetkilendirme (EN) giriinin 1 yaplmas ile, kod zc klar 0 konumunu alr ve tm transistrler beyz gerilimi olmamas nedeniyle kesin durumuna

Bellekler

435

geerler. Bu durumda tm veri klar 0 konumundadr. Yetkilendirme giriinin 0 olmas durumunda, adres girilerinin durumuna bal olarak uygun satr belirlenir ve ilgili verinin klarda olumas salanr.
0. SATIR

Yetkilendirme Hatt

+Vcc Q0
1. SATIR

Q1

Q2

Q3

A1 A0 EN

0
4x1 1 Kod zc

+Vcc Q4
2. SATIR

2 3

Q5

Q6

Q7

+Vcc Q8
3. SATIR

Q9

Q10

Q11

+Vcc
Adres A1 A0 0 0 0 1 1 0 1 1 D3 1 1 1 0 Veri D2 D1 0 1 0 0 1 1 1 1 D0 0 1 0 1

Q12

Q13

Q14

Q15

D3

D2 Veri klar

D1

D0

ekil 13.27. 16 bellek hcreli MROM bellein yaps.


+Vcc
(16)

A0 A1 A2 A3 A4

(10) (11) (12) (13) (14)

0 1 2 3 4

ROM 32x8

(1) (2) (3) (4) (5)

D0 D1 D2 D3 D4 D5 D6 D7

7488
(15)

(6) (7) (9)

EN
(8)

ekil13.28. 32x8 kapasiteli 7488 entegresinin lojik emas.

436

Bellekler

Bipolar MROM belleklerin en yaygn olanlarndan birisi, 256x4 bellek yapsna sahip 74187 entegresidir. Dier taraftan, 7488A ROM entegresi 32x8 kapasiteli bipolar ROM yapda ve TMS 47256 entegresi 32Kx8 kapasitede NMOS yapda belleklerdir. ekil 13.28de, 32x8 kapasiteli 7448 ROM entegresinin lojik emas grlmektedir. MOSFET yapdaki bellekler, konumlu klar nedeniyle bilgisayar veri tatlarna kolay balanrlar ve stand-by durumlar nedeniyle bellein kullanlmad anlarda ok az g tketimine sahip olurlar. ii- Programlanabilir ROMlar (PROM) Maske programl ROMlarn ok pahal ve yalnzca ok geni hacimli uygulamalarda uygulanabilir olmas nedeniyle; daha kk apl uygulamalar iin, retim srasnda programlanmayan, kullanma gre tketici tarafndan programlanabilen sigorta bantl (fusible-link) PROMlar gelitirilmitir. Bu tip bellekler, MROM bellekler gibi bir kere programlannca silinemez ve yeniden programlanamaz. Bu nedenle, programlamada bir hata olutuu veya ierisindeki programn deimesi gerektii durumlarda, MROM tipi belleklerin atlmas gerekir. Bu zellik nedeniyle, bu tip bellekler bir kere programlanabilir ROMlar olarak adlandrlr. Maske programl ROMlara stnl, kullanc tarafndan programlanabilmesi olan PROMlarn, programlama ileminde sigortalar attrmak iin 50 mAlik akm kullanlr. Sigorta balantl PROM, yap olarak MROMlara benzer ve 1 ve 0 durumlarn oluturmak iin sigortal ksm olduu gibi braklr (1i temsil eder) veya ak devre (0 temsil eder) haline getirilir (ekil 13.29.a). retici tarafndan ekil 13.29.bde grlen ekilde imal edilen PROMlar, saklanmak istenen veriye gre ekillendirilirken; sigortann artmasn salayacak bir akm oluturacak gerilim kontroll olarak devreye uygulanr. Devrede oluan akm, bir sigortann atmas eklinde etki oluturarak ak devre olumasna neden olur. Ak devre olan ksm tekrar eski haline dntrlemez. Hala hazrda, PROM bellek elemanlarnn bilgisayar yardmyla istenilen ekilde programlanmasn salayan ok sayda programlayc devresi bulunmaktadr. PROMun programlanmas ile oluan yap, PROMun kapasitesine gre ekillenir. 256 Bit kapasitesindeki bir PROMda; her bir hatta 8 bitlik bilgi saklanmas durumunda, adres kod zc be giri hattna karlk 25 = 32 k hattn ierir. Her bir k hatt ile seilen blgede 8 bitlik blgeye ulaldndan PROMun kapasitesi 32*8 = 256 bit olur PROM entegreler bipolar transistr yapsnda (dk younluk, yksek hz ve yksek g tketimi) veya MOS yapsnda (yksek younluk, dk hz ve dk g tketimi) imal edilmektedirler. Bu durumda, Bipolar transistorler kullanlarak imal edilen PROMlar, MOS

Bellekler

437

teknolojisi kullanan PROMlara gre daha hzl ve ucuzdur. Buna karlk, MOS teknolojisi kullanlan entegreler, daha yksek bellek kapasitesine sahip olabilir.

0. SATIR +Vcc Q0 Sigorta bantl (1i temsil eder) (0 temsil eder) Q1 +Vcc

(a)

Adres Kod zc

(b)
ekil 13.29. PROMlarda bir hcreyi programlamak iin kullanlan sigorta bantlar.

438

Bellekler

74186 entegresi; 64x8 kapasitesinde, eriim zaman 50 nsn olan popler bir PROM entegresidir. TBP285166 entegresi; 2Kx8 kapasitesinde, TMS27PC256 entegresi ise, 32Kx8 kapasitesinde, 120 nsn eriim zamanna ve stand-by konumunda 1.4 mW g tketimine sahip PROM tipi entegrelerdir. PROMlarn kullanm yerine rnek olarak, amar makinesi, mikro dalga frn, bulak makinesi, vb. uygulama yerleri verilebilir. iii- Silinebilir Programlanabilir ROM (Erasable Programmable ROMEPROM) : Silinip-programlanabilir ROM bellekler (EPROM), kullanc tarafndan programlanabilen ve istenildii durumlarda silinerek tekrar programlama imkan tanyan bellek trleridir. Bir kere programlanan EPROMda, saklanan bilgi uucu deildir ve depolanan bilgi sonsuza kadar korunur. EPROMun programlanmas iin zel programlama devresi gereklidir ve programlama devresi iin 10 25 V arasnda bir gerilim kullanlr. Bu gerilim ile, entegrenin ierisindeki transistrler 0 temsil etmesi iin iletim (ON) konumuna getirilir veya 1i temsil etmesi iin olduu konumda braklr. Her bir adresin, ierisinde saklanacak veriye gre programland EPROM entegresi ierisindeki bilgilerin silinmesi istenildii durumlarda; entegrenin zerindeki pencere alarak EPROMa yaklak 20 dakika ultraviyole (UV) k uygulanr. Ultraviyole k EPROM ierisinde bir akm oluturarak, silikon elemann yapsn imalat srasndaki konumuna (tm transistrler OFF) geri dnderir ve tm hcreler 1 deerini alr. Programlanm bir EPROMun yalnzca belirli bir ksmn yeniden programlama olana yoktur. Silme ilemi ile tm bilgi saklama hcreleri silinir (1 duruma getirilir) ve silinen EPROM tm olarak tekrar programlanabilir. EPROM programlandktan sonra zeri sticker ile kapatlr. Silinmesi iin zeri alarak entegrenin zerindeki pencereden ultraviyole n ieri girmesi salanr. Piyasada ok farkl kapasiteye ve eriim zamanna sahip EPROM elemanlar bulunmaktadr. Piyasada 27XX serisi EPROMlar yaygn olarak kullanlmaktadr. 27XX serisi EPROMlar 8 bit geniliinde bilgi depolama kapasitesindedirler. ekil 13.30da yaygn olarak kullanlan 27XX serisi entegrelerin bellek yaps ve bellek kapasitesi tablo eklinde verilmektedir. 2732 EPROM entegresi; 4Kx8 kapasitesinde, +5V g kayna ile alan 12 adres giriine (212=4096 olduundan) ve 8 veri kna sahip bir bellek elemandr. 2732de iki kontrol girii bulunur (ekil 13.31). CE; yetkilendirme kontrol girii entegrenin g tketimini azalmay salayan standby modunda alma iin kullanlrken, OE / Vpp; kontrol girii iki farkl ama iin kullanlr. OE k yetkilendirme (Output Enable) girii; entegrenin veri k tamponlarn kontrol iin kullanlr ve entegrenin bir mikroilemcinin veri yoluna karmaklk olumadan balanmasn salar. Vpp ise, programlama ilemi srasnda gerekli zel programlama gerilimidir (21V). Vpp gerilimi yardmyla, programlama modunda

Bellekler

439

EPROMun ierisine yeni veri girii salanr. Programlama ilemi ile EPROM ierisindeki her bir adrese 8 bitlik kelime yerletirilir.

EPROM
2708 2716 2732 2764 27128 27256 27512

Bellek Yaps
1024*8 2048*8 4096*8 8192*8 16384*8 32768*8 65536*8

Bellek Kapasitesi
8192 16384 32768 65536 131072 262144 524288

ekil 13.30. Yaygn kullanlan 27XX serisi EPROM entegreleri.

+Vcc +5V

konumlu klar D7 D6 D5

A11 A10 Adres girileri A1

EPROM 4K x 8

D4 2732 D3 D2 Veri klar

A0

OE/Vpp Kontrol girileri CE

D1 D0

yetkilendirme

ekil 13.31. 2732 EPROM entegresinin lojik sembol.

440

Bellekler

Programlama ileminde; adres girilerine bilgi yazlacak bellek blgesini seecek deerler ve veri girilerine saklanmak istenen deerler uygulanrken, Vpp giriine 21V programlama gerilimi ve yetkilendirme giriine entegreyi semek iin 0 deeri uygulanr. ki kontrol giriinin (Vpp=21V, CE=0) 50 msn entegreye uygulanmas gerekir. Ayn ilemin tm bellek blgeleri iin tekrarlanmas gerekir. Okuma ileminde; CE=0 bilgisi yannda OE=0 bilgisinin uygulanmas gerekir. Ayn anda ierii okunmak istenen bellek blgesini temsil eden deerler adresleme girilerine uygulanr. 2732 entegresi aktif durumda iken 500 mW g tketirken, standby durumunda 175 mW g tketir. EPROM ierisine yerletirilecek verilerin en hzl ve uygun yerletirme ekli, bilgisayar ve EPROM programcs yardmyla yaplan veri yklenmesi yntemidir. EPROM belleklerin iki dezavantajlar; silinmek iin soketinden karlma ve tek bir bitin deitirilmesi iin tm entegrenin yeniden programlanmas zorunluluklardr. iv- Elektriksel Olarak Silinebilir PROM (Electrically Erasable PROM EEPROM) EPROM bellek trlerinin sahip olduu iki dezavantaj ortadan kaldran ve EPROMun gelimi ekli olarak 1980li yllarda imal edilen bellek tr, ksaca EEPROM olarak isimlendirilen ve elektrik ile silinebilen PROM tipi belleklerdir. EEPROM belleklerde ultraviyole a ve entegrenin bulunduu devreden karlmasna gerek yoktur.Bu tip belleklerde, MOSFET bellek hcresinin kanal (drain) zerine ince bir oksit (oxide) blgesi eklenerek, elektriksel olarak silinebilme zellii kazandrlr. Programlama ileminde; MOSFETin kap ve kanal ular arasna 10 msn sre ile 21Vluk bir gerilim uygulanarak, kap-kanal ularnda bir arj olumas salanr. Gerilim kesilse dahi oluan arj devam eder ve bilgi saklanr. Uygulanan gerilimin ters evrilmesi, oluan arjn ortadan kalkmasna ve hcredeki bilginin silinmesine neden olur. arj ilemi ok kk akm gerektirdiinden, EEPROMun programlanmas ve silinmesi ilemi entegre devrede iken gerekletirilebilir. EEPROM belleklerin EPROMlara gre stnlkleri; i- Elektriksel olarak silinebilme kabiliyeti, ii- Bellek dizisini ierisindeki blgelerin birbirinden bamsz olarak silinip programlanabilmesi, iii- EPROMda ortalama 50 msn olan bir bellek blgesini silme sresinin 10 msn olmas, eklinde sralanabilir. EEPROMlarn en nemli mahsuru ise; EPROMlara gre daha pahal olmalardr. Ayrca EEPROM bellekler 21V/10msn bir sinyal ile dorudan silinebilir. Bununla beraber,

Bellekler

441

EPROM bellekler EEPROMlara gre daha ucuzdurlar ve daha byk bellek younluuna sahiptirler. Intel 2816 bellek entegresi; 2Kx8 kapasitesinde 250 nsn eriim zamanna sahip ilk EEPROMdur. EEPROMlar zaman ierisinde kapasite ve eriim zaman olarak gelitirilmilerdir. ekil 13.32de sembol ve ilem modlar grlen 8264 EEPROM bellek entegresi, 8Kx8 kapasitesine sahiptir. Yksek gerilim (21V) reteci entegrenin ierisindedir ve bu nedenle +5V besleme geriliminden baka bir besleme devresine ihtiya yoktur. Bu bellekte veri pinleri I/0 olarak isimlendirilmitir ve ilem moduna gre veri girii veya veri k iin kullanlrlar. adet kontrol girii, kullanlan ilem modunu belirler: CE girii entegreyi yetkilendirmek (yetkisizlendirmede entegre standby moduna geer) iin kullanlrken, OE girii veri k tamponlarn yetkilendirmek iin kullanlr. Okuma ilemi srasnda OEnin 0 yaplmas ile k tamponlar yetkilendirilirken, yazma ilemi srasnda OE=1 yaplmas ile k tamponlar yetkisizlendirilirler ve veriler I/0 pinlerine uygulanabilir. WE girii ile yazma (write) veya okuma (read) modunun birisi seilir. Yazma modunda; WE = 0 girii ile birlikte, yazlmas istenilen veriler I/0 pinlerine uygulanr (ekil 13.32.b).
+5V A12 A11 Adres girileri A1 A0 8K x 8 EEPROM 2864

OE Kontrol girileri CE WE (a)


Giriler Mod OKUMA YAZMA STANDBY CE VIL VIL VIH OE VIL VIH X WE VIH VIL X klar VERIKII VERGR High Z

I/O7 I/O6 I/O5 I/O4 I/O3 I/O2 I/O1 I/O0

Veri

(b) ekil 13.32. 2864 EEPROM bellek entegresi sembol ve ilem modlar.

442

Bellekler

13.6.1.3. ROM Bellek Uygulama Alanlar ROM bellekler, bilgilerin kaybolmadan ve sk olarak deitirilmeden uzun sre korunmas istenilen uygulamalarda yaygn olarak kullanlrlar. ROM uygulama alanlarndan bazlarn aadaki ekilde zetleyebiliriz. i- Mikrobilgisayar Programlarnn Saklanmas (Firmware) : Mikrobilgisayarlar ROMun yaygn olarak kullanld uygulamalardan birisidir. Mikrobilgisayar ieren cihazlarn (rnein, elektronik oyunlar, yazar kasalar, elektronik teraziler, vb.) kontrol programlarn saklamak amacyla ROMlar kullanlr. PC bilgisayarlarda ise, iletim sistemlerine ait programlar ve programlama dillerine ait yorumlayclar (interpreter) saklamak amacyla ROMlar kullanlr. ROMlarda saklanan ve deitirme imkan olmayan mikrobilgisayar programlar firmware olarak isimlendirilirken, oku / yaz belleklerde (RWMlerde) saklanan ve kolayca deitirilebilen programlar software olarak isimlendirilir. ii- Veri Tablolar (Data Tables) : ROMlar sk olarak deiiklik gerektirmeyen veri tablolarn saklamak iin kullanlr. Veri tablolarna rnek olarak, trigonometrik tablolar ve kod dntrme tablolar gsterilebilir. Trigonometrik fonksiyonlarn bulunduu look-up tablolarn ieren ROM entegreleri piyasada hazr halde bulunmaktadrlar. rnein; National Semiconductor firmasnn rettii MM4220BM entegresi, O0 ile 900 arasndaki alarn sinslerini veren tabloyu ierir. 128x8 olarak dizayn edilen bu ROM, 7 adres giriine ve 8 veri kna sahiptir. Her bir adreste, 0,70 aralklarla alarn sins deerleri bulunur. iii- Veri evirici Dntrcler (Data Converter) : Veri dntrc devresi, bir kod ile ifade edilen veriyi alarak, farkl bir kodla k reten devredir. Kod dntrme yapmann en kolay yntemlerinden birisi, ROM kullanmdr. ROM kullanarak yaplan dntrme ileminde, belirli bir adreste depolanan bilgi, dntrlmesi istenen yeni kodda bir veri k retir (ekil 13.30). Giri kodu, ROM entegresinin adres girilerine uygulanr ve giri kodlar zlerek bellek ierisindeki bir bellek blgesi seilir. Seilen bellek blgesindeki bilgi ka aktarlr.

Bellekler

443

ekil 13.30. ROM entegrenin kod evirici olarak kullanlmas.

TTL 74185 entegresi; 6-bit binary girii iin Binary-BCD kod dnmn yapan bilgileri ieren ROM bellektir. Piyasada, 7 bit ASCII kodunu 7 bit EBCDICye eviren veya bu evirimin tersini yapan entegreler bulunmaktadr. iv- Karakter reteleri/Keyboard (Character Generators): Bir ekranda oluturulan alfasaysal karakterleri (harfler, rakamlar, vb.) incelediimiz zaman, karakterlerin olumasnda kk noktalarn (dotlarn) durumlarndan faydalandn grrz. Oluturulan karakterlerin ekline gre noktalardan bir ksm parlak iken, bir ksm karanlk olarak kalr. 5x7 veya 7x9 matris eklindeki noktalar, uygun kombinasyonlar oluturarak karakterleri meydana7 getirir.AKarakter retici ROM entegresi, retilecek her bir D7 Q 7 A6 Q6 6 karakter iin gerekli nokta kombinasyonunu karakterleDilgili bir adreste ASC kodlu olarak A5 gerekli nokta5kombinasyonu 1000001 adresinde D Q5 VA saklar. rnein; A harfini oluturmak iin 8-bit ROM 8-bit A4 D4 Q4 sayc ASC 1000001 olarak saklanr. Karakter retici x 8 256 ROMlar, alfasaysal karakterlerin DAC A3 D3 Q3 grntlenmesi veya yazdrlmas istenen2 yerlerde yaygn olarak kullanlrlar. A D2 Q
2

D1 v- Fonksiyon Fonksiyon reteci; sins, kare, testere, gen D0 vb. dalga formlarn reten devrelerdir. ekil 13.31de bir ROM look-up tablosu ve bir dijital-analog evirici (DAC) kullanlarak sins dalgasnn nasl retildii grlmektedir. ROM, her biri farkl bir dalga ekli deerine karlk gelen 256 farkl 8 bitlik deeri depolamaktadr. 8 bitlik sayc, ROM iin ardl (sequential) adres girileri retmek amacyla bir tetikleme sinyali tarafndan devaml olarak tetiklenir. Sayc k 256 farkl adresi tanmlayabildiinden, ROM devresi DAC iin 256 farkl veri k verir. DAC k, veri noktalama karlk gelen 256 farkl analog gerilim deerini ifade eden dalga eklinde olur. Alak geiren filtre, dzgn bir sinyal ekli elde etmek iin DAC kndaki deerleri yuvarlar ve ekli dzeltir.

A1 Q reteciCLK (Function1 Generator): A0 Q0

ekil 13.31. Bir ROMun ve bir DACn kullanld fonksiyon reteci devresi.

444

Bellekler

13.6.2. Yariletken Oku / Yaz Bellekler (RWMlar) Lojik bir devreye yerletirildikten sonra sonsuz sayda okuma veya yazma ileminin gerekletirebildii bellekler, oku / yaz (RWM) bellekler olarak isimlendirilir. Bilgilerin sabit olarak kaydedildii ROMlardan farkl olarak, oku/yaz belleklerde bilgiler geici olarak saklanrlar. Bir bellek blgesine bilginin saklanmas yazma ilemine karlk gelirken, bir bellek blgesinde saklanan bilginin alnmas ilemi okuma ilemini temsil eder. Oku/yaz bellekler genel olarak, sral eriimli bellekler ve rasgele eriimli bellekler olarak iki gruba ayrlr. RWMler daha ok rasgele eriimli bellekler (RAM) olarak tannrlar. RAM bellekleri geni ekilde incelenmeden nce, sral ve rasgele eriimli belleklerin genel zelliklerini zetleyelim. 13.6.2.1 Sral Eriimli Oku / Yaz Bellekler Daha nceki blmlerde aklanan kaymal kaydediciler yapsnda alan bellekler, sral eriimli bellekler veya seri bellekler (Sequential Access Memories SAM) olarak isimlendirilirler. ekil 13.32de, 64 baytlk (64x8 bit= 512 bit) bilgiyi saklama kapasitesine sahip SAM bellein yaps grlmektedir. Bellekte saklanacak baytlar 0 ile 63 arasndaki saylar ile belirtilir ve 512 bitlik bilgi kaydediciler ierisinde seri olarak saklanr. 8 bitlik bilgileri seri olarak saklamak iin, her bir baytn saklanaca bellek blgesini temsil eden 6 bitlik adres bilgisi kullanlr. 6 bitlik adres bilgisi adres kaydedicisine yerletirilir ve karlatrcnn girilerinden birisine uygulanr. Kaymal kaydedici devresine uygulanan her clock sinyali ile, kaymal kaydedicideki bilgi bir bit saa kaydrlr. Clock sinyali ayn anda Mod-8 bit saycya uygulanarak 8 bit saa kayma tamamlanr. Mod-8 bit sayc devresinin k bayt-sayc devresine ( Mod-64 ) uygulanarak her 8 bitlik (1 bayt) ilem sonucunda artmas salanr. Bu ilem ile, bayt-sayc devresi kaydrlan bilginin bayt numarasn sayar ve klarnda ilem yaplan bayt numarasn gsterir.
rnein; 001001 nolu (desimal 9) adres blgesine erimek iin, 001001 bilgisi adres kaydedicisine yklenir ve karlatrcya uygulanr. 9 nolu adres blgesindeki bilgiye erimek iin (okuma ilemi), oku / yaz kontrol girii 1 yaplr ve bu deer A ile C isimli VE kaplarn aktif yapar. Kaymal kaydedicide bulunan veri bayt saa kaydrlr ve 9 nolu bayt kaymal kaydedicinin knda gzknceye kadar, A isimli VE kaps giriine 1 uygulanr. Bayt saycnn ierii ile kaymal kaydedicinin kndaki bayt numaras ayn olduundan (bayt saycnn ierii 9dur), karlatrcnn her iki girii eittir ve karlatrc k aktif (lojik 1) olur. ktaki bu sinyal C kapsn yetkilendirir ve 9 nolu bellek blgesinde bulunan bilginin (8 bit) seri olarak bellek dna kaydrlmasn salar. 8 adet clock sinyali olutuktan sonra, 9 nolu bellek blgesinin ieriinin tamam bellek knda gzkr ve bayt saycnn ierii artar.

Bellekler

445

8 bitlik bir bilgiyi 9 nolu adres blgesine kaydetmek (yazmak) iin; 9 says adres kaydedicisine yklenir ve kaymal kaydedicideki bilgiler 9 nolu bayt kaymal kaydedicinin kna gelinceye kadar kaydrlr. Bu durumda, bayt saycnn deeri 9 olur ve karlatrc kndaki eitlik kontrol hatt aktif (1) olarak B ve C kaplarna uygulanr. Bu anda oku/yaz kontrol hattnn 0 olmas nedeni ile, A ve C kaplar yetkisizlendirilirken B kaps yetkilendirilir. Yazlacak olan 8 bitlik bilgi kaydrlarak 9 nolu bellek blgesine yerletirilir. Yazma ilemi srasnda, daha nce bulunan bilgi A kapsnn aktif olmamas nedeni ile geri yklenemez ve kaybolur.

Baa Dn A Oku/Yaz (R/W) Kontrol Seri Veri Girii Tetikleme Sinyali Girii C B
Bayt saycnn k, kaymal kaydedicinin k pozisyon bayt numarasn gsterir 512 Bit Kaymal Kaydedici, Herbiri 8 Bit 64 Kaydedici

Seri Veri Girii

Eitlik Kontrol Hatt

ekil 13.32. 64 x 8 sral eriimli oku / yaz bellein yaps.

Aklanan ilemlerden, seri belleklerde bir bellek blgesine erimek iin ulalacak bellek blgesine kadar tm bellek blgelerinin sra ile admlanmas (geilmesi) gerektii grlr. Bu nedenle, seri bellekler sral eriimli bellekler (Sequential access memory-SAM) olarak isimlendirilir.
Sral eriimli belleklerin sakncas, bellek eriim zamannn byk olmasdr. Bununla beraber, yksek hzl eriimin gerekli olmad, dk maliyetin nemsendii uygulamalarda SAM bellekler kullanlmaktadr. Manyetik kabarckl bellekler, zel uygulamalarda kullanlan SAM bellek yapsndaki belleklerdir.

13.6.2.2 Rasgele Eriimli Bellekler (RAM) Her hangi bir bellek blgesine eriimin dorudan salanabildii ve tm bellek blgelerine

446

Bellekler

eriimin eit zaman ald bellekler, paralel bellekler veya rasgele eriimli bellekler (Random Access Memomories RAM) olarak isimlendirilir. RAM belleklerin yapsnda bulunan kod zc devresinin k bir bellek blgesini yetkilendirir ve kullancya rasgele bir bellek blgesine erime imkan sunar. smini, bilgi saklanan blgeye eriim eklinden alsa da, gnlk kullanmda RAM denildii zaman okunabilen / yazlabilen (Read / Write Memory-RWM) bellek eidi kastedilmektedir. Bu durumda RAM bellein tarifini yaparsak; programlar veya bilgileri geici sre saklamak iin kullanlan, saklanan bilgilerin sonsuz kere deitirilebildii (silinip - yenisinin yazlabildii), okuma ve yazma ilemlerinin ayn kolaylkla yaplabildii, enerjisinin kesilmesiyle bilgilerin kaybolduu (volatile) bellek tr, RAM bellek olarak isimlendirilir. Rasgele eriimli bellekler kk eriim zamanlar olmas nedeni ile sral eriimli belleklere gre daha yaygn olarak kullanlrlar. ROM bellekler yap olarak rasgele eriimli bellek yapsnda olmasna ramen, rasgele eriim terimi yalnzca oku / yaz bellekler ile (RAM) birlikte anlmaktadr. RAMlarn en yaygn kullanm yeri, bilgisayarda programlarn almas srasnda bilgilerin geici olarak saklanmas olduundan, okuma ve yazma ilemlerinin ok hzl olarak gerekletirilmesi gereklidir. RAM belleklere eriim sistemi ve okuma / yazma kolayl, RAM bellee bu zellii kazandrr. RAM belleklerin zelliklerini aklamada, ROM bellekler ksmnda kullanlan terimlerden faydalanlr. rnein; RAM belleklerin kapasiteleri, ROM belleklerde olduu gibi, 1K, 4K, 8K, 16K, 64K,... 1M, 4M, 16M, 32M, 64M vb. ekilde tanmlanr ve her bir kelime 4, 8, 16, 32 veya 64 biti ierebilir. RAM bellekleri bir arada kullanarak, kapasitesini veya kelime uzunluunu deitirmek mmkndr. Bu ilemleri aklamadan nce, RAM belleklerde bilgi saklanmas ilemini ve RAM bellein i yapsn inceleyelim. 13.6.2.3. RAM Belleklerde Bilgi Saklanmas ve RAM Belleklerin Yaps Yariletken yapdaki RAM belleklerde temel bilgi saklama eleman, Flip-Flop (FF)dur. Bir bitlik bilginin saklanmas iin, transistrlerden oluan '1' adet FF kullanlr. Temel eleman FF olan '1' bitlik bilgi saklama devresi, 'bellek hcresi - BH' olarak isimlendirilir. Bellek hcresinde; giri, k, oku / yaz, seme girilerinin bulunmas gerekir (ekil 13.34.a).
Yetki(E)/Seme Seme k

Giri

BH

K1 K2 Giri

K3 k

FF
S Okuma/Yazma Oku '1' Yaz '0'

Bellekler

447

a) Bellek hcresi blok emas.

b) Bellek hcresi i yaps.

ekil 13.34. RAM bellek hcresi blok emas ve lojik devresi. Bellek hcresinde bilgi yazma veya bulunan bilgiyi okuma ilemlerinden hangisinin yaplacana, oku / yaz giriinin deeri ile karar verilir (ekil 13.34.b). Oku / yaz giriine 1 uygulanmas durumunda; K3 nolu VE kaps, FF Q kndaki bilgiyi k ucunda gsterecek girilere sahip olur. Oku / yaz giriinin 0 olmas durumunda ise, K1 veya K2 kaps giriteki bilgiyi FFe ykler. Bilgi yklenmesi, hcreye giriteki bilginin yazlmas demektir.

Yetki veya seme girii olarak isimlendirilen giri ile, ilgili hcrenin seilmesi (yetkilendirilmesi) salanr. ekil 13.34.bdeki devrede, seme giriinin '1' yaplmas ile bellek hcresi seilir. Yetki girii says birden fazla olabilir. Ayrca, kullanlan FFin tetikleme sinyali girii bulunmas durumunda, bellek hcresine tetikleme sinyali girii eklenir.
Veri Girileri

D0
BH BH BH BH

D1
Adres Girileri 4x4 Kod zc BH BH BH BH

D2
BH BH BH BH

D3
BH BH BH BH

Yetki Girii Oku/Yaz Seme

Veri klar

448

Bellekler

ekil 13.35. 4x4 RAM bellek organizasyonu. Bellek hcreleri bir arada kullanlarak, kelime saklama kapasitesine sahip hcre gruplar oluturulur. Bellek hcrelerinden oluan gruplarn bir arada kullanlmas ile geni kapasiteli bellek oluur. ekil 13.35de, herbir adresin drt bellek hcresi ierdii (kelime uzunluu 4 olan) RAM bellein i yaps grlmektedir. ekli basitletirmek amacyla bellek hcreleri blok olarak gsterilmektedir. Yetkilendirme girii ile aktif hale getirilen 4x4 kod zc devresi, adres girilerinden gelen bilgiye gre kod zme ilemi gerekletirir. Adres giri deerlerine gre kod zc klarndan birisi '1' deerini alr ve ilgili bellek hcrelerini yetkilendirir.

Yetkilendirilen bellek hcreleri, yazma veya okuma ilemi iin hazrdr. Seilen bellek hcreleri, oku / yaz giriindeki deere gre uygun olan ilemi gerekletirir.
Okuma ilemi seilirse, hcrelerdeki bilgiler devredeki VEYA kaplar zerinden veri klarnda gzkr. Okuma ilemi, bellek hcrelerindeki FFlerde bulunan deerlerin alnmasdr. Yazma ileminin seilmesi durumunda, veri girilerinden uygulanan bilgiler (1 veya 0) ilgili bellek hcresine yklenir. Ykleme ilemi, bellek hcresinde bulunan FFnin '1' veya '0' deerine kurulmasdr.
Veri Girii A11 A10 A2 A1 A0 CS R/W Veri k I/O3 Veri I/O2 Giri/ I/O1 I/O0 klar

Adres Girileri

Adres Girileri

A11 A10 A1 A0 CS R/W

2147 4Kx1 RAM

2168 4Kx4 RAM

(a)

(b)

Bellekler

449

ekil 13.36. 2147 ve 2168 RAM bellek entegrelerinin sembolleri.

RAM bellek entegrelerinde veri giri ve k pinleri ayr - ayr bulunabilecei gibi, ortak kullanlacak ekilde de olabilir. Ortak pinlerin veri giri ve k iin kullanlmas durumunda, entegrede gerekli pin says azalr ve bu durum zellikle geni kelime uzunluuna sahip belleklerde kolaylk salar. 2147 RAM bellek entegresi; 4Kx1 kapasitesinde, veri giri ve klar iin farkl pinlerin kullanld bellek elemandr (ekil 13.36.a). Seme girii ile (aktif '0') entegre yetkilendirilerek, adres girilerindeki kombinasyonun temsil ettii bellek hcresi seilir. 2168 RAM bellek entegresi ise, 4Kx4 kapasitesinde, ortak veri giri / k pinlerine sahip bellek elemandr (ekil 13.36.b). R/W pinindeki bilgiye gre, ortak pinler bellee bilgi yazmak veya bellekteki bilgileri okumak iin kullanlr.

13.6.2.4. RAM eitleri Yar iletken RAMlar bipolar transistr veya MOS teknolojileri kullanlarak imal edilirler. Ayrca bu iki teknolojinin stn taraflarnn kullanlarak imal edildii iin BMOS olarak isimlendirilen nc bir RAM yapm teknolojisi bulunmaktadr. Bu durumda, RAM bellekleri kullanlan malzemeye gre gruba ayrmak mmkndr: Bipolar RAMlar, MOSRAMlar, BMOS RAMlar (ekil 13.37).

RAM Bellekler

Bipolar RAMlar

MOS RAMlar

BMOS RAMlar

Statik RAMlar (SRAM)

Statik RAMlar (SRAM)

Dinamik RAMlar (DRAM)

Statik RAM (SRAM)

ekil 13.37. Yar iletken RAM eitleri.

Yar iletken RAM bellekler, bilgi saklama iin enerji gereksinimi duyma durumlarna ve bilgi saklayabilme srelerine gre iki gruba ayrlabilir: Statik RAMlar ve

450

Bellekler

dinamik RAMlar. Her ikiside uucu-volatile yapda olan bu belleklerde enerji kesildii zaman bilgi kaybolur. Farkl bilgi saklama tekniine sahip RAM belleklerin i yapsn ve bilgi saklama ekillerinin inceleyelim.
13.6.2.5. Statik RAMlar (SRAM) Bilgi saklama eleman olarak FFler kullanan ve enerji verildii srece bilgiyi sonsuza kadar saklayabilen RAM bellekler, statik RAM bellekler olarak isimlendirilir. Statik bellekteki bilgi, yeni bilgi kaydedilmesi veya enerjinin kesilmesi durumunda kaybolduundan, uucu (volatile) bellekler olarak dnlrler. Yapm malzemesi olarak bipolar transistr kullanan bipolar RAMlar ve bipolar transistr - MOS eleman birleimi kullanan BMOS RAMlar, statik RAM snfna girerler. Bununla beraber SRAMlarn byk bir ksmnda NMOS ve CMOS elemanlar kullanlr. Statik RAMlarda bipolar transistr kullanm hz artrrken, MOS teknoloji kullanm ile kapasite artar ve g tketimi azalr.
Vcc VDD

Q3

Q4

Q1

Q2

Bipolar hcre NMOS hcre

ekil 13.38. Bipolar ve NMOS statik RAM hcrelerinin yaps.

ekil 13.38de bipolar transistr ve NMOS elemanlar kullanlarak oluturulan SRAM bellek hcreleri grlmektedir. Bipolar transistrle yaplan bellek hcresi iki transistr ve iki diren kullanlrken, NMOS bellek hcresinde drt adet NMOS eleman kullanlr. Bipolar teknoloji, daha kompleks bir yapya sahip olduundan ve

Bellekler

451

diren kullanm gerektirdiinden bellek ierisinde daha geni yer kaplarlar. MOS teknolojide ise, direnler yerine MOS elemanlar kullanldndan daha az yer kaplarlar. MOS teknolojisi yerine CMOS kullanlmas durumunda tek fark; diren olarak kullanlan Q3-Q4 elemanlar yerine, PMOS elemanlar kullanlmasdr.
Farkl malzeme kullanlarak imal edilebilen SRAM bellek hcresi, ekil 13.39da gsterilen giri / k ularna sahiptir. Bellek hcresinin stun ve satrnn 1 yaplmas ile ilgili bellek hcresi seilir. Yaz ucunun (0) olmas durumunda, giri bilgisi hcreye 1 veya 0 olarak kaydedilir. Yaz giriinin 1 olmas durumunda ise hcre giri bilgisinden etkilenmez, ancak hcrede saklanan bilgi veri k hattnda gzkr.

Satr

Stun
Q

Veri k

D FF Veri girii

Yaz
ekil 13.39. SRAM hcresi genel lojik emas.

A12 A11

A1 A0 YAZ CS1 CS2 OE

SRAM 8Kx8 6264

I/07 I/06 I/05 I/04 I/03 I/02 I/01 I/00

alma Modu Oku Yaz k Yetkisiz yyyYetyetkisi Seilmeyen Enerji Yok Yaz 1 0 1 X X CS1 0 1 X 1 X

Giriler CS2 1 1 X X 0 OE 0 X 1 X X I/O Ular Veri k Veri giri Yksek Z Yksek Z

(a)

(b)

452

Bellekler

ekil 13.40. CMOS 6264 SRAM bellek entegresinin sembol ve alma tablosu.

SRAM ve ROM bellek entegreleri arasndaki temel fark; SRAM entegrelerin veri girilerine ve oku / yaz kontrol girilerine sahip olmasdr. CMOS 6264 entegresi; 8Kx8 bilgi saklama kapasitesinde, 100 nsn okuma / yazma sresine ve standby durumunda 0,1 mW enerji tketimine sahip SRAM bellek entegresidir (ekil 13.40.a). Entegrede, 213=8192=8K bellek kapasitesi olmas nedeni ile 13 adet adres girii ve 8 adet bilgi giri / k bulunur. Entegrede bulunan kontrol girilerinin (4 adet) durumlar elemann alma durumunu tespit etmek iin kullanlr (ekil 13.40.b). CS (Entegre seme-chip select) ularnn aktif olmas ile entegre seilir. Entegrenin seilmesi iin, her iki giriin aktif olmas zorunludur (CS1=0, CS2=1).
Entegredeki YAZ (WE) giriinin 0 olmas ile, RAM ierisine yazma ilemi seilir. YAZ giriinde 1 olmas durumunda ise, okuma ilemi seilir ve OE (k yetki-output enable) ucunun 0 olmas ile bilgi kta gzkr. Entegre seilmedii durumlarda, entegre dk g harcama durumundadr ve dier ularn hibir etkisi yoktur.

13.6.2.6. Dinamik RAM Bellekler (DRAM) Bilgi saklama eleman olarak FF yerine kk deerli MOS kondansatrn (birka pikofarad) kullanld bellek, Dinamik RAM olarak isimlendirilir (ekil 13.41.a). MOS teknoloji kullanlarak imal edilen dinamik RAMlarn stnlkleri; i- Basit yapda ve byk bilgi saklama kapasitesinde olmalar, ii- Dk g tketimi, iii- Hzl ileme hz, iv- Bir entegre ierisine ok sayda bellek hcresi yerletirilebilmesi nedeni ile dk maliyet, olarak sralanabilir. Dinamik RAMlarn sakncas ise; bilginin kondansatrde saklanmas nedeni ile, saklanan bilginin belirli bir sre sonucunda kaybolmasn engellemek iin gerekli devrelerdir. DRAMlerde bilgi kaybolmasn engellemek iin, bilgi saklamak amacyla kullanlan hcrelerin belirli (periyodik) zamanlarda yenilenmesi gerekir. Bilgilerin yenilenmesi ilemi, tazeleme (refreshing) olarak isimlendirilir. Hcrelerin tazeleme zaman, 2-10 msn olarak deiir. Tazeleme ilemi, yeni devreler gerektirir ve devreler DRAM ilemini karmak hale getirir. ekil 13.41.bde basitletirilmi tazeleme devreli DRAM hcresi yaps grlmektedir. ekilde bulunan S1-S4 anahtarlar normalde MOSFET elemanlardr. Anahtar

Bellekler

453

ile temsil edilen MOSFETler farkl adres kod zc klar ve R/W sinyali tarafndan kontrol edilir. Devredeki kondansatr, temel bilgi saklama elemandr. Yap olarak tek bir MOS transistr ve bir kondansatrden oluan DRAM hcresinde transistr bir anahtar gibi alr (ekil 13.41.b). DRAM bu yaps ile, yap olarak RAMlara gre ok daha basittir. Kk alana byk miktarlarda bilgi saklama kapasitesi ve dk g tketimi gibi zellikleri nedeni ile DRAMlar sahsi bilgisayarda dahili bellek olarak kullanlrlar. DRAM bellek hcreleri, dizinler eklinde sralanarak geni lekli bellekler oluturulur. rnein; 128x128 dizinlerin oluturulmas ile 16384=16K bellek hcresi ortaya kar. ekil 13.42de 16Kx1 DRAM entegresinin i yaps grlmektedir. 16K bellek blgesinin seimi iin 14 adet adres giri hattna gereksinim vardr (214=16384). Adres hatlarndan A0-A6 aras olanlar satrlar semek iin kullanlrken, A7-A13 arasndaki hatlar stunlar semek iin kullanlr.

Veri Girii Satr


(bit seme)

Stun (bilgi hatt)

Tazeleme anahtar

Veri girii
S1
Yazma anahtar

+
S2 S3

S4

Veri k Hissetme ykselteci

C
Bit seme anahtar

VREF

okuma anahtar

Veri k
(a) (b)

ekil 13.41. MOS teknii ile oluturulan DRAM hcresi ve tazeleme devreli DRAM.

Piyasada 1024Kx1 (1Mx1) ve 256Kx4 kapasiteye sahip DRAMlar bulunmaktadr. 1-bit ve 4-bit uzunlua sahip DRAMlar ayn hcre dzenine sahiptirler. Tek fark, her bir pozisyonun 4 hcre iermesi ve her bir adres seme kombinasyonunda drt hcre grubunun beraber seilmesidir. DRAM Belleklerde bellek tazeleme ilemi: DRAM belleklerde bilgi okuma / yazma ve bellek tazeleme ilemlerini ekil 13.41.byi kullanarak zetleyelim. Bellek hcresine bilgi yazma ileminde; adres kod zcden ve oku / yaz devresinden gelen

454

Bellekler

sinyaller, S1 ve S2 anahtarlarn kapatrken S3 ve S4 anahtarlarn aarlar. Bu durum, veri giriine C kondansatrn balar. C kondansatrne uygulanan 1 bilgisi kondansatr arj ederken, 0 lojik bilgisi kondansatr dearj eder. Ak olan S3 anahtar nedeni ile, C kondansatr devrenin k ksmndan ayrlr. deal durumda C kondansatrnn sonsuz olarak arjl kalmas gerekir. Ancak anahtar yerine kullanlan MOS elemanlarn i direnleri zerinde oluan sznt akm, belirli bir sre sonra kondansatrdeki bilginin kaybolmasna sebep olur. Hcreden bilgi okuma ilemi srasnda S2, S3 ve S4 anahtarlar kapal iken, S1 anahtar ak durumdadr. Bu balantlar, saklanan bilginin hissetme ykseltecine balanmasn salar. Hissetme ykselteci, referans olarak uygulanan gerilim ile kondansatrden gelen gerilimi karlatrr ve veri k iin 0 veya 5 volt gerilim retir. retilen k gerilimi S2 ve S4 anahtarlar zerinden C kondansatrne uygulanarak kondansatrdeki verinin tazelenmesini (arj veya dearj ederek) salar. Dier bir deyile; bir bellek hcresinde bulunan veriyi her okuma ileminde bellek hcresi tazelenir.

Stun Adres Girileri A7 A8 A9 A10 A11 A12 A13 128 hattan 1 hatt seer Bellek hcresi 128de 1 kod zc

128de 1 kod zc A6 A5 Satr Adres Girileri A4 A3 A2 A1 A0 128 stun 128 hattan 1 hatt seer

128 satr

ekil 13.42. 16Kx1 DRAM bellein hcre dzenlemesi.

Ortalama 2 msnlik periyotlarla tazeleme ilemi yaplan 16Kx1 DRAM bellekte, her 122 snlik (2 msn / 16.384 = 122 sn) srede okuma ileminin yaplmas gerekir. Bu sre, hzl DRAMlerde bile ok ksa zaman araldr ve normal okuma ilemleri srasnda

Bellekler

455

mmkn deildir. Bu nedenle, DRAM bellek entegrelerinde oluan her bir okuma ileminde okunan bellek hcresiyle ayn srada bulunan tm hcreler tazelenir. Bu zellik, tm bellei tazelemek iin gerekli okuma ilemi saysn azaltr. Sonuta, 2 msnlik zamanlama dilimi ierisinde yalnzca 128 satrn okunmas ilemini gerekletirir. Bir bellekte bulunan tm satrlarn okunmas ilemi, uygun ekilde tasarlanan bir sayc yardmyla gerekletirilir. Tazeleme saycs olarak isimlendirilen yukar sayc ile, ilk bellek blgesinin bulunduu satrdan balanarak tm belleklere ait satrlarn temsil edildii satr numaralar taranr. rnein; 128 satrn taranmas iin 7 bitlik tazeleme saycs gerekir ve sayc 0000000 deerinden balayarak saymaya balar (0 nolu satr tazelenir). Sayc, 1111111 deerine kadar sayarak, 127 nolu satra kadarki bellek hcrelerini tazeler. Sayc kullanlarak yaplan tazeleme ilemi ortalama 50 sn ierisinde tamamlanabilir. 13.6.2.7. RAM Bellek Uygulamalar RAM belleklerin uygulama alanlar asndan, dinamik RAM (DRAM) bellekler statik RAM (SRAM) belleklere gre daha geni bir kullanm alanna sahiptir. Bunun nedeni, DRAMlarn daha kk llere, daha ucuz fiata ve daha az g tketimine sahip olmalarndandr. Bununla beraber, statik RAMlar daha kk eriim zamanna sahiptir ve tazeleme devresine gereksinim yoktur. SRAMlar kk lde (<64K) oku/yaz bellek gereksinimi olan yerlerde veya hzl bellek eriiminin nemli olduu durumlarda kullanlrlar. DRAMlar ise geni lekli oku/yaz bellek gereken yerlerde tercih edilirler. RAM belleklerin en yaygn kullanm yeri mikroilemcili sistemlerdir. RAM bellekler, ahsi bilgisayarlardan dijital osilaskoplara, dijital kontrol sistemlerinden klavye ve grntleme elemanlarna kadar ok farkl yerlerde kullanlmaktadr. ekil 13.43de, mikroilemcili sistemlerde kullanlan RAMlarn yaps grlmektedir. Mikroilemcili sistemde bulunan adres yolu ve veri yolunu kontrol eden ve kontrol sinyalleri reten mikroilemci yardmyla bir bellek blgesindeki bilgi okunabilir veya bir bellek blgesine bilgi yazlabilir. Mikroilemcili sistemde bulunan veri yolu kullanlarak veriler sistem ierisinde iletilir. Tm birimlerin ayn veri yolunu kullanmas nedeni ile, veri yolu bir anda yalnzca bir birim tarafndan veri yazmak veya veri okumak iin kullanlabilir. letilecek verinin veri yolu zerine yerletirilmesinden nce, eriilmesi istenen bellek blgesini temsil eden adres deeri adres yoluna yerletirilir.

456

Bellekler

Adres Kod zc

ekil 13.43. RAM belleklerin mikroilemcili sistemlerde kullanlmas.

ekil 13.43deki devrede, her biri 256x8 bit bilgi saklama kapasitesine sahip drt adet RAM entegresi bulunmaktadr. RAM entegrelerinden hangisinin yetkilendirileceine, mikroilemci tarafndan retilen adres deeri ile karar verilir. Yetkilendirilecek RAM entegresine yksek deerli adres yolunda bulunan deerler ile karar verilirken, yetkilendirilen RAM entegresinde eriilecek blge dk deerli adres yolunda bulunan deerler ile belirlenir. Adres kod zc olarak kullanlan 74138 entegresi klarndaki deerlere gre; 0 255 arasndaki bellek blgelerini ieren RAM 0, 256 511 arasndaki bellek blgelerinin ieren RAM 1, 512 766 arasndaki bellek blgelerini ieren RAM 2 veya 767 1023 arasndaki bellek blgelerini ieren RAM 3 entegrelerinden birisi seilir. Seme ilemi iin; adres yolunda bulunan A8, A9 ve A10 hatlar kod zc 74138 entegresinin seme girilerine uygulanrken, A11 A15 arasndaki hatlar kod zcnn yetkilendirme giriine uygulanr. A11 A15 hatlarnn tmnn 0 olmas ile kod zc entegresi yetkilendirilir ve A8-A9A10 hatlarnn deerlerine gre kod zcnn knda oluan deerler uygun olan RAM entegresinin seilmesini salar. 13.6.2.8. FLASH Bellekler Geni bellek hcresi kapasitesine sahip oku / yaz bellek olan Flash bellekler, uucu olmayan (nonvolatile) belleklerdir. Flash belleklerde yksek younluun (byk bilgi depolama kapasitesi) nedeni ; bellek hcresi olarak MOS transistrn kullanlmasdr.

Bellekler

457

Hcrede depolanacak bilginin 0 veya 1 olmas, MOSun kaps (gate) zerinde arj olumas / olumamas sonucunu dourur. deal bir bellekte bulunmas gerekli; ok bilgi saklama, kk eriim zaman, uucu olmama, okuma / yazma imkan, yksek ilem hz, bit bana dk maliyet gibi zelliklere sahip Flash bellekler, dier bellek tipleri ile karlatrlnca stnlklere sahiptir. nk, dier bellek trleri belirtilen zelliklerin bir ksmna sahip iken, Flash bellekler istenen tm zelliklere sahiptirler. Flash bellekler kolayca yeniden programlanabilirler. nk oku / yaz zelliine sahiptirler. Flash bellekler, ROM bellek trleri gibi uucu olmayan belleklerdir ve enerji kesilince dahi saklanan bilgiyi korurlar. ROMlara gre kolayca yeniden programlanabilme stnlne sahip Flash bellekler, SRAMlara gre yksek bilgi kapasitesine sahip olma ve uucu olmama stnlklerine sahiptirler. DRAM bellekler ile karlatrlan Flash belleklerin, tazelenme ilemine gerek duymama ve dk g tketimi gibi stnlklere sahip olduu grlr. Flash bellekler her bir byte iin 10 sn yazma zamanna sahiptir. Bu deerler hzl EEPROMlarda 5 msn ve EPROMlarda 100 sndir. 13.6.2.9. Bilgisayarlarda Kullanlan Bellek eitleri Bilgisayarlarda ve zellikle PClerde kullanlan bellekler, ROM ve RAM belleklerin farkl yapm ekilllerinde ihtiyalara gre gelitirilmesi ile oluturuluyor. Belirli bir sre ierisinde bilgisayarlarda kullanlan belleklerin genel zellikleri aadaki ekild zetleyebiliriz. SRAM (Statik Random Access Memory): Devreye akm saland srece bilgilerin kaybolmad, 20nsnlik hza sahip, pahal fakat hzl, nbelleklerde tercih edilen bellek tr, nbelleklerde tercih edilen bellek tr. Bir bitlik bilginin sakllanmas iin iki adet transistr kullanlr ve ikinci transistr ilk transistrn kn kontrol eder. DRAM (Dynamic RAM): Bir bitlik bilgiyi saklamak iin tek bir transistrn kullanld, SRAMe gre daha basit bir yapda ve dahya ucuz, saklanan bilgilerin srekli tazelenmesine ihtiya duyulan bellek tt. Ucuz ve SRAMe gre daha yava olmas nedeni ile bellek entegrelerinde kullanlr. EDO-RAM (Extended Data output RAM): DRAMlerin gelitirilmesi ile oluturulan, 50 ile 70 nsnlik hzlarda ve 66 MHz alan bellek tr. Bellek yuvalarna ikili gruplar halinde taklmas gerekiyor. VRAM( Video RAM):Grnt bilgilerini hzl bir ekilde ilemek ve aktarmak iin kullanlan bellek tr. ki ayr giri/k birimine sahip ve bunlardan birisi grnt bilgisini oluturmak iin kullanlrken, ikincisi bilgileir monitre gndermek iin kullanlr. kinci

458

Bellekler

port band geniliini arttrmasna ramen iki katna karmaz ve sadece yksek znrlkte veya rengin sz konusu olmas durumunda etki eder. WRAM( Windows RAM): VRAM belleklerin gelitirilmesi ile elde edilir ve eklenen yeni devreler yardm ile zel grnt fonksiyonlarnn daha hzl gerekletirilmesi salanr. zellikle animasyonlarda etkin olan WRAM bellekler, ekran kartlarnda kullanlyorlar. SGRAM (Synchronous Graphics RAM): Verileri tek tek yerine bloklar halinda alarak ileyen ve bu zellii nedeni ile okuma/yazma performansn nemli lde arttran bellek tr. zellikle grafik kartlarnda kullanlyor ve performans arttryor. SDRAM(Synchronous DRAM): Mikoilemci sistem frekans ile bellein bellein alma frekansnn birbiriyle senkronizeli almas iin gelitirilen bellek tr. Bellee giden komutlarda hzlanma ve sistem performansnda art salayan bellek tr. Piyasada PC 66 , PC 100, PC 133 olarak farkl eidi bulunuyor. SDRAMlere eklenen bellek kontrol devresi ile performansn artt belleklerde bilgiye eriim sresi ortalama 10nsn. DDR-RAM (Double Data Rate RAM): SD-RAMlerin gelitirilmi ekli olan DDRRAMler, SDRAM II veya DDR-SDRAM olarakta isimlendiriliyor. alma frekanslar yksek olan bu belleklerde 100 MHzde alan PC 200 ve 133 MHzde alan PC 266 olmak zere iki eit bulunuyor. SDRAMlerde 3,3V olan alma geriliminin 2,5Va indirilmesi ile mobil bilgisayarlarda tercih ediliyor. RAMBUS: istasyonlarnda yrtlen 3D grafik, video ve animasyonlarda tercih edilen bellek tr. RDRAM, Concurent RDRAM ve Direct RDRAM olmak zere farkl yapda retiliyorlar. En basit yapya sahip RDRAMler, DDR-SDRAMlerdeki gibi den ve ykselen kenarlar veri iletiimi iin kullanlyor. Concurent RAMBUS, RDRAMin gelitirilmi bir tr, veri transferinin senkron olarak gerekletirildii Concurent RAMBUSlarda 60 MHzlik alma frekansnda saniyede 600MBaytlk veri transferi transferi gerekletirebiliyor. Direct RAMBUSlar ise en gelimi eit ve 800 Mhzlik alma frekansnda saniyede 1,6 Gbaytlk veri iletebiliyor.

13.7. SIMM Bellek Kartlar


1980li yllarda ift sral paket (Dual intine Package-DIP) yapsnda 256 KBit kapasiteli bellek entegrelerinin bir arada kullanlmas ile oluturulan 256 KBayt RAM bellekler yeterli iken, gnmzde 128 MByte normal RAM bellek kapasitesi olarak grlmektedir. Bilgisayarlarda ihtiya duyulan RAM bellek miktarnn her geen gn artmas, reticileri yeni tasarmlara zorlamtr. Bellek entegrelerinin bir arada kullanlmas ile oluturulan byk kapasiteli bellekler zm olsa da, ok sayda bellek entegresinin mikroilemci ve giri/k birimlerinin bulunduu ana kartlar zerine yerletirilmesi, bilgisayar ana kartnn boyutunu bytmektedir. Bu problemin stesinden gelmek ve dar alanda byk bellek kapasitesi oluturmak amacyla, bellek entegrelerini bir sra halinde bir kk kart zerinde dizildii bellek modlleri gelitirildi. Gelitirilen bellek modl, tek sral bellek modl

Bellekler

459

(Single In-line Memory Module-SIMM) olarak adlandrlr. Bu tip bellek kartlarnda girik ular baskl devre kart zerindedir.
SIMM modllerinde balangta dk kapasiteli bellek entegreleri kullanlrken, daha sonralar yksek kapasiteli bellek entegreleri kullanld. 8 adet 1MBit kapasiteli bellek entegresinin bir arada kullanlmas ile 1Mbit x 8= 8Mbitlik bellek elde edilir. ekil 13.44de 8 MBitlik bellein SIMM bellek kart zerinde oluumu grlmektedir.
7.bit 6.bit 5.bit 4.bit 3.bit 2.bit 1.bit 0.bit

0.bit 1.bit 2.bit 3.bit

7
1 M Bit

6 5 4 3 2 1
1.022 000.bit 1.023 000.bit 1.024 000.bit 1 MBayt

P 0 P 0

ekil 13.44. 1 MBitlik bellek entegresi i yaps ve SIMM bellek kartnn oluumu.

1 MBitlik bellek entegresinde 1.024.000 bit bilgi sra halinde kaydedilebilir. Bilgiler bayt eklinde saklandndan, 8 adet 1 MBit bellek entegresinin bir arada kullanlmas ile 1 MBayt bellek oluturulur (ekil 13.44). SIMM kartlarnda, saklanmas gereken bilgiden 1 bit fazla bilgi bulundurulur. Fazladan eklenen bu bit elik biti olarak adlandrlr. rnein; 1 MBitlik entegreler ile 1 MBaytlk bellek oluturmak iin, 8 adet yerine 9 adet entegre kullanlr. 8 adet entegre saklanacak 8 biti tutmak iin kullanlrken, 9 bitin sakland 9. Entegre elik biti iin kullanlr. 9. Entegrede saklanan bit, sekiz entegrede saklanan bilginin ka adet lojik 1 ierdiini belirtir. Sistemde ift (even) elik biti kullanlyorsa, bellekte saklanan lojik 1lerin says ift olacak ekilde eitlik biti eklenir. Bellekteki 8 bitte bulunan lojik 1lerin says tek ise, elik biti olarak 1 eklenirken, lojik 1lerin says ift ise elik biti olarak 0 eklenir. Akland ekilde elik biti kullanan bellekler pariteli bellek olarak tanmlanr. Paritesiz

460

Bellekler

bellek gereken yerlerde pariteli bellek kullanlmas durumunda, bilgisayar elik bitini temsil eden entegreyi grmez. Elektronik teknolojisinde yaplan gelimeler sonucunda, SIMM bellek modllerinin yerine iki kat kapasiteye sahip ift Sral Bellek Modlleri (Dual In-line Memory Module DIMM) gelitirilmektedir. DIMM bellek kartlarnda kullanlan DRAM entegrelerin drt tarafnda da u bulunmakta ve bellei meydana getiren katmanlar ve dolaysyla toplam bellek kapasitesi artrlmaktadr. 13.8. Bellek llerinin Geniletilmesi Bellekler, her bir adreste saklanan kelime uzunluu (bit says) veya saklanabilecek kelime miktar asndan geniletilebilirler. Her iki geniletme ilemini birlikte yapmakta mmkndr. 13.8.1 Bellek Kelime Uzunluunun Geniletilmesi Bir bellekte saklanabilecek kelimenin uzunluunu arttrmak iin, veri yolundaki bitlerin (hatlarn) saysn arttrmak gereklidir. rnein; elimizde bulunan 4 bit kelime uzunluuna sahip bellek entegreleri ile (ekil 13.45.a), 8 bitlik kelime uzunluuna sahip bellekler retmek mmkndr (ekil 13.45.b). Kelime uzunluunu artrmak amacyla iki entegre birlikte kullanlmasna ramen, gerekli olan adres hatt saysnda bir deiiklik yoktur. Dier bir deile, bellek yaps ayn bellek adresi saysna sahiptir (ekil 13.46). Adres yolu zerine bir adresin yerletirilmesi ile, iki entegrede bulunan ayn numaralar adresler seilir ve her iki adreste bulunan deerler, veri yoluna yerletirilir. Veri yolunda 8 hattn bulunmas ve entegrelerdeki 8 bitlik bilginin ayn anda veri yoluna yerletirilmesi nedeni ile kelime uzunluu 8 bite ykseltilmi olur. Herbir adreste saklanan bilgi ise 8 bite ykselmitir.
Adres yolu (4 Bit) Kontrol kolu

ROM 16x4

Veri yolu (4 bit)

Adres yolu (4 bit) ROM1 Kontrol yolu 8 bit Veri yolu 4 bit

Adres yolu (4 bit) Kontrol yolu

ROM 16x4

Veri yolu ROM2 4 bit

Bellekler

461

a) ki ayr 16x4 ROM bellek entegresi.

b) ki adet 16x4 ROM ile 16x8 ROM oluumu.

ekil 13.45. ki adet 16x4 ROM kullanarak 16x8 bellek elde edilmesi.

A3 A2 A1 A0 CS A3 A2 A1 A 0 E0 ROM 1 16x4 A3 A 2 A 1 A 0 E0 ROM 2 16x4

Adres Yolu Adres 0000 ile 1111 arasndadr (16 kelime).

Q3 Q 2 Q1 Q0
D7 D6 D5 D4 D3 D2 D1 D0

Q3 Q2 Q 1 Q0

Veri Yolu

ekil 13.46. ROMlarn kelime uzunluunun geniletilmesi iin gerekli balant.

rnek 3 : ki adet 256x4 RAM bellek kullanarak, 256x8 kapasitesinde bellek retmek iin gerekli balanty yapalm. RAM bellekler, adres hatt balants olarak ROM bellekler ile ayn balantya sahiptir. ki entegredeki ayn isimli adreslerin seilmesi ile kelime uzunluu artrlr (ekil 13.47). ROM belleklerden farkl olarak; oku / yaz kontrol girilerinin yan sra, yazma girilerine sahiptir. Yazma ilemi iin W=0 uygulanr ve bellee yazlacak bilgiler veri yoluna yerletirilir. Ayn veri yolu yazma ilemi srasnda yazlacak verilerin bellee girilmesi veya okuma ilemi srasnda bellekteki bilgilerin alnmas iin kullanlr. Yazma ilemi srasnda, konumlu k yetkisizlendirilir ve klarn etkilenmesi engellenir (ekil 13.47).

462

Bellekler

Adres Yollar

A0 A1 A2 A3 A4 A5 A6 A7
A7 A6 A5 A4 A3 A2 A1 A0
0-256

A7 A6 A5 A4 A3 A2 A1 A0
0-256

RAM1 256x4

RAM1 256x4

E W

Veri Yollar

ekil 13.47. ki adet 256x4 RAM ile 256x8 RAM bellek oluturulmas.

13.8.2. Bellek Adres Blgesi Saysnn Arttrlmas Belleklerde saklanabilecek kelime saysnn arttrlmas iin, adres saysnn arttrlmas gereklidir. Adres saysnn arttrlmas iin ise, adresleri temsil eden ve adres kod zcsne uygulanan bitlerin saysnn arttrlmas gerekir. Adres bit saysnn arttrlmas entegrelerin birlikte kullanlmas ve entegrelerin uygun ekilde seilmesi ile salanr.

Birbirinden bamsz olarak kullanlabilen 256x4 ROM bellekleri kullanarak (ekil 13.48.a), 512x4 kapasitesinde bir bellek oluturalm. Kullanlan 256x4 lsndeki belleklerde, 256 adet adres blgesi bulunur ve blgeleri temsil etmek amac ile 8 bit kullanlr. Oluturulmak istenen 512x4 kapasitesindeki yeni bellekte ise, 9 adet adres hatt bulunmas gerekir (ekil 13.48.b). 9. adres hatt olarak, bellek entegresinin yetkilendirme girii kullanlr ve yetkilendirme girii ile uygun olan entegre aktif hale getirilir. Yetkilendirme girii ile aktif hale getirilen entegredeki bellek blgeleri seilir ve seilen adres blgelerine eriilebilir.

Bellekler

463

ki bellein bir arada kullanlmas ile ekil 13.49daki lojik balant ortaya kar. Oluan yeni devrede, veri tatnda drt hat bulunur ve her bir adres blgesinde drt bitlik bilgi kaydedilebilir. Bunun anlam; adres blgelerinde bellekte saklanan kelime uzunluunda bir deiiklik yoktur.

Adres yolu (8 Bit) Kontrol yolu

256x4 ROM

Veri yolu

Adres yolu (9 bit) Kontrol yolu

8 bit

EN

ROM1 256x4

4 bit

4 bit Adres yolu (8 bit) Kontrol yolu

Veri yolu

256x4 ROM

Veri yolu

EN

ROM2 256x4

4 bit

a) 256x4 ROM bellekler.

b) ki adet bellek kullanlarak 512x4 bellek oluturulmas.

ekil 13.48. Belleklerde adres saysnn geniletilmesi.

Entegredeki E1 girileri birletirilerek, genel kontrol girii olarak kullanlr. E0 girileri ise, A8 adres girii gibi balanr ve A8in deerine gre ROM1 veya ROM2 entegrelerinden birisi seilir(ekil 13.49). A8 girii '0' yapld zaman ROM1 seilir ve bu entegre ierisindeki 256 adres blgesine eriilebilir. A0-A7 adres bitlerinin durumuna gre ROM1 ierisindeki adresler seilir. A8=1 olmas durumunda, 'DEL' kapsnda terslenen ve E0 giriine uygulanan deer, ROM2 entegresini aktif hale getirir. 'ROM2' aktif olmasndan dolay, A0-A7 girilerine uygulanan deere gre 'ROM2' ierisindeki adres blgeleri seilebilir. ROM bellekler gibi, RAM belleklerinde bilgi saklama kapasitesinin artrlmas mmkndr. RAM belleklerin kapasite artrmna rnek olmas asndan, iki adet 16x4 RAM bellek kullanarak, 32x4 RAM bellek elde edilmesini inceleyelim.

A0 A1 A2 A3

ROM 1 D 3 256x4
D2 D1 D0

9 bit adres A4 A yolu A5


6

A7 A8

E0 E1

Q0 Q1 4 bit Q2 veri Q yolu

464

Bellekler

ekil 13.49. ROM Belleklerde adres saysnn arttrlmas.

Kullanlacak RAM bellekler drt bit kelime uzunluuna sahip olduundan, entegrelerin I/O girileri ortak olarak balanabilir. Bellek entegreleri sra ile yetkilendirilerek seildiklerinden, klarn ayn tatlara balanmas bir problem oluturmaz. CS girilerinin DEL kaps zerinden birlikte balanmas, iki entegrenin ayn anda aktif olmasn engeller. ki adet 16x4 RAMn ekil 13.50deki gibi balanmas ile oluan 32x4 kapasitesindeki bellekte, 32 adres blgesi bulunur. 32 adres blgesini temsil etmesi iin gerekli 5. Adres hatt (A4), CS giriinin kullanlmas ile salanr. A4 giriinin deerine gre RAM belleklerden birisi seilir. A0-A3 adres girilerinin deerlerine gre, seilen entegredeki 16 adres blgesinden birisine eriilir. Eriilen adres blgesindeki bilgi veri yoluna yerletirilir. A4=0 olmas ile RAM1 seilir ve RAM1 ierisindeki adresler aktif olur. Aktif olan blgelerde R / W giriinin deerine bal olarak yazma veya okuma ilemi yaplabilir. A4=1 ise, RAM2 seilir ve RAM2 ierisindeki adreslerde ilem yaplabilir. Seilmeyene entegrenin veri klar yksek dirence sahiptir ve veri tatlar zerinde etkisi yoktur.

A4 A3 A2 A1 A0

Adres Tat

A3 A2 A1 A0 CS R/W RAM1 16x4 CS

A3 A 2 A1 A0 RAM2 16x4

R/W

Bellekler

465

Adres blgeleri 00000 01111 10000 11111

RAM1 RAM2

ekil 13.50. ki 16x4 RAM bellek kullanarak 32x4 RAM bellek oluturulmas.

Tekrarlama ve alma Sorular 1. Bellekleri tarif ediniz. 2. Bellekleri kullandklar yere ve yapm malzemesine gre snflandrnz. 3. Belleklerde kapasite hz ilikisini aklaynz. 4. Yardmc bellek elemanlarn sralaynz. 5. Belleklere bilgi yerletirilmesi yntemleri nelerdir? 6. Bellek hcresi ve Bellek kelimesi terimlerini aklaynz. 7. Bellek dizisi terimini aklayarak 16x4 ve 12x8 bellek dizileri oluturunuz. 8. Bellek kapasitesi teriminin tarifini yapnz. 9. Byte ve Nibble ka bitlik bilgiyi tarif etmektedir. 10. 6Mx8 ve 10Mx16 kapasiteli belleklerde saklanabilecek bilgi miktarn bulunuz. 11. Belleklerde adres blgesini bulma ilemini zetleyiniz. 12. Belleklerde eriim zaman terimini aklaynz. 13. Belleklerde okuma ilemini zetleyiniz 14. Bellek entegrelerinde hangi giriler bulunur.

466

Bellekler

15. Belleklerde bulunan tat eitleri ve ilevleri nedir? 16. Bellekleri farkl bak alar ile snflandrnz. 17. Manyetik bellekleri aklaynz. 18. Manyetik bellek eitleri nelerdir? 19. Optik disk belleklerin genel alma prensiplerini zetleyiniz. 20. Yalnzca okunabilen belleklerin (ROM) yapsn aklaynz. 21. Silinip-programlanabilir sralaynz. ROMlarn alma prensibini aklayarak, eitlerini

22. En yeni teknoloji ile retilen bellek tr nedir? 23. Bellek yetkilendirme ilemini tanmlaynz. 24. RAM bellek uygulama alanlarna rnek veriniz. 25. RAM belleklerin zelliklerini zetleyiniz. 26. RAM bellek i yapsn ekille aklaynz. 27. 4x4 RAM bellek organizasyonunu ekille ksaca aklaynz. 28. RAM eitlerini zetleyiniz. 29. Statik RAMlarn genel zelliklerini aklaynz. 30. SRAM hcresi lojik emasn izerek, ksaca zetleyiniz. 31. Dinamik RAM temel hcresinin genel zellikleri nelerdir? 32. DRAMlarda bellek tazeleme ilemini zetleyiniz. 33. 8Kx1 DRAM bellek hcresinin hcre dzenlemesini ekille aklaynz. 34. ROM belleklerde bulunan genel ksmlar nelerdir. 35. Flash bellekleri dier bellek trleri ile karlatrnz. 36. Adres kod zclerin ilevi nedir? 37. Belleklerin llerinin geniletilmesi ilemini zetleyiniz. 38. 4x4 ROM bellekler kullanarak 4x8 bellek elde ediniz. 39. 16x8 ROM bellekler kullanarak 16x16 bellek elde ediniz. 40. 16x4 RAM bellekler ile, 16x16 bellek elde ediniz. 41. RAM ve ROM belleklerde kelime uzunluunun artrlmas iin ilem fark varmdr?

Bellekler

467

42. 16x16 ROM bellekler kullanarak 32x16 bellek oluturunuz. 43. 16x16 RAM bellekler ile 32x32 bellek oluturulabilir mi? 44. E2EPROM belleklerin dier ROM bellek trlerine stnlkleri nelerdir. 45. ROM uygulama alanlarna 3 rnek veriniz. 46. ROM belleklerin veri tablolar oluturmak amacyla kullanmn aklaynz. 47. Transistr kullanan SRAM ile MOS ve CMOS kullanan SRAMler arasndaki yap fark nedir? 48. 16Kx1 RAM entegresinin hcre dzenlemesini iziniz. 49. Flash belleklerin genel zellikleri nelerdir? 50. Dinamik belleklerde bellek tazeleme ilemi hangi ilem srasnda yaplr?

You might also like