Professional Documents
Culture Documents
do Retificador Monofsico em
Meia-Ponte usando o Controle Proposto com tenso de entrada senoidal. ......................... 69
Figura 4.2 Resultados da Simulao do Retificador Monofsico em Meia-Ponte usando o
Controle Proposto... ............................................................................................................. 70
Figura 4.3 Diagrama da Simulao no PSCAD/EMTDC
do Retificador Monofsico em
Meia-Ponte usando o Controle Proposto com tenso de entrada distorcida. ....................... 71
Figura 4.4 Resultados da Simulao no PSCAD/EMTDC
do Retificador Monofsico
em Meia-Ponte usando o Controle Proposto com tenso de entrada distorcida. ................. 72
Figura 4.5 Diagrama da Simulao do Retificador Monofsico em Ponte Completa
usando o Controle Proposto. ................................................................................................ 74
Figura 4.6 Resultados da Simulao do Retificador Monofsico em Ponte Completa
usando o Controle Proposto.. ............................................................................................... 75
Figura 4.7 Diagrama da Simulao no PSCAD/EMTDC
do Retificador Monofsico em
Ponte completa usando o Controle Proposto com tenso de entrada distorcida. ................ 76
Figura 4.8- Resultados da simulao no PSCAD/EMTDC
do retificador monofsico em
ponte completa usando o controle proposto com tenso de entrada distorcida. .................. 77
Figura 4.9 - Diagrama da simulao do Retificador boost Trifsico................................... 79
Figura 4.10 Resultados da simulao no PSCAD/EMTDC
=
=
= (2.1)
( )
1
2
2
2
2 1 p
n
pn
n p
pn
I
I
I
I
DHTi
=
=
= (2.2)
A DHT expressa a contribuio das componentes harmnicas para compor um
sinal, informando em porcentagem, a relao entre o somatrio dos componentes
harmnicos e a componente fundamental do sinal.
2.3.1.2. Fator de Potncia
Define-se fator de potncia (FP) como a razo entre a potncia mdia em um
perodo da frequncia da rede, denominada potncia ativa, e a potncia aparente S:
S
P
F = . (2.3)
Na Equao (2.3), P o valor mdio da potncia instantnea e S a potncia aparente, que
dada por:
ef ef
I V S = . (2.4)
Em (2.4) temos que
= =
T
ef
T
ef
dt t i
T
I dt t v
T
V
0
2
0
2
)] ( [
1
, )] ( [
1
(2.5)
so os valores eficazes da tenso e da corrente (BARBI e SOUZA, 1995).
14
Captulo 2 Reviso Bibliogrfica
A. Fator de potncia para tenso e corrente senoidais
Para uma rede monofsica, com tenso de alimentao senoidal, tomada como
referncia, tem-se:
). ( ) ( t sen V t v
p
= (2.6)
Para uma carga linear, a forma de onda da corrente tambm ser senoidal e na
mesma frequncia da tenso, com uma possvel defasagem entre tenso e corrente,
podendo ser representada por:
) ( ) ( + = t sen I t i
p
. (2.7)
Logo, a potncia instantnea, definida como produto entre tenso e corrente, dada por:
. (2.8)
) ( ) ( ) (
) ( ) ( ) (
+ =
=
t sen t sen I V t p
t i t v t p
p p
A potncia mdia no perodo pode ser escrita como sendo
cos
2
p p
I V
P= . (2.9)
A tenso e corrente eficaz para situaes senoidais so dadas por:
2
;
2
p
ef
p
ef
I
I
V
V = = . (2.10)
Logo, a potncia aparente da Equao (2.4), pode ser escrita como
2
p p
I V
S = . (2.11)
Substituindo (2.9) e (2.10) em (2.3) tem-se:
) cos( = FP . (2.12)
A expresso da Equao (2.12) define o fator de potncia apenas para tenso e
corrente senoidais e de mesma frequncia. Na verdade, a expresso da (2.12) equivalente
ao fator de deslocamento, que mede a defasagem entre as componentes fundamentais de
tenso e corrente.
15
Captulo 2 Reviso Bibliogrfica
B. Fator de potncia para tenso senoidal e corrente distorcida
Supe-se novamente que a carga alimentada por uma fonte de tenso monofsica
senoidal, onde:
) ( ) ( t sen V t v
p
=
Com tenso eficaz dada pela Equao (2.10). Supe-se que a corrente drenada pela carga
seja peridica e distorcida, com perodo igual ao perodo da tenso. Desta forma esta
corrente pode ser representada genericamente, em srie de Fourier, por:
(2.13) ) ( ) ( ) (
1 1
n
n
pn
n
n
t n sen I t i t i + = =
=
=
Aplicando a definio de valor eficaz (2.13), tem-se que o valor eficaz da corrente
da carga dado por:
, )] ( [
2
1
2
0
1
2
t d t n sen I I
n
n pn ef
+ =
=
(2.14)
=
=
1
2
2
1
n
pn ef
I I , (2.15)
2
2 1
1
1
2
+ =
n p
pn p
ef
I
I I
I (2.16)
A Distoro Harmnica Total da corrente (DHTi) dada por:
2
2 1
=
n p
pn
I
I
DHTi
.
(2.17)
Assim, pode-se escrever a corrente eficaz em termos da distoro harmnica total:
( ) . 1
2
1
DHTi I I
ef ef
+ = (2.18)
A potncia aparente, neste caso, pode ser escrita em termos dos valores eficazes:
ef ef
I V S = . (2.19)
16
Captulo 2 Reviso Bibliogrfica
Sendo a definio de potncia ativa mdia
=
T
dt t i t v
T
P
0
) ( ) (
1
. Substituindo as equaes de
(2.6) e (2.13) e resolvendo as devidas integrais, tem-se a definico de potncia ativa para
circuitos com correntes distorcidas:
.
2
) ( cos
1 1
P P
I V
P= (2.20)
Com a definio de fator de potncia dado em (2.3), para circuitos com correntes
distorcidas e peridicas, com perodo igual ao da tenso:
ef ef
I V
P
S
P
FP = = , (2.21)
Que pode ser reescrito em termos da DHT de corrente da seguinte forma:
.
) ( 1
) ( cos
2
1
DHTi
FP
+
=
(2.22)
Analisando o espectro da tenso e da corrente, sabendo que somente componentes
de mesma frequncia da tenso e da corrente geram potncia ativa, chega-se a concluso
que uma vez que a tenso apresenta componente apenas em uma frequncia, somente a
componente fundamental da corrente (I
P1
), gera toda a potncia ativa, enquanto que as
componentes harmnicas no geram potncia ativa, mas apenas reativa.
C. Fator de potncia para tenso e corrente distorcida
Na situao em que tanto a tenso quanto a corrente apresenta distoro harmnica,
tem-se a seguinte deduo de fator de potncia para tenso e corrente distorcidas.
considerado que tanto a tenso quanto a corrente so peridicas e possuem as mesmas
componentes harmnicas, sendo representadas genericamente por srie de Fourier.
Define-se a tenso de alimentao e a corrente de carga por:
, ) ( ) ( ) (
1 1
n
n
pn
n
n
t n sen V t v t v + = =
=
=
17
Captulo 2 Reviso Bibliogrfica
. ) ( ) ( ) (
1 1
n
n
pn
n
n
t n sen I t i t i + = =
=
=
O valor eficaz da corrente dado por (2.15), da mesma forma o valor eficaz da
tenso expresso por:
, )] ( [
2
1
2
0
1
2
t d t n sen V V
n
n pn ef
+ =
=
(2.23)
=
=
1
2
2
1
n
pn ef
V V , (2.24)
. 1
2
2
2 1
1
+ =
n p
pn p
ef
V
V V
V (2.25)
A Equao (2.25) pode ser escrita em termos da distoro harmnica total da tenso, desta
forma:
( )
2
1
1 DHTv V V
ef ef
+ =
.
(2.26)
onde o valor eficaz da componente fundamental da tenso.
1 ef
V
Em termos dos valores eficazes da tenso e da corrente, dadas pelas Equaes
(2.25) e (2.16) respectivamente, escrevemos a potncia aparente como sendo:
,
ef ef
I V S =
que pode ser reescrita em termos das distores harmnicas da tenso e da corrente, da
forma:
( ) ( ) . 1 1
2 2
1 1
DHTi DHTv I V S
ef ef
+ + = (2.27)
Com a potncia ativa dada por
=
T
dt t i t v
T
P
0
) ( ) (
1
, substutuindo os devidos valores de v(t) e
de i(t) e fazendo as redues nas equaes, a potncia ativa mdia para sistemas com
tenso e corrente distorcidas, pode ser escrita como sendo:
(2.28) . ) ( cos
1
_ _
=
=
n
n n ef n ef n
I V P
18
Captulo 2 Reviso Bibliogrfica
Observa-se que as componentes harmnicas de tenso e corrente de mesma
frequncia geram potncia ativa, ou seja, pode haver potncia ativa processada em diversas
frequncias, no somente na fundamental. No caso anterior, havia potncia ativa
processada apenas na frequncia fundamental, quando apenas uma das formas de onda (no
caso a corrente) era distorcida.
A definio de fator de potncia a mesma, levando em considerao todas as
componentes dos sinais de tenso e corrente.
.
ef ef
I V
P
S
P
FP = = (2.29)
Que pode ser reescrito em termos das distores harmnicas da tenso e da corrente, desta
forma:
( )
( ) ( )
.
1 1
1
) ( cos
2 2
V I
P
DHT DHT
DHT
FP
+ +
+
= (2.30)
Onde DHT
P
a taxa de distoro harmnica da potncia, que dada por:
.
) ( cos
) ( cos
2 1 1 _ 1 _ 1
_ _
=
=
n ef ef
n n ef n ef n
P
I V
I V
DHT
(2.31)
2.3.1.3. Interpretao do Fator de Potncia
Qualquer forma de onda de tenso e corrente, onde uma imagem da outra estando
em fase, tem-se fator de potncia unitrio, onde a carga representa uma resistncia pura
equivalente. Ento, o fator de potncia determina a parcela da carga que pode ser
representada por uma resistncia pura, que ser responsvel pela totalidade da potncia
ativa processada.
Para uma tenso distorcida, a corrente da carga deve ser igualmente distorcida, com
o mesmo formato, para que se tenha fator de potncia unitrio. Ou seja, quando se tem
tenso e correntes distorcidas, deve-se utilizar a Equao (2.3) para calcular o fator de
potncia, levando em considerao todas as componentes harmnicas que constituem o
sinal.
19
Captulo 2 Reviso Bibliogrfica
Ento, pela definio apresentada de fator de potncia, uma carga qualquer pode ser
dividida em duas parcelas, a primeira representada por uma resistncia, que absorve uma
corrente como imagem da tenso, responsvel por toda a potncia ativa processada; e uma
segunda parcela, complementar, responsvel pela potncia reativa, representada por uma
fonte de corrente.
2.3.2. Fatores de Desempenho em Sistemas Trifsicos
Nesta seo ser considerado um sistema trifsico genrico, onde as tenses e as
correntes podem apresentar distores, sendo cada um dos sinais representados por sua
srie de Fourier.
2.3.2.1. Distoro Harmnica Total
A distoro harmnica total pode se referir apenas a uma corrente ou tenso,
portanto somente a uma das fases. Ao se avaliar, por exemplo, uma carga trifsica, a
distoro harmnica total para as correntes ou tenses calculada em uma das fases e o
resultado suposto ser igual para as outras fases. Desta forma as equaes para sistemas
monofsicos so aplicadas aos sistemas trifsicos.
2.3.2.2. Fator de Potncia
Por definio, a potncia instantnea ou a potncia mdia (ativa) total do sistema
trifsico pode ser dada pela soma das potncias em cada uma das fases. Porm esta
definio no se aplica para a potncia aparente, pois ela interpretada como uma
grandeza vetorial, no podendo simplesmente somar seu mdulo. O fator de potncia para
sistemas trifsicos definido por:
ef ef
I V
P
S
P
FP = = (2.32)
sendo P a potncia ativa trifsica e S a potncia aparente trifsica, dada pelo produto da
tenso trifsica eficaz e da corrente trifsica eficaz.
Definindo as tenses e as correntes de fase em termos de suas componentes
harmnicas, temos:
20
Captulo 2 Reviso Bibliogrfica
(2.33) ) ( ) ( ) (
1 1
an
n
apn
n
an a
t n sen V t v t v + = =
=
=
(2.34) ) ( ) ( ) (
1 1
bn
n
bpn
n
bn b
t n sen V t v t v + = =
=
=
(2.35) ) ( ) ( ) (
1 1
cn
n
cpn
n
cn c
t n sen V t v t v + = =
=
=
e
(2.36) ) ( ) ( ) (
1 1
an
n
apn
n
an a
t n sen I t i t i + = =
=
=
(2.37) ) ( ) ( ) (
1 1
bn
n
bpn
n
bn b
t n sen I t i t i + = =
=
=
(2.38) ) ( ) ( ) (
1 1
cn
n
cpn
n
cn c
t n sen I t i t i + = =
=
=
A potncia instantnea trifsica pode ser calculada da definio:
) ( ) ( ) ( ) ( ) ( ) ( ) ( t i t v t i t v t i t v t p
c c b b a a
+ + = , (2.39)
e a potncia ativa trifsica ser o valor mdio da potncia instantanea trifsica.
=
T
t p
T
P
0
) (
1
. (2.40)
A potncia aparente do sistema trifsico calculada atravs dos valores eficazes da
tenso e da corrente, incluindo todos os componentes destes dois sinais. O valor eficaz da
tenso trifsica de cada fase definido como sendo (CZARNECKI, 1988), (CZARNECKI,
1990).:
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
apn ap ap ap ap aef
V V V V V V + + + + + = ; (2.41)
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
bpn bp bp bp bp bef
V V V V V V + + + + + = ; (2.42)
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
cpn cp cp cp cp cef
V V V V V V + + + + + = . (2.43)
21
Captulo 2 Reviso Bibliogrfica
E a corrente eficaz de cada fase:
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
apn ap ap ap ap aef
I I I I I I + + + + + = ; (2.44)
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
bpn bp bp bp bp bef
I I I I I I + + + + + = ; (2.45)
[ ]
2 2
4
2
3
2
2
2
1
...
2
1
cpn cp cp cp cp cef
I I I I I I + + + + + = . (2.46)
Assim, a tenso eficaz trifsica e a corrente eficaz trifsica sero dadas por:
2 2 2
cef bef aef ef
V V V V + + = , (2.47)
2 2 2
cef bef aef ef
I I I I + + = . (2.48)
Ea potncia aparente pode ento ser escrita como sendo:
ef ef
I V S = (2.49)
A partir do clculo das grandezas da Equaes (2.47) e (2.48), possvel calcular o
Fator de Potncia de uma instalao trifsica atravs da Equao (2.32).
2.3.3. Reviso sobre Conversores c.a.-c.c.
Denomina-se conversor c.a.-c.c. o equipamento capaz de converter tenso alternada
(c.a.) em tenso contnua (c.c.). Atualmente, os retificadores empregam dispositivos
semicondutores de potncia, onde as topologias mais utilizadas so as de ponte completa
que otimizam o aproveitamento da tenso do transformador de entrada (BORGONOVO,
2001).
As desvantagens do uso de conversores c.a.-c.c. so os problemas da baixa
qualidade da energia, em termos da corrente de entrada, que bastante distorcida, baixo
fator de potncia na entrada e da variao na tenso do barramento c.c. (SINGH, SINGH,
et al., 2004). Para atenuar os problemas j citados, com relao distoro harmnica das
correntes de entrada dos retificadores convencionais surgiram topologias de retificadores
que utilizam dispositivos de chaveamento controlado, que so os retificadores controlados
22
Captulo 2 Reviso Bibliogrfica
ou ativos. Com os retificadores controlados possvel minimizar a distoro na corrente de
entrada e elevar fator de potncia, assim como manter controlada a tenso do barramento
c.c.. Isto alcanado por meio de um algoritmo de controle, o qual responsvel por
determinar o acionamento de cada chave do conversor.
Pode-se e ento dividir os retificadores em dois grandes grupos, em termos do seu
tipo de dispositivo de chaveamento, os retificadores convencionais ou passivos e os
retificadores controlados ou ativos. A seguir, ser dada uma breve descrio sobre alguns
tipos de retificadores convencionais e ativos.
2.3.3.1. Retificadores Convencionais
Retificadores convencionais utilizam diodos como dispositivos de chaveamento. A
Figura 2.2(a) apresenta a estrutura do retificador monofsico de onda completa em ponte,
com filtro capacitivo na sada. imprescindvel a apresentao desta estrutura, a qual est
presente em muitas cargas no-lineares ligadas rede eltrica comercial. As indutncias de
entrada do circuito representam as impedncias da linha e indutncias de disperso dos
transformadores. A Figura 2.2(b) apresenta as formas de onda caractersticas de tenso e
corrente do retificador (BORGONOVO, 2005).
23
(a) (b)
Figura 2.2 - (a) Retificador monofsico convencional em meia-ponte; (b) Formas de ondas
caractersticas
t(s)
A seguir apresentado na Figura 2.3(a) o retificador trifsico de onda completa,
tambm conhecida como Ponte de Graetz. A estrutura apresentada tambm utiliza filtro
capacitivo na sada. Deve-se observar que as indutncias L
L
so as indutncias de linha
Captulo 2 Reviso Bibliogrfica
(acrescidas das indutncias de disperso dos transformadores e de outras possveis
indutncias parasitas).
Esta estrutura, assim como sua verso monofsica, apresenta como principais
vantagens: robustez, baixo peso, reduo de volume e custo, alm da simplicidade. No
entanto, apresenta uma desvantagem muito grande no que diz respeito corrente de
entrada, que apresenta uma taxa de distoro harmnica muito elevada e baixo fator de
potncia. A Figura 2.3(b) apresenta as formas de onda de tenso e corrente em uma das
fases de entrada do retificador trifsico.
24
(a) (b)
Figura 2.3 - (a) Retificador trifsico convencional de onda completa.; (b) Formas de onda
caractersticas.
v(t)
i(t)
t(s)
Algumas estruturas de retificadores convencionais so usadas para melhorar a
corrente de entrada. Nas estruturas apresentadas, so usados elementos passivos como
indutores, capacitores e transformadores, para melhorar o formato da corrente de entrada
do equipamento.
Alguns exemplos de estruturas de retificadores passivos so mostrados na Figura
2.4, Figura 2.5 e Figura 2.6, bem como as suas formas de onda caractersticas. Na Figura
2.4, as indutncias L
1
, L
2
e L
3
so indutncias de entrada do retificador, essas indutncias
de entrada minimizam o efeito pulsado da corrente, porm podem aumentar a defasagem
entre a tenso e a componente fundamental da corrente, diminuindo o fator de potncia. Na
estrutura da Figura 2.5 adicionado um filtro indutivo em srie com a carga, esta topologia
melhora a distoro harmnica e o fator de potncia, porm aumenta o custo do conversor,
j que o indutor operaria em baixa frequncia e com componente contnua de corrente. O
filtro LC de entrada da estrutura apresentada na Figura 2.6 promove formato quase
Captulo 2 Reviso Bibliogrfica
senoidal na corrente de entrada, mas devido ao custo dos elementos passivos, seu uso
recomendado em aplicaes onde a frequncia da rede mais elevada, que reduz o volume
dos capacitores.
25
(a) (b)
Figura 2.4 - (a) Ponte trifsica de diodos com filtro capacitivo na sada e filtro indutivo na entrada; (b)
Formas de Onda Caractersticas de tenso e corrente.
t(s)
(a) (b)
Figura 2.5 - (a) Ponte trifsica de diodos, com filtro LC de sada; (b) Formas de Onda Caractersticas
de tenso e corrente.
v(t)
i(t)
t(s)
(a) (b)
Figura 2.6 - (a) Retificador passivo LC trifsico; (b) Formas de Onda Caractersticas de tenso e
corrente.
v(t)
i(t)
t(s)
Captulo 2 Reviso Bibliogrfica
2.3.3.2. Retificadores Controlados
Os retificadores trifsicos convencionais, no apresentam caractersticas
suficientemente boas para serem utilizados em aplicaes regulamentadas por normas
rgidas, alm de no ser possvel a regulao da tenso de sada. Nesses casos se faz
necessria a utilizao de retificadores PWM ativos.
Esta nova famlia de retificadores que esto sendo desenvolvidas, usam novos
dispositivos de chaveamento de estado slido, como MOSFETs, IGBTs (Insulated Gate
Bipolar Transistors), GTOs (Gate Turn-off Thyristors), etc. Nos retificadores ativos,
controla-se ativamente as correntes de entrada, atravs do devido chaveamento dos
dispositivos de estado slido (SINGH, SINGH, et al., 2004), (RODRGUEZ, DIXON, et
al., 2005).
Em relao aos dispositivos de eletrnica de potncia usados nos conversores,
pode-se dizer que, para baixa potncia os MOSFETs so usados com desempenho ainda
no superado devido sua alta taxa de chaveamento com perdas desprezveis. Em mdia
potncia, o IGBT considerado o dispositivo mais adequado para ser usado nos
conversores com tecnologia PWM. Em alta potncia, o GTO recomendado com sua
capacidade de auto-comutao e bloqueio por tenso reversa na frequncia de
chaveamento de alguns kHz (SMEDLEY e CUK, 1995), (RODRGUEZ, LUNA, et al.,
2008) e (SINGH, SINGH, et al., 2004).
Em sistemas monofsicos, quando se deseja fator de potncia prximo da unidade,
com baixa taxa de distoro harmnica na corrente de entrada, dispe-se de uma estrutura
j consagrada, o boost monofsico. J no caso trifsico, no h uma topologia principal,
dentro das topologias existentes, escolhe-se a mais adequada para cada aplicao. (SINGH,
SINGH, et al., 2004)
Os retificadores trifsicos ativos podem ser divididos de acordo com a rvore de
Classificao apresentada na Figura 2.7. A primeira diviso leva em conta a
direcionalidade do fluxo de potncia, onde os conversores podem ser unidirecionais,
quando o fluxo de energia somente existe da fonte para a carga, ou bidirecionais, quando
h fluxo de energia da fonte para a carga e da carga para a fonte.
26
Captulo 2 Reviso Bibliogrfica
Dentro da condio de uni ou bidirecionalidade, os conversores so novamente
separados em cinco categorias, de acordo com a topologia de cada um. So estas as
categorias: Buck, boost, Buck-boost, Multinvel e Multipulso.
Figura 2.7 - rvore de Classificao dos Conversores para melhoramento da qualidade da energia.
O estudo deste trabalho de dissertao vai se aprofundar na configurao do
retificador baseado na topologia boost bidirecional a trs fios. Assim a partir daqui ser
tratada apenas esta topologia.
2.3.3.3. Conversores c.a-c.c. baseados na Topologia boost
Dentre as topologias de retificadores do tipo PWM, tem-se a topologia que
baseada na configurao do conversor boost. Esta topologia propicia uma reduzida taxa de
distoro harmnica da corrente de entrada, j que utiliza as tcnicas ativas para controlar
estas correntes, alm de promover controle da tenso no barramento c.c. e
bidirecionalidade no fluxo de energia. Uma vez que o conversor boost tambm chamado
de elevador de tenso, nos retificadores baseados nesta topologia a tenso do barramento
c.c. deve ser maior do que o valor mximo de pico da tenso de linha (BARBI, NOVAES,
et al., 2002).
Na Figura 2.8 apresentada a configurao monofsica em meia ponte do
retificador boost. De uma forma geral, a configurao trifsica uma extenso da
monofsica. Como pode ser visto na Figura 2.8, os retificadores boost possuem indutores
na entrada e atravs da imposio da tenso sobre estes indutores possvel controlar as
correntes de entrada.
27
Captulo 2 Reviso Bibliogrfica
Na estrutura da Figura 2.7, os dispositivos de chaveamento operam de modo
complementar e a tenso em cada capacitor pode ser maior que a tenso de pico da entrada,
assim a topologia monofsica em meia ponte pode ser chamada tambm de duplicador de
tenso. A desvantagem desta topologia a necessidade de controlar o balano de tenso
entre os capacitores, para que eles mantenham tenses iguais em seus terminais.
(RODRGUEZ, DIXON, et al., 2005)
Na Figura 2.9 mostrada a configurao em ponte completa do retificador boost.
Neste caso h apenas um capacitor no barramento c.c. e o controle da tenso mais
simples, porm o retificador tem maior custo devido ao maior nmero de chaves.
Figura 2.8 - Retificador boost monofsico em meia ponte.
Figura 2.9 - Retificador boost em ponte completa.
A topologia do retificador boost trifsico bidirecional, composto por seis
dispositivos de chaveamento uma das mais conhecidas na literatura, principalmente por
28
Captulo 2 Reviso Bibliogrfica
ser muito utilizada operando como inversor trifsico e em filtros ativos (AKAGI, 2005).
Esta topologia possui como caracterstica principal a bidirecionalidade no fluxo de
potncia e, como a maioria das topologias do tipo elevadoras, a tenso no barramento c.c
maior que a tenso de pico da entrada. A bidirecionalidade importante em algumas
aplicaes em que na carga h reverso do fluxo de potncia durante a operao, como
locomotivas e guindastes (RODRGUEZ, DIXON, et al., 2005).
Devido sua configurao, a topologia boost a mais simples de ser controlada,
pois as chaves operam de modo complementar, exibindo como desvantagem a
possibilidade de curto-circuito do barramento c.c. (BARBI, NOVAES, et al., 2002). Aqui
o barramento c.c. representado por uma fonte de tenso contnua, uma vez que neste tipo
de retificador a tenso do barramento controlada e mantm o seu valor fixo.
Figura 2.10 - Retificador boost trifsico a trs fios.
2.3.4. Estratgias de controle para retificadores
A estratgia de controle, a qual responsvel pela gerao dos pulsos de gatilho
para os dispositivos de chaveamento, considerado o ncleo de um conversor. Ela
basicamente executada em trs partes. A primeira parte corresponde aquisio dos sinais
essenciais de tenso e corrente que so usados para alimentar os processadores, os quais
executaro o algoritmo de controle; a segunda corresponde gerao dos sinais de
referncia que o conversor ir seguir; e a terceira a gerao dos pulsos de gatilho para os
dispositivos de chaveamento.
Em conversores c.a.- c.c. operando apenas na alimentao de cargas com corrente
contnua, duas variveis so controladas, a corrente de entrada (i
fase
) e a tenso no
29
Captulo 2 Reviso Bibliogrfica
barramento c.c.(v
0
). A corrente de entrada deve estar em fase com a tenso na entrada para
garantir o fator de potncia unitrio, alm disso, dever apresentar o mnimo de distoro
harmnica possvel. A tenso no barramento c.c. deve ser constante e com a mnima
ondulao possvel. Estas trs caractersticas so os objetivos de controle dos retificadores
ativos.
Como j foi dito anteriormente, o objetivo de controle da maioria das estratgias
encontradas na literatura que a corrente de entrada seja uma rplica da tenso de entrada,
pois a grande preocupao nos projetos de controladores manter o fator de potncia
unitrio. Porm deve tambm haver uma preocupao quanto forma de onda da tenso de
entrada, pois se a mesma apresentar distoro, a corrente controlada tambm ser
distorcida.
2.3.4.1. Etapas do Controle
A. Aquisio dos sinais
A primeira parte da estratgia de controle de um conversor corresponde aquisio
dos sinais essenciais de tenso e corrente. Os sinais adquiridos geralmente so a tenso
c.a., as correntes de entrada e a tenso no barramento c.c. do conversor. Nesta etapa os
sinais adquiridos pelos sensores so digitalizados e usados na realizao das etapas de
clculo.
B. Execuo do Algoritmo
A segunda parte da estratgia a execuo do algoritmo de controle, nesta etapa
so realizados os clculos necessrios ao correto funcionamento do conversor, como
tambm a regulao das variveis do sistema. Vrios tipos de controladores so
empregados na etapa do controle dos conversores, como controladores PI (Proporcional
Integral), PID (Proporcional Integral Derivativo), etc. por possurem rpida resposta
dinmica e ao mesmo tempo mantm a estabilidade do sistema conversor .
A sada desta etapa do controle geralmente o sinal de referncia, tenso ou
corrente, que dever ser usado para gerar os pulsos de gatilho dos dispositivos de
chaveamento. No caso de retificadores, a referncia geralmente um sinal senoidal que o
retificador dever seguir de acordo com o chaveamento dos seus IGBTs.
30
Captulo 2 Reviso Bibliogrfica
As maiorias das estratgias de controle aplicadas exigem transformaes
matemticas complexas e um nmero elevado de variveis que devem ser medidas do
sistema. Para a gerao do sinal de referncia, geralmente so usados estratgias de
controle de corrente para aplicaes em conversores monofsicos ou trifsicos. Dentre os
mtodos existentes, o Modo de Controle de corrente usado em conversores pela
necessidade de gerao de uma referncia de corrente a ser seguida pelo conversor
(SINGH, SINGH, et al., 2004).
No modo de controle de corrente, a corrente de entrada controlada atravs da
imposio da tenso sobre o indutor de entrada do conversor. Considere o sistema
mostrado na Figura 2.11 onde o conversor representado por dois sistemas separados e
interligados por uma impedncia de linha, que idealmente corresponde ao prprio indutor
boost.
Figura 2.11 Representao do sistema equivalente fonte de alimentao impedncia conversor.
Supondo que a tenso V
1
(t), que corresponde tenso da rede de alimentao c.a.,
seja uma senide, e que se deseja que o fator de potncia seja unitrio, ou seja, a
transferncia de energia deve ocorrer do sistema 1 para o sistema 2 como se ele fosse uma
resistncia pura. Assim, a corrente I
1
(t) ser uma imagem da tenso da entrada V
1
(t),
variando apenas sua amplitude de acordo com a potncia consumida pela carga.
Como a tenso V
1
(t) conhecida, impe-se V
2
(t) e conseqentemente V
L
(t), que a
queda de tenso no indutor de entrada do retificador. A imposio de V
L
(t) torna possvel o
controle da corrente que circula pelo indutor, que a mesma corrente que fornecida pela
fonte V
1
(t).
C. Gerao dos sinais PWM
A terceira parte da estratgia de controle justamente a gerao dos sinais de
gatilho para os dispositivos de estado slido que compem o conversor. Os sinais de tenso
31
Captulo 2 Reviso Bibliogrfica
e corrente adquiridos e a corrente de referncia servem de alimentao para este estgio do
controlador, o qual tem como sada os pulsos para cada chave, que determinam o tempo
que cada chave dever ficar fechada.
Na literatura, as tcnicas de gerao dos pulsos mais conhecidas para retificadores
PWM so:
Modulao por Largura de Pulso Senoidal (SPWM). Nesta modulao
uma forma de onda senoidal comparada com uma portadora triangular de
frequncia elevada, e esta comparao gera pulsos de largura varivel. A
comparao poder ser executada usando uma nica portadora triangular
para as trs fases ou trs portadoras triangulares defasadas de 120, como
mostrado na Figura 2.12(a). O uso de trs portadoras mostrado na Figura
2.12(b), maior nos casos de conversores trifsicos a quatro fios, onde se
deseja maior regulao na corrente do neutro (GHOSH e NARAYANAN,
2008);
Modulao no Espao Vetorial (SVPWM). Na literatura, nota-se que as
pesquisas existentes mostram que este tipo de controle separado em duas
famlias distintas, a que usa o sistema de coordenadas abc e a que usa o
sistema de coordenadas 0. Dentro destas duas famlias, tem-se a
modulao vetorial simples, com vetores de duas dimenses, em que o vetor
de referncia formado pela combinao de dois vetores ativos e de um
vetor nulo; e modulao vetorial em trs dimenses (3D SVPVM), na qual
os vetores de estado so distribudos no espao tridimensional, e que o vetor
referncia formado pela combinao de trs vetores ativos e dois nulos,
como mostrado pelos diagramas da Figura 2.12(c) e 2.12(d) (ZHANG,
BOROYEVICH, et al., 1997), (ZHANG, LEE e BOROYEVICH, 2000);
32
Captulo 2 Reviso Bibliogrfica
(a) (b)
SETOR I SETOR III
SETOR IV SETOR VI
SETOR
II
SETOR V
PPO
POO
POP OOP
OPO
OOO PPP
1
V
2
V
3
V
4
V
5
V
6
V
OPP
0
V
ref V
g f
V V =
g
V V
3
2
=
g
V V
3
1
=
0 =
V
g
V V
3
1
=
g
V V
3
2
=
(c) (d)
Figura 2.12 Modulaes PWM.
(a) PWM Senoidal com uma portadora triangular; (b) PWM Senoidal com trs portadoras triangulares; (c)
PWM vetorial em uma dimenso; (d) PWM vetorial em trs dimenses.
2.3.5. Simulaes de Estratgias de Controle em Retificadores boost
Alguns conversores c.a.-c.c. controlados encontrados na literatura foram simulados
usando as estratgias de controle propostas por seus autores. Os trabalhos citados foram
escolhidos por apresentarem semelhanas com o que ser apresentado neste trabalho e por
serem mtodos de controle relativamente novos.
As simulaes foram feitas usando o software PSCAD/EMTDC
e foram usados
todos os parmetros propostos nas referncias.
33
Captulo 2 Reviso Bibliogrfica
Em alguns casos, foi inserida na simulao distores na tenso da fonte de
alimentao, como componentes harmnicas e desequilbrio nas fases. Isto foi feito para
verificar o comportamento das correntes nas linhas na presena de tais fenmenos, uma
vez que nas referncias sempre considerado que a tenso da fonte senoidal. De acordo
com o que foi mostrado no Captulo 1, em certos casos, onde cargas no-lineares esto
ligadas ao PAC, as tenses nesse ponto podem apresentar distores harmnicas, que so
aplicadas s outras cargas tambm ligadas ao PAC.
2.3.5.1. Primeiro caso: Retificador boost monofsico em meia-ponte com
controle em Um Ciclo
O primeiro circuito simulado um retificador monofsico em meia-ponte cuja
estrutura mostrada na Figura 2.13. As chaves S1 e S2 so IGBTs. O circuito funciona
como um retificador duplicador de tenso e usado em aplicaes que necessitem de alta
tenso no barramento c.c. (GHOSH e NARAYANAN, 2007).
Os principais desafios do controle do conversor so: promover fator de potncia
unitrio na entrada, ou seja, que as correntes de entrada estejam em fase com a tenso da
fonte de alimentao; manter a tenso no barramento c.c. no valor de referncia desejado; e
manter o balano entre as tenses nos capacitores C1 e C2 do barramento c.c.
Figura 2.13 Retificador Monofsico em Meia-Ponte.
O controle do retificador foi baseado no controle de corrente com frequncia
constante, a estratgia controle de um ciclo, proposta por (SMEDLEY e CUK, 1995).
34
Captulo 2 Reviso Bibliogrfica
O controle de um ciclo foi aplicado inicialmente para conversores c.c.-c.c. buck e
boost. A tcnica se baseia no fato de que, em conversores c.c.-c.c., cada chave possui um
valor mdio de tenso e de corrente em casa ciclo de chaveamento, assim, a principal idia
por trs do controle de um ciclo controlar, ciclo a ciclo, os valores mdios da tenso ou
da corrente na chave, forando-os a ser igual a um valor de referncia. Para o caso de um
conversor c.c.-c.c. do tipo boost, a tenso no diodo igual diferena entre a tenso de
entrada e a de sada, como mostrado na Figura 2.14.
A chave fecha por meio do clock, que faz com que a sada Q no flip-flop RS seja
igual a 1. Como a frequncia do clock constante, o chaveamento do conversor tambm
constante. Quando a chave est ligada, a corrente no indutor est crescendo e ele est
armazenando energia, nesse tempo o integrador est integrando a tenso do diodo. Quando
V
D
alcana o valor (V
ref
V
g
) o comparador muda de estado e o controlador comuta a
chave para aberta. Ao mesmo tempo, o controlador envia um pulso para zerar o integrador.
Durante o tempo em que a chave est aberta o diodo conduz e entrega energia carga. A
lei de controle da forma:
I
c]
-I
g
= I
=
1
Is
_ :
(t) Jt,
1s
0
sendo D o tempo de fechamento da chave (duty cycle), V
ref
a tenso de referncia
desejada na sada do conversor, V
g
a tenso de entrada e V
D
a tenso no diodo. No
inicio do prximo ciclo de chaveamento, o controlador fecha a chave e executa a mesma
operao descrita acima, por isso o controle chamado de Controle em Um Ciclo.
35
Captulo 2 Reviso Bibliogrfica
Figura 2.14 Conversor c.c.-c.c. boost com estratgia de Controle em Um Ciclo.
O conceito geral do controle de um ciclo aplicado em retificadores por apresentar
algumas vantagens em relao aos demais (QIAO e SMEDLEY, 2003):
Frequncia de chaveamento constante;
A no necessidade de multiplicadores para escalar a corrente de referncia,
como so usados em outras tcnicas de controle;
Sensores de tenso so eliminados
Apenas um integrador com reset e alguns componentes lineares e lgicos
so necessrios para a construo do controlador, o que o torna simples e de
baixo custo.
1. Esquema de controle de GHOSH e NARAYANAN, (2007)
No circuito mostrado na Figura 2.13, em cada perodo de chaveamento T
s
, as
chaves do conversor operam de modo complementar. S2 fica fechada por um tempo DT
s
e
S1 por um tempo (1-D)T
s
, onde D o ciclo de trabalho do conversor. Com S2 ligada e S1
desligada, a tenso sobre o indutor V
L
= V
g
+ V
02
, da mesma forma, com S1 ligada e S2
desligada, temos V
L
= V
g
V
01
. Fazendo o balano da tenso no indutor, determina-se uma
equao em funo de D
36
Captulo 2 Reviso Bibliogrfica
) (
02 01 01
V V D V v
g
+ = (2.49)
A. Equao de Controle
Um dos objetivos do controle deste exemplo modular o ciclo de trabalho D de
forma que o conversor opere com fator de potncia unitrio e que a corrente de entrada i
g
seja proporcional tenso de entrada v
g
. Essa proporcionalidade representada pela
resistncia emulada Re, ou seja, o conversor tem que se comportar como uma resistncia
pura. O segundo objetivo manter a tenso do barramento c.c. nos nveis de referncia
independente de variaes na carga. Desta forma:
e g g
R v i =
e
(2.50)
.
) (
e
S dc
m
R
R V
V =
(2.51)
onde V
m
a sada do controlador de taenso do barramento c.c., e R
S
a resistncia do
sensor de corrente. Como o barramento c.c. formado por dois capacitores, (GHOSH e
NARAYANAN, 2007) propem que dois controladores PI realizem o controle da tenso
no barramento independentemente. Sendo V
m1
e V
m2
a sada de cada controlador PI, tem-se:
e
S
m
R
R V
V
) (
01
1
=
e
(2.52)
.
) (
02
2
e
S
m
R
R V
V =
(2.53)
Atravs de (2.49), (2.50), (2.52) e (2.53) chega-se a equao de controle dada em
(2.54), onde o lado esquerdo da equao a sada do sensor de corrente de ganho R
S
.
. ) (
2 1 1 m m m S g
V V D V R i + = (2.54)
O circuito do controlador para o retificador da Figura 2.13 mostrado na Figura
2.15.
37
Captulo 2 Reviso Bibliogrfica
Figura 2.15 Esquema de controle do Retificador Monofsico em Meia-Ponte.
B. Portadora
Para resolver (2.54) em funo do ciclo de trabalho D, considera-se a portadora
Vc(t), definida em (2.55). A portadora pode ser gerada por integrao simples, como
mostrado em (2.56), e seu formato mostrado no grfico da Figura 2.16.
) 0 ( ; ) ( ) (
2 1 1 S
S
m m m c
T t
T
t
V V V t V < < + = (2.55)
) 0 ( ; 1
) (
) (
0
2 1
1 S
t
S
m m
m c
T t dt
T
V V
V t V < <
+
=
(2.56)
Figura 2.16 Portadora Vc(t) para controle do retificador Monofsico em meia-ponte.
No inicio do intervalo Ts, Vc(t) igual a V
m1
, e igual a -V
m2
em t=T
S
. Observa-se
tambm que Vc(t) igual a i
g
R
S
no instante t=DT
S
, de acordo com (2.55). Assim, os
instantes de chaveamento so determinados pela comparao da corrente de entrada i
g
R
S
com a portadora Vc(t) no comparador mostrado no esquema de controle da Figura 2.15.
38
Captulo 2 Reviso Bibliogrfica
C. Gerao dos Pulsos de gatilho
Em cada perodo de chaveamento, a portadora Vc(t) gerada usando o integrador
com reset. O integrador iniciado pela subida do clock. A corrente de entrada medida
comparada com a portadora Vc(t), e a sada do comparador fornecem diretamente o pulso
de gatilho da chave S2. O pulso complementar de S2 gatilha S1.
D. Balano das tenses no Capacitor
O desbalano nas tenses dos capacitores, que uma situao no desejada,
controlado atravs da portadora Vc(t). Se uma das tenses, V
01
ou V
02
se torna maior ou
menor que Vdc/2, os controladores que geram V
m1
e V
m2
tero suas sadas modificadas, o
que ir interferir diretamente na forma de onda da portadora. Com a portadora modificada,
consequentemente a largura dos pulsos de gatilho de S1 e S2 ser modificada, promovendo
o balano de energia entre os capacitores e mantendo suas tenses balanceadas.
2. Simulao e resultados do primeiro caso
O circuito do retificador da Figura 2.13, bem como o seu circuito de controle,
foram simulados no PSCAD/EMTDC
=
=
=
E d v
E d v
E d v
cn CN
bn BN
an AN
) 1 (
) 1 (
) 1 (
As tenses nos ns A, B e C referidos ao n O so dadas por:
. (2.58)
=
=
=
Lc c C
Lb b B
La a A
i L j v v
i L j v v
i L j v v
&
& &
&
& &
&
& &
0
0
0
As tenses nos indutores so desprezadas, uma vez que a operao em alta
frequncia faz com que a tenso sobre ele seja muito menor que a tenso da fonte. Logo,
42
Captulo 2 Reviso Bibliogrfica
+ =
=
=
) 120 ( 2
) 120 ( 2
) ( 2
0
0
0
t sen V v v
t sen V v v
t sen V v v
i c C
i b B
i a A
. (2.59)
Atravs da anlise das tenses de fase-neutro e das tenses de polo, chega-se a
seguinte relao:
c
b
a
CN
BN
AN
v
v
v
v
v
v
3
2
3
1
3
1
3
1
3
2
3
1
3
1
3
1
3
2
. (2.60)
A combinao de (2.57) e (2.60) fornece a relao entre os ciclos de trabalho e as
tenses de fase.
c
b
a
cn
bn
an
v
v
v
E
d
d
d
1
3
2
3
1
3
1
3
1
3
2
3
1
3
1
3
1
3
2
(2.61)
Uma vez que a matriz de (2.61) no-singular, no possui uma nica soluo. O
autor props ento uma soluao para o sistema, seja:
+ =
+ =
+ =
E
v
K K d
E
v
K K d
E
v
K K d
c
cn
b
bn
a
an
2 1
2 1
2 1
. (2.62)
Substituindo (2.62) em (2.61) resulta o seguinte: o parametro K2 = -1 e K1 pode ser
qualquer valor dentro do limite
. 1 1
E
v
K
E
v
a a
+ (2.63)
43
Captulo 2 Reviso Bibliogrfica
Podendo assim escrever (2.62) como sendo:
1
1
1
1
1
1
1
1
1
K
d
K E
v
K
d
K E
v
K
d
K E
v
cn c
bn b
an a
. (2.64)
Uma vez que o retificador tem que ser visto pela fonte como uma
resistncia equivalente Re, e introduzindo o ganho do sensor de corrente R
S
, tem-se:
=
=
=
1
1
1
1
1
1
1
1
1
K
d
i R
R K E
R
K
d
i R
R K E
R
K
d
i R
R K E
R
cn
c S
S
e
bn
b S
S
e
an
a S
S
e
. (2.65)
Quiao e Smedley definiram a sada do controlador de tenso como sendo:
e
S
m
R
K R E
V
1
= , (2.66)
assim (2.65) pode ser escrita da forma
=
=
=
1
1
1
K
d
V V i R
K
d
V V i R
K
d
V V i R
cn
m m c S
bn
m m b S
an
m m a S
. (2.67)
A Equao (2.67) a lei de controle para as correntes de entrada do retificador da
Figura 2.19. Ela pode ser implementada atravs do controle de um ciclo (One Cycle
Control), isto , utilizando um integrador com reset e alguns componentes lineares e
lgicos. Na implementao, o integrador realizar a funo
t
V
m
, em que t = d
an
T
S
e =
K
1
T
S
.
O esquema do controlador do circuito da Figura 2.19 mostrado na Figura 2.20. O
filtro passa-baixas mostrado no esquema, serve para retirar os rudos das correntes que
foram adquiridas.
44
Captulo 2 Reviso Bibliogrfica
Figura 2.20 Controle em um ciclo do retificador boost trifsico em ponte a trs fios.
2. Simulaco e Resultados
O retificador simulado no PSCAD/EMTDC
e o circuito de controle so
apresentados no esquema da Figura 2.21. Na Tabela 2.2, so mostrados os parmetros da
simulao, de acordo com (QIAO e SMEDLEY, 2003).
Tabela 2.2 Parmetros da simulao do segundo caso.
P
0
540 W
V
gRMS
90 V
V
0REF
420 V
f
sw
50 kHz
L 300 H
C
1
,C
2
470 F
45
Captulo 2 Reviso Bibliogrfica
(a)
(b)
Figura 2.21 Esquema das Simulaes
(a) Retificador; (b) circuito de controle.
Os grficos das variveis de interesse do retificador esto apresentados na Figura
2.22. Foram gerados os grficos da tenso e da corrente na fase a de entrada do
retificador. Pode-se verificar que a corrente est praticamente em fase com a tenso,
porm, uma vez que no foram usados os filtros passa-baixa, a corrente apresenta-se
ruidosa. Tambm mostrado o grfico da tenso no barramento c.c., onde possvel ver
que a tenso segue o valor de referncia fixado. A corrente est com ganho de 10.
46
Captulo 2 Reviso Bibliogrfica
(a)
(b)
Figura 2.22 Resultados das simulaes do retificador boost trifsico em ponte:
(a) tenses e corrente nas fases; (b) tenso no barramento c.c..
2.3.5.3. Terceiro caso: Retificador boost trifsico a quatro fios
O terceiro circuito encontrado que foi simulado o proposto por (GHOSH e
NARAYANAN, 2008). Trata-se de um retificador trifsico a quatro fios e trs braos, com
capacitor dividido no barramento c.c., como mostrado na Figura 2.23. O trabalho aplica o
conceito de controle indireto da corrente, sem o uso de sensores de tenso para o controle
das correntes de entrada e da tenso no barramento c.c. do retificador.
No trabalho tambm aplicado o conceito da modulao PWM, mas de forma
diferenciada. Comumente, as trs correntes de referncia geradas pelo controlador so
comparadas com uma nica portadora triangular de alta frequncia. No referido trabalho,
47
Captulo 2 Reviso Bibliogrfica
so usadas trs portadoras triangulares de alta frequncia defasadas de 120 uma da outra.
Cada portadora comparada com uma referncia de corrente.
Figura 2.23 Retificador trifsico de trs braos com capacitor dividido na sada.
1. Anlise e Esquema de controle
Retificadores trifsicos, como o apresentado na Figura 2.23, podem ser analisados
como trs retificadores monofsicos em meia-ponte independentes, compartilhando o
barramento c.c.. No circuito da Figura 2.24, mostrado o retificador monofsico em meia-
ponte que representa a fase j do trifsico. Assim a anlise do retificador feita para um
retificador monofsico e estendida por analogia ao retificador completo.
Ghosh e Narayanan partem do pressuposto que a corrente mdia de entrada da fase
j, I
j
, proporcional tenso de entrada da fase j, V
j
, como explicitado na Equao (2.68).
e
j
j
R
v
I = , (2.68)
onde j = a, b, c e R
e
a resistncia emulada do conversor. Com esse pressuposto, o
conversor possuir correntes de entrada que sero uma rplica da tenso de entrada e que
estaro fase com elas. Outra condio de projeto do controle, que em cada ciclo de
chaveamento, as chaves operem complemetarmente, ou seja, S
ij
opera com ciclo de
trabalho de D
j
e S
2j
com ciclo de trabalho de (1-D
j
).
48
Captulo 2 Reviso Bibliogrfica
Figura 2.24 - Circuito monofsico em meia ponte representando a fase j.
A anlise comea com a tenso mdia de plo para cada perodo de chaveamento,
que dada por:
( )
2
1 2
2
D
j
dc
Pj
V
D
V
V + = , (2.69)
onde V
dc
= V
01
+V
02
e V
D
= V
01
V
02
. Usando a Equao (2.71) em (2.70) , e introduzindo o
ganho do sensor de corrente, R
S
, tem-se:
( )
e
S D
j
e
S dc
S j
R
R V
D
R
R V
R I
2
1 2
2
+ =
. (2.70)
Definindo a sada do controlador de tenso como sendo
e
S dc
M
R
R V
V
2
= (2.71)
e
e
S D
M
R
R V
V
2
= . (2.72)
Substituindo (2.71) e (2.72) em (2.70) e fazendo as devidas redues tem-se:
+ =
m
m S j
j
V
V R I
D 1
2
1
(2.73)
49
Captulo 2 Reviso Bibliogrfica
De (2.73), define-se
m
m S j
j j
V
V R I
D m
= = 1 2 como sendo a referncia de tenso
da fase j, a ser comparada com V
cj
que a portadora triangular da fase j. Substituindo m
j
em (2.69), tem-se:
2 2
D dc
m
m S j
Pj
V V
V
V R I
V +
= (2.74)
O esquema do controlador que realiza a equao de controle (2.74), mostrado na
Figura 2.25.
Figura 2.25 Esquema do controlador para o retificador da trifsico da Figura 2.23.
2. Simulaes e Resultados
Da mesma forma que foi feita anteriormente, os circuitos da Figura 2.23 e da
Figura 2.25 foram simulados atravs do PSCAD/EMTDC
. Os esquemas da simulao so
mostrados na Figura 2.26. Para este caso, foram feitas simulaes com cenrios
diferenciadas na tenso de entrada, isto foi feito para verificar o comportamento das
correntes de entrada do retificador quando a fonte no senoidal ou no equilibrada.
A. Cenrio 1: Tenses de fase balanceadas
Primeiramente o retificador foi simulado com tenses de entrada senoidais e
balanceadas. O resultado obtido foram correntes senoidais e em fase com a tenso de
entrada. A tenso no barramento c.c. se manteve no valor de referncia. Os resultados para
esta primeira simulao esto mostrado nos grficos da Figura 2.27.
50
Captulo 2 Reviso Bibliogrfica
B. Cenrio 2: Tenso de alimentao com 5 harmonico
A tenso de entrada foi modificada de forma que apresentasse 10% de 5
harmnico. Os resultados mostraram que como previsto, a corrente de entrada uma
rplica da tenso de entrada, apresentando tambm harmonico de 5 ordem. A tenso no
barramento c.c., por sua vez, continuou alcanando a referncia. Os resultados para esta
simulao esto nos grficos da Figura 2.28.
(a)
(b)
Figura 2.26 Esquema da Simulao do Retificador PWM trifsico da Figura 2.23.
(a) Circuito do Retificador; (b) Circuito do controlador.
51
Captulo 2 Reviso Bibliogrfica
t(s)
0.000 0.050 0.100
-200
-150
-100
-50
0
50
100
150
200
v
a
(
V
)
e
i
a
(
A
)
va ia
-200
-150
-100
-50
0
50
100
150
200
v
b
(
V
)
e
i
b
(
A
)
vb ib
-200
-150
-100
-50
0
50
100
150
200
v
c
(
V
)
e
i
c
(
A
)
vc ic
(a)
t(s)
0.000 0.050 0.100 0.150 0.200 0.250 0.300 0.350 0.400 0.450 0.500
0
100
200
300
400
v
0
1
(
V
)
e
v
0
2
(
V
)
v01 v02
0
100
200
300
400
V
d
c
(
V
)
vdc
(b)
Figura 2.27 Resultados da simulao do retificador trifsico da Figura 2.23 para o cenrio 1.
(a)Tenses e correntes na entrada (as correntes esto em escala 10:1); (b) Tenses no capacitores e tenso no
barramento c.c..
52
Captulo 2 Reviso Bibliogrfica
t(s)
0.000 0.010 0.020 0.030 0.040 0.050 0.060 0.070 0.080 0.090 0.100
-200
0
200
v
a
e
i
a
va ia
-200
0
200
v
b
e
i
b
vb ib
-200
0
200
v
c
e
i
c
vc ic
(a)
0.00 0.10 0.20 0.30 0.40 0.50
0
100
200
300
400
v
0
1
e
v
0
2
v01 v02
0
100
200
300
400
V
d
c
vdc
(b)
Figura 2.28 - Resultados da simulao do retificador da Figura 2.23 para o cenrio 2.
(a) Tenses e correntes na entrada (as correntes esto em escala 20:1); (b) Tenses no capacitores e tenso
no barramento c.c..
C. Cenrio 3: Tenso de alimentao com 5 e 7 harmonico
Foi adicionado tenso de entrada do retificador 5 harmnico com amplitude de
10% e 7 harmonico com amplitude de 5% do valor nominal de tenso da fonte. Os
resultados mais uma vez mostraram que a corrente de entrada uma rplica da tenso de
entrada, apresentando tambm harmonicos de 5 e de 7 ordem. A tenso no barramento
53
Captulo 2 Reviso Bibliogrfica
c.c. alcanou a referncia. Os resultados para esta simulao esto nos grficos da Figura
2.29.
D. Cenrio 4: Tenso de entrada desequilibrada
Foi inserido desbalano na tenso da fonte de entrada, mantendo a sua forma
senoidal. A tenso da fase b foi reduzida em 15% e teve deslocamento de fase de -10 e a
tenso na fase c foi reduzida em 9% e teve deslocamento de fase de +5.
Da mesma forma, as correntes de entrada tambm apresentaram leve desbalano,
porm, contnuaram senoidais e seguindo a tenso da fonte. A tenso no barramento c.c.
ficou mantida no valor de referncia. Os resultados desta simulao esto apresentados nos
grficos da Figura 2.30.
t(s)
0.000 0.010 0.020 0.030 0.040 0.050 0.060 0.070 0.080 0.090 0.100
-200
-100
0
100
200
v
a
e
i
a
va ia
-200
-100
0
100
200
v
b
e
i
b
vb ib
-200
-100
0
100
200
v
c
e
i
c
vc ic
(a)
54
Captulo 2 Reviso Bibliogrfica
t(s)
0.00 0.10 0.20 0.30 0.40 0.50
0
100
200
300
400
v
0
1
e
v
0
2
v01 v02
0
100
200
300
400
V
d
c
vdc
(b)
Figura 2.29 - Resultados da simulao do retificador trifsico para o cenrio 3.
(a) Tenses e correntes na entrada (as correntes esto em escala 20:1); (b) Tenses no capacitores e tenso
no barramento c.c..
(a)
t(s)
0.000 0.010 0.020 0.030 0.040 0.050 0.060 0.070 0.080 0.090 0.100
-200
-150
-100
-50
0
50
100
150
200
v
a
,
v
b
,
v
c
va vb vc
(b)
t(s)
0.000 0.010 0.020 0.030 0.040 0.050 0.060 0.070 0.080 0.090 0.100
-200
-150
-100
-50
0
50
100
150
200
i
a
,
i
b
e
i
c
ia ib ic
55
Captulo 2 Reviso Bibliogrfica
t(s)
0.000 0.010 0.020 0.030 0.040 0.050 0.060 0.070 0.080 0.090 0.100
-200
-150
-100
-50
0
50
100
150
200
v
a
,
i
a
va ia
-200
-150
-100
-50
0
50
100
150
200
v
b
,
i
b
vb ib
-200
-150
-100
-50
0
50
100
150
200
v
c
,
i
c
vc ic
(c)
(d)
t(s)
0.00 0.10 0.20 0.30 0.40 0.50
0
50
100
150
200
250
300
350
400
v
0
1
,
v
0
2
v01 v02
0
100
200
300
400
V
d
c
vdc
Figura 2.30 - Resultados da simulao do retificador trifsico para o cenrio 4.
(a) tenses desbalanceadas na fonte; (b) correntes de entrada desbalanceadas (as correntes esto em escala
10:1); (c) Tenses e correntes na entrada; (d)Tenses no capacitores e tenso no barramento c.c..
De acordo com os resultados apresentados nas Figuras 2.27, 2.28, 2.29 e 2.30,
pode-se notar que no algoritmo de controle proposto, a corrente uma rplica a tenso de
entrada, independente da forma de onda da tenso.
O grande objetivo de controle da maioria dos autores manter o fator de potncia
unitrio no PAC, o que faz com que possa contnuar havendo correntes distorcidas na
56
Captulo 2 Reviso Bibliogrfica
57
entrada do retificador, desde que as tenses no PAC estejam distorcidas. Essa situao de
tenso distorcida no PAC, como mostrado no Captulo 1, pode ocorrer quando cargas no
lineares estiverem conectadas uma barra do sistema, dependendo do nvel de distoro da
corrente destas cargas no lineares, a tenso do barramento tambm apresentar distoro
devido queda de tenso na impedancia da linha. A tenso distorcida do barramento ir
alimentar outras cargas que porventura estejam ligadas ao barramento.
2.4. Concluses
Neste captulo foram apresentadas a reviso bibliogrfica de algumas estratgias de
controle para retificadores boost bidirecionais encontradas na literatura. Dentro das
estratgias estudadas, trs foram simuladas, com o objetivo de mostrar o comportamento
das correntes de entrada do retificador, e mostrar que elas no alcanam o objetivo de
controle caso a tenso de entrada do retificador seja distorcida.
Foi apresentada uma reviso do conceito de fator de potncia e de taxas de
distoro harmnica, mostrando ainda as simplificaes que comumente so adotadas na
prtica. Uma explanao dos retificadores convencionais tambm foi mostrada, com os
principais problemas que estes equipamentos causam ao sistema eltrico como um todo.
Para contornar esses problemas, dispe-se de retificadores trifsicos convencionais com
elementos passivos e retificadores ativos, com elevado fator de potncia na entrada.
Comparando-se os dois grupos foram apresentadas vantagens e desvantagens para os dois,
de forma que a opo por um ou outro depende de cada aplicao.
Os retificadores passivos propiciam melhora na qualidade das correntes,
comparados aos convencionais, com elevada robustez e simplicidade, alm do baixo custo,
se comparado aos retificadores PWM. Alm disso, podem operar praticamente em
qualquer faixa de potncia. Por outro lado, apresentam elevado peso e volume, no h
regulao da tenso de sada, alm da dificuldade de se adequarem a normas de qualidade
de energia. Com os retificadores controlados, empregando modulao PWM, so obtidas
correntes de melhor qualidade, adequando-se mais facilmente a normas rgidas, tem-se
tambm regulao da tenso de sada, alm de baixo peso e volume. No entanto
apresentam maior custo e complexidade.
Captulo 3
ESTRATGIAS DE CONTROLE PROPOSTA PARA
CONVERSORES C.A.-C.C.
3.1. Introduo
Neste captulo ser apresentada a estratgia de controle para retificadores boost
PWM que o trabalho prope. Como dito anteriormente, a maioria das estratgias de
controle encontradas na literatura no contemplam a situao que a fonte de alimentao
apresenta distoro ou desequilbrio, fazendo com que a corrente controlada seja uma
rplica desta tenso com fator de potncia unitrio. Na estratgia aqui proposta, o objetivo
de controle obter fator de potncia prximo a unidade, manter a tenso no barramento
c.c. igual ao valor de referncia e principalmente fazer com que a corrente de entrada do
retificador seja senoidal independente da forma de onda da tenso no PAC.
O controle ser formado por um lao de controle da tenso do barramento c.c., que
far uso de um controlador PI para minimizar o erro entre a tenso medida e a tenso de
referncia. E um lao de controle de corrente, que far uso apenas de um controlador P. As
variveis medidas do circuito de potncia sero as tenses de entrada, as correntes de
entrada e a tenso no barramento c.c.
Para alcanar o objetivo de manter a corrente senoidal mesmo com a tenso da
fonte no senoidal, ser usado mtodos de estimao recursiva. Para o caso onde a tenso
apresentar distoro, sero estimados as componentes fundamentais da tenso em casa
fase, e estas sero usadas no controle. No caso de termos a fonte com desequilbrio, a
estimao ser feita para determinar a componente de seqncia positiva das tenses de
cada fase, que sero usadas na gerao da corrente de referncia.
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
3.2. Estratgia de Controle Proposta para Retificadores boost
Monofsicos
Nesta seo ser mostrada a estratgia de controle para os retificadores boost
monofsicos em meia-ponte, o controle para o boost em ponte-completa semelhante.
Inicialmente ser considerada a fonte senoidal, onde no ser necessria a etapa de
estimao da componente fundamental. Em seguida ser mostrada a estratgia com a etapa
de estimao, para a situao em que a tenso apresente distoro.
3.2.1. Controle para a fonte de alimentao senoidal
O controle composto por um lao de controle de tenso, que responsvel pelo
ajuste da tenso no barramento c.c., e por um lao de controle de corrente, que determina a
tenso no indutor de entrada do retificador e, conseqentemente, a corrente que circula
sobre ele, de forma a manter a corrente senoidal na entrada do retificador. Para um circuito
de um retificador monofsico como o apresentado na Figura 3.1, o diagrama do controle
proposto mostrado na Figura 3.2, onde possvel verificar o lao de controle de tenso e
o lao de gerao da corrente de referncia.
A anlise do lao de controle da tenso do barramento c.c. comea com o clculo
da energia que dever ser injetada nos capacitores do barramento para que este armazene a
carga eltrica que far com que a tenso em seus terminais seja igual ao valor de
referncia. Sendo a potncia a ser injetada no capacitor da forma:
,
2
1
2
=
cc c
CV
dt
d
P (3.1)
No domnio da frequncia tem-se:
.
2
1
2
1
2
2
=
cc
c
cc c
V
sC
P
e CV s P
(3.2)
Chamando de P
L
a potncia da carga conectada ao barramento c.c., a potncia do
capacitor ser dada por:
59
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
2
2
1
cc
L ent
L ent c
V
sC
P P
e P P P
=
=
(3.3)
Nomeando o sinal de sada do controlador PI de potncia de entrada (P
ent
) do
conversor, formado o lao de tenso. Do lao de tenso retirada uma varivel, a
potncia de entrada do retificador, que usada para calcular o valor da condutncia do
retificador, como mostrado na Equao (3.4). Esta condutncia multiplicada pela tenso de
entrada fornecer a corrente de referncia a ser seguida pelo conversor, de acordo com o
que est mostrado na Equao (3.5).
,
2
gRMS
ent
V
P
g = (3.4)
(3.5) .
ref
I vg g =
O lao de corrente utiliza a corrente de referncia e a corrente medida na entrada do
conversor. Atravs de um controlador proporcional determinada a tenso que dever
existir no indutor de entrada, e conseqentemente a corrente que circular por ele. Tem-se
ento a formao do lao de corrente. Com o valor da tenso imposta sobre o indutor,
possvel calcular a tenso que dever existir nos terminais do conversor (v
conv
) para que a
corrente seja senoidal. A tenso nos terminais do conversor que ser usada na etapa da
modulao PWM, que a etapa de gerao dos gatilhos para o fechamento e a abertura dos
IGBTs.
Figura 3.1- Retificador boost Monofsico.
60
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
2
1
RMS
V
R sL+
1
Figura 3.2 Diagrama da estratgia de controle proposta para o retificador monofsico com tenso de
entrada senoidal.
A partir do diagrama mostrado na Figura 3.2, chega-se s funes de transferncia
de malha fechada do controle. Com as funes de transferncia podem-se determinar os
parmetros dos controladores para os circuitos simulados. Sendo a funo de transferncia
do controlador PI da forma
+
=
s
z s
k s C
dg
dg
) ( , para o lao de controle da tenso tem-se:
C
z k
s
C
k
s
C
z k
s
z
s G
dg dg dg
dg dg
dg
+ +
+ =
2
1
1 ) ( (3.6)
Escolhendo a frequncia natural do sistema,
n
= 10 Hz e o fator de amortecimento = 1,
possvel determinar os valores de k
dg
e z
dg
, os quais vo depender exclusivamente do
valor do capacitor do barramento c.c. Como nos circuitos simulados o valor do capacitor
2200 F, os valores dos parmetros sero: k
dg
= 0,2765 e z
dg
= 31,41.
Para o lao de corrente a condio que k
p
seja muito maior que R, escolhe-se
ento k
p
= 20.
. ) (
+
+
=
L
k R
s
L
k
s H
p
p
(3.7)
61
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
3.2.2. Controle para fonte de alimentao distorcida
O controle para o caso geral, que aborda a situao onde h distoro na tenso de
entrada do retificador apresentado na Figura 3.3. Na figura apresentado o bloco de
estimao, onde calculada a componente fundamental da tenso bem como o seu valor
RMS. Estes valores estimados so as variveis que sero usadas no algoritmo de controle
para gerar a corrente de referncia. Uma vez que a componente fundamental puramente
senoidal, a corrente de referncia ser senoidal.
O mtodo de estimao usado nas simulaes a Transformada Rpida de Fourier
(FFT), o qual vai informar o valor da componente fundamental do sinal de tenso na
entrada do retificador e o seu valor RMS.
Figura 3.3 Diagrama da Estratgia de controle para retificador monofsico para o caso de tenso de entrada
distorcida.
62
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
3.3. Estratgia de Controle Proposta para Retificadores boost Trifsicos
Para os retificadores boost trifsicos, a estratgia de controle ter trs laos de
controle da corrente, um para cada fase. Da mesma forma que para o caso monofsico, ser
calculada a potncia de entrada, que a sada do controlador PI, e com esse valor de
potncia ser calculado o valor da condutncia do retificador. O valor da condutncia ser
usado para calcular as correntes de referncia de cada fase.
Desta forma sero geradas trs tenses v
conva
, v
convb
e v
convc
, que correspondem s
tenses nas fases de cada brao do retificador. Estas tenses sero usadas na etapa de
modulao PWM para gerao dos pulsos de gatilho para o chaveamento dos IGBTs.
3.3.1. Controle para tenso de entrada senoidal
O esquema do controle para o retificador boost trifsico em que as tenses no PAC
so senoidais, apresentado na Figura 3.4. Pode-se ver no diagrama o lao de controle da
tenso no barramento c.c e os trs laos de gerao da corrente de referncia, que utiliza o
valor rms trifsico da tenso de entrada no clculo da condutncia.
3.3.2. Controle para tenso de entrada distorcida
Em casos reais no sistema eltrico, a tenso no PAC no senoidal. Isto se d
devido ao fato de circular pelas linhas correntes no senoidais, e atravs da queda de tenso
nas indutncias das linhas ocorre a distoro na forma de onda da tenso entregue aos
consumidores. Assim, a estimao da componente fundamental da tenso no PAC faz com
que o objetivo de controle que de ter correntes senoidais na entrada do retificador seja
mais facilmente alcanado.
A etapa de estimao fornecer para a estratgia de controle as componentes
fundamentais das trs tenses de fase da entrada do retificador, bem como o valor RMS
das tenses fundamentais. Estes valores so os valores que sero usados nos clculos
executados pelo controle, similarmente ao caso do retificador monofsico. O clculo da
corrente de referncia ser executado usando as componentes fundamentais da tenso de
cada fazer, e o valor RMS das tenses fundamentais usado para o clculo da condutncia.
63
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
O diagrama do controle para o caso te tenso distorcida no PAC mostrado na
Figura 3.5.
2
2
1
vref
PI
sC
1
pent
2
1
SRMS
V
+
-
+
-
p
carga
g
Condutancia
2
2
1
vcc
2
2
1
vcc
g
X
va
ref
ia
+
-
ia
P
La
v R sL
1
ia
va
vconva
g
X
vb
ref
ib
+
-
ib
P
Lb
v R sL
1
ib
vb
vconvb
g
X
vc
ref
ic
+
-
ic
P
Lc
v R sL
1
ic
vc
vconvc
Figura 3.4 Diagrama da estratgia de controle para o retificador trifsico com tenso de entrada senoidal.
3.3.3. Controle para tenso de entrada desequilibrada
Para o caso de desequilbrio na tenso de entrada do retificador, a etapa de
estimao dever fornecer para o algoritmo de controle as tenses de seqncia positiva de
cada fase. Pois sabendo que as tenses de seqncia positiva so as componentes que
equivalem a um sistema equilibrado, usando-as para gerar a corrente de referncia, as
mesmas sero equilibradas, logo, as correntes de entrada do retificador tambm sero
64
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
equilibradas. O diagrama da estratgia de controle para o caso de fontes desequilibradas
mostrado na Figura 3.6.
+
-
+
-
+
-
Figura 3.5 Diagrama da estratgia de controle para o retificador trifsico com tenso de entrada distorcida.
65
Capitulo 3 - Estratgias de Controle Proposta para Conversores c.a-c.c.
66
Figura 3.6 Diagrama da estratgia de controle para o retificador trifsico com tenso de entrada
desequilibrada.
Captulo 4
RESULTADOS
4.1. Introduo
Neste captulo sero apresentados os resultados obtidos com a utilizao da
estratgia de controle proposta. Inicialmente sero mostrados os resultados de simulaes
executadas no PSCAD/EMTDC
mostrado na Figura 4.3 e os resultados da simulao so mostrados na Figura 4.4.
De acordo com os resultados apresentados, possvel perceber que a estratgia de
controle proposta cumpre o seu objetivo de manter a corrente de entrada senoidal mesmo
tendo a tenso de alimentao no-senoidal. O fator de potncia para este caso ficou em
0,989 e a DHT foi de 3,18%. A tenso no barramento c.c. foi controlada e se manteve igual
ao valor de referncia.
Figura 4.3 Diagrama da Simulao no PSCAD/EMTDC
para o retificador
trifsico com a tenso de entrada desequilibrada apresentado na Figura 4.17. No circuito
pode-se ver o bloco de estimao das componentes de seqncia positiva e o uso destas
componentes nos laos de controle da corrente.
Os resultados da simulao esto apresentados na Figura 4.18. Na Figura so
mostradas as tenses de entrada em cada fase, as correntes de entrada, a tenso e a corrente
na fase a, as correntes de referncia e a tenso no barramento c.c. De acordo com os
resultados, pode-se perceber que as correntes so praticamente senoidais e que esto em
fase com as tenses. Nota-se tambm que as correntes no apresentam desequilbrio,
diferentemente das tenses de entrada, e seguem a corrente de referncia, como visto na
Figura 4.158(d). O fator de potncia para este caso de 0,990 e a DHT = 2,77%.
86
Capitulo 4 - Resultados
(a)
(b)
(c)
(d)
4.16 - Resultados da simulao no PSCAD/EMTDC