Cursul 1

1.1. Procese industriale. Sisteme cu stări finite
Prin proces industrial se înţelege un ansamblu de transformări mecanice, electrice sau de altă natură care au loc în instalaţii industriale. Procesele sunt descrise prin relaţiile cauzale care există între mărimile de intrare şi de ieşire ale procesului (fig.1.1).
PERTURBATII

MARIMI DE INTRARE

PROCES Figura 1.1

MARIMI DE IESIRE

Mărimile de ieşire, numite şi mărimi reglate, sunt acelea care caracterizează modul de desfăşurare al procesului, variaţia (valoarea) lor constituind obiectul conducerii procesului. Mărimile de intrare sunt acelea care determină în mod cauzal variaţia mărimilor de ieşire. Ele se împart în două categorii: - mărimi comandate, numite şi comenzi, care se modifică manual sau automat astfel încât să se asigure desfăşurarea procesului conform obiectivelor impuse; - mărimi necomandate, numite şi perturbaţii, de care depinde desfăşurarea procesului, dar ale căror valori nu pot fi controlate în scopul conducerii procesului, ci se modifică independent. Clasificarea setului de mărimi de intrare se face de către proiectant. Un exemplu este cel al unui robot destinat asamblării automate (fig.1.2).

ROBOT BANDA TRANSPORTOARE BANC DE ASAMBLARE

Figura 1.2

Obiectivul acestui proces este de a prelua o anumită piesă de pe banda transportoare şi a o monta într-o poziţie bine determinată pe bancul de asamblare. Este un proces complex cu mai multe mărimi de ieşire: poziţia braţului robotului, poziţia şi prezenţa piesei în sistemul de prindere, poziţia finală a piesei. Mărimile de intrare pentru proces sunt: tipurile de piese existente pe banda transportoare şi poziţia lor, starea unor motoare de acţionare, a unor microîntrerupătoare şi a unor limitatoare de cursă, a unor traductoare de poziţie şi altele. Procesul este condus prin comenzi de pornire şi oprire a motoarelor de acţionare, comenzi de prindere şi desprindere a pieselor, etc. Aparatura destinată conducerii procesului constituie aşa numitul “sistem de conducere”. Sistemul de conducere urmăreşte desfăşurarea procesului şi generează comenzile către proces în scopul realizării obiectivelor impuse. Clasificarea mărimilor de intrare ale procesului în comenzi şi perturbaţii este o operaţie necesară în vederea elaborării temei de proiectare a sistemului de conducere. Unele mărimi de ieşire ale procesului, unele perturbaţii precum şi un program de desfăşurare a procesului constituie mărimi de intrare ale sistemului de conducere (fig.1.3).
PERTURBAŢII PROGRAM DE DESFĂŞURARE MĂRIMI DE IEŞIRE

A
PROCESULUI

SISTEM DE CONDUCERE

COMENZI

PROCES

Figura 1.3

În funcţie de modul de funcţionare, sistemele de conducere se clasifică în sisteme continue şi sisteme discrete (sisteme cu stări finite). În principiu orice sistem care operează la momente discrete de timp şi a cărui intrări, ieşiri şi structură internă işi pot atribui numai un număr finit de configuţii distincte, poartă denumirea de sistem discret sau sistem cu stări finite. Circuitele de comutaţie constituie componentele de bază în proiectarea sistemelor de conducere discrete moderne şi studiul lor constituie obiectivul prezentului curs. Mai trebuie subliniat că sistemele de conducere discrete pot conduce atât procese continue cât şi procese discrete.

1.2 Discretizarea, eşantionarea, cuantizarea
Atunci când sistemul de conducere este un sistem cu stări finite şi informaţia pe care trebuie să o utilizeze este continută în mărimi continue, aceste mărimi sunt supuse unui proces de discretizare. Discretizarea se realizează cu CAN, acestea fiind dispozitive care transformă mărimea continuă aplicată la intrare într-un număr furnizat la ieşire, număr ce este funcţie de valoarea mărimii de intrare. Conversia analog-numerica, prin care unei mărimi care variază continuu în timp şi care poate lua o infinitate de valori i se asociază o secvenţă de numere, constă dintr-un proces de eşantionare şi unul de cuantizare (fig.1.4 a, b, c).
u u

0 1T 2T 3T 4T 5T 6T 7T a

t

6 5 4 3 2 1 0
b

u

t
Figura 1.4

0
c

t

Eşantionarea constă în preluarea valorilor mărimii continue numai în anumite momente, de obicei la intervale constante de timp. Intervalul de eşantionare se alege în funcţie de banda de frecvenţă a semnalului continuu astfel încât acesta să se poată reconstitui din eşantioanele extrase. Conform teoremei eşantionării, dependenţa dintre perioada de eşantionare T şi frecvenţa maximă din spectrul semnalului continuu f max , este:
T< 1 2 f max

(1.1)

Cuantizarea constă în asocierea unui număr pentru toate valorile semnalului continuu cuprinse într-un interval denumit cuantă. Se defineşte o cuantizare liniară şi una neliniară.

1.3 Sisteme de numeraţie
Numerele pot fi reprezentate în diferite moduri în funcţie de sistemul de numeraţie utilizat. Dintre sistemele de numeraţie folosite o mai largă

răspândire au sistemul zecimal, binar, octal şi hexazecimal. Toate aceste sisteme de numeraţie sunt sisteme poziţionale caracterizate prin faptul că ponderea fiecărei cifre din reprezentarea unui număr depinde de poziţia acesteia în reprezentare. În general, într-un sistem de numeraţie cu o bază pozitivă întreagă “b”, un numar oarecare N se exprimă în felul următor: (1.2) N b → a n a n −1  a1 a 0 iar valoarea lui poate fi determinată cu formula: (1.3) N = a n .b n + a n −1 .b n −1 +  + a1b + a 0 (a) Sistemul de numeraţie zecimal (b=10) este sistemul cel mai frecvent folosit în elementele care realizează interacţiunea dintre om şi sistem (introducerea datelor, afişarea rezultatelor). La reprezentarea numerelor se utilizează zece cifre. (b) Sistemul de numeraţie binar (b=2) este sistemul utilizat pentru reprezentarea internă a numerelor în sistemele de calcul. La reprezentarea numerelor în sistem binar se folosesc două cifre: 0 şi 1. Exemplu: N 2 → 1101 N = 1.2 3 + 1.2 2 + 1 = 13 (c) Sistemul octal de numeraţie (b=8) este utilizat la introducerea şi extragerea datelor numerice în sisteme mici de calcul pentru simplificarea dispozitivelor de conversie. La reprezentare se folosesc 8 cifre. Ex: N 8 → 361 N = 3.8 2 + 6.8 + 1 = 241 Conversia din sistemul octal în sistemul binar se face înlocuind fiecare cifră octală cu reprezentarea ei binară. Ex: 3618 ↔ 0111100012 Conversia inversă, din sistem binar în sistemul octal, se face înlocuind fiecare grup de 3 cifre alăturate, începând cu cifra cea mai puţin semnificativă, cu cifra octală corespunzătoare. Ex: (d) Sistemul hexazecimal de numeraţie este asemănător cu sistemul octal şi are aceeasi destinaţie, cu precizarea că este preferat deoarece conduce la o reprezentare foarte compactă a numerelor ceea ce constituie un avantaj real atunci când volumul datelor de introdus este mare. Conversia din cod hexazecimal în cod binar şi invers se face după aceleasi principii ca şi pentru codul octal. Sistemul utilizează cele zece cifre din sistemul zecimal urmate de primele şase litere mari din alfabet.

4. numerele +53 si –53 se exprimă astfel: În reprezentarea prin complementul faţă de 1 numerele pozitive se reprezintă la fel ca şi în reprezentarea prin mărime şi semn. Pentru exemplul considerat avem: + 53 → 00110101 − 53 → 11001011 + 53 → 00110101 − 53 → 11001010 + 53 → 00110101 − 53 → 10110101 1. 1.1 Reprezentarea datelor numerice 1. iar cele negative se obţin în două etape: 1. 0 pentru numerele pozitive şi 1 pentru numerele negative.4.1. numerele pozitive se reprezintă la fel ca şi în reprezentarea prin mărime şi semn.reprezentarea prin mărime şi semn. Corespondenţa dintre elementele mulţimii simbolurilor şi elementele mulţimii succesiunilor de 0 şi 1 defineşte un cod.reprezentarea prin complementul faţă de 1.4 Coduri binare În sistemele numerice pentru reprezentarea numerelor şi a simbolurilor se utilizează succesiuni de cifre binare de 0 şi 1. . iar cele negative se obţin prin schimbarea fiecărei cifre din reprezentarea prin mărime şi semn cu complementul ei. într-un sistem de calcul în care se alocă 8 cifre pentru reprezentarea numerelor.1 Codul binar.2 Codul zecimal-binar 8421 . 2. mai puţin cifra de semn. .se adună o unitate la poziţia cea mai puţin semnificativă.se formează complementul faţă de 1. Celelalte cifre reprezintă mărimea numărului în cod binar natural.4. De exemplu. În reprezentarea prin mărime şi semn prima cifră reprezintă semnul şi este.reprezentarea prin complementul faţă de 2. prin convenţie.1. Reprezentarea numerelor binare cu semn Există trei moduri de reprezentare a numerelor binare cu semn: .1. Pentru numerele considerate avem: În reprezentarea prin complementul faţă de 2.

1: Adunând 3 cu 4 în cod BCD rezultă: 0011+ 0100 0111 Ex. Într-o codificare zecimal-binară fiecărei cifre zecimale îi corespunde o combinaţie de n ≥ 4 cifre binare.Codul zecimal-binar se foloseşte atunci când ponderea operaţiilor de prelucrare a datelor este mică în comparaţie cu ponderea operaţiilor de introducere/extragere (care se face în sistem zecimal) şi conversia în cod binar în vederea prelucrării este neeconomică.3 Coduri continue Codurile continue sunt frecvent intâlnite.1. alături de codul binar natural. 1000+ 1001 10001+ 0110 10111 corecţia corect 1. Pentru a obţine codul rezultatului corect care este 00010001BCD trebuie facută o corecţie adunând codul cifrei 6. De asemenea codurile zecimal-binare se folosesc în cazurile în care se cere efectuarea de calcule exacte asupra numerelor zecimale fracţionare. Dintre codurile zecimal-binare cel mai cunoscut este codul 8421 în care fiecare cifră zecimală este codificată separat cu 4 cifre binare. grupurile binare scriindu-se în ordinea în care au fost scrise cifrele zecimale. Pentru a putea fi definite este necesar ca .4.3: Adunând numerele 8 cu 9 în cod BCD ar trebui obţinut codul 00010111.(corespunzător combinaţiilor neutilizate) Ex. Ex. Ex: 53 → 01010011 BCD Observaţie: Întrucât din cele 16 combinaţii posibile ce se pot forma cu 4 cifre binare în codul 8421 (cod BCD) se folosesc numai 10.2: Adunând 4 cu 7 în cod BCD se obţine: 0100+ 0111 1011+ 0110 10001 => 7 rezultat corect rezultat corect -> acest număr nu există în cod BCD. operaţiile aritmetice cu numere codificate în cod BCD prezintă unele particularităţi. în dispozitivele numerice.

Într-un sistem de cifre două cifre se zic adiacente dacă diferă printr-o unitate. 450. Apoi. 470. numărate de la dreapta la stânga. COD BINAR NATURAL 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 COD BINAR REFLECTAT 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 . Codul binar natural reflectat. care este un cod ciclic. 469. cifre care la rândul lor sunt adiacente. pentru primele “m-1” cifre binare din cele “m” cifre binare ale cuvântului de cod.în prealabil să fie definită noţiunea de adiacenţă referitoare la cifre sau combinaţii de cifre. De exemplu numărul zecimal 460 are următoarele şase numere adiacente: 360. ultima combinaţie este adiacentă cu prima. În cazul particular al sistemului binar (nu există decât două cifre 0 şi 1 evident adiacente) două combinaţii adiacente sunt două combinaţii care au două cifre diferite numai într-un singur rang. 461.d. pentru primele “m-2” cifre se mai găseşte câte o axa de simetrie s. Ele se numesc reflectate deoarece. în cadrul fiecărei jumătăţi. în plus.5 este dat codul binar reflectat cu patru cifre binare alături de codul binar natural. poartă denumirea de cod Gray.m. dacă se inşiră cuvintele codului în ordinea naturală a numerelor pe care le codifică. Sunt adiacente de asemenea cifrele extreme.a. Dintre codurile binare continue ciclice cel mai frecvent folosite sunt codurile binare reflectate. el se numeşte continuu ciclic. Ca urmare.1. Dacă. Un cod cuprinzând toate combinaţiile posibile şi în care două combinaţii consecutive sunt adiacente se numeşte cod continuu. două combinaţii de cifre sunt adiacente dacă ele nu diferă decât prin cele două cifre ale unui singur rang. 560. se poate găsi o axă de simetrie faţă de care se reflectă cele “m-1” cifre binare ale cuvântului de cod. În fig.

Exemplu de cod alfa-numeric frecvent utilizat este codul ASCII. avem: a) circuite cu comutaţie dinamică.5 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 0 1. celor două stări distincte ale circuitelor de comutaţie li se vor asocia cele doua cifre ale codului binar: 0 şi 1. un tranzistor poate fi blocat sau saturat.10 simboluri pentru cifrele zecimale. . contactele unui releu pot fi închise sau deschise. În vederea utilizării lor la sinteza sistemelor de conducere cu stări finite. . distincte.1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 Figura 1. De exemplu. 1. . Circuitele cu comutaţie dinamică au fost primele circuite utilizate în sistemele de conducere şi au fost materializate de către releele electromagnetice. codificarea caracterelor alfanumerice se face cu 8 biţi. În mod obişnuit se codifică 90 de caractere distincte care cuprind: .52 de simboluri pentru literele mari şi mici ale alfabetului. Codificarea a 90 de caractere necesită minimum 7 biţi. b) circuite cu comutaţie statică.5 Circuite de comutaţie Prelucrarea şi păstrarea datelor în sistemele de conducere cu stări finite se realizează cu ajutorul unor circuite cu numai două stări stabile.28 de simboluri pentru caractere speciale. bobina unui releu poate fi parcursă de un curent sau nu. bitul al 8-lea putand fi folosit pentru verificarea paritatii. Considerând drept criteriu de clasificare a circuitelor de comutaţie modul lor de funcţionare.2 Reprezentarea datelor alfa-numerice Codificarea datelor alfa-numerice este necesară pentru a putea imprima şi memora mesaje sau comenzi. numite circuite de comutaţie.4. etc. Datorită faptului că sistemele de calcul au magistrala de date organizată pe cel puţin 8 biţi.

Astfel pentru ∀a ∈ B A.3) (2. Operaţiile SAU.4. sunt asociative.1.1 Axiomele şi teoremele algebrei booleene Analiza şi sinteza circuitelor de comutaţie se face cu ajutorul algebrei booleene. Pentru orice a.b = b. CAP. b ∈ B (2.Circuitele de comutaţie statică cele mai frecvent utilizate în practică sunt circuitele de comutaţie cu porţi logice. precum şi o relaţie de echivalenţă între elementele mulţimii B. Pentru ∀a. b.a (2. respectiv SI. respectiv SI.(b.c = a. b. Se consideră o mulţime B.1 Elemente de algebră booleană 2. Există în mulţimea B două elemente 0 şi 1 cu efect nul faţă de cele două operaţii. Operaţiile SAU. n .c) a+b=b+a a. Operaţiile SAU.3. pentru care se foloseşte simbolul “=”. Y = f(u1 .(b + c) = a. operaţia SAU (pentru care se foloseşte operatorul “+”) şi operatia SI (pentru care se foloseşte operatorul “. u n ) unde f este funcţie de comutaţie sau funcţie logică. Mulţimea B considerată mai sus este o algebră booleană dacă sunt satisfăcute următoarele axiome: A. sunt comutative. constanta 0 şi constanta 1.2. sunt distributive una faţă de alta.b).”). u 2 . respectiv SI.c) = (a + b)(a + c) a. În mulţimea B există două constante caracteristice.4) .a = a (2.b + a. II FUNCŢII LOGICE 2. Pentru ∀a. c ∈ B (a + b) + c = a + (b + c) (a. În general o poartă poate avea mai multe intrări U i unde i = 1.2) A. c ∈ B a + (b.1. cu cel puţin două elemente distincte. Ieşirea porţii Y este funcţie de intrările acesteia.2.1 = 1..c a+0=0+a=a a. în care se definesc două operaţii binare. .1) A.

.3. Teorema 5. SAU 0 1 0 0 1 1 1 1 Tabelul 2. Unicitatea complementului: orice element a ∈ B are un singur complement in B.b a.8) 2. Idempotenţa elementelor mulţimii B pentru operaţiile SAU respectiv SI.( a + b) = a a + a.0 = 0 (2.5) Pe baza axiomelor de mai sus se pot demonstra o serie de teoreme dintre care cele mai importante vor fi prezentate în continuare.c. Teorema 1. Legea dublei complementări.2 Algebra circuitelor de comutaţie În studiul circuitelor de comutare se utilizează o algebră booleană în care mulţimea B considerată are numai două elemente.1.b = a + b a +1=1 a.2 NU 0 1 1 0 Tabelul 2. Teorema 6. Teorema 3.1 SI 0 1 0 0 0 1 0 1 Tabelul 2. Legile absorbţiei.7) a. Operaţia SAU este definită în tabelul 2.b = a a.z = a + b + c +  + z a + b + c +  + z = a.5.c. Fiecare element a din mulţimea B are un complement în B.b + a. Teorema elementelor absorbante pentru operaţiile SAU respectiv SI.2.a = 0 (2. a+a=a a. 0 şi 1.A.b.z a=a (2.. notat a . iar complementarea în tabelul 2. a. operaţia SI în tabelul 2.b. astfel încât: a + a =1 a.( a + b) = a.3 .6) Teorema 2.(a + b) = a Teorema 4. a + a. Legile lui De Morgan.1. corespunzătoare celor două stări stabile ale circuitelor de comutare.b = a (a + b).a = a (2.

iar complementarea este denumită negaţie. . Din acest motiv algebra comutaţiei este denumită frecvent algebra logicii. De asemenea circuitele de comutaţie se mai numesc şi circuite logice. operaţia SAU este numită şi sumă logică. iar funcţiile de transfer ale acestora se numesc funcţii logice.Această algebră booleană numită şi algebra comutaţiei este identică cu algebra booleană folosită în logică în care însă cele două elemente ale mulţimii B sunt constantele logice “adevărat” şi “fals”. operaţia SI este numită şi produs logic.

cu menţiunea că funcţiile “0” şi “1” sunt constante logice şi se utilizează la implementarea funcţiilor logice atunci când circuitele logice utilizate la implementare au intrări nefolosite.2.1} . Există mai multe metode de specificare (exprimare) a unei funcţii logice. 1. iau valorile 0 şi 1. pentru i = 1. a 0 1 A f=a 0 1 a 0 1 b f= a 1 0 a 0 1 c Tabelul 2.  . Pentru exemplificare în tabelul 2. Primele n coloane conţin cele 2 n combinaţii posibile de valori ale variabilelor funcţiei iar coloana “n+1” conţine valorile funcţiei. NU. Dintre ele vom prezenta totuşi metoda definirii prin “tabel de adevăr”.1}n s-a notat produsul cartezian al mulţimii {0.1}n în mulţimea {0.Cursul 2 2.2 Funcţii logice O funcţie logică de “n” variabile f ( x1 . unde variabilele xi . se defineşte ca o aplicaţie a mulţimii {0.5. n . 0. metode ce vor fi prezentate într-un alt subcapitol pentru a putea da exemple de funcţii logice. . funcţie ce ia valoarea 1 atunci când majoritatea variabilelor funcţiei au valoarea logică “1”. f=0 0 0 a 0 1 d f=1 1 1 .1.1 Funcţii logice elementare 2.1 Funcţii logice de o variabilă Există patru funcţii logice de o variabilă şi anume: DA. Tabelul de adevăr al unei funcţii logice de “n” variabile este o configuraţie geometrică cu “n+1” coloane şi 2 n linii.2.4 este prezentat tabelul de adevar al funcţiei MAJORITATE DE 3 VARIABILE. x 2 .1} cu ea insăşi de “n” ori. x n ) . a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 fM 0 0 0 1 0 1 1 1 Tabelul 2. unde prin {0.4 2.2.

Dintre acestea mai frecvent intâlnite sunt funcţiile logice SI. SAU. a 0 0 1 1 b 0 1 0 1 SAU f =a+b 0 1 1 1 SI f = a. b) 2.Circuitele care realizează funcţia logică DA (adică nu schimbă valoarea logică a semnalului aplicat la intrare) se utilizează pentru formarea semnalelor sau pentru mărirea puterii semnalelor (amplificare).2 Funcţii logice de două variabile Există 16 funcţii logice de două variabile. SI-NU. b) funcţia logică SI de două sau mai multe variabile ia valoarea logică 1 dacă toate variabilele au valoarea logică 1. SAU-EXCLUSIV.1.6. .1 b) a) Figura 2.2.1. SAU-NU. Simbolul utilizat pentru aceste circuite este redat in figura 2.b 0 0 0 1 SAU-NU f =a+b 1 0 0 0 SI-NU f = a. În continuare va fi prezentat tabelul de definiţie pentru aceste funcţii şi simbolurile utilizate pentru circuitele care le implementează: Tabelul 2.b 1 1 1 0 Observaţii: a) funcţia logică SAU de două sau mai multe variabile ia valoarea logică 1 dacă cel puţin una din variabile are valoarea logică 1.1 a) Circuitele care implementează funcţia logică NU (adică inversează valoarea logică a semnalului aplicat la intrare) sunt utilizate atât pentru complementarea semnalului aplicat la intrare cât şi pentru formarea şi/sau mărirea puterii sale. Simbolurile folosite pentru aceste circuite sunt cele din figura 2.

b. diagramă Veitch şi diagramă de timp . Dintre modurile de exprimare algebrică existente în cadrul prezentului curs vor fi prezentate exprimările funcţiilor logice în formă canonică şi respectiv în formă normală.c a. În general cu “n” variabile se formează 2 n produse standard.moduri de exprimare grafică.b.c 000 001 010 011 100 101 110 111 Tabelul 2.7 P0 P1 P2 P3 P4 P5 P6 P7 Ţinând cont de această ultimă afirmaţie. rezultă că orice funcţie logică poate fi exprimată ca o sumă de produse logice standard şi anume. moduri ce se împart în două categorii: . precum şi de faptul că o sumă logică ia valoarea “1” dacă cel puţin un termen al sumei este egal cu “1”.b. iar dintre modurile grafice vor fi prezentate exprimările funcţiilor logice prin tabel de adevăr.b. suma acelor produse standard ce corespund .2. .b. De reţinut că un produs standard este o funcţie logică.c a.c a.c a. care ia valoarea logică “1” pentru o singură combinaţie de valori ale variabilelor.2. Este aceea la care funcţia se exprimă ca o sumă logică de produse logice standard. reprezentarea lor binară şi notaţia folosită. în forma negată sau nenegată.c a.2 Moduri de exprimare a funcţiilor logice Există mai multe moduri de exprimare a funcţiilor logice. 2.c a.moduri de exprimare algebrică. Un produs standard este un produs în care fiecare variabilă apare o dată şi numai o dată.1 Formele canonice ale funcţiilor logice Forma canonică disjunctivă.b.b. În tabel sunt date produsele standard de trei variabile.2.b.2.c a. PRODUS STANDARD REPREZENTATIE BINARA NOTATIE a.

(a + b + c). SUME STANDARD REPREZENTARE BINARA NOTATIE a+b+c a+b+c a+b+c a+b+c a+b+c a+b+c a+b+c a+b+c 000 001 010 011 100 101 110 111 Tabelul 2. De exemplu forma canonică conjunctivă a funcţiei “MAJORITATE DE TREI VARIABILE” este: f M = (a + b + c).9) Forma canonică conjunctivă. De exemplu forma canonică disjunctiva a funcţiei “MAJORITATE DE TREI VARIABILE”.b. este: f M = a. O sumă logică standard este o sumă în care fiecare variabilă apare o dată şi numai o dată în formă negată sau nenegată.S 4 (2. rezultă că orice funcţie logică poate fi exprimată ca un produs de sume logice standard şi anume. În general cu “n” variabile se formează 2 n sume standard.(a + b + c).b.combinaţiilor de valori ale variabilelor pentru care funcţia ia valoarea logică “1”.(a + b + c) = S 0 .8 S0 S1 S2 S3 S4 S5 S6 S7 Ţinând cont de această ultimă afirmaţie.S 2 .c + a. precum şi de faptul că un produs logic ia valoarea logică “0” dacă cel puţin un termen al produsului este egal cu “0”.10) .c + a.c + a.c = P3 + P5 + P6 + P7 (2. funcţie definită în tabelul 2.8 sunt date sumele standard de trei variabile.4. În tabelul 2.b. produsul acelor sume standard ce corespund combinaţiilor de valori ale variabilelor pentru care funcţia ia valoarea logică “0”. Este aceea la care funcţia se exprimă ca un produs logic de sume logice standard.S1 .b. De reţinut că o sumă standard este o sumă logică care ia valoarea logică “0” pentru o singură combinaţie de valori ale variabilelor. reprezentarea lor binară şi notaţia folosită.

În figura 2. 2. f 2 = (a + b + c). Dacă n este par.2.2. câte o celulă pentru fiecare combinaţie de valori ale variabilelor.c + b. Există două forme normale şi anume: . La reprezentarea funcţiilor logice prin diagrame Veitch-Karnaugh se introduce valoarea logică “1” în celulele diagramei corespunzătoare . Două celule se numesc adiacente dacă combinaţiile de valori ale variabilelor care le corespund diferă pentru o singură variabilă.c + c . astfel ca p+q=n. în mod obişnuit p=q. Ex. Un termen este elementar dacă nu conţine toate variabilele independente ale funcţiei de “n” variabile.2.2. Celulele de la extremităţile unei linii sunt adiacente între ele. în interiorul celulelor trecându-se produsele logice standard care le corespund. iar dacă n este impar.2.4 Reprezentarea funcţiilor logice prin diagrame Veitch-Karnaugh Diagrama Veitch-Karnaugh este tot o reprezentare tabelară. f 1 = a.3 Reprezentarea funcţiilor logice prin tabel de adevăr Studiată în 2.b 2.2. sunt reprezentate diagramele Veitch-Karnaugh de 2.2. Valorile pe care le iau variabilele se scriu în dreptul liniilor şi al coloanelor sau.b. Formele normale ale funcţiilor logice se obţin în urma operaţiilor de minimizare.forma normală conjunctivă în care funcţia se exprimă ca un produs logic de sume logice. dar în raport cu tabelul de adevăr este mai compactă datorită dispunerii bidirecţionale a valorilor variabilelor. se trasează o bară în dreptul liniilor sau coloanelor în care o variabilă ia valoarea “1”. 3.(a + c). q=p+1 (sau p=q+1).2. Celulele sunt plasate folosind regula adiacenţei.2 Formele normale ale funcţiilor logice Formele normale ale funcţiilor logice au în expresia lor termeni elementari. Ex.forma normală disjunctivă în care funcţia se exprimă ca o sumă logică de produse logice.2. diagrama Veitch-Karnaugh conţine 2 p linii şi 2 q coloane. Rezultă o diagramă cu 2 n celule. 4 şi 5 variabile. În cazul general al unei funcţii logice de “n” variabile. afirmaţie valabilă şi pentru celulele de la extremităţile unei coloane.

2 2.2. cu ajutorul diagramelor temporale.b . iar valorii logice “1” un semnal de nivel ridicat. a 0 b 0 f 1 0 Figura 2. a variaţiei valorilor variabilelor funcţiei şi a valorilor funcţiei. astfel ca între cele doua nivele să existe o diferenţiere netă.combinaţiilor de valori ale variabilelor funcţiei pentru care aceasta ia valoarea logică “1”.5 Reprezentarea funcţiilor logice de timp Metoda constă în reprezentarea.2. Figura 2.2. De asemenea folosind această reprezentare se pot studia fenomenele tranzitorii de comutare şi fenomenele de hazard datorate funcţionării neideale a circuitelor de comutaţie care implementează variabilele şi funcţiile logice. atasându-se pentru aceasta valorii logice “0” un semnal de nivel coborât. În fig. Reprezentarea folosind aceasta metoda este utilă în studiul sistemelor secvenţiale în a căror evoluţie intervine şi timpul. Observaţie: Datorită creşterii complexităţii diagramelor odată cu creşterea numărului variabilelor funcţiei această metodă nu este utilizată pentru funcţii la care n>6. este reprezentată prin diagramă de timp funcţia logică f = a.3 1 0 1 1 0 0 1 0 1 t t t .2.

4 c d Tabelul 2. X 2 şi X 3 referitoare la poziţia vehicolului pe calea de rulare. VR.2. Tabelul de adevăr al celor două funcţii se completează uşor ţinând cont că în timpul unei funcţionări normale combinaţiile 101 şi 111 nu pot să apară. la extremităţile căii în vederea opririi. Se pune problema exprimării funcţiilor VN şi VR ce trebuiesc implementate de către un sistem de comandă ce primeşte la intrare informaţiile X 1 . pe intervalul b-c.viteza redusă.viteza normală. .3 Funcţii incomplet definite Uneori funcţiile logice pe care trebuie să le realizeze un circuit logic nu sunt definite pentru toate combinaţiile posibile de valori ale variabilelor de intrare deoarece anumite combinaţii nu pot să apară efectiv în timpul funcţionării sau valorile funcţiei pentru anumite combinaţii de valori ale variabilelor sunt indiferente. în dreptul combinaţiilor de valori ale variabilelor pentru care funcţia nu este definită se trece “*”. VN. combinaţiile pentru care ele sunt nedefinite se menţionează explicit.2. Exemplu: Se consideră un vehicul V ce se poate deplasa pe o cale de rulare a-d cu două viteze : .10 Observaţie: În cazul funcţiilor incomplet definite exprimate algebric. În tabelul de adevăr al funcţiei logice incomplet definite. . X1 0 0 0 0 1 1 1 1 X2 0 0 1 1 0 0 1 1 X3 0 1 0 1 0 1 0 1 VN 0 0 1 0 0 * 0 * VR 0 1 0 1 1 * 1 * a v b Figura 2. O funcţie logica ale cărei valori nu sunt precizate pentru toate combinaţiile posibile de valori ale variabilelor de intrare se numeşte funcţie logică incomplet definită.

1. Pentru a alege expresia minimă a unei funcţii logice trebuie folosit un criteriu de performanţă. . proporţional cu numărul capsulelor integrate. . În cele ce urmează se va considera minimizarea funcţiilor logice în formă normală.3. fiabilitate. metoda minimizării cu diagrame Veitch-Karnaugh urmăreşte gruparea acestor celule într-un număr minim de configuraţii rectangulare de dimensiuni cât mai mari şi exprimarea acestor grupări sub forma unor produse logice al acelor variabile care în cadrul grupării nu-şi schimbă valoarea.3.1 Minimizarea funcţiilor logice în formă normală disjunctivă Cunoscând că la reprezentarea funcţiilor logice prin diagrame VeitchKarnaugh se introduce valoarea logică “1” în celulele diagramei corespunzătoare combinaţiilor de valori ale variabilelor funcţiei pentru care aceasta ia valoarea “1”. Prin urmare aceeaşi funcţie logică poate fi implementată cu diverse scheme şi diverse circuite de comutare. economicitate. aceeaşi funcţie logică putând avea mai multe reprezentări. etc.număr minim de capsule integrate necesare la implementarea funcţiei. de unde rezultă cerinţa de a minimiza numărul capsulelor folosite. Din mulţimea variantelor de implementare a unei funcţii logice unele pot fi preferate în raport cu altele din diverse motive: simplitate. Dintre criteriile de performanţă existente mai frecvent utilizate sunt următoarele: . Criteriul numărului minim de litere în expresia funcţiei logice este utilizat mai des în schemele cu relee unde numărul de litere este egal cu numărul de contacte folosite. În schemele cu circuite integrate costul global al instalaţiei este.2. Formele normale se implementează cu circuite de comutare plasate pe doua nivele obtinându-se intârzieri minime în propagarea semnalelor. cu condiţia să nu existe o altă expresie normală cu acelaşi număr de termeni.3 Minimizarea funcţiilor logice Reprezentarea funcţiilor logice nu este unică. 2. Forma normală disjunctiva sau conjunctivă se foloseşte atunci când se cere viteză mare de lucru. .număr minim de termeni în forma normală a funcţiei.număr minim de litere în expresia funcţiei logice. O expresie normală a unei funcţii este minimă daca conţine un număr minim de termeni. în general. dar cu un număr mai mic de litere.1 Minimizarea funcţiilor logice folosind diagrame Veitch-Karnaugh 2.

c. Implicant: un produs în care apar una sau mai multe variabile este un implicant al unei funcţii dacă implică funcţia. De exemplu a.d + c.c.c + c.e.  sunt implicanţi ai funcţiei f 1 .c.d . a.b. Observaţii ce stau la baza minimizării cu diagrame Veitch-Karnaugh: a) Expresia minimală a unei funcţii logice este o sumă de implicanţi primi.c. în timp ce a.b.d este implicant prim esenţial al funcţiei f 1 deoarece este singurul implicant prim care acoperă produsul standard a. De exemplu produsele: c.c.c. De exemplu funcţia implică funcţia f 3 = a. Implicant prim esenţial: este un implicant prim care acoperă un produs standard neacoperit de alţi implicanţi primi. Implicant prim: un implicant care nu este conţinut într-un implicant format din mai puţine variabile se numeşte implicant prim.  sunt implicanţi ai funcţiei f 2 . iar produsele a.e care are mai puţine variabile.c cât şi de implicantul prim a.b.c.d .b. a.5 d 0 0 0 0 1 0 0 0 0 0 1 1 e 1 0 1 1 1 0 0 0 1 0 0 0 1 0 1 1 e a 1 1 1 1 b a c 0 0 1 1 0 0 0 0 b Implicaţia: se zice că o funcţie f ‘ implică o altă funcţie f “ dacă pentru orice combinaţie a variabilelor pentru care f ‘ ia valoarea logică 1.c. Dacă expresia unei funcţii logice conţine un implicant care nu este implicant prim atunci acesta poate fi înloc`uit cu implicantul prim care îl conţine şi care are mai puţine variabile.e. b) Orice funcţie logică poate fi exprimată ca o sumă de produse astfel încât fiecare produs corespunde unei grupări de 2 n celule în diagrama Veitch-Karnaugh şi fiecare celulă.d .e nu este implicant prim deoarece el îl implică pe a.d .b.c.b.e este implicant prim al funcţiei f 2 în timp ce a. De exemplu a.5. implicant.c.d şi a.b. c 0 0 1 1 0 0 1 0 d Figura 2.c.b. care corespunde unei .b.d + a.e.c nu este implicant prim esenţial al lui f 1 întrucât produsele standard a.d sunt acoperite atât de implicantul prim a. f “ ia deasemenea valoarea logică 1.d .2.b.b. implicant prim şi implicant prim esenţial. a.Pentru prezentarea metodei se vor defini în prealabil noţiunile de implicaţie.c.d .a.d f 1 = a. a.d . folosindu-ne pentru aceasta de funcţiile f 1 şi f 2 definite în fig.

b + c . 2) Celulele în care este înscris 1 logic şi care nu sunt acoperite de implicanţi primi esenţiali se includ în grupări cât mai mari astfel încât numărul de implicanţi primi care se adaugă să fie cât mai mic.b.e. c.c.d .6 c 1 0 0 1 1 0 0 1 d 0 1 1 1 0 0 1 1 b Implicaţia: se consideră ca o funcţie f ‘ implică o altă funcţie f “ dacă pentru orice combinaţie a variabilelor pentru care f “ ia valoarea “0” f ‘ ia deasemenea valoarea “0”.e : a. a + c + d sunt implicate ale funcţiei f 2 .combinaţii de valori ale variabilelor pentru care funcţia ia valoarea logică 1.b. p.c.d f 1 = a. De exemplu: b + c + d .c.6.d . i.d + a.c.n : a. a.3. a.e f 2 = a. .b.b.d . p.b.d i.e (2.d + a.d . Implicată: o sumă în care apar una sau mai multe variabile este o implicată a unei funcţii dacă funcţia o implică. Ţinând cont de aceste observaţii minimizarea se realizează în două etape: 1) Se determină implicanţii primi esenţiali.e i. În continuare se vor redefini noţiunile de implicaţie.d . p.e : a.c i. a + b + c.2. Exemplu: minimizarea funcţiilor f 1 şi f 2 definite în fig.e + a. implicată primă şi implicată primă esenţială pe baza funcţiilor f 3 şi f 4 definite în fig.5.b. implicată.d + c. De exemplu funcţia f 1 = (a + b + c)( a + b + c) implică funcţia f 3 = (a + b = c) .b.2. c) Implicanţii primi esenţiali intră toţi în expresia minimală a funcţiei.2 Minimizarea funcţiilor logice în formă normală conjunctivă Minimizarea funcţiilor logice în formă normală conjunctivă urmează aceleaşi reguli ca şi pentru forma normală disjunctivă.n : b.c.1. p.11) 2. b a 0 1 1 1 c 1 1 0 1 a Figura 2. este conţinută în cel puţin o grupare. a.

Implicată primă: o implicată a unei funcţii care nu este conţinută întro altă implicată formată din mai puţine variabile este implicată primă.n : a + c + d . Exemplu: minimizarea funcţiilor f 1 şi f 2 definite în fig. 2) Dacă rămân celule în care este inscris “0” neacoperite de implicatele prime esenţiale. acestea se includ în grupări cât mai mari astfel că numărul de implicate prime care se adaugă să fie cât mai mic. se întâlnesc situaţii de nedefinire.7 si 2. p.2.1.n : f1 = a + c i. i.8.e : b + c. a + b + d f 2 = (b + c). VN 0 0 VR 0 * 0 * 1 0 1 1 * 1 0 1 0 0 d 1 0 * 0 c * 0 0 1 b 0 1 1 * 1 * 0 1 a Figura 2. Minimizarea se realizează în două etape: 1) Se determină implicatele prime esenţiale.6.(a + c + d ) (2. a + b + c i.7 . de cele mai multe ori. De exemplu b + c este o implicată primă a funcţiei f 2 în timp ce b + c + d nu este implicată primă deoarece este implicată de b + c .2.(a + b + c). p. Luarea în considerare a combinaţiilor de valori ale variabilelor pentru care funcţia nu este definită conduce la obţinerea unor forme normale minime.3 Minimizarea funcţiilor incomplet definite Minimizarea funcţiilor incomplet definite este importantă întrucât. Implicată primă esenţială: este o implicată primă care acoperă o sumă logică standard neacoperită de alte implicate prime. p.8 Figura 2. De exemplu b + c este implicată primă esenţială în timp ce a + c + d nu este implicată primă esenţială întrucât sumele logice standard a + b + c + d si a + b + c + d sunt acoperite şi de implicatele prime a + b + d şi respectiv a + b + c . Pentru exemplificare se consideră cele trei funcţii definite prin diagramele Veitch din fig. p.e : a + c i. în cazul comenzilor secvenţiale.12) 2.3.

pentru cea de a doua că ia valoarea logica “1”. X 3 VR = X 1 + X 3 f = b. .d + a. dar cu următoarele precizări: 1) Pentru determinarea mulţimii implicanţilor primi se consideră că funcţia ia valoarea logică “1” pentru combinaţiile indiferente.13) Pentru minimizarea funcţiilor incomplet definite se parcurg aceleaşi etape ca şi la funcţiile complet definite.c (2.b. 2) Pentru determinarea unei acoperiri minime a funcţiei în tabelul implicanţilor primi nu se introduc produsele (respectiv sumele) standard corespunzătoare combinaţiilor indiferente.În urma analizării celor trei funcţii se observă că pentru prima funcţie este avantajos să se considere că funcţia ia valoarea logică “0” pentru combinaţiile indiferente. iar pentru cea de a treia pentru unele combinaţii se va considera f=1. X 2 . VN = X 1 .c + a. iar pentru altele f=0.b.

Pentru ilustrarea metodei de minimizare ne vom folosi de un exemplu concret.Pentru a obţine expresia minimă a funcţiei vor fi parcurşi următorii paşi: • în tabelul implicanţilor primi se caută implicanţii primi esenţiali aceştia fiind cei care acoperă un produs logic standard neacoperit de alţi implicanţi. Pentru determinarea acoperirii minime a funcţiei se completează un tabel al implicanţilor primi pe linii fiind trecuţi implicanţii primi ai funcţiei iar pe coloane produsele logice standard din expresia canonică a funcţiei care urmează să fie minimizată. . • produsele logice standard vor fi ordonate în grupe în funcţie de numărul variabilelor nenegate din expresia lor. aplicarea metodei Veitch-Karnaugh devine greoaie. • se determină implicanţii primi prin comparaţii succesive ale produselor logice. • dintre implicanţii primi rămaşi vor fi luaţi în considerare în forma minimă a funcţiei doar aceia care asigură o acoperire mai bună a produselor logice standard rămase neacoperite după determinarea implicanţilor primi esenţiali.Cursul 3 2. fiecărui produs asociindu-se câte un număr binar care corespunde valorii sale zecimale. În cazul în care funcţia este incomplet definită.1 Minimizarea funcţiilor logice folosind metoda de minimizare Quine-Mc Cluskey Dacă funcţia care urmează a fi minimizată depinde de mai mult de 5 variabile. produsele logice standard pentru care funcţia este nedefinită vor fi luate în considerare doar în prima parte a algoritmului respectiv în cea de determinare a implicanţilor primi. În cadrul acestei metode vor fi parcurse următoarele 2 etape : • se determină mulţimea implicanţilor primi • se determină acoperirea minimă a funcţiei. Pentru minimizarea acestor funcţii este mai utilă metoda Quine-Mc Cluskey.3. Fiecare produs logic standard va fi reprezentat printr-un număr binar . Pentru determinarea mulţimii implicanţilor primi vom folosi următorul algoritm : • funcţia care urmează a fi minimizată va fi scrisă în formă canonică disjunctivă.

12} Având în vedere că deja a fost făcută asocierea produs – număr binar vom trece la completarea tabelului subcuburilor 0 dimensionale ca cel din figura 2.Vom considera funcţia f definită ca în diagrama Veitch-Karnaugh din figura 2.4.5.10 În urma comparării succesive ale produselor logice din tabelul din figura 2.9. 0000 0100 1000 0101 1001 1010 1100 0111 1110 √ √ √ √ √ √ √ √ √ 3 Figura 2.Pentru funcţia f aceasta este : f(a.d)= ∑ pi cu i ∈ K iar combinaţii indiferente pj cu j∈ N. Datorită faptului că toate produsele au intrat în combinaţiile din tabelul subcuburilor 1 dimensionale nu avem deocamdată nici un implicant prim.9 K = {0.7.b. . 1 1 * 1 0 1 0 * 0 1 0 0 0 0 1 * Figura 2. Pornind de la această diagramă vom scrie funcţia în formă canonică disjunctivă.11. N = {9.8.14} .10 s-a obţinut cel din figura 2.c. BIN.10                    TABELUL  SUBCUBURILOR  0  DIMENSIONALE   GRUPA 0 1 2 INDICI 0 4 8 5 9 10 12 7 14 REPREZ.10.

12 Din ultimul tabel nu mai pot fi făcute alte grupări.14).14 1*10 12.10. Ei mai acoperă . BIN.4 0*00 0 0.4. BIN.TABELUL SUBCUBURILOR 1 DIMENSIONALE GRUPA INDICI REPREZ.Şi produsul p7 e acoperit doar de implicantul prim cu indicii (5.4. 1 2 3 4 5 Implicanţi primi 010* 01*1 100* **00 1**0 Indici p0 4.8. 0 0.12 1*00 2 5. 0 0.9 0.9).10 10*0 8.7 8.9 100* 8.7 01*1 1 10.14 p4 * * Produse standard p5 p7 * * * p8 p14 * Figura 2.14 11*0 Figura 2.12.7) respectiv (8. De această dată .5). (5.12) respectiv (8. Nr crt.10. deci vom trece la completarea tabelului implicanţilor primi.7). TABELUL SUBCUBURILOR 2 DIMENSIONALE GRUPA INDICI REPREZ.12 **00 1 8.12 8.4.13 * * * * În tabelul implicanţilor primi observăm că produsele logice p0 şi p14 sunt acoperite doar de implicanţii primi cu indicii (0.8.8 *000 1 4. Din acest motiv aceştia sunt implicanţi primi esenţiali.11 √ √ √ √ √ √ √ Din nou folosindu-ne de aceleaşi comparaţii succesive obţinem tabelul din figura 2.12.5 5.10. în tabloul subcuburilor 1 dimensionale prin comparare au rămas ca implicanţi primi perechile (4.12 *100 8.14 1**0 Figura 2.12.8.5 010* 4.12.

p8 p5. care face obiectul teoriei automatelor cu stări finite. Observaţie: notiunea de automat finit. g : X × U → Y poartă numele de funcţie de ieşire şi precizează ieşirea pe care o va “oferi” automatul în cazul aplicării unei intrări (ieşirea viitoare). X – mulţimea finită a stărilor. un element xi ∈ X poartă denumirea de stare. f : X × U → X poartă numele de funcţie de tranziţie şi precizează starea în care ajunge automatul în cazul aplicării unei intrări (starea viitoare).X.g) în care U.1.1. Moduri de reprezentare a automatelor finite Un automat finit interacţionează cu mediul prin aceea că la un anumit moment “t” i se aplică un semnal de intrare.Având în vedere că au fost acoperite toate produsele logice rezultă că am obţinut forma minimă a funcţiei care este: f = abd + cd + ad Scrierea formei normale disjunctive din tabel se face în felul următor : se trec în sumă doar implicanţii primi esenţiali (şi eventual alţi implicanţi primi dacă cei esenţiali nu acoperă tot) trecându-se doar acele variabile care au valoarea 0 (în formă negată) respectiv 1(în formă nenegată). automatul finit. Studiul sistemelor digitale realizate cu aceste circuite se bazează pe modelul lor matematic. Definiţii Circuitele de comutaţie constituie componentele de bază în proiectarea echipamentelor de conducere moderne.totodată şi produsele p4 .1 Introducere. . se aplică atât sistemelor fizice cât şi celor informaţionale.Dacă avem * înseamnă că variabila respectivă va lipsi în forma normală disjunctivă din produsul respectiv . fiind o noţiune abstractă.X.f.Y. iar ca răspuns el oferă la momentul “t+∆t” un semnal de ieşire.Y. 3. CAP.f si g sunt: U – mulţimea finită a semnalelor de intrare. Y – mulţimea finită a semnalelor de ieşire. Se numeşte automat finit un cvintuplu ordonat A=(U. III NOŢIUNI DE TEORIA AUTOMATELOR CU STĂRI FINITE 3.

pentru automatele Moore. Definiţia automatului de tip Mealy a fost dată mai sus. prin grafuri. Aplicând la intrarea automatului A o secvenţă de intrare de lungime arbitrară “p” se va obţine o secvenţă de stări şi o secvenţă de ieşiri de aceeaşi lungime. adică g : X →Y Studiul automatelor finite se face în general pe reprezentări ale acestora. ieşirea pe care o oferă automatul funcţie de starea în care se află.3. Y şi X. ale lui “t” şi primesc valori în mulţimile U.1   În principiu se consideră că automatele finite sunt de tip Mealy şi de tip Moore. Aceste moduri de reprezentare vor fi ilustrate pentru automatele A1 de tip Mealy si A2 de tip Moore.1). Cele mai utilizate reprezentări sunt algoritmice. Aceste variabile sunt definite numai pentru valori discrete. definite în continuare: A1   A2   A1   A2   La reprezentarea automatelor finite prin grafuri se respectă următoarele reguli: . prin convenţie numere întregi. automatul finit A definit mai sus poate fi interpretat ca un dispozitiv a cărui intrare. .fiecărei stări xi ∈ X i se acordă un nod din graf. u(t) y(t) A x(t) Figura  3. ieşire şi stare la momentul “t” sunt notate cu u(t).Fizic. prin tabele sau prin organigrame funcţionale. y(t) si x(t) (fig. Automatele de tip Moore diferă de cele de tip Mealy prin aceea că funcţia de ieşire precizează.

În fig.3   fiecare stare a automatului Mealy cu atâtea stări câte ieşiri diferite sunt asociate tranziţiilor care intră în acea stare.2 este reprezentat graful automatului A1 de tip Mealy. 3. 3. 3. Figura 3. Figura 3.2 Conversia unui automat Mealy într-un automat Moore se face înlocuind Figura  3. 3. 3. iar în cazul unui automat de tip Moore ieşirea este asociată intrării.fiecărei tranziţii din starea prezentă x i în starea viitoare x j i se asociază un arc care uneşte nodurile corespunzătoare.. iar în fig.5. Conversia unui automat Moore în automat Mealy se face asociind fiecărei tranziţii din automatul Moore ieşirea corespunzătoare stării la care duce tranziţia.4 Figura 3.3 graful automatului A2 de tip Moore. 3.3 se obţin automatele din fig. Aplicând aceste reguli automatelor reprezentate în fig.2 şi fig. În cazul unui automat de tip Mealy fiecărei tranziţii i se asociază ieşirea corespunzătoare.5 .4 şi respectiv fig.

Dacă automatul este de tip Mealy în acelaşi loc se trece şi funcţia de ieşire g ( x i . u j ) .2. la intersecţia liniei “i” cu coloana “j” în tabel se trece funcţia de tranziţie f ( x i . iar u j unul din semnalele de intrare.La reprezentarea automatelor prin tabele. iar coloanele corespund semnalelor de intrare. liniile tabelului corespund stărilor prezente ale automatului. 3.6 .2 şi fig. u j ) .1 şi respectiv 3. Automatelor din fig. iar dacă automatul este de tip Moore în tabel se introduce o coloană suplimentară în care se trece funcţia g ( xi ) . Dacă x i este o stare a automatului. 0 u 1 0 u 1 0 u 1 Figura 3.3 le corespund tabelele 3. 3.

6 şi respectiv 3.0 u 1 0 u 1 0 u 1 1 u Figura 3. iar u=0 reprezintă pe u 2 .3. La construirea organigramelor funcţionale se folosesc simbolurile din fig. deşi metoda nu este reprezentativă pentru automatele cu un număr mic de stări şi de intrări. rapidă şi intuitivă a condiţiilor de funcţionare ce trebuie îndeplinite de un automat. Astfel u=1 reprezintă pe u1 . numită metoda organigramei funcţionale.8 d Cele două moduri de reprezentare exemplificate. cu observaţia că cele două variabile de intrare u1 şi u 2 au fost codificate cu o singură variabilă u.8. sunt mai greu de aplicat în cazul automatelor cu un număr mare de stări şi de intrări. În fig.7 0 0 *** *** u c 1 a b Figura 3.7 sunt prezentate. .3.2 şi respectiv 3. Pentru acestea se poate utiliza o metodă de transpunere directă. deşi prezintă avantajul unei transpuneri apropiate de conceptul de automat finit. organigramele funcţionale ale automatelor din fig.3.3.

atunci când funcţia de ieşire este generată în urma unor factori de decizie fără a fi corelate cu o stare a automatului. Această clasificare utilizată cu rezultate bune foarte mult timp a devenit prea “generală” odată cu “explozia tehnologică”.9.2 Clasificări ale automatelor cu stări finite Din punct de vedere abstract automatele finite pot fi clasificate în două mari categorii: automate combinaţionale şi automate secvenţiale.automatul de ordinul zero este reprezentat de un automat combinaţional caracterizat prin absenţa variabilelor de stare.În fig.8c este reprezentat blocul de decizie ce indică modul de evoluţie al automatului sub influenţa mărimilor de intrare care se aplică acestuia.8a şi b sunt reprezentate simbolurile pentru stările automatului. . Observaţie: Reprezentarea cu ajutorul grafurilor se numeşte.3.3. Simbolurile cuprind în mod curent indicativul stării.8d se impune. 3.9 . Automatul de ordinul zero. din care cel puţin unu este un automat de ordin “n” conectat într-o configuraţie ce presupune o buclă de reacţie. codul stării şi. Modelul fizic al automatului de ordinul zero îl constituie circuitul logic combinaţional. în asociere cu starea automatului. ieşirea fiind definită ca o simplă transformare combinaţională a intrării. Observaţie: interconectarea în serie. Criteriul de clasificare ce va fi considerat în continuare presupune: . simbolul din fig.8d. Ea poate fi definită însă şi cu ajutorul blocului din fig.3. numit şi automat combinaţional. În unele situaţii însă. în general.1. Ieşirea este definită. în general. 3. reprezentare cu diagrame de stare. Automatul de ordinul zero conţine o singură stare internă. dacă este cazul. paralel sau serie/paralel a unor automate de ordin “n” conduce la generarea unor automate tot de ordin “n”.3. are schema bloc şi organigrama funcţională prezentate în fig. ieşirea generată în starea respectivă. u AUTOMAT DE ORDINUL 0 y 0 1 Figura 3. iar variabilele de ieşire depind numai de variabilele de intrare.un automat de ordinul “n+1” poate fi generat prin interconectarea unor automate de ordin inferior. Această clasificare este deschisă în sensul că se poate completa în funcţie de evoluţiile tehnologice ulterioare. În fig.

10 Automatul de ordinul 1 se obţine prin introducerea unei reacţii într-o structură de ordinul zero. El reprezintă cea mai simpla formă de automat secvenţial în care starea este generată de un bloc de memorie aflat într-o .u AUTOMAT DE ORDINUL 0 BLOC MEMORIE AUTOMAT DE ORDINUL 0 x AUTOMAT DE ORDINUL 0 y 0 1 0 1 Figura 3.

configuraţie fără buclă de reacţie. Automatele de ordinul 1 prezintă o anumită autonomie faţă de evoluţia intrărilor. Automatul de ordinul doi este automatul secvenţial tipic şi se obţine introducând o reacţie într-o structură de ordinul 1.11 şi ea reprezintă schema tip a unui automat Mealy. Cel mai simplu automat de ordinul 1 este modelat fizic de un circuit basculant bistabil de tip RS realizat cu două porţi logice SI-NU şi care îndeplineste funcţia de bloc de memorie. 3. Această autonomie este însă limitată astfel încât aceste automate.10. Schema bloc şi organigrama funcţională a unui automat de ordinul 1 sunt reprezentate în fig. faţă de evoluţia intrărilor.3. nu sunt totuşi automate secvenţiale propriu-zise şi deci justifică încadrarea lor într-o clasă separată. la limită chiar totală. în paralel cu evoluţia ieşirilor. Schema bloc generală a unui automat de ordinul doi este dată în fig. deşi depăşesc nivelul automatelor combinaţionale. Acest automat se caracterizează prin faptul că funcţiile de tranziţie şi de ieşire sunt definite atât pe baza stării prezente cât şi prin variabilele de intrare.11 u x AUTOMAT DE ORDINUL 0 AUTOMAT DE ORDINUL 1 AUTOMAT DE ORDINUL 0 y Figura  3. Mai mult. O secvenţă aplicată la intrarea unui automat de ordinul doi va genera la ieşire un răspuns parţial dependent de secvenţa de intrare şi puternic dependent de secvenţele anterioare aplicate la intrare ce se reflectă prin intermediul “stării prezente” a automatului. la aceste automate mai întâlnim o evoluţie în spaţiul stărilor care le conferă autonomia ce le deosebeşte de automatele de ordinul unu.12   .u) AUTOMAT DE ORDINUL 1 Figura 3. Semnalele de la intarea şi ieşirea blocului de memorie pot fi prelucrate de către două automate de ordinul zero. Aceste automate prezintă o autonomie parţială. u x AUTOMAT DE ORDINUL 0 y=g(x.

14b conţine în bucla sa de reacţie un automat de ordinul unu materializat în general printr-un circuit de memorie. în jurul cărora este realizată o reacţie cu porţi logice.b.14c. evoluţia dintr-o stare în alta realizându-se pe baza unui semnal de tact. Structura de automat de ordinul trei cea mai evoluată este cea din fig.3.14 a.O structură particulară de automat de ordinul doi prezintă automatele de tip Moore a căror schemă bloc este redată în fig. numărătoare şi extensiile lor serie şi paralel. AUTOMAT DE ORDINUL 2 y x x AUTOMAT DE ORDINUL 2 y x AUTOMAT DE ORDINUL 2 y AUTOMAT DE ORDINUL 0 AUTOMAT DE ORDINUL 1 AUTOMAT DE ORDINUL 2 a b Figura 3.13 ce se caracterizează prin faptul că nu este activat de variabile de intrare autentice.3. El este modelat fizic de către structurile realizate cu circuite basculante bistabile de tip J-K sau cu numărătoare.12.13 Automatele de ordinul doi sunt modelate fizic de către circuitele basculante bistabile de tip J-K. Schemele bloc pricipiale ale automatului de ordinul trei sunt prezentate în fig.c. TACT AUTOMAT DE ORDINUL 1 AUTOMAT DE ORDINUL 0 y Figura 3. O structură microprogramabilă constituie forma cea mai simplă a unui procesor. Ea este materializată prin structuri microprogramabile în care unul din automate controlează activitatea celuilalt prin intermediul unui microprogram. 3. 3.14a este cel mai simplu dintre automatele de ordinul trei. Automatul de ordinul trei se obţine prin introducerea unei reacţii întro structură de ordinul doi.14 c Automatul din fig. . 3. Automatul din fig. 3. La acest tip de automat ieşirea se obţine în funcţie de starea prezentă: y = g ( x) Un caz particular de automat de tip Moore este automatul având schema bloc din fig.

Automatele de ordinul patru (şi mai mare de patru) se pot obţine introducând o reacţie într-o structură de ordinul trei. Fizic ele sunt materializate de către sistemele programabile. . Diversitatea acestora cât şi evoluţia lor dinamică justifică utilizarea acestei metode de clasificare deschisă a automatelor finite.

 . Legat de realizabilitatea fizică a circuitelor logice combinaţionale se pot formula două tipuri de probleme: de sinteză şi de analiză. În figura 3. u n )  y m = f m (u1 . u 2 .  .  .1 Sinteza şi analiza circuitelor logice combinaţionale Problemele de sinteză ale circuitelor logice combinaţionale se definesc în modul următor: cunoscând semnalele de ieşire corespunzătoare diferitelor combinaţii ale semnalelor de intrare se cere să se stabilească structura circuitului logic combinaţional. u 2 .C Figura 3.Cursul 4 3. u 2 . . . În general.15 este dată schema bloc a unui circuit logic combinaţional cu “n” intrări şi “m” ieşiri. 2) Se realizează minimizarea funcţiilor logice prin una din metodele cunoscute. u n ) y 2 = f 2 (u1 . Aşa cum s-a arătat acest automat este caracterizat de faptul că variabilele de ieşire sunt independente de timp.15 Pentru acest circuit se poate scrie setul de funcţii: y1 = f 1 (u1 . sinteza unui circuit logic combinaţional presupune parcurgerea următoarelor etape: 1) Pe baza enunţului temei de proiectare se procedează la completarea tabelului de adevăr.L. f 2 .2 Automatul de ordinul zero. C. f m sunt funcţii logice. (automatul nu are în structura sa elemente de memorie care să conţină informaţii legate de evoluţia în timp a intrărilor). u n ) unde f1 . 3. În continuare se vor dezvolta aceste probleme.2. Circuite logice combinaţionale Circuitul logic combinaţional constituie modelul fizic al automatului finit de ordinul zero. valoarea lor fiind determinată doar de valoarea variabilelor de intrare la momentul respectiv.

2. 2) Se dezvoltă aceste funcţii logice în formă canonică. 3. din aproape în aproape funcţiile logice ale semnalelor de ieşire în formă normală. . Operaţia de implementare a funcţiilor logice în scheme cu porţi logice constituie o problemă de optimizare a cărei rezolvare depinde de experienţa proiectantului în condiţiile existenţei unor restricţii privind: numărul de porţi logice într-o capsulă de circuit integrat. funcţionare fără hazard). Această etapă vizează realizarea unui circuit echivalent cu circuitul analizat. Pentru a putea determina valorile acestor funcţii este necesar să se găsească termenii canonici ai funcţiei. 3) Folosind tabelul de adevăr se stabilesc valorile funcţiilor corespunzătoare semnalelor de ieşire pentru toate combinaţiile posibile de valori ale semnalelor de intrare. constă în stabilirea de expresii minimale ale funcţiilor logice în formă canonică.2 Circuite logice combinaţionale sintetizate cu porţi logice Sinteza circuitelor logice combinaţionale cu porţi logice (adică cu acele circuite logice care materializează fizic funcţiile logice elementare) presupune ca etapă obligatorie minimizarea funcţiilor logice în formă normală disjunctivă sau conjunctivă. etc. În cadrul problemelor de analiză se cunoaşte structura logică a circuitului combinaţional şi se cere să se stabilească valorile posibile ale semnalelor de ieşire pentru toate combinaţiile posibile de valori ale semnalelor de intrare. Problemele de analiză se soluţionează căutând expresiile funcţiilor logice corespunzătoare semnalelor de ieşire pentru ca ulterior să se poată determina valorile acestor funcţii pentru toate combinaţiile posibile de valori ale semnalelor de intrare. Nu trebuie omis însă faptul că în procesul de sinteză au putut interveni şi alte criterii decât cel de economicitate (de ex. numărul de intrări ale fiecărei porţi logice. tipul de poartă logică care asigură utilizarea numărului minim de capsule integrate. dar uneori interesantă. 4) Se analizează circuitul obţinut pentru a vedea dacă corespunde condiţiilor impuse iniţial.3) Se implementează funcţiile logice obţinute cu circuite logice. 4) O etapă neobligatorie. Etapele ce trebuiesc parcurse în vederea analizei unui circuit combinaţional sunt: 1) Pe baza structurii logice a circuitului logic combinaţional se determină. dar mai economic.

sinteza cu porţi logice NU. respectiv unele ieşiri nu pot realiza comanda tuturor circuitelor care s-ar impune conform expresiei logice. dispuse pe două nivele. SAU stă forma normală minimă disjunctivă a funcţiei logice. respectiv formă normală minimă conjunctivă a funcţiei. respectiv SAU-NU Funcţiile logice NU. respectiv SAU-NU. Se mai spune că circuitele combinaţionale ce implementează funcţii logice în forma normală disjunctivă au pe nivelul de intrare porţi logice de tip SI respectiv pe nivelul de ieşire porţi logice de tip SAU şi respectiv invers pentru circuitele combinaţionale ce implementează funcţii logice în formă normală conjunctivă. 3. care este familia cea mai utilizată. există o gamă restrânsă de circuite integrate care implementează funcţiile logice SI.2. SI. SAU.Observaţie: la sinteza circuitelor logice combinaţionale cu mai multe variabile de ieşire se poate obţine o reducere a numărului de porţi logice folosite dacă se identifică termeni comuni în expresiile funcţiilor de ieşire.2 Sinteza cu porti logice SI-NU. SAU. NU este folosită arareori întrucât în familia de circuite integrate TTL. Formele normale ale funcţiilor logice descriu structural schema logică a circuitului ce trebuie realizat. SAU La baza sintezei circuitelor combinaţionale cu porţi logice NU. ridică probleme numai atunci când porţile logice folosite au un număr de intrări mai mic decât cel necesar. respectiv SAU. Există şi alte sisteme logice complete. iar ieşirile se culeg de la ieşirile unor porţi logice SI. În practică sinteza cu porţi logice SI. 3. dintre acestea mai frecvent utilizate fiind sistemele bazate pe functiile logice SI-NU respectiv SAU-NU. Pentru a demonstra că şi aceste funcţii formează un sistem logic complet . SAU.2.1 Sinteza cu porţi logice NU. SI. atunci când variabilele de intrare ale circuitului combinaţional se aplică la intrările unor porti logice SI. iar ieşrile se culeg de la ieşirile unor porţi logice de tip SAU.2.2. SI. SAU formează un sistem logic complet întrucât orice funcţie logică poate fi implementată cu circuite care materializează funcţiile logice NU. Din acelaşi motiv se practică sinteza utilizând porţile logice SI-NU. atunci când variabilele de intrare ale circuitului combinaţional se aplică la intrările unor porţi logice SAU. SI. În practică. unele sunt încărcate peste limita de sarcină admisă. SI.

b b Figura 3.18 f=a. Funcţia logică NU poate fi implementată cu un circuit SI-NU dacă la intrările neutilizate se aplică semnalul logic “1”. SAU cu circuite ce materializează fizic funcţiile SI-NU.19   . Observaţii: Dacă aplicăm teoremele lui De Morgan pentru cele două funcţii logice rezultă: A   B   A. De asemenea funcţia NU poate fi implementată cu oricare din aceste circuite dacă varibila ce trebuie negată se aplică la toate intrările circuitului SI-NU. respectiv SAU-NU (fig.este suficient să demonstrăm că ele pot implementa funcţiile logice NU.17). 2) Un circuit SAU-NU poate fi interpretat ca fiind un circuit SAU urmat de un inversor sau ca un circuit SI la care se aplică variabilele negate. respectiv cu un circuit SAU-NU dacă la intrările neutilizate se aplică “0” logic.17 a a b 1 2 3 1 2 3 2 3 1 2 3 1 1 f=a.16 1) Un circuit SI-NU poate fi interpretat ca fiind compus dintr-un circuit SI urmat de un inversor sau ca un circuit SAU la care se aplică variabilele negate. SI. respectiv SAU-NU.B ≈ A   B   A+ B A   B   A + B A   ≈ B   A. SAU. SI. rezultă următoarele modalităţi de implementare a funcţiilor logice NU. a “1” f =aa “0” f =a a f =a a f =a Figura 3. Pornind de la aceste două observaţii. 3.b 2 3 a 1 2 3 1 2 3 1 a2 f=a+b 3 b3 1 2 3 f=a+b 1 b 2 Figura  3.B Figura 3.

20 Pentru sinteza circuitelor logice combinaţionale cu circuite SAU-NU se parcurg următoarele etape: (a) – se obţine expresia minimă a funcţiei în formă normală conjunctivă. (c) – variabilele care apar singure în produs se aplică la intrarea porţii ce generează semnalul de ieşire în formă complementată. Exemplu: .c + b.b.c + c este implementată de schema din fig. (b) – se realizează o schemă logică cu circuite SAU-NU plasate pe două nivele. Pentru sinteza circuitelor logice combinaţionale cu circuite SI-NU se parcurg următoarele etape: (a) – se obţine expresia minimă a funcţiei în formă normală disjunctivă. (b) – se realizează o schemă logică cu circuite SI-NU plasate pe două nivele. Funcţia logică SAU poate fi implementată cu un circuit SI-NU la intrările căruia se aplică variabilele negate sau cu un circuit SAU-NU urmate de un inversor.Funcţia logica SI poate fi implementată cu un circuit SI-NU urmat de un inversor sau cu un circuit SAU-NU la intrările căruia se aplică varibilele negate (fig. (c) – variabilele care apar singure în sumă se aplică la intrarea porţii ce generează semnalul de ieşire în formă complementată. Rezultă deci că orice funcţie logică poate fi implementată folosind numai circuite SI-NU.20: 1 2 13 12 1 2 13 12 c b c f 1 2 c 3 Figura 3. Exemplu: f = a.3.18). respectiv SAU-NU. 3.

obţinut printr-o conexiune (extensie) de tip serie a unor porţi logice ce constituie elementul tipic de circuit logic combinaţional. Pentru funcţii mai complicate se utilizează circuite integrate pe scară medie (ex.21: a b 2 3 1 1 2 12 13 5 f d 1 2 13 12 d Figura  3. în general. Din punct de vedere funcţional multiplexorul este un selector ce conectează la ieşire intrarea adresată.3. decodificator) sau largă (ex. W a b c . Pentru utilizarea lor la implementarea unor funcţii logice oarecare sunt necesare si porţi logice.c. memoria).2.21   Observaţie: Metodele prezentate în acest paragraf şi în paragraful precedent sunt utilizate în general pentru implementarea funcţiilor logice simple. circuite care realizează.3 Multiplexorul Multiplexorul este un circuit logic combinaţional. Circuitul are în general 2 n intrări de date şi “n” intrări de adresă. 3. integrat pe scară medie.d este implementată de schema din fig. funcţii logice bine determinate. multiplexor. Valoarea ieşirii este determinată de valoarea intrării selectate prin adresă.f = (a + b)(b + c + d ).

c 1 2 1 2 b 1 2 1 2 a 1 2 1 2 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 1 2 8 4 5 6 6 6 8 8 1 2 12 13 8 9 6 5 6 W 1 2 6 6 6 1 2 INTRARI c 0 0 0 0 1 1 1 1 * b 0 0 1 1 0 0 1 1 * a 0 1 0 1 0 1 0 1 * E 0 0 0 0 0 0 0 0 1 D0 D0 * * * * * * * * D1 * D2 * * D3 * * * D4 * * * * D5 * * * * * D6 * * * * * * D7 * * * * * * * IESIRI W W   D0 D0 D1 D2 D1 * * * * * * * D2 * * * * * * D3 * * * * * D1 D2 D3 D4 D5 D6 D7 0 D3 D4 D4 * * * * D5 * * * D5 D6 D7 1 D6 * * D7 * Figura 3. o . 8 intrări de date şi 3 de adresare şi 4 intrări de date şi 2 de adresare. 3. 3 intrări de adresare. În fig. schema bloc şi tabelul de funcţionare ale multiplexorului cu 8 intrări de date.22 este dată schema desfăşurată.22 Sub formă integrată se produc mai multe tipuri de multiplexoare dintre care amintim multiplexorul cu 16 intrări de date şi 4 intrări de adresare.

P0 + D1 .23 0 1 d 1 d 0 W Figura 3.b.b.b.24 a b c .c + a.a.P1 + D2 . Funcţia logică pe care o implementează acest multiplexor este: W = D0 .P2 + D3 .b. iar la intrările de adresare cele “n” variabile.a.c + D7 .a. Pe lângă aceste aplicaţii multiplexoarele pot fi utilizate şi pentru implementarea funcţiilor logice.c + D2 .23. Astfel cu un multiplexor cu 2 n intrari de date poate fi implementată orice funcţie logică de “n” variabile aplicând la intrările de date valorile funcţiei. De exemplu funcţia de trei variabile f 1 = a.intrare de validare a funcţionării (activă pe 0) şi două ieşiri complementare W şi W .c + D1 .P5 + D6 . conversia paralel-serie a datelor şi transmisia multiplexată a informaţiilor de pe mai multe linii pe o singură linie.b.a.a.a. D0 D1 D2 D3 D4 D5 D6 D7 a 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 c 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 d 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f2 0 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 1 0 a b c W f Figura 3.a.b.b.P3 + D4 .c = D0 .b.a.b.c + D5 .c + a. 3.P4 + D5 .P7 Dintre aplicaţiile posibile ale circuitelor multiplexoare amintim selecţia secvenţială.b.c + a.b.P6 + D7 .c + D4 .c este implementată de multiplexorul din fig.c + D6 .b.c + D3 .

e d e d e 1 2 1 2 D3 = d + e 3 e D4 = d ⊕ e D5 = d . Implementarea funcţiei de “n” variabile se reduce în acest fel la implementarea a 2 m functii de “n-m” variabile. În general prin utilizarea circuitelor multiplexoare se reduce numărul variabilelor de care depinde funcţia logică.3. a 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 b 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 c 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 d 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 e 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 f3 0 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 D0 = 0 d e d e 1 2 1 3 D1 = 1 1 2 3 W 3 D2 = d .25). Ex. prin utilizarea unui multiplexor cu 2 m intrari de date (m<n) funcţiile care trebuiesc implementate cu porţi logice depind de “n-m” variabile.e c b a . funcţia f 2 definită prin tabelul şi având reprezentarea în figura 3.Un multiplexor cu 2 n intrări de date poate implementa şi funcţii de mai mult de “n” variabile dacă se utilizează şi porţi logice suplimentare. daca funcţia de implementat depinde de “n” variabile. Pentru exemplificare se consideră funcţia f 3 de cinci variabile la implementarea căreia se foloseşte un multiplexor cu 8 intrări de date (fig. iar a “n+1” variabilă se aplică în formă normală sau complementată la unele intrări de date. Astfel.24 Observaţie: Pentru a uşura determinarea funcţiilor de intrare din tabelul de definiţie al funcţiei logice este recomandabil ca variabila reziduală să fie cea mai puţin semnificativă. Pentru funcţii de “n+1” variabile se aleg “n” variabile care se aplică la intrările de adresare.

decodificatorul binar cu 16 ieşiri.4 Decodificatorul si demultiplexorul Decodificatorul este un circuit logic combinational. În fig.26 este dată schema desfăşurată. integrat pe scară medie. decodificator pentru comanda dispozitivelor de afisaj cu 7 segmente.1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0 0 D6 = e D7 = d Figura 3.2. funcţie de codul aplicat la cele “n” intrări. Din punct de vedere constructiv se produc mai multe tipuri de circuite decodificatoare dintre care amintim decoficatorul zecimal cu 4 intrări şi 10 ieşiri.25 3. INTRARI a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 IESIRI 0 P0 P1 P2 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 P3 1 1 1 0 1 1 1 1 P4 P5 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 P6 P7 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 a b c 2 3 4 5 6 7 . obţinut printr-o extensie de tip paralel a unor porţi logice şi are “n” intrări de adresare şi 2 n iesiri. decodificatorul binar dublu cu patru ieşiri şi două intrări de adresare comune. schema bloc şi tabelul de funcţionare ale decodificatorului binar cu 3 intrări şi 8 ieşiri. Din punct de vedere funcţional decodificatorul activează una din cele 2 n ieşiri ale sale. 3.

3.26 se transformă în circuit demultiplexor dacă schema se completează cu traseele cu linie întreruptă. INTRARI b c D 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 IESIRI 3 4 1 1 1 1 1 1 0 1 1 0 0 1 2 3 4 5 6 7 abc Figura 3.27 a 0 0 0 0 1 0 0 1 1 1 1 1 1 0 1 1 1 2 1 1 0 1 1 5 1 1 1 1 1 6 1 1 1 1 1 7 1 1 1 1 1 . Din punct de vedere funcţional demultiplexorul asigură transmiterea semnalului aplicat la intrarea sa prin una din cele 2 n ieşiri. ieşire selectată prin codul aplicat la cele “n” intrări de adresare.26 Circuitul decodificator din fig.3.a b c 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 4 5 1 2 4 5 1 2 4 5 1 2 4 5 1 2 4 5 1 2 4 5 1 2 4 5 1 2 4 5 6 6 6 6 6 6 6 6 Figura 3. 3.26 (inclusiv traseul cu linie intrerupta) sunt prezentate in fig.27. Tabelul de funcţionare şi schema bloc ale demultiplexorului a cărui schemă logică desfăşurată este dată în fig.

1 1 1 * 0 1 1 * 1 0 1 * 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 Din tabel se observă că demultiplexorul funcţionează ca un decodificator cu 8 ieşiri dacă la intrarea de date D se aplică semnal logic zero. a b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 f1 0 0 0 0 1 1 1 1 f2 0 0 1 1 1 1 0 0 f3 0 1 1 0 0 1 1 0 P0 P1 P2 P3 P4 P5 P6 P7 0 0 0 0 1 1 1 1 f1 = P4 + P5 + P6 + P7 1 2 4 5 6 f 2 = P2 + P3 + P4 + P5 f 3 = P1 + P2 + P5 + P6 a b c 1 2 4 5 6 DEC 1 2 4 5 6 Figura 3. În cazul de faţă. Exemplu: să se sintetizeze un circuit logic combinaţional care să facă conversia din cod binar natural în cod Gray de trei variabile folosind un circuit decodificator cu 8 ieşiri. decodificatorul din fig. Circuitele decodificatoare sunt foarte utile la implementarea sistemelor de funcţii. 3.28 . adică un decodificator poate fi utilizat ca demultiplexor.26 poate fi utilizat ca demultiplexor cu patru ieşiri (primele patru) dacă intrarea cu ponderea cea mai mare se consideră ca fiind intrare de date. Multiplexorul şi demultiplexorul pot fi utilizate pentru transmiterea mai multor semnale pe o singură linie. deci practic un demultiplexor poate fi folosit ca decodificator. Si reciproca este valabilă.

Sign up to vote on this title
UsefulNot useful