You are on page 1of 15

Instituto Politécnico Nacional Escuela Superior de Ingeniería Mecánica y Eléctrica Unidad Culhuacan Nombre: Ramírez Monroy Manuel Grupo

: 6CV4 Asignatura: Arquitectura de Computadoras. Prof. Marbella Calvino Gallardo

Y G D N A I D N I I R L E A L P I A P C S E R E P U S .

Los cálculos deben ser registrados o sincronizados con el reloj cada cierto tiempo para que la ruta crítica (tramo con más carga o retardo computacional entre dos registros de reloj) se reduzca.PIPELINING (SEGMENTACIÓN ELÉCTRONICA). en microprocesadores. sobre todo. Es un método por el cual se consigue aumentar el rendimiento de algunos sistemas electrónicos  digitales. . Es aplicado.

A mayo ruta critica (tiempo o retraso entre registros). . menor es la frecuencia de trabajo y a menor ruta critica mayor es la frecuencia de trabajo. ya que nos sirve para optimizar mas el área de almacenamiento de registro de los datos intervinientes y de un retraso o latencia (en ciclos de reloj/tiempo) en la salida del resultado equivalente al número de segmentaciones o registros realizados. Repartir o segmentar equitativamente el calculo para la frecuencia. Es la frecuencia máxima del trabajo alcanzada por el conjunto.RUTA CRITICA.

La ventaja primordial de este sistema es que. después de una latencia de cuatro en la imagen. tal y como se muestra en la imagen. una vez el pipe está lleno. es decir. Todo esto habiendo maximizado la frecuencia máxima de trabajo. los resultados de cada comando vienen uno tras otro cada flanco de reloj y sin latencia extra por estar encadenados dentro del mismo pipe.Ventajas. .

principalmente a la conjunción de tres técnicas: Arquitectura Harvard Procesador tipo RISC La propia segmentación .Ventajas. El alto rendimiento y la velocidad elevada de los modernos procesadores se debe.

SEGMENTACION. IF (Instruction Fetch): búsqueda ID (Instruction Decode): decodificación EX (Execution): ejecución de unidad aritmético lógica MEM (Memory): memoria WB (Writeback): escritura . La segmentación consiste en descomponer la ejecución de cada instrucción en varias etapas para poder empezar a procesar una instrucción diferente en cada una de ella y trabajar con varias a la vez.

de tal forma que la ejecución de cada una de las etapas en principio no interfiere en la ejecución del resto.Cada una de estas etapas de la instrucción usa en exclusiva un hardware determinado del procesador. .

.

El término se emplea por oposición a la microarquitectura escalar que sólo es capaz de ejecutar una instrucción por ciclo de reloj. Es el término utilizado para designar un tipo de microarquitectura de procesador capaz de ejecutar más de una instrucción por ciclo de reloj.SUPERESCALARIDAD. .

Multiples instruciones. Una instrucción.CLASIFICACION DE NUCLEOS. en cambio un procesador (multinúcleo) superescalar es un procesador de tipo MIMD. En la clasificación de Flynn. multiples datos. un procesador (mononúcleo) superescalar es un procesador de tipo SISD. un dato. .

Decodificación superescalar utiliza el paralelismo de instrucciones además del paralelismo de flujo. Escritura (writeback). éste último gracias a la estructura en pipeline. . Lanzamiento (dispatch). La microarquitectura Lectura (fetch). Ejecución (execute).ESTRUCTURA TIPICA. Finalización (retirement). (decode).

En un procesador superescalar. Unidad aritmético lógica (ALU) Unidad de lectura/escritura en memoria (Load/Store Unit) Unidad de coma flotante (Floating Point Unit) Unidad de salto (Branch unit) . El número máximo de instrucciones en una etapa concreta del pipeline se denomina grado. el procesador maneja más de una instrucción en cada etapa. así un procesador superescalar de grado 4 en lectura (fetch) es capaz de leer como máximo cuatro instrucciones por ciclo.UNIDADES FUNCIONALES.

por ejemplo: R1<=R2+R3 y R4<=R1+5. Dependencia de datos. Dependencia estructural. . esta ocurre cuando dos instrucciones requieren el mismo tipo unidad funcional y su número no es suficiente.TIPOS DE DEPENDENCIA. esta ocurre cuando una instrucción necesita del resultado de otra instrucción para ejecutarse.

 if R1<R2 then R3<=R4+R5 else R6<=R7+5. Dependencia de escritura o falsa dependencia o nombre.TIPOS DE DEPENDENCIA. por ejemplo:  R1<=R2+R3 y R1<=R1+5. Dependencia de control. por ejemplo. . esta ocurre cuando una instrucción depende de una estructura de control y no se puede determinar el flujo correcto hasta la evaluación de la estructura de control. esta ocurre cuando dos instrucciones necesitan escribir en la misma memoria.