You are on page 1of 4

Universidad de Cundinamarca. Patiño, Vidal.

Comunicaciones Digitales

MUESTREO Y RETENCION
Cesar Patiño Ramírez, Wendy Vidal Ríos. Abstract: En el presente informe se describe en qué consiste el muestreo y retención de una señal análoga, utilizando amplificadores operacionales. PALABRAS CLAVES: Muestreo y Retención. 1. INTRODUCCIÓN Los circuitos de muestreo y retención se utilizan para muestrear una señal analógica en un instante dado y mantener el valor de la muestra durante tanto tiempo como sea necesario. Los instantes de muestreo y el tiempo de retención están determinados por una señal lógica de control, y el intervalo de retención depende de la aplicación a la que se destine el circuito. Por ejemplo, en los filtros digitales las muestras deben ser mantenidas durante el tiempo suficiente para que tenga lugar la conversión de analógica a digital.
Figura 1. Circuitos de muestreo y retenci6n: (a) circuito simple con interruptor, (b) formas de onda.

En la práctica, los interruptores electrónicos y los condensadores no son perfectos y presentan discrepancias respecto a los valores o estados ideales. Entre las especificaciones mas importantes están las de tiempo de apertura y tiempo de adquisici6n. Se puede explicar lo que es el tiempo de apertura que dicho tiempo es el máximo retardo entre el instante en que la lógica de control ordena al interruptor que se abra y el instante en que realmente ocurre la apertura. El tiempo de apertura de un sistema determina esencialmente el tipo de interruptor que se debe utilizar. Si este tiempo es del orden de milisegundos, puede ser un relé. Con interruptores FET los tiempos de apertura son normalmente de 50 a 100 ns, mientras que con interruptores con diodo muy rápidos el tiempo de apertura es mucho menor de 1 ns. A consecuencia del tiempo de apertura hay una incertidumbre en el ritmo o cadencia de muestreo que puede degradar las prestaciones del sistema. Se suele seleccionar un interruptor cuyo tiempo de apertura sea mucho menor que la inversa del ritmo de muestreo.

2. MARCO TEORICO. 2.1 CIRCUITOS RETENCION DE MUESTREO Y

La mayoría de los circuitos de muestreo y retención utilizan un condensador para mantener la tensión de muestra. El interruptor controlado electrónicamente es el medio para cargar rápidamente el condensador hasta la tensión de muestra y luego suprimir la entrada de manera que el condensador pueda retener la tensi6n deseada.

1

Figura 3. Figura 4. Figura 2. Generador de señales. Tiempo de apertura y su efecto. .2 DESARROLLO DE LA PRACTICA. Resistencias. 2.2 MATERIALES. mosfet. Para este caso se utilizo la siguiente configuración para el lm 555 con el fin de generar los pulsos de disparo. TIEMPO CAPACITOR RESISTENCIA 2s 200uf 10K 1s 100uf 10K 10ms 100nf 10K Tabla: Tabla de valores obtenidos. Como el circuito de salida es capacitivo. Para obtener los otros valores se realizan las operaciones anteriores con el fin de llenar la siguiente tabla. tarda un cierto tiempo antes de que la tensión del condensador (salida) sea idéntica a la entrada. Vidal. Patiño. Osciloscopio. 2 2. Comunicaciones Digitales Para el desarrollo de esta práctica la cual es de Muestreo y Retención. El tiempo de adquisición es el intervalo más corto transcurrido desde que se da la orden de muestra hasta que se puede dar la orden de retención y se obtenga como resultado una tensi6n de salida que sea aproximadamente la tensión de entrada con la exactitud necesaria. 2 amplificadores operacionales(741). 555 (Monoestable). Tiempo de adquisición. 2 seg y 1 Ms.        Protoboard. LM555 (Monoestable) Con este circuito se procede a calcular el valor del capacitor para un tiempo de 1 seg.Universidad de Cundinamarca. se necesita implementar un circuito de control para disparar el mosfet o fet que se va a utilizar.

Salida del sistema a 10 ms. en primer lugar se obtiene la respuesta del 555 a un tiempo de 10 ms. Figura 5. Salida 555 a 1 seg El siguiente paso fue el de simular el circuito de muestreo y retenedor. Figura 7. Patiño. Circuito muestreo y Retenedor. A continuación de dispuso a simular con el valor del capacitor de 100 us para un segundo. Salida PAM a 1 seg. Vidal. 3 . El siguiente paso fue el de la implementación del circuito de muestreo y retención con el fin de comprobar el comportamiento del mismo frente a lo teorico. con el circuito anterior se puede observar el muestreo y la retención de la señal de entrada análoga. Comunicaciones Digitales Con los valores obtenidos se procede a simular para cada uno de los tiempos.Universidad de Cundinamarca. Figura 6. Figura 8.

gracias a la señal de pulsos generada por el 555. en donde podemos observar que la señal es muy cercana a la señal de entrada que entes caso es una señal seno. en el transcurso de la practica se observo que el muestreo siempre se debe hacer al doble y un poco más de lo recomendado o lo establecido. Esta técnica de modulación se basa en una señal de referencia. Figura 9. Señal de reloj 555. Figura 9. se observo que los valores de la modulación PAM eran cercanos a los valores de la señal de información. solamente. Patiño. en nuestro caso una señal sinusoidal. en nuestro caso será una señal de pulsos. como su nombre lo indica sacaba muestras a la señal de información y lo transportaba o modulaba a la señal PAM final. Al terminar se pudo comprobar la modulación por pulsos PAM. Figura 10. Pam. Vidal. en primer lugar observamos el comportamiento del 555 en configuración monoestable. CONCLUSIONES. Comunicaciones Digitales En la figura anterior se observa la señal de salida del sistema Pam. al tener esto se procede observar el comportamiento del sistema general. esto se debe básicamente a que al hacer el muestreo.Universidad de Cundinamarca. modular una segunda señal. Al realizar dicho montaje se observa el comportamiento del mismo. Montaje muestreo y retención. 4 . mantenía sus valores. En la figura anterior se observa la respuesta del 555 a través del osciloscopio digital.