You are on page 1of 4

Universidad de Cundinamarca. Patio, Vidal.

Comunicaciones Digitales

MUESTREO Y RETENCION
Cesar Patio Ramrez, Wendy Vidal Ros. Abstract: En el presente informe se describe en qu consiste el muestreo y retencin de una seal anloga, utilizando amplificadores operacionales. PALABRAS CLAVES: Muestreo y Retencin. 1. INTRODUCCIN Los circuitos de muestreo y retencin se utilizan para muestrear una seal analgica en un instante dado y mantener el valor de la muestra durante tanto tiempo como sea necesario. Los instantes de muestreo y el tiempo de retencin estn determinados por una seal lgica de control, y el intervalo de retencin depende de la aplicacin a la que se destine el circuito. Por ejemplo, en los filtros digitales las muestras deben ser mantenidas durante el tiempo suficiente para que tenga lugar la conversin de analgica a digital.
Figura 1. Circuitos de muestreo y retenci6n: (a) circuito simple con interruptor, (b) formas de onda.

En la prctica, los interruptores electrnicos y los condensadores no son perfectos y presentan discrepancias respecto a los valores o estados ideales. Entre las especificaciones mas importantes estn las de tiempo de apertura y tiempo de adquisici6n. Se puede explicar lo que es el tiempo de apertura que dicho tiempo es el mximo retardo entre el instante en que la lgica de control ordena al interruptor que se abra y el instante en que realmente ocurre la apertura. El tiempo de apertura de un sistema determina esencialmente el tipo de interruptor que se debe utilizar. Si este tiempo es del orden de milisegundos, puede ser un rel. Con interruptores FET los tiempos de apertura son normalmente de 50 a 100 ns, mientras que con interruptores con diodo muy rpidos el tiempo de apertura es mucho menor de 1 ns. A consecuencia del tiempo de apertura hay una incertidumbre en el ritmo o cadencia de muestreo que puede degradar las prestaciones del sistema. Se suele seleccionar un interruptor cuyo tiempo de apertura sea mucho menor que la inversa del ritmo de muestreo.

2. MARCO TEORICO. 2.1 CIRCUITOS RETENCION DE MUESTREO Y

La mayora de los circuitos de muestreo y retencin utilizan un condensador para mantener la tensin de muestra. El interruptor controlado electrnicamente es el medio para cargar rpidamente el condensador hasta la tensin de muestra y luego suprimir la entrada de manera que el condensador pueda retener la tensi6n deseada.

Universidad de Cundinamarca. Patio, Vidal. Comunicaciones Digitales

Para el desarrollo de esta prctica la cual es de Muestreo y Retencin, se necesita implementar un circuito de control para disparar el mosfet o fet que se va a utilizar.
Figura 2. Tiempo de apertura y su efecto.

Para este caso se utilizo la siguiente configuracin para el lm 555 con el fin de generar los pulsos de disparo.

Como el circuito de salida es capacitivo, tarda un cierto tiempo antes de que la tensin del condensador (salida) sea idntica a la entrada. El tiempo de adquisicin es el intervalo ms corto transcurrido desde que se da la orden de muestra hasta que se puede dar la orden de retencin y se obtenga como resultado una tensi6n de salida que sea aproximadamente la tensin de entrada con la exactitud necesaria. Figura 4. LM555 (Monoestable) Con este circuito se procede a calcular el valor del capacitor para un tiempo de 1 seg, 2 seg y 1 Ms.

Figura 3. Tiempo de adquisicin.

2.2 MATERIALES. Protoboard. Generador de seales. 2 amplificadores operacionales(741). mosfet. Osciloscopio. 555 (Monoestable). Resistencias.

Para obtener los otros valores se realizan las operaciones anteriores con el fin de llenar la siguiente tabla. TIEMPO CAPACITOR RESISTENCIA 2s 200uf 10K 1s 100uf 10K 10ms 100nf 10K Tabla: Tabla de valores obtenidos.
2

2.2 DESARROLLO DE LA PRACTICA.

Universidad de Cundinamarca. Patio, Vidal. Comunicaciones Digitales

Con los valores obtenidos se procede a simular para cada uno de los tiempos. en primer lugar se obtiene la respuesta del 555 a un tiempo de 10 ms.

Figura 7. Circuito muestreo y Retenedor. con el circuito anterior se puede observar el muestreo y la retencin de la seal de entrada anloga.

Figura 5. Salida del sistema a 10 ms. A continuacin de dispuso a simular con el valor del capacitor de 100 us para un segundo.

Figura 8. Salida PAM a 1 seg.

El siguiente paso fue el de la implementacin del circuito de muestreo y retencin con el fin de comprobar el comportamiento del mismo frente a lo teorico. Figura 6. Salida 555 a 1 seg

El siguiente paso fue el de simular el circuito de muestreo y retenedor.

Universidad de Cundinamarca. Patio, Vidal. Comunicaciones Digitales

En la figura anterior se observa la seal de salida del sistema Pam, en donde podemos observar que la seal es muy cercana a la seal de entrada que entes caso es una seal seno. CONCLUSIONES.

Figura 9. Montaje muestreo y retencin.

Esta tcnica de modulacin se basa en una seal de referencia, en nuestro caso una seal sinusoidal, modular una segunda seal, en nuestro caso ser una seal de pulsos. Al terminar se pudo comprobar la modulacin por pulsos PAM, se observo que los valores de la modulacin PAM eran cercanos a los valores de la seal de informacin, esto se debe bsicamente a que al hacer el muestreo, gracias a la seal de pulsos generada por el 555, mantena sus valores, solamente, como su nombre lo indica sacaba muestras a la seal de informacin y lo transportaba o modulaba a la seal PAM final. en el transcurso de la practica se observo que el muestreo siempre se debe hacer al doble y un poco ms de lo recomendado o lo establecido.

Al realizar dicho montaje se observa el comportamiento del mismo, en primer lugar observamos el comportamiento del 555 en configuracin monoestable.

Figura 9. Seal de reloj 555. En la figura anterior se observa la respuesta del 555 a travs del osciloscopio digital, al tener esto se procede observar el comportamiento del sistema general.

Figura 10. Pam.


4