Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E

1.1.

Định tuyến: Đây là một trong những bước cơ bản và quan trọng nhất khi thiết kế

FPGA,và là bước cuối trong giai đoạn thiết kế để tạo chuỗi bít cho chương trình. 1.2. Thế hệ bảng định tuyến nguồn: - Bảng định tuyến nguồn được tao ra để sử dung, gồm hai loại: định tuyến toàn cục và định tuyến cục bộ. Các hệ thống FPGA hiện đại có số lượng bảng định tuyến rất lớn với Trong nhiều trường hợp người ta cần tạo các công cụ định vị và định hàng triệu khối logic. tuyến cho FPGA. Việc này đảm bảo an toàn khi thay đổi hay thiết lập các thông số trước khi chúng ta hoàn thiện kiến trúc FPGA. - Quá trình thiết lập thông số cần thiết cho việc định tuyến gồm các bước chính sau:  Đánh số chân các khối logic ngõ vào và ngõ ra.  Đạt các khối logic ngõ vào và ngõ ra ở trạng thái cho phép hiệu chỉnh và sử dụng.  Tương đương hóa các khối logic.  Đánh dấu I/O để điền vào một hàng hoặc cột của FPGA.  Lập quan hệ về chiều rộng giữa các kênh ngang và kênh dọc.  Lập quan hệ về chiều rộng giữa các vùng khác nhau trong FPGA.  Chuyển khối để kết nối các vùng định tuyến lớn  Thiết lập giá trị FC chỉ giá trị các vùng định tuyến trong một kênh.  Đây có thể là số chân ngõ vào và ngõ ra được kết nối.  Định loại và phân phói các gói theo một tieu chuẩn nhất đinh.  Chúng ta cần định chiều dài mỗi gói, số khóa trong mỗi gói cung như phân loại kiểu gói.
1.2.1.

Định tuyến toàn cục:

- Định tuyến toàn cục chia các vùng định tuyến đang hoạt động thành các kênh hay các khu vực định tuyến.
Trang 1 SVTH: Trần Quốc Việt- Nguyễn Anh Việt

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E

THD: PGS.TS Lê Tiến Thường

-

Trong định tuyến toàn cục, bảng định tuyến chỉ ra mục đã định

trước để đơn giản hóa quá trình chọn kênh định tuyến Sau đây là một ví dụ về bảng định tuyến nguồn:

LUT: Look- Up Table Thực tế thì vấn đề định tuyến toàn cục FPGA khá giống với chuẩn thiết kế cells (hay MPGA- Metal Programmable Gate Array). Vì vậy nhiều kỹ thuật định tuyến toàn cục ASIC có thể sủ dụng cho định tuyến toàn cục FPGA.
1.2.2.

Định tuyến cục bộ:

- Chọn định tuyến cục bộ theo chi phí thấp nhất. - Loại bỏ các định tuyến cục bộ khác trong cùng khu vực. - Loại các định tuyến không tương thích với định tuyến vừa chọn cho đến khi tất cả các định tuyến toàn cục được hoàn thiện kết nối bởi các định tuyến cục bộ.

Trang 2

SVTH: Trần Quốc Việt- Nguyễn Anh Việt

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E

THD: PGS.TS Lê Tiến Thường

CHƯƠNG 2: Các khối chức năng chính của kit Spartan 3E:
2.1. Các công tắc, nút nhấn, phím điều khiển: - KIT Spartan 3E có 4 công tắc trượt, như hình sau. Các công tắc trượt:

- Các công tắc này được bố trí ở góc phải, bên dưới của board. Chúng được kí hiệu là SW3, SW2, SW1 SW0 theo thứ tự từ trái sang phải. - Khi ở vị trí UP hay ON, công tắc này sẽ kết nối với chân 3,3V của FPGA. Đây là mức logic cao. - Khi ở vị trí DOWN hay OFF, công tắc này sẽ kết nối với chân mass của FPGA. Đây là mức logic thấp. Công tắc nút nhấn:

Trang 3

SVTH: Trần Quốc Việt- Nguyễn Anh Việt

BTN_SOU TH. công tác được nối đến chân 3.Trong một số ứng dụng. . được kí hiệu lần lượt là: BTN_NORTH.Có 8 LED đơn trên mạch. Theo thú tự tù trái sang phải là LED7 đền LED0.Khi xoay các nút này. Công tắc nút xoay: . chân còn lại nối với KIT Spartan 3E qua một điện trở hạn dòng 330 Ohm. Cúng được bố trí ở góc dưới bên trái của board.KIT này cũng có 4 công tắc nút nhấn.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.Mỗi LED được nối sẵn một chân xuống mass. Có 3 nút nhấn loại này.Trên KIT. được kí hiệu từ LED7 đến LED0. . BTN_WEST.Nguyễn Anh Việt . . BTN_EAST. LED: . BTN_SOUTH cũng là một reset mềm để chọn chức năng reset cho FPGA. nút nhấn sẽ được nối đến chân 3. .Khi nhấn và giữ.TS Lê Tiến Thường . chúng nằm giữa 4 công tắc nút nhấn. Trang 4 SVTH: Trần Quốc Việt.3V của FPGA.3V của FPGA.

 Ghi chương trình trên 128 Mbit Intel StrataFlash parallel NOR Flash PROM.  Ghi chương trình trên on-board 16Mbit ST Microelectronics SPI serialFlash PROM.Ngoài ra FPGA có thể phát ra tín hiệu xung clock qua SMA-style connector.2.Ban đầu.TS Lê Tiến Thường 2.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. Hay lựa chọn cài đặt bộ dao động kiểu 8 chân DIP cung cấp bởi một socket Điện áp cho tât cả chân I/O trong FPGA bank0 được điều khiển bởi jumper JP9. Clock Sources:board hỗ trợ ba nguồn xung clock cơ bản: Bộ dao động onboard tần số xung clock 50MHz Xung clock có thể đươc cung cấp từ ngoài board thông qua SMA-style connector. Character LCD Screen: FPGA điều khiển LCD thong qua 4-bit data .Bộ dao động on board là một thiết bị có áp 3.Mặc dù LCD hỗ trợ giao diện 8 bits data.sử dụng giao diện USB on board.3 V và có thể không trình diễn như mong đọi khi JP9 set ở mức 2.rồi cáu hình FPGA từ ảnh lưu trữ trong SPI serial Flash PROM sử dụng SPI mode.3.Nguyễn Anh Việt . 2.Do đó . FPGA Configuration option: The Spartan-3E FPGA Starter Kit board hỗ trợ nhiêu sự lựa chọn cấu hình FPGA:  Download FPGA design trực tiếp tới Spartan-3E FPGA thong qua chân JTAG. 2.JP9 đươc set mức 3.  Ghi chương trình trên on-board 4Mbit Xilinx XCFO4S nối tiếp Platform Flash PROM.5 V.3 V.the starter Kit Board sử dụng giao diện 4 bits data đễ tang khả năng Trang 5 SVTH: Trần Quốc Việt.những nguồn xung clock này cũng đươc điều khiển bởi JP9.rồi cấu hình FPGA từ ảnh lưu trữ trong Flash PROM sử dụng BPI Up hay BPI Down mode.sau đó cấu hình FPGA từ ảnh lưu trữ trong Platform Flash PROM sử dụng Mast Serial mode.4.

Điện trở 390 Ohm trên đường Data dùng để hạn dòng cho FPGA khi LCD nhần mức logic cao. thấp qua điện áp.3V với LVCMOS. . LCD điều khiển mức 5V với TTL và 3. trực tiếp từ PC VGA Display Port: Board gôm một port VGA thong qua DB15 connector. Ở mức cao. .LCD cho phép hiển thị 2 x 16 kí tự.LCD hiểu các mức logic cao. .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.Kết nối port này Trang 6 SVTH: Trần Quốc Việt. với địa chỉ theo bảng sau: 2.LCD dùng nguồn 5V.Một số ứng dụng coi LCD là ngoại vi chỉ ghi và không bao giờ đọc. Điều khiển LCD: . .Nguyễn Anh Việt .5.TS Lê Tiến Thường kết nối và sự phát triển của các ứng dụng khác trên board cũng như giảm thiểu số chân kết nối.

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.như modem hay printers.7.I/O Bank 3 và DDR SDRAM cả hai lấy điện áp 2. DDR SDRAM : The Spartan-3E FPGA Starter Kit board bao gồm a 512 Mbit (32M x 16) MicronTechnology DDR SDRAM (MT46V32M16) với giao diện 16bit data. 2.Tất cả chân giao diện DDR SDRAM kết nối tới FPGA’s I/O bank3 trên FPGA. Ngoài ra The Spartan-3E FPGA Starter Kit board còn có các cổng giao tiếp khác: 10/100 Ethernet Physical Layer Interface Trang 7 SVTH: Trần Quốc Việt.5 V từ LTC3412 regulator đươc kết nối từ 5V supply input.Sử dụng DTE-style connector để điều khiển các ngoai vi RS-232 khác.Nguyễn Anh Việt .6.TS Lê Tiến Thường 2. 2. RS-232 Serial Ports: The Spartan-3E FPGA Starter Kit board có hai cổng RS-232.8. PS/2 Mouse/Keyboard Port: Board bao gồm một PS/2 Mouse/Keyboard Port và một két nối chuẩn 6pins mini-DIN.một là đâu cái DB9 DCE connector và một đấu đực DTE connector.

TS Lê Tiến Thường Các connector mở rộng Trang 8 SVTH: Trần Quốc Việt.Nguyễn Anh Việt .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.

CÔNG CỤ VÀ KĨ THUẬT EDK Giới thiệu: The Xilinx Embedded Development Kit (EDK) là 1 bộ các công cụ và IP cho phép bạn thiết kế 1 hệ thống nhúng hoàn chỉnh để cài đặt cho thiết bị Xilinx Field Programmable Gate Array (FPGA) Embeded Development Kit: được xem như bao phủ tất cả những thứ liên quan đến hệ thống xử lý nhúng và thiết kế của chúng . Software Development Kit(SDK) là một môi trường phát triển tích hợp Other EDK Components :  Hardware IP for Xinlinx embeded processors  Driver and lilibraries for embedded software development  GNU Compiler and debugger for C/C++ software development targeting the MicroBlaze™ and PowerPC™ processors  Documentation  Sample projects Làm Thế Nào Để Các Công Cụ Này Xúc Tiến Quá Trình Xử Lý Trang 9 SVTH: Trần Quốc Việt.1.Nguyễn Anh Việt .TS Lê Tiến Thường CHƯƠNG 3: 3. KHÁI NIỆM.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. Xilinx Platform Studio (XPS) là một môi trường phát triển hay giao tiếp đồ họa sử dụng để thiết kế bộ phận phần cứng của hệ thống xử lý nhúng .the Xinlinx ISE software phải được cài đặt trước khi chạy EDK.

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.  SDK là một mội trương phát triển phần mềm cho các ứng dụng đơn giản và phức tạp.  XPS được sử dụng đầu tiên cho hệ thống nhúng. và liên kết các thành phần này diễn ra ở XPS.và sau đó là add một nguồn vi xử lý nhúng vào ISE project.XPS có 3 kiểu mô phỏng  Behavioral  Structural  Timing-accurate 3.  Xác định chình xác chức năng phần cứng của bạn có thể đươc thực hiện bằng cách chạy thiêt kế thông qua HDL simulator.Nguyễn Anh Việt .ngoai vi.BSB có thể là tất cả những gì bạn cần để tạo thiết kế.TS Lê Tiến Thường Sau đây là một cái nhìn tổng quát về cách các công cụ làm việc cùng nhau để đơn giản hóa quá trình thiết kế  Tiến trình thiết kế yêu cầu được bắt đầu với một ISE project.mà sau đó bạn có thể tùy chỉnh Xilinx đề nghị sử dụng BSB Wizard để tạo ra phần cơ bản cho một dự án thiết kế hệ thống nhúng mới.2. Trang 10 SVTH: Trần Quốc Việt.Cấu hình vi điều khiển. Tạo một Project: The Base System Builder (BSB): là 1 thuật sĩ thưc hiện nhanh chóng và hiệu quả một công việc thiết kế.

chọn board.cấu hình 1 vi xử lý hay giao tiếp I/O.Tất cả các thông tin dự án XPS đươc save trong XMP file. Selecting and Configuring a Processor Bạn có thể chọn MicroBlaze hay PowerPC processor và chọn:  Architecture type  Device type  Package  Speed grade  Reference clock frequency  Processor-bus clock frequency  Reset polarity  Processor configuration for debug  Cache setup  Floating Point Unit (FPU) setting Selecting and Configuring Multiple I/O Interfaces BSB hiểu bộ nhớ ngoại và thiết bị I/O có sẵn trên board và cho phép lựa chọn • Which devices to use • Baud rate • Peripheral type Trang 11 SVTH: Trần Quốc Việt.ban có thể tao file project.cài đặt software.cũng như các file thực thi mà SDK biên dịch.Nguyễn Anh Việt .thêm vào ngoại vi bên trong.và phát ra 1 report tóm tắt hệ thống.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường Sử dụng BSB Wizard .bao gồm vi trí của Microprocessor Hardware Specification (MHS) and Microprocessor Software Specification (MSS) files. Tạo ra file(*. The XMP file cũng chứa đựng thông tin về nguồn C và file header mà XPS biên dịch.xmp) A Xilinx Microprocessor Project (XMP) file là một file mức đỉnh của hệ thống nhúng. Selecting a Board Type: BSB cho phép bạn chọn 1 kiểu board từ danh sách hay tao ra một board riêng.

Setting Up Software Ngõ vào và ngõ ra chuẩn của thiết bị có thể đươc thực hiện trong BSB.Nó sẽ truy cập tới New Project Wizard  Sử dụng thông tin ở bản dưới đây để lựa chọn trong Wizard screens.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.Các ngoại vi đươc hỗ trợ bởi board đươc lựa chọn và kiến trúc thiết bị FPGA.Ứng dụng mẫu mà bạn chọn bao gồm kiểm tra bộ nhớ.TS Lê Tiến Thường • Number of data bits • Parity • Whether or not to use interrupts Adding Internal Peripherals BSB cho phép bạn thêm vào ngoại vi.Mỗi ứng dụng bao gồm một tập lệnh liên kết.  Start ISE Project Navigator  Select File >New Project.hay cả 2.kiểm tra ngoại vi.và tạo ra một project với hệ thống vi xử lý nhúng tại mức đỉnh. Take a Test Drive Để chạy BSB Wizard .và bạn có thể chon một ứng dụng mẫu ngôn ngữ C mà bạn muốn XPS phát ra.Nguyễn Anh Việt .bạn cần phải bắt đầu với ISE Project Navigator. Trang 12 SVTH: Trần Quốc Việt.

TS Lê Tiến Thường Chú ý : Sau khi chạy ISE Project Navigator new project wizard.bạn có thể tao ra một project sử dụng cấu hình được miêu tả ở bảng dưới Trang 13 SVTH: Trần Quốc Việt. Bây giờ BSB wizard đã bắt đầu.) Click Yes.nó sẽ nhận ra bạn có một hệ thống nhúng .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. Do you want to create a Base System using the BSB Wizard? (This can take a few moments.và sẽ bắt đầu Platform Studio với thông điệp This project appears to be a blank project.Nguyễn Anh Việt .

Nguyễn Anh Việt .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường Trang 14 SVTH: Trần Quốc Việt.

Nguyễn Anh Việt .TS Lê Tiến Thường Trang 15 SVTH: Trần Quốc Việt.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường Trong phần kế tiếp .chúng ta sẽ biết cách quan sát và điều chỉnh new project trong XSP Trang 16 SVTH: Trần Quốc Việt.Nguyễn Anh Việt .

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. The XPS GUI Từ XPS GUI .bạn có thể thiết kế một hệ thống nhúng hoàn chỉnh cho việc cài đặt một thiết bị Xilinx FPGA.Cửa sổ chính của XPS đươc cho trên hình 3.Nguyễn Anh Việt .1 Chú ý rằng cửa sổ chính của XPS đươc chia thành 3 phần:  Project Information Area  System Assembly  Console Window Trang 17 SVTH: Trần Quốc Việt.TS Lê Tiến Thường 3.cùng với một bộ các công cụ hướng tới dự án thiết kế.Phần này sẽ miệu tả XPS GUI và một vài công cụ đươc sử dụng phổ biến.và thảo luận về cách sử dụng XPS để điều chỉnh thết kế của bạn.bạn có thể xây dựng trên project bạn đã tạo với BSB. Xilinx Platform Studio Bây giờ ban đã tao đươc một project cơ bản với BSB.Sử dụng XPS . What is XPS? XPS bao gồm một giao tiếp đồ họa người dùng (GUI).đây là lúc nhìn vào các sự chon có sẵn trong Xilinx Platform Studio(XPS).3.Phần này sẽ giúp bạn có cái nhìn tổng quan về XPS.

Applications. TheProject Information Area includes Project.  Project options Tất cả các sự lựa chon đặc trưng dự án như Device.Microprocessor Software Specification (MSS) files.  Reference Files Trang 18 SVTH: Trần Quốc Việt.Netlist.User Constrains File (UCF) files.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.Implementation.cho ở hình 3-2.Nguyễn Anh Việt .Implementation Option files.là các tham khảo tới các file có liên quan đến project.TS Lê Tiến Thường Project Information Area The Project Information Area offers control over and information about your project.và Bitgen Option files.HDL. and IP Project Tab The Project Tab.iMPACT Command files.và Sim Model options.Thông tin đươc nhóm trong các mục tổng quát sau :  Project Files Tất cả các file thưc hiện project như Microprocessor Hardware Specification (MHS) files.

và source files mà liên hệ với mỗi ứng dụng của dự án.TS Lê Tiến Thường Tất cả các giá trị nhập và files output đươc sản xuất bởi XPS implementation processes.là tất cả các cấu hình lựa chọn ứng dụng phần mềm.  Thiết lập sự lựa chọn biên dịch  Thêm vào các file header và source tới project Chú ý: Trong lúc XPS cho phép bạn tạo ra và quản lý phần mềm dự án.Nguyễn Anh Việt . Application Tab The Application tabs cho trên hình 3-3.và tải nó tới khối RAM.SDK yêu cầu công cụ cho tất cả software development.Với việc chọn thẻ này bạn có thể:  Tao ra và thêm vào một phần mềm ứng dụng.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.header files. Trang 19 SVTH: Trần Quốc Việt.

thì sẵn có khi click phải menu.TS Lê Tiến Thường IP Catalog Tab The IP Catalog tab cho trên hình 3-4.processor support. Nếu một project đươc mở.bao gồm tất cả các EDK IP cores và custom IP cores do bạn tạo ra.và bản miêu tả ngắn.bao gồm phiên bản phát hành.status.và Microprocessor Peripheral Description (MPD) file.Những thông tin của danh mục về IP cores.Nguyễn Anh Việt .lock.chỉ có những IP cores mà phù hợp với muc tiêu của kiến trúc thiết bị Xilinx là đươc thể hiện.Ban đầu thì IP cores đươc nhóm lại có thứ tự phân cấp theo chức năng.bao gồm lịch sử thay đổi các phiên bản. Những thông tin chi về IP core. Trang 20 SVTH: Trần Quốc Việt.data sheet.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.

Tìm Communication Low-Speed IP category và mở rộng nó.  Click the Application tab a. note the xparameters. Collapse the Project: TestApp_Memory (using the +/.Nguyễn Anh Việt .h file.  Click the IP Catalog tab a.Nếu bạn thực hiện theo các bước ở phần Test Drive.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường Take a Test Drive:  Trong XPS GUI .Under Processor: ppc440_0.h file chứa đưng bản đồ địa chỉ hệ thống và là một phần tích hợp của Board Support Package(BSP). Expand the four sub-headers below Project: TestApp_Peripheral .the BSP chưa đươc tao ra. b. The xparameters. Trang 21 SVTH: Trần Quốc Việt. Under Compiler Options and Sources.chú ý rằng cả hai phần gồm tập lệnh liên kết và kiểm tra ứng dụng thi hành đươc tự động phát bởi BSB Wizard khi the selected test applications đươc tạo ra.click chon thẻ Project tab.vì vậy file này chưa có sẵn.box) entry.

Nguyễn Anh Việt . Connectivity Panel Với việc chọn thẻ Bus Interfaces. Nếu the System Assembly View chưa được maximized trong cửa số chính. Ports. The Connectivity Panel là một sự thể hiện đồ họa của hardware platform interconnects.để tổ chức thông tin về thiết kế của bạn và cho phép bạn dễ dàng hơn để biên tập hardware platform của mình. Take a Test Drive Trang 22 SVTH: Trần Quốc Việt.Ports.TS Lê Tiến Thường b. c.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.( labeled in thefigure above). and Address Filters XPS cung cấp Bus interface.click vào System Assembly View tab at the bottom of the pane to open it. Click vào icon tròn trong hình 3-5 để mở 2 màn hình System Assembly View The System Assembly View cho phép bạn quan sát và cấu hình các khối thành phần của hệ thống. Định vị XPS_UART (16550-Style) peripheral và click phải để xem PDF data sheet của XPS_UART (16550-Style). Bus Interface.và các thẻ địa chỉ trong the System Assembly View(hình 3-5).bạn sẽ thấy Connectivity Panel.

bạn có thể nhanh chóng tham khảo biểu đồ này. Nếu tại bất kì điểm nào bạn không chắc làm bước nào tiếp theo.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.hay cần thêm thông tin để thực hiện tiến trình.có một thẻ Platform Studio.  Kéo xuống để định vị RS232_Uart peripheral và mở rộng nó  Right-click the RS232_Uart_1 peripheral icon and select Configure IP to launch the RS232_Uart_1:xps_uart16550_v2_00_a parameters dialog  Click the directories icon (circled in Figure 3-5).Những điều này sẽ được tham khảo trong phần kế tiếp.Nguyễn Anh Việt .  FPGA device. and switch between the hierarchical and flat views. Expand the External Ports category to view the signals that are present outside the  Chú ý tên tín hiệu trong Net column và tìm tín hiệu liên quan tới RS232_Uart_1.TS Lê Tiến Thường Trong System Assembly View . Platform Studio Tab Trong cùng một không gian của System Assembly View.The Platform Studio tab display(hình 3-6) cung cấp một lưu đồ thiết kế nhúng.click vào thẻ Ports (located at the top of the screen).Đóng muc này lại khi hoàn thành. Trang 23 SVTH: Trần Quốc Việt.

Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường Trang 24 SVTH: Trần Quốc Việt.Nguyễn Anh Việt .

1. - 4. Quá trình mô phỏng bằng chương trình Xilinx ISE 9.1.2.TS Lê Tiến Thường CHƯƠNG 4: CÁC ỨNG DỤNG CHO KIT SPARTAN 3E 4.1.1.Nguyễn Anh Việt . Ứng dụng được đồng bộ nhờ các port: CE.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. CLK.1 Tạo project Trang 25 SVTH: Trần Quốc Việt. Bộ lọc FIR 2D: 4.1 - Khởi động chương trình Xilinx ISE 9. SCLR. Giới thiệu: - Bộ lọc FIR 2D được dùng nhiều trong việc xử lý ảnh và xử lý video.

bit): chọn Generate Programming File. - Tạo file nạp cho chương trình (. Check synthesize.Nguyễn Anh Việt . Kết nối chip: Implement Design. Check syntax.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.XST. Trang 26 SVTH: Trần Quốc Việt. Đặt chân cho ứng dụng: Assign Package Pins.TS Lê Tiến Thường - Add sourse cho project.

TS Lê Tiến Thường - Kết quả trước khi nạp cho KIT: Trang 27 SVTH: Trần Quốc Việt.Nguyễn Anh Việt .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.

use ieee. use ieee.xilinx. Trang 28 SVTH: Trần Quốc Việt.2.com 3.2. http://www.xilinx.b : in std_logic.com 2. entity inicio is port ( a. Spartan 3E Starter Kit User guide – www. Chương trình điều khiển LED đơn 4.1. Two Dimensional Linear Filtering Application – www.com/bvdocs/appnotes/xapp933.std_logic_unsigned.Nguyễn Anh Việt .all.xilinx.all.TS Lê Tiến Thường Tài liệu tham khảo: 1.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. Lệnh thực hiện ******************************************************* LIBRARY ieee.std_logic_arith. use ieee.std_logic_1164.zip 4.all.

Kết nối chip: Implement Design.2.TS Lê Tiến Thường s : out std_logic ). Trang 29 SVTH: Trần Quốc Việt.XST.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.1 Tạo project - Add sourse cho project. Tạo file nạp cho KIT: Khởi động chương trình Xilinx ISE 9. end inicio architecture compuerta of inicio is begin s<= a and b end compuerta ******************************************************* 4. Đặt chân cho ứng dụng: Assign Package Pins. Check synthesize. Check syntax.2.Nguyễn Anh Việt .

TS Lê Tiến Thường - Tạo file nạp cho chương trình (.2.Chọn Program Trang 30 SVTH: Trần Quốc Việt.Right click chọn Add Xilinx Device . Quá trình nạp: .bit): 4.Nguyễn Anh Việt .Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.3.Chọn Generate Target PROM/ACE File .

golden_output. b(3. Trang 31 SVTH: Trần Quốc Việt.TS Lê Tiến Thường 4.2. imshow(input_image).3.1)=51.5)=51. load]=generate_golden_new() input_image=imread('gold.pgm'. Kết quả 4. b = zeros(5).4.4 - Đoạn lệnh thưc hiện: ***************************************************** function [input_image. input_image_a. b(3.1.Nguyễn Anh Việt . Program successed Kiểm tra trên LED thấy đúng như giải thuật Logic. figure.'pgm'). Kết quả mô phỏng dùng Matlab 7.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS. Chương trình xử lý ảnh dùng bộ lọc FIR 4.3.

figure.2)=51. load = [load load].720). input_load_temp = load_image(i. imshow(golden_output). imshow(load_image).'pgm'). load = input_load_t(2:590*(720+32)+1). Kết quả: Input: Trang 32 SVTH: Trần Quốc Việt. end for i=1:590.'pad_image. end for i=1:590. input_image_temp = pad_image(i. load_image_init = ones(590. pad_image(i. for i=1:576.3.4)=51.pgm'.:).:) = [load_image_init(i. input_image_t = 0.'golden_output. b(3. input_image_a = [input_image_a input_image_a].:). input_image_t=[input_image_t input_image_temp]. b=b/256.'pgm'). imwrite(pad_image.1:720+32).:) pad].pgm'. end input_image_a = input_image_t(2:576*(720+32)+1).:) = [input_image(i. end 4.2.Nguyễn Anh Việt .input_image)). for i=1:576. imwrite(golden_output. imshow(pad_image). end figure. b(3.32).3)=52. load_image(i. figure.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường b(3. input_load_t = 0.:) pad]. input_load_t =[input_load_t input_load_temp]. load_image(1. pad = zeros(1. b=b'*b golden_output = uint8(filter2(b.

3.Nguyễn Anh Việt .TS Lê Tiến Thường Output: 4. Quá trình nạp cho KIT: - Chọn Generate Target PROM/ACE File Right click chọn Add Xilinx Device Trang 33 SVTH: Trần Quốc Việt.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.3.

Mô phỏng bằng Matlab đã chạy được.Nguyễn Anh Việt . Chưa điều khiển được khi nạp cho KIT.Đề tài :Tìm hiểu KIT STARTER SPARTAN 3E THD: PGS.TS Lê Tiến Thường . Trang 34 SVTH: Trần Quốc Việt. Kết quả: .3.4.Chọn Program 4.

Sign up to vote on this title
UsefulNot useful