You are on page 1of 4

Koji se problem moe javiti pri itanju (preuzimanju trenutnog stanja) nekog brojaa iz spoljanjeg okruenja od strane mikroprocesora,

i kako se on moe reiti? S obzirom da su brojaki impulsi iz okruenja koji su asinhroni u odnosu na procesor, treba realizovati prelazni reim i valjano stanje. Da bi se proitalo valjano stanje itanje se vri dva puta. Mikroprocesor proita stanje brojaa i smesti ga u akumulator, a pri sledeem itanju on poredi stanje brojaa sa sadrajem akumulatora. Signal je valjan ako je oitano stanje brojaa dva puta uzastopno isto. Trajanje polovine mora da bude jednako polovini kanjenja kako bi se u drugoj polovini periode moglo oitati valjano stanje. Osnovne osobine Statikog RAM-a? Statiki RAM predstavlja skup stacionarnih registara sa zajednikim ulaznim i izlaznim prikljucima. Selekcija registra u koji se upisuje ili iz koga se ita se vri adresnim dekoderom. Realizacija samih registara se zasniva na flip flopovima, za pamenje jednog bita koristi se jedan flip-flop. U SRAM se mogu upisati podaci, ali i itati iz njega. Pri nestanku napajanja sadraj SRAM-a se gubi. U cilju smanjenja dekoderskih kola i u cilju formiranja kvadratne matrice memorijskih elija, RAM memorija se izrauje sa dvodimenzionalnim dekodovanjem. Takoe se, radi vee gustine pakovanja, trazi da memorisjke elije imaju to je mogue manji broj tranzistora.

U emu se razlikuje asocijativna memorija (memorija adresirana sadrajem) od statikog ROM-a? Asocijativna memorija omoguava brzo pribavljanje podataka, pa se koristi kod ke memorije. Asocijativna memorija radi tako to sadri registre preko kojih se zadaju oblici koji se trae i postoji logika podudarnosti koja slui za poreenje. Pri pretraivanju ne trazi se podudarnost svih bitova,ve samo pojedinih to je unapred definisano. Kod statike memorije pribavljanje sadraja se vri na osnovu adrese memorijske lokacije. Osnovne osobine Dual port RAM-a? Osnovna osobina Dual port RAM-a je njegovo vezivanje za dva procesora koji zajedno koriste istu memoriju. Da bi procesori znali koju instrukciju mogu da izvre u odreenom trenutku uvodi se specijalna logika jedinica koja spreava istovremeno upisivanje podataka oba procesora u istu memorijsku lokaciju. Zato se kod dinamicke memorije moraju periodino izvravati ciklusi osveavanja? Zbog konane otpornosti neprovodnog MOS tranzistora, kao i zbog male kapacitivnosti kondenzatora zapamenih napona na kondenzatoru, kada je zapamena logika jedinica eksponencijalno opada i nakon nekoliko milisekundi zapamena informacija bi se izgubila. Da se ovo ne bi dogodilo na svakih 2 do 4ms treba ponovo upisati informaciju u memorijsku eliju, odnosno treba je osveiti. Dinamika memorija uvek koristi dvodimenzionalno dekodovanje, a osveavanje se obavlja istovremeno u svim elijama u jednom redu.

Da li je ciklus itanja dinamike memorije destruktivan (da li se ciklusom itanja gubi sadraj memorijske lokacije)? Nije destruktivan, jer se nakon itanja vri osveavanje memorije. Ciklus itanja se sastoji iz dva dela: detekcija i osveavanje. Detekcija je destruktivna, ali poto se posle nje vri osveavanje sam ciklus itanja nije destruktivan. Da li je pristup dinamikoj memorijskoj eliji radi detektovanja logikog stanja u njoj destruktivan (da li se pri tome gubi pouzdana informacija o logikom stanju u eliji)? Jeste, prilikom detekcije se delimino prazni kondenzator, odnosno opada napon na njemu. Poto kondenzator predstavlja bit (odnosno uva vrednost bita) na ovaj nain se taj gubi. U cemu se razlikuje SDRAM od klasinog DRAM-a? SDRAM sinhronizovana je sistemskim satom i mnogo je bra od DRAM-a,SDRAM-ova unutranja logika stanja radi sa diskretnim komandama, za razliku od implementacije DRAM-a sa asinhronim interfejsom. Koje su prednosti dinamikih memorija u odnosu na statike? Za realizaciju dinamike memorije koristi se po jedan tranzistor za svaki bit. Znai potrebno je manje tranzistora, manje logikih kola pa je samim tim potrebna manja povrina silicijumske ploice za realizaciju dinamike memorije. Brzina pristupa dinamikoj memoriji je veca. Njena potronja je manja, ali ona mora da se osveava, a to poveava potrosnju. Dinamika memorija je dostupna preko 93% vremena, a 7% vremena se troi na periodino osveavanje svih memorijskih celija (lokacija). Znai dinamicka memorija ima veu kapacitivnost po ipu, ali ima veu mogucnost pojave greke nego statika memorija. Zbog manjeg broja ipova i jednostavnije tampane ploe, cena DRAM memorije je nia od SRAM istog kapaciteta.

Koja je osnovna razlika izmeu ROM-a i RAM-a? U RAM memoriji je mogue upisati podatke kao i itati podatke iz nje. Pri prestanku napajanja sadraj RAM memorije se gubi. ROM memorija ima samo mogunost itanja. Ona se programira u procesu proizvodnje, a pri nestanku napajanja njen sadraj se ne gubi. Kako se u memorijama realizuje selektovanje memorijske lokacije? Selektovanje memorijske lokacije u RAM memoriji se vri dekodiranjem adresnih ulaza pri emu se vri selekcija specifinih memorijskih lokacija koje se na taj nacin mogu proitati (njihov sadraj). Za izradu memorija veeg kapaciteta, primenjuje se dvodimenzionalno dekodovanje, tako da se smanjuje broj dekoderskih kola i istovremeno se fiziki raspored kompnenata memorije pribliava kvadratnom obliku. U ovom sluaju jedan dekoder se koristi za selektovanje kolone, a drugi za selektovanje vrste. Koja je osnovna razlika izmeu UV EPROM-a i EEPROMa? Kod UVEPROM-a se brisanje vri pomou UV zraka. Brisanje se vri tako to se brie ceo memorijski sadraj, a kod upisa se vri upisivanje celog memorijskog sadraja. Ovo nije pogodno u sluaju kada treba promeniti vrednost par bitova. Kod EEPROM-a itanje i upis se vri elektricno. Brisanje, kao i upis se vri bit po bit. Brisanje i itanje sadraja EEPROM-a je sporije nego kod UV EPROM-a ali je pogodnije u sluajevima kada se menja par bitova. Zbog postojanja dva tranzistora po memorijskoj eliji i zbog potrebe da se koriste tri razliita napajanja gustina pakovanja EEPROM memorija je vie nego dvosrtuko manja od gustine pakovanja UV EPROM memorije.

Koja je osnovna razlika izmeu EEPROM-a i FLASHROM-a? FLASH je posebna vrsta EEPROM-a. FLASH ima veu brzinu upisa i veu gustinu pakovanja (daleko vei kapacitet) u odnosu na EEPROM. Kod FLASH ROM-a ne programira se bit po bit vec red po red to moe da bude nedostatak kada je potrebno promeniti sadraj par bitova. Kod FLASH-a se koristi samo jedan tranzistor sa izolovanim gejtom po memorijskoj eliji, za razliku od dva tranzistora, to je sluaj sa EEPROM memorijom. Ciklus brisanja sektora FLASH memorije je relativno dugaak (reda sekunde) jer se mora obezbediti da sadraj ostalih sektora bude neoteen. Brisanje EEPROM-a traje oko 10ms po rei. Koja je osnovna osobina NV RAM-a. NV RAM (Non volatire RAM postojana memorija) ima osobine RAM-a (vreme potrebno za itanje ili upis je kratko), ali pri nestanku napajanja sadraj ove memorije se ne gubi. NV RAM se sastoji iz statike RAM elije i EEPROM elije. Dok ima napajanja pristupa se RAM eliji bilo radi itanja ili radi upisa, a pri nestanku napajanja sadraj RAM-a se upisuje u EEPROM. Za vreme dok nema napajanja sadraj je sauvan u EEPROM memoriji. Ponovnim uspostavljanjem napona jednim impulsom se prepisuje ceo sadraj EEPROM-a u RAM. NV RAM zahteva posebno kolo koje e detektovati nestanak spoljanjeg napajanja. Kada se detektuje prekid napajanja ostaje nekoliko milisekundi za koje se sadraj RAM-a upisuje u EEPROM.

U emu se razlikuju PAL i PLA integrisane programirljive komponente? PAL ima fiksnu ILI memoriju, a programabilnu I memoriju, dok PLA ima obe memorije programabilne. PLA (Programmable logic array) je kombinaciona programabilna mrea pomou koje moe da se realizuje bilo koja funkcija oblika sume logikih proizvoda ulaznih promenljivih. Koliko je kanjenje kroz n-to bitni sabira realizovanog potpunim sabiraima i serijskim prenosom (Ripple Carry)? tadder=(N1)tcarry+tsum Kanjenje je relativno veliko. Vreme potrebno za dobijanje rezultata je jednako zbiru (N-1)-og vremena za prenos i vremena za dobijanje sume. Koliko je kanjenje kroz n-to bitni sabira realizovanog potpunim sabiraima i kolom za generisanje prenosa unapred carry lookahead kolom? tadder=tsetup+Mtcarry+ (N/M-1)tbypass+(M1)tcarry+tsum Smanjeno je kanjenje u odnosu na n-to bitni sabira realizovan potpunim sabiraima i serijskim prenosom. Napisati izraz za izlazni prenos sabiraa na bitskoj poziciji i na osnovu kog se realizuje kolo za generisanje prenosa unapredlookahead (za realizaciju paralelnog sabiraa sa paralelnim prenosom). qi=ai*bi pi=ai*bi ci+1=pi*(qi+ci) K=0 sabira K=1 oduzima

Kod paralelnog mnoaa koje je minimalno vreme do dobijanja valjanog rezultata mnoenja dva n-to bitna binarna broja? Za mnoenje 2 n-to bitna binarna broja, kod paralelnog mnoaa minimalno vreme potrebno za dobijanje valjanog rezultata je 2n. Jedan takt kod sabiranja, 2 takta za pomeranje mnoioca za jedno mesto (1+1):n-bitova=2n Kog kapaciteta mora da bude ROM memorija da bi se u nju mogla upisati tablica mnoenja dva neoznaena 16-o btina binarna broja? 4Gx332 Opisati princip realizacije mnoaa dva n-to bitna binarna broja na bazi tablica mnoenja u ROM-u dva n/2 bitna neoznaena binarna broja. Koja je funkcijaja A/D konvertora a koja funkcijaja D/A konvertora? A/D konvertor ima funkcijuju da veliinu i polaritet napona (struje), konvertuje u odgovarajuu digitalnu formu, dok D/A digitalno izraenu veliinu konvertuje u napon ili struju, kako bi se odgovarajuim naponom delovalo na sklopove sistema da obavljaju funkcije na nain kako je digitalnim sistemom, odnosno cifarski izraenom velicinom definisano. ta je rezolucija A/D i D/A konvertora i kojim jedinicama se ona obino izraava? Ukupan broj diskretnih vrednosti koje izlazni napon D/A konvertora moe da zauzme naziva se rezolucija D/A konvertora. Rezolucija binarnih D/A konvertora se esto izraava brojem cifara n, umesto brojem nivoa izlaznih napona. Rezolucija, odnosno broj nivoa kvantizacije ulaznog signala se najee definie brojem bita izlazne digitalne informacije, ako je primenjen prirodni binarni kod, ili brojem decimalnih cifara, za A/D konvertore koji generiu izlaznu informaciju u BCD kodu.

emu je jednak kvant ili kako se esto oznaava kao LSB kod A/D i D/A konvertora? Razlika izlaznih napona koji odgovaraju susednim brojevima naziva se promena za jedan bit najmanje teine ili skraeno LSB(least significant bit). ta sve odreuje tanost A/D i D/A konverzije? Tanost A/D i D/A konverzije odreena je sa: rezolucijom, grekom konverzije koja moe biti : statika i dinamika Koje su prednosti D/A konvertora sa lestvicastom mrezom u odnosu na D/A konvertor sa tezinskom otpornom mrezom? Prednosti su u tome to: vie doprinosi brzini rada mree jer najvea otpornost u lestviastoj mrei je 2R, pa ako se uporedi uslov iz nejednaine sa uslovom za otpornost u grani LSB teinske mree datom nejednainom R> , vidi se da u lestviastoj mrei najvea otpornost moe biti 2n puta manja. dinamike karakteristike su daleko bolje od karakteristika D/A konvertora sa teinskom mreom. Pored smanjenih parazitnih kapacitivnosti i manjih vrednosti otpornika u mrei, kraem vremenu postavljanja doprinosi ujednaena brzina ukljuivanja i iskljuivanja prekidaa, tako da su glicevi smanjeni. Koliko je taktnih impulsa potrebno za dobijanje rezultata A/D konverzije korienjem -paralelnog A/D kovertora -A/D konvertora sa sukcesivnom aproksimacijom -sigma-delta A/D konvertora Kod paralelnog A/D konvertora je potreban 1 impuls A/D konvertora sa sukcesivnom aproksimacijom N impulsa A kod sigma-delta A/D konvertora 2N

Nacrtati blokovsku emu FLASH A/D konvertora (konvertor sa paralelnim komparatorima)

Nacrtati blokovsku semu A/D konvertora sa sukcesivnom aproksimacijom i dijagram principa rada konvertora.

Nacrtati simbole i napisati kombinacione tabele za polusabira i potpuni sabira dva jednobitna binarna broja.

Nacrtati kolo za sabiranje/oduzimanje etvorobitnih neoznaenih brojeva realizovano na bazi etvorobitnog sabiraa.

Nacrtati blokovsku strukturu osmobitnog akumulacionog sabiraa i rei kako on funkcionie.

Pre poetka sabiranja treba signalom CLR u registar upisati sve nule, odnosno postaviti R0=00000000, zatim na ulaze at sabiraa postavi prvi broj: A1=000a3(1) a3(1) a2(1) a1(1) a0(1). Poto se brojevi Ai sabiraju sa sadrajem registra, na izlazima sabiraa, odnosno na ulazima u registar e biti broj S1=R0+A1=A1. Dovoenjem broja A2 na ai ulaze sabiraa, na ulaz u registar se postavlja S2=A2+A1, tako da je nakon ponovnog generisanja CLK, u registar upisan sadraj R2=A2+A1, Sada se na ai ulaze sabiraa postavlja broj A3 koji se sabira sa prethodnim zbirom i rezultat se upisuje u registar umesto prethodnog. Nakon 8 opisanih ciklusa u registru e biti upisan rezultat sabiranja 8 brojeva. Nacrtati mnoza dva neoznaena etvorobitna binarna broja realizovanog nizom sabiraa i polusabiraa (arraz multiplier) i napisati koliko je kanjenje kroz ovkav mnoa.

t1-vreme proporcije kroz I kolo tf-kanjenje koje unosi jedan potpuni sabira tsab-kanjenje sabiraa od n bita u poslednjem nivou tuk=t1+(n-2)tf+tsab Nacrtati blokovsku strukturu redno paralelnog mnoaa i objasniti princip rada

Mnoenje brojeva A i B poinje tako to se komandnim impulsom START.L u stacionarni registar A upie binarna vrednost mnoenika, u pomeraki registar B sa paralelnim upisom i serijskim izlazom vrednost mnoioca, a pomeraki registar P1 se resetuje. Pomeraki registar P1 ima mogunost paralelnog i serijskog ulaza i paralelnog serijskog izlaza. Pomeraki registar P2 je sa serijskim ulazom i paralelenim izlazom. Nakon startovanja na serijskom izlazu B je logiki nivo cifre najmanje teine mnoioca b0,tako da se I kolima sve cifre broja A mnoe sa b0, a rezultat mnoenja je jedan od sabiraka n - bitnog sabiraa.