You are on page 1of 13

UNIVERSIDAD POLITECNICA SALESIANA

EL TRANSISTOR FET
UYAGUARI CHRISTIAN.
cuyaguarip@est.ups.edu.ec cuyaguarip@gmail.com. UNIVERSIDAD POLITCNICA SALESIANA.

I. OBJETIVOS 1. Disear, calcular y comprobar el funcionamiento de los siguientes circuitos de polarizacin FET a) Polarizacin con dos Fuentes. b) Polarizacin con resistencia de Source. c) Autopolarizacion. d) Polarizacin con Divisor de Tensin. e) Polarizacin con fuente doble Simtrica. 2. Disear y comprobar el Funcionamiento de los transistores MOSFET Incremental y Decremental. II. MARCO TEORICO. TRANSISTOR JFET El transistor JFET es un dispositivo controlado por voltaje. Una de las caractersticas ms importantes del FET es su alta impedancia de entrada. Los FET son ms estables a la temperatura que los BJT, y en general son ms pequeos que los BJT, lo que los hace particularmente tiles en chips de circuitos integrados (CI).

REGION DE CORTE Aplicando una tensin VGS negativa aumentamos la anchura de la zona de depleccin, con lo que disminuye la anchura del canal N de conduccin. Si el valor de VGS se hace lo suficientemente negativo, la regin de agotamiento se extender completamente a travs del canal, con lo que la resistencia del mismo se har infinita y se impedir el paso de ID (Ilustracin 2). El potencial al que sucede este fenmeno se denomina potencial de bloqueo (Pinch Voltage, VP). Por lo tanto, para valores ms negativos que VP el transistor JFET se encuentra polarizado en la regin de corte, y la corriente de drenaje resulta ser nula.

Ilustracin 2 Esquema del transistor JFET de canal N polarizado con la tensin de bloqueo.

REGION LINEAL. Si en la estructura de la Ilustracin 2 se aplica una tensin VDS mayor que cero, aparecer una corriente circulando en el sentido del drenaje a la fuente, corriente que llamaremos ID. El valor de dicha corriente estar limitado por la resistencia del canal N de conduccin. En este caso pueden distinguirse dos situaciones segn sea VDS grande o pequea en comparacin con VGS. REGION DE SATURACION. Si VDS se incrementa ms, se llegar a un punto donde el espesor del canal en el extremo del drenaje se acerque a cero. A partir de ese momento, la corriente se mantiene independiente de VDS, puesto que los incrementos de tensin provocan un mayor estrechamiento del canal, con lo que la resistencia global aumenta (Ilustracin 3).

Ilustracin 1 Transistor de efecto de campo.

PRINCIPIO DE OPERACIN DEL JFET

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

Ilustracin 3 Esquema del transistor JFET de canal N en la regin de corriente constante

Ilustracin 6 Ecuacin de Shockey

Dnde: Vp.- es la tensin de puerta que produce el corte en el transistor FET. IDSS.- es la corriente mxima de drenador que circula por el transistor, al aumentar VDS, cuando la polarizacin de la puerta es VSG= 0 V. VENTAJAS DEL FET. .- Son dispositivos controlados por tensin con una impedancia de entrada muy elevada .- Los FET son ms estables con la temperatura que los BJT. .- Los FET son ms fciles de fabricar que los BJT pues precisan menos pasos y permiten integrar ms dispositivos en un CI.

CURVA CARACTERISTICA. En primer lugar, en la representacin de ID frente a VGS, para una VDS dada, se aprecia claramente el paso de la regin de corte a la de saturacin (Ilustracin 4). En la prctica slo se opera en el segundo cuadrante de la grfica, puesto que el primero la VGS positiva hace crecer rpidamente IG.

Ilustracin 4 Caracterstica VGS - ID del transistor JFET

En la caracterstica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal y de saturacin (Ilustracin 5). En la regin lineal, para una determinada VGS, la corriente crece proporcionalmente a la tensin VDS. Sin embargo, este crecimiento se atena hasta llegar a ser nulo: se alcanza el valor de saturacin, en donde ID slo depende de VGS.

.- Los FET se comportan como resistencias controlados por tensin para valores pequeos de tensin drenajefuente. .- La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente para permitir su utilizacin como elementos de almacenamiento. .- Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes. .- La potencia de control es nula, es decir, no se absorbe corriente por el terminal de control. .- Una seal muy dbil puede controlar el dispositivo. .- La tensin de control se emplea para crear un campo elctrico. DESVENTAJAS QUE LIMITA LA UTILIZACION DEL FET.

Ilustracin 5 Caracterstica VDS - ID del transistor JFET

ECUCIACION DE SHOCKLEY. ( )

.- Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de entrada. .- Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT. .- Los FET se pueden daar debido a la electricidad esttica.

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

A.- POLARIZACION CON DOS FUENTES.


.- ESQUEMA.

Con los datos claros vamos a realizar el clculo de VGS.

RD 4k
( )

12 V

Calculando el voltaje de Gate (VG)


0.5 V

Calculando las resistencia de Drane.


Ilustracin 7 Polarizacin con dos Fuentes

.-FUNCIONAMIENTO.

Como primer punto hemos establecido que el punto de trabajo del transistor sea en la mitad de la recta de carga por lo tanto su recta de carga de salida me representa la siguiente grfica.

La curva de Shockley resulta.

Ilustracin 8 Polarizacin Fet con dos Fuentes.

Como podemos apreciar en la Ilustracin 7 la curva de la salida de carga del transistor nos verifica que segn los clculos a mostrar a continuacin, cumple con las condiciones necesarias.

Ilustracin 9 Rectas de Carga tanto de entrada como de salida.

TABLA DE DATOS PARAMETRO VDD Vp VDS VALOR 12 V -2 V 6V PARAMETRO IDSS ID V2 VALOR 3 mA 1.5 mA -0.5 V

B.- POLARIZACION CON RESISTENCIA DE SOURCE (AUTOPOLARIZACION)


.- ESQUEMA.

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

12 V

RD 3.6k

RS 540

Ahora procedemos a calcular el valor de las resistencias tanto de Drane como de Source.

Ilustracin 10 Polarizacin con Resistencia de Source

.-FUNCIONAMIENTO.

Como primer punto hemos establecido que el punto de trabajo del transistor sea en la mitad de la recta de carga por lo tanto su recta de carga de salida me representa la siguiente grfica.

Con los valores ya calculados procedemos a mostrar la rectas de carga de entrada y salida

Ilustracin 12 Rectas de carga del transistor.

C.- POLARIZACION CON DIVISOR DE TENSION.


Ilustracin 11 Punto de Trabajo Q

.- ESQUEMA.
V1 12 V

Como podemos apreciar en la Ilustracin 7 la curva de la salida de carga del transistor nos verifica que segn los clculos a mostrar a continuacin, cumple con las condiciones necesarias.
TABLA DE DATOS PARAMETRO VDD Vp VDS VALOR 12 V -2 V 6V PARAMETRO IDSS ID VG VALOR 3 mA 1.5 mA 0V
R2 220 R1 1k

RD 2.1k

Q1

RS 1.8k

Vamos a calcular el voltaje Gate-Source para lo cual basndonos en los datos impuestos procedemos a calcular.
Ilustracin 13 Polarizacin con divisor de tensin

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

.-FUNCIONAMIENTO.

Como primer punto hemos establecido que el punto de trabajo del transistor sea en la mitad de la recta de carga por lo tanto su recta de carga de salida me representa la siguiente grfica.

TABLA DE DATOS PARAMETRO VDD Vp VDS VALOR 12 V -2 V 6V PARAMETRO IDSS ID VALOR 3 mA 1.5 mA
Ilustracin 14 Solucin VGS

D.- POLARIZACION CON FUENTE SIMETRICA.


.- ESQUEMA.
RD 3.6k

Calculamos el voltaje de Gate.

12 V
1

Q3

Calculamos el voltaje de Gate-Source.

RS 8.3k

12 V

Ilustracin 15 Polarizacin con fuente simtrica.

.-FUNCIONAMIENTO.

Calculamos la resistencia de Source.

Como primer punto hemos establecido que el punto de trabajo del transistor sea en la mitad de la recta de carga por lo tanto su recta de carga de salida me representa la grfica.

TABLA DE DATOS PARAMETRO VDD Vp VALOR 12 V -2 V 6V PARAMETRO IDSS ID VSS VALOR 3 mA 1.5 mA -12V

Calculamos la resistencia de Drane.

VDS

Calculamos el voltaje de Gate-Source.


( )

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

Calculamos la resistencia de Source.

A.- MOSFET DECREMENTAL.

Aun cuando existen grandes similitudes entre las curvas de transferencia de los JFET y de los MOSFET y que permiten realizar un anlisis muy parecido en el dominio de DC, los MOSFET de tipo decremental permiten trabajar con puntos de operacin con valores VGS positivos y niveles de ID que exceden el valor de IDSS. Calculamos la resistencia de Drane.

Ilustracin 18 MOSFET DECREMENTAL

A.- MOSFET INCREMENTAL. Las caractersticas de transferencia del JFET difieren a las encontradas en el MOSFET de tipo incremental. Por lo tanto, la solucin grfica es diferente para los dos casos ya vistos.
Ilustracin 16 Punto de trabajo Q.

TRANSISTOR MOSFET Es un dispositivo controlado por voltaje, este solo requiere una mnima corriente de entrada, su velocidad de conmutacin es muy alta.

Debemos tener en cuenta que para un MOSFET de tipo incremental de canal-n, la corriente de drenaje (ID) es cero para aquellos niveles de voltaje compuerta fuente menores al nivel de umbral VGS (TH). La corriente de drenaje se define como un exponencial a partir del nivel de umbral: ID = k (VGS VGS (TH)) 2 (5.6) En las hojas de caractersticas tcnicas se definen claramente los valores de voltaje de umbral y un nivel de corriente de drenaje (ID (encendido)), valores que permiten encontrar el valor de la constante k. k = ID (encendido) / VGS (Encendido) - VGS (TH) (5.7) Una vez se obtenga k, se podrn obtener los dems valores para ID.

Ilustracin 17 Configuracin MOSFET INCREMENTAL.

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

Calculamos la resistencia de Source.

Ilustracin 19 MOSFET INCREMENTAL

A.- MOSFET DECREMENTAL. .- ESQUEMA.

Calculamos la resistencia de Drane.

12 V

RD3 1.37k R10 110M

R11 10M

RS3 626.2

Ilustracin 20 Circuito MOSFET Decremental

.-FUNCIONAMIENTO.

Al Igual que en los transistores Fet en el mosfet calcularemos todos los parmetros como VDS, ID en el centro de la recta de carga. Calculamos el voltaje de Gate.

Ilustracin 21 Punto de Trabajo de MOSFET

A.- MOSFET INCREMENTAL. .- ESQUEMA.

Calculamos el voltaje de Gate-Source.


( )

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

V8 12 V

RD 1.2k

1M
Ilustracin 23 Punto de trabajo Q

III. MATERIALES
Ilustracin 22 Circuito Mosfet INCREMENTAL

.-FUNCIONAMIENTO.

La lista de materiales esta enumerados en la siguiente tabla cada elemento es de fcil adquisicin.
LISTA DE MATERIALES Cantidad 6 Descripcin Transistor Fet Resistencias Cable V. unitario 0.50 0.03. 0.40 Total Usd. 3.00 Usd 0.60 Usd. 0.40

El MOSFET Incremental cambia con respecto al MOSFET Decremental teniendo en cuenta unos datos impuestos procederemos a calcular los puntos de trabajo.

TABLA DE DATOS
15

PARAMETRO VDD VGS(TH) VDS(on)

VALOR 12 V 4V 6V

PARAMETRO IDQ

VALOR 5 mA
1

IV. LISTA HERRAMIENTAS Y EQUIPOS MATERIALES: Sonda para osciloscopio. Protoboard Cuaderno ] HERRAMIENTAS: Fuente DC. Multmetro.

Calculamos K.

Calculamos la resistencia de Drane.

V. DESARROLLO DE LA PRCTICA. A.- POLARIZACION CON DOS FUENTES.


RD 4k

Calculamos la corriente de Drane.

12 V

0.5 V

Ilustracin 24 Polarizacin con Doble Fuente

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

Armado el circuito probamos en el laboratorio obteniendo las siguientes mediciones con el multmetro. Parmetro. VG VGS VDS ID Valor. 0.52 V -0.52 V 5.68 V 1.68 mA

B.- POLARIZACION CON RESISTENCIA DE SOURCE (AUTOPOLARIZACION)


RD 3.6k

12 V

Ahora comprobaremos los valores medidos con los valores simulados.


ID
+ A

1.513m

RS 540
4k

.
12 V
+ -

VDS
5.946
V

Ilustracin 27 Circuito de Autopolarizacion

+ -

VG
-0.500
V

0.5 V
+ -

VGS
-0.500
V

Armado el circuito probamos en el laboratorio obteniendo las siguientes mediciones con el multmetro. Parmetro. VG VGS VDS ID Valor. 0V 0.7 V 6.47 V 1.28 mA

Ilustracin 25 Parmetros simulados de circuito Polarizacin con doble fuente

Elaboramos un cuadro comparativo entre los valores calculados medidos y simulados.


PARAMETRO MEDIDO CALCULADO SIMULADO

Ahora comprobaremos los valores medidos con los valores simulados.


ID
+

VG VGS VDS ID

0.52 V -0.52 V 5.68 V


1.68 mA

0.58 V -0.58 V 6V 1.5 mA

0.5 V -0.5 V 5.94 V 1.51 mA

1.450m

12 V

R3 3.6k
+ -

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.
+ -

VDS
6.003
V

VG
0.000
V

R4 540

+ V

VGS

-0.782

Ilustracin 28 Parmetros simulados de circuito de Autopolarizacion

Ilustracin 26 Rectas de carga

Elaboramos un cuadro comparativo entre los valores calculados medidos y simulados.

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

10

PARAMETRO

MEDIDO

CALCULADO

SIMULADO

ID
+

VG VGS VDS ID

0V -0.7 V 6.47 V
1.28 mA

0V -0.82 V 6V 1.5 mA

0V -0.7 V 6V 1.45 mA

1.508m

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.

12 V
1

R3 3.6k VDS
6.074
V

Q7

+ -

+ -

VG
0.000
V

R4 8.3k
V

VGS

-0.503

12 V

Ilustracin 29 Punto de trabajo del FET Ilustracin 31 Parmetros medidos Polarizacin con fuente Simtrica

C.- POLARIZACION CON FUENTE SIMETRICA.


RD 3.6k

Elaboramos un cuadro comparativo entre los valores calculados medidos y simulados.


PARAMETRO MEDIDO CALCULADO SIMULADO

12 V
1

Q3

VG VGS VDS ID

0V -0.58 V 5.84 V
1.51 mA

0V -0.58 V 6V 1.5 mA

0V -0.50 V 6.07 V 1.5 mA

RS 8.3k

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.

12 V

Ilustracin 30 Circuito Polarizacin con fuente Simtrica

Armado el circuito probamos en el laboratorio obteniendo las siguientes mediciones con el multmetro. Parmetro. VG VGS VDS ID Valor. 0V -0.58 V 5.84 V 1.51 mA

Ilustracin 32 Punto de Trabajo del FET

C.- POLARIZACION CON DIVISOR DE TENSION.

Ahora comprobaremos los valores medidos con los valores simulados.

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

11

V1 12 V

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.
RD 2.1k

R1 1k

Q1

R2 220

RS 1.8k

Ilustracin 35 Puntos de Trabajo del FET

A.- MOSFET DECREMENTAL.


Ilustracin 33 Polarizacin con Divisor de tensin

Armado el circuito probamos en el laboratorio obteniendo las siguientes mediciones con el multmetro. Parmetro. VG VGS VDS ID Valor. 2.14 V -0.55 V 5.58 V 1.59 mA

12 V

RD3 1.37k R10 110M

Ahora comprobaremos los valores medidos con los valores simulados.


ID
+

R11 10M

RS3 626.2

1.522m

V9 12 V

Ilustracin 36 Circuito con Mosfet Decremental


R6 2.1k
+

R3 1k

Comprobaremos los valores calculados con los valores simulados.


VDS
6.069
V

ID
+

Q7

2.915m

+ -

VG
2.164
V

R4 220

R5 1.8k

+ V

VGS

12 V

-0.573

R6 1.37k R3 110M

+ -

VDS
6.177
V

Ilustracin 34 Parmetros simulados Polarizacin Por Divisor de Tensin

Elaboramos un cuadro comparativo entre los valores calculados medidos y simulados.


PARAMETRO MEDIDO CALCULADO SIMULADO

+ -

VG
0.944
V

R4 10M

R5 626.2

+ V

VGS

-0.883

VG VGS VDS ID

2.14 V -0.58 V 5.58 V


1.59 mA

2.16V -0.58 V 6V 1.5 mA

2.16 V -0.57 V 6.06 V 1.52 mA

Ilustracin 37 Parmetros Medidos del MOSFET

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

12

Elaboramos un cuadro comparativo entre los valores calculados y simulados.


PARAMETRO CALCULADO SIMULADO

ID
+

4.981m

VG VGS VDS ID

1V -0.88 V 6V 3 mA

0.944 V -0.883 V 6.17 V 2.91 mA

V9 12 V

R3 1.2k VDS
6.023
V

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.

+ -

VG
6.023
V

1M VGS

+ V

6.023

Ilustracin 40 Valores simulados del Mosfet Incremental

Elaboramos un cuadro comparativo entre los valores calculados y simulados.


PARAMETRO CALCULADO SIMULADO

VG VGS VDS ID

6V 6V 6V 5 mA

6.023 V -6.023 V 6.023 V 4.981 mA

Estos valores los corroboramos con la recta de carga encontrada al inicio del informe.
Ilustracin 38 Puntos de Trabajo del Mosfet Decremental

A.- MOSFET INCREMENTAL.

V8 12 V

RD 1.2k

Ilustracin 41 Puntos De trabajo del Mosfet Incremental

VI. CONCLUSIONES Y RECOMENDACIONES

1M

Ilustracin 39 Mosfet Incremental.

Comprobaremos los valores calculados con los valores simulados.

Esta prctica resulto ser un poco interesante, ya que al disear los circuitos establecamos primero un Vp y una IDss tomada del datasheet, con los circuitos diseados calculados y armados en el protoboard comenzamos a realizar las mediciones pero hubo mucha variacin y un porcentaje de error muy alto en comparacin a nuestros valores calculados. En un principio creamos que tambin afectaba en mucho la variacin de las resistencias al no tener los valores exactos de las resistencias y colocarlas en serie y paralelo nos aproximbamos mucho al valor calculado, Es as entonces que con nuevas indicaciones del docente procedimos a investigar los valores casi exactos de Vp, aproximando tomamos valores de Vp=2V y una corriente IDss de 3mA. Nuevamente

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET

UNIVERSIDAD POLITECNICA SALESIANA

13

calculando los valores de resistencia y adaptndonos con las resistencias que tenamos en ese momento cambiamos los valores y los datos coincidan con un rango de error no mucho ms alto del diez por ciento. This practice turned out to be a little interesting, since when designing circuits we first reuniting a Vp and an IDss taken from the datasheet, with calculated and armed in the Breadboard designed circuits began to perform the measurements but there was much variation and a percentage of error very high in comparison to our calculated values. At first we thought that also affected greatly the variation of resistance not to have the exact values of the resistances and put them in series and parallel us much approached to the calculated value, so that with new indications of the teacher we proceeded to investigate the almost exact values of Vp, approaching take values of Vp =-2V and IDss current of 3mA. Again by calculating the values of resistance and adapt with resistances that we had at that moment changed values and data coincided with a range of error not much higher than the ten per cent.

VII. REFERENCIAS BIBLIOGRAFICAS. [1] Ttulo: ANALISIS INTRODUCTORIO DE CIRCUITOS. Boylestad, Robert. 8va Edicin, 1999 [2]http://cenicasol.chica.org.ni/wpcontent/uploads/20 12/07/Tema1.pdf [3]http://146.83.206.1/~jhuircan/PDF_ELECTRONI CA/PolFET01H.pdf

ELECTRONICA ANALOGICA II

POLARIZACION DEL FET