You are on page 1of 2

MIKROPROCESOR

Procesor je sloeni elektronski sklop koji u odgovarajuem okruenju moe izvravati aritmetike i logike operacije,
programske instrukcije i komande. Prefiks mikro vie upuuje na tehnologiju kojom je izraen, obino neka od !"
tehnologija. # P$ svijetu dominira intelova familija tzv. %&' (P koja je snano evoluirala do dananjih $ore i)
procesora a iji je zaetnik (P &*&'. Procesor je kljuna komponenta P$ raunara i ima najvei uticaj na ukupne
performanse P$+ja. ,bog toga je razvoju procesora posveena izuzetna panja i njegove performanse su rasle bre u
poreenju sa rastom performansi ostalih P$ komponenti. -rzina i snaga procesora su najjai marketinki mamac na
koji se .pecaju/ kupci raunara. eutim, zaostajanje u razvoju ostalih P$ komponenti donijelo je dosta problema i
sputava procesr da razvije puni potencijal.
Hardverski model P-a
Prikazan je jednostavni model &+bitnog (P sa dva &+bitna akumulatora.
Akumulatori
A i B su
osnovni radni
registri (Pa u
kojima se
nalaze podaci
koji se
trenutno
obrauju.
PC 0Program
$ounter1 je registar specijalne namjene iji sadraj predstavlja adresu instrukcije koja e se slijedea ivr!avati"
#C 02ata $ounter1 je registar specijalne namjene iji sadraj predstavlja adresu $odatka koji e se slijedei
o%ra&ivati"
IR 03nstrukcijski + 3nstruction 4egistar1 je registar specijalne namjene u koji se smjeta kod instrukcije koja se
trenutno izvrava.
PR 0Privremeni 4egistar1 je registar specijalne namjene u koji se smjeta 5 od 6 mogua operanda sa kojima 78#
moe raditi.
78# moe izvoditi operacije sa ' operandom 09
6
, sin9, 9:5, 5;9, itd...1

ili operacije sa ( operanda 09:<, 9=<, 9;<, itd...1
4ezultat operacije 78# vraa direktno na -#". 2ekoder je vitalni dio procesora koji dekodira instrukciju koja se nalazi
u 34+u. 2ekodiranje rezultira nizom upravljakih signala kojima je odreeno ponaanje svih djelova procesora.
#pravljaki sklop vri sinhronizaciju signala dobijenih iz dekodera sa signalima eksternog sinhronizacionog izvora
0obino je to kristal kvarca1 koji generiu sinhronizacione faze >5 i >6. #pravljaki sklop distribuira upravljake signale
do svih djelova (Pa. ?a taj nain #pravljaki sklop upravlja ponaanjem svih dijelova (Pa.
4egistri opte namjene olakavaju operacije sa indeksiranim varijablama i viedimenzionim tabelama.
Rad Pa na ivr!avanju jedne instrukcije
4ad (Pa na izvravanju jedne instrukcije moemo podijeliti u 6 faze@
1) )etc* 0pribavljanje instrukcije1
2) E+ecute 0izvravanje instrukcije1
# prvoj fazi pronalazi se memorijska lokacija sa adresom na koju pokazuje program counter 0P$1 i uitava se sadraj
memorijske lokacije na koju pokazuje P$, tj. preko -#"+a se saraj adresirane lokacije smjeta u 34. "adraj 34+a
predstavlja kod instrukcije koja se trenutno izvrava. Aim je instrukcijski kod smjeten u 34, vri se automatsko
inkrementiranje 0poveanje za 51 sadraja programskog brojaa. ?a taj nain je postignuto da program counter 0P$1
uvijek pokazuje na adresu slijedee instrukcije koja e se izvravati. # drugoj fazi instrukcijski kod se iz 34+a
proslijeuje na dekodiranje u dekoderu. 2ekodiranje rezultira nizom upravljakih signala. !vi upravljaki signali se
sinhronizuju sa fazama eksternog clocka 0sata1 >5 i >6 i tako sinhronizovani proslijeuju do svih djelova (P+a.
#pravljaki signali odreuju ponaanje i rad svih djelova (P+a. !vaj koncept je veoma vaan jer prema fon
?eumannovom modelu za procesor nema razlike izmeu instrukcija i podataka. Bo znai da procesor ne zna da li je to
to obrauje instrukcija ili podatak. 7li procesor uvijek zna u kojoj je radnoj fazi. !no to dobije na obradu u prvoj fazi
tretira kao istrukciju, a ono to dobije na obradu u fazi e9ecute tretira se kao podatak. Concept je jednostavan i logian
iako ima i drugaijih rjeenja tj. rjeenja gdje su instrukcije i podatci razdvojeni i razlikuju se i po formatu i po nainu
distribucije unutar procesora.